DE2460967A1 - MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effect - Google Patents
MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effectInfo
- Publication number
- DE2460967A1 DE2460967A1 DE19742460967 DE2460967A DE2460967A1 DE 2460967 A1 DE2460967 A1 DE 2460967A1 DE 19742460967 DE19742460967 DE 19742460967 DE 2460967 A DE2460967 A DE 2460967A DE 2460967 A1 DE2460967 A1 DE 2460967A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- gradient
- mos transistor
- zone
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Halbleiterbauelement mit einer MOS-Transistorstruktur Die Erfindung betrifft ein Halbleiterbauelement mit einer MOS-Transistorstruktur. Ein solches Haibleiterbauelenient kann ein Einzeltransistor sein oder eine integrierte Schaltung, in der eine oder mehrere MOS-Transistoren enthalten sind Um eine hohe Kennliniensteilheit gm und eine hohe Grenzfrequenz zu zuerreichen, versucht man die Kanallänge eines MOS-Transistors so klein wie möglich zu machen. Semiconductor component having a MOS transistor structure The invention relates to a semiconductor component with a MOS transistor structure. One such Semiconductor components can be a single transistor or an integrated circuit, in which one or more MOS transistors are contained. To have a steep characteristic curve gm and to achieve a high cut-off frequency, one tries the channel length of a Make MOS transistor as small as possible.
Ihrer Verringerung ist jedoch durch den "punch-through"-Effekt eine Grenze gesetzt; bei es.trem kleinem Abstand zwischen Source-und Drain-Elektrode erfolgt bereits bei sehr geringen Spannungen zwischen Source und Drain ein Durchgriff der Raumladungszone des Draingebietes auf das Sourcegebiet und damit ein Durchbruch des Elements Dem kann durch Erhöhung der Dotierung im Kanalgebiet entgegengewirkt werden, was Jedoch zu einer Erhöhung der Schwellenspannung führt und da im Sättigungsbereich gilt g Ug - (UUth) mit Uth = Schwellenspannung, Ug = Gatespannung, ~ - Steilheitsfaktor zu einer Verringerung der Steilheit führt.However, their reduction is due to the "punch-through" effect Limit set; when the distance between the source and drain electrode is extremely small a penetration occurs even at very low voltages between source and drain the space charge zone of the drain region to the source region and thus a breakthrough of the element This can be done by increasing the doping in the channel region be counteracted, which, however, leads to an increase in the threshold voltage and since g Ug - (UUth) with Uth = threshold voltage, Ug = applies in the saturation range Gate voltage, ~ slope factor leads to a decrease in the slope.
Der Erfindung liegt nun die Aufgabe zugrunde, diesen Nachteil zu beseitigen und ein Halbleiterbauelement mit einer MOS-Transistorstruktur zu schaffen, bei der trotz kleiner Kanallänge und damit hoher Kennliniensteilheit % und hoher Grenzfreq#uenz kein 'tpunch-through't-Effekt auftritt.The invention is now based on the object of eliminating this disadvantage and to provide a semiconductor device having a MOS transistor structure in which despite the small channel length and thus the steepness of the characteristic curve% and the high limit frequency no punch-through effect occurs.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Kanal des MOS-Transistors einen lateralen Störstellengradienten aufweist, wobei das an die Source-Zone grenzende Kanalende höher dotiert ist als das an die Drain-Zone grenzende Kanalende.This object is achieved in that the channel of the MOS transistor has a lateral impurity gradient, wherein the to the The channel end adjoining the source zone is more heavily doped than that adjoining the drain zone End of channel.
Ein solches Halbleiterbauelement mit einer MOS-Transistorstruktur läßt sich dadurch herstellen, daß der laterale Störstellengradient in den Kanal durch Ionenimplantation eingebracht wird.Such a semiconductor component with a MOS transistor structure can be produced in that the lateral impurity gradient in the channel is introduced by ion implantation.
Dazu erfolgt die Ionenimplantation vorzugsweise durch eine über dem Kanal angeordnete Maske mit einem lateralen Gradienten ihrer Dicke.For this purpose, the ion implantation is preferably carried out by means of a Channel arranged mask with a lateral gradient of its thickness.
Vorzugsweise ist die Maske eine Oxidschicht, deren Dicke im Sinne des gewünschten Gradienten abnimmt.The mask is preferably an oxide layer, the thickness of which in the sense of the desired gradient decreases.
Die mit der Erfindung erzielten Vorteile sind insbesondere darin zu sehen, daß das Auftreten des "punch-through"-Effektes durch die zur Source-Zone hin ansteigende Dotierungskonzentration verhindert wird, andererseits der größte Teil des Kanals aber eine so geringe Dotierungskonzentration aufweist, daß die Kennliniensteilheit gm kaum beeinträchtigt wird.The advantages achieved by the invention are in particular therein see that the occurrence of the "punch-through" effect due to the source zone increasing doping concentration is prevented, on the other hand the largest However, part of the channel has such a low doping concentration that the slope of the characteristic curve gm is hardly affected.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der beigefügten Zeichnung näher erläutert. Es zeigen Fig. 1 eine NOS-Transistorstruktur gemäß der Erfindung in einer Phase ihrer Herstellung und Fig. 2a und b eine schematische Darstellung der Ionenimplantation durch eine Maske mit einem lateralen Dickengradienten.An embodiment of the invention is described below with reference to the attached drawing explained in more detail. 1 shows an NOS transistor structure according to the invention in a phase of its manufacture and FIGS. 2a and b show a schematic Representation of the ion implantation through a mask with a lateral thickness gradient.
Die Figuren sind schematisch und der Deutlichkeit halber nicht maßstäblich gezeichnet. Entsprechende Teile sind in den verschiedenen Figuren mit den gleichen Bezugsziffern bezeichnet.The figures are schematic and not to scale for the sake of clarity drawn. Corresponding parts are identical in the different figures Reference numerals denoted.
Halbleiterzonen vom gleichen Leitfähigkeitstyp sind in derselben Richtung schraffiert.Semiconductor regions of the same conductivity type are in the same direction hatched.
Fig. 1 zeigt einen Ausschnitt aus einem Halbleiterbauelement, das aus einem N-leitenden Halbleiterkörper 1 besteht. In diesem Halbleiterkörper befinden sich zwei, z.B. durch Diffusion hergestellte P-leitende Zonen 2 und 3, die die Source-Zone 2 und die Drain-Zone 3 einer MOS-Transistorstruktur bilden, dessen Kanal durch den zwischen diesen beiden genannten Zonen 2 und 3 liegenden Teil 4 des N-leitenden Halbleiterkörpers 1 gebildet wird.Fig. 1 shows a section of a semiconductor component that consists of an N-conductive semiconductor body 1. Located in this semiconductor body two P-conductive zones 2 and 3, e.g. produced by diffusion, which form the source zone 2 and the drain zone 3 form a MOS transistor structure, the channel of which through the between these two mentioned zones 2 and 3 lying part 4 of the N-conductive Semiconductor body 1 is formed.
Dem Kanal 4 wird dadurch ein lateraler Dotierungsgradient gegeben, daß die ursprünglich in ihm vorhandene Störstellendichte durch einen schematisch angedeuteten Ionenstrahl 10 ungleichmäßig, d.h. mit einem lateralen Gradienten überlagert wird. Dies geschieht dadurch, daß der Ionenstrahl durch eine Maske 5 in den Kanal 4 eindringt, die eine in Richtung auf die Drain-Zone 3 hin abnehmende Dicke aufweist.The channel 4 is given a lateral doping gradient, that the density of impurities originally present in it by a schematic indicated ion beam 10 unevenly, i.e. superimposed with a lateral gradient will. This is done by the ion beam passing through a mask 5 into the channel 4 penetrates, which has a decreasing thickness in the direction of the drain zone 3.
Dadurch ist die Dotierungswirkung des z.B. aus Phosphor- oder Arsenionen bestehenden Ionenstrahls 10 um so größer, je geringer der Abstand vom Wirkungsort zur Drain-Zone 3 ist.As a result, the doping effect of the e.g. from phosphorus or arsenic ions existing ion beam 10, the greater the smaller the distance from the site of action to drain zone 3 is.
Dies ist in den Fig. 2a und b noch einmal ansführlich dargestellt. Dringt ein, z.B. aus Phosphorionen bestehender Ionenstrahl 10 durch eine abgeschrägte, z.B. aus Siliziumoxid-bestehende Maskierungsschicht 5 in einen Festkörper 1, z.B. aus Silizium, ein, so ist die sich ergebende Dotierungskonzentration im Festkörper 1 eine Funktion der Energie E des Ionenstrahls, seiner Dosis D und der Oxiddicke d.This is shown again in detail in FIGS. 2a and b. Penetrates, e.g. an ion beam 10 consisting of phosphorus ions, through a beveled, e.g., masking layer 5 consisting of silicon oxide into a solid body 1, e.g. made of silicon, the resulting doping concentration is in the solid 1 a function of the energy E of the ion beam, its dose D and the oxide thickness d.
Implantiert man also, wie in Fig. 2a dargestellt, durch ein abgeschrägtes Oxid 5, so erhält man in Abhängigkeit von der Energie E, der Dosis D und des Dickenprofils d(x) der Maskierungsschicht 5 ein Dotierungsprofil ND(x), das etwa den in Fig. 2b dargestellten Verlauf zeigt.So, as shown in Fig. 2a, implanted through a beveled Oxide 5 is obtained as a function of the energy E, the dose D and the thickness profile d (x) of the masking layer 5 has a doping profile ND (x) which is approximately that in FIG. 2b shows the course shown.
Dies bedeutet also bei dem Ausführungsbeispiel nach Fig. 1, daß in dem Kanal 4 ein lateraler Dotierungsgradient entsteht, dessen Verlauf etwa der in Fig. 2b dargestellten Funktion ND(x) entspricht.This means in the embodiment of FIG. 1 that in the channel 4 a lateral doping gradient is created, the course of which is approximately that in Fig. 2b corresponds to the function ND (x) shown.
Eine Maskierungsschicht mit einem lateralen Dickengradienten kann durch einen Ätzvorgang erzeugt werden. Man geht dabei Von einer Doppelschicht aus, von der die obere Schicht eine um Grössenordnungen höhere Ätzrate besitzt als die untere, abzuschrägende Schicht. Die abzuschrägende Fläche wird dann mit einem Photolack abgedeckt und anschließend geätzt. Durch die hohe Ätzrate der oberen Schicht wird der Photolack unterätzt und da die unter dem Photolack liegenden Teile der unteren, abzuschrägenden Schicht erst mit entsprechender Zeitverzögerung vom Ätzvorgang erfaßt werden, ergibt sich also eine Abschrägung der unteren Schicht. Die Reste der oberen Schicht und des Photolacks werden dann entfernt. Besteht die untere, abzuschrägende Schicht aus Siliziumoxid, so wird für die obere Schicht vorzugsweise dotiertes pyrolytisches SiO2 verwendet, das eine erheblich höhere Ätzrate als thermisches SiO2 besitzt.A masking layer with a lateral thickness gradient can can be generated by an etching process. It is assumed that there is a double layer, of which the upper layer has an etching rate that is orders of magnitude higher than that lower, beveled layer. The area to be beveled is then coated with a photoresist covered and then etched. Due to the high etching rate of the top layer the photoresist is undercut and since the parts of the lower, The layer to be beveled is only detected by the etching process with a corresponding time delay so there is a bevel of the lower layer. The remains of the top The layer and the photoresist are then removed. There is the lower, beveled Layer of silicon oxide, then doped pyrolytic is preferably used for the upper layer SiO2 is used, which has a significantly higher etching rate than thermal SiO2.
Eine weitere Möglichkeit zum Herstellen einer abgeschrägten Maske besteht darin, daß eine abzuschrägende SiO2-Schicht zunächst mit Ionen beschossen wird. Die implantierte Oberflächenschicht besitzt dann, entsprechend der obengenannten oberen Schicht, eine wesentlich erhöhte Ätzrate gegenüber dem darunterliegenden, noch intakten thermischen SiO2.Another way to make a beveled mask consists in first bombarding an SiO2 layer to be beveled with ions will. The implanted surface layer then has, according to the above upper layer, a significantly higher etching rate compared to the one below, still intact thermal SiO2.
Nachdem, wie in Fig. 1 dargestellt, der Kanal der MOS-Transistorstruktur mit einem lateralen Störstellengradienten versehen worden ist, wird die abgeschrägte Maskierungsschicht 5 völlig oder ggf. auch teilweise entfernt und dann die Transistorstruktur mit den üblichen, bekannten Techniken mit einer Isolierschicht, z.B. aus Siliziumoxid, und über dem Kanal mit einer Stuerelektrode versehen. Wird die Maskierungsschicht-völlig entfernt und eine neue Isolierschicht konstanter Dicke aufgebracht, so ergibt sich der Nachteil einer über die Kanallänge unterschiedlichen Schwellenspannung.After, as shown in Fig. 1, the channel of the MOS transistor structure has been provided with a lateral impurity gradient, the beveled Masking layer 5 completely or possibly also partially removed and then the transistor structure with the usual, known techniques with an insulating layer, e.g. made of silicon oxide, and provided with a control electrode above the channel. Will the masking layer-completely removed and a new insulating layer of constant thickness applied, so the result the disadvantage of a different threshold voltage over the channel length.
Wird dagegen die abgeschrägte Maskierungsschicht nur teilweise entfernt, so daß ein Dickengradient erhalten bleibt, so ergibt sich eine annähernd konstante Schwellenspannung über die gesamte Kanallänge.If, on the other hand, the beveled masking layer is only partially removed, so that a thickness gradient is maintained, an approximately constant one results Threshold voltage over the entire length of the channel.
Die Erfindung ist im vorstehenden an Hand eines P-Kanal-MOS-Transistors beschrieben worden. Es ist jedoch auch ohne weiteres möglich, eine Feldeffekttransistorstruktur gemäß der Erfindung mit einem N-Kanal auszubilden.The invention is in the foregoing on the basis of a P-channel MOS transistor has been described. However, it is also easily possible to use a field effect transistor structure to form according to the invention with an N-channel.
Patentansprüche:Patent claims:
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742460967 DE2460967A1 (en) | 1974-12-21 | 1974-12-21 | MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742460967 DE2460967A1 (en) | 1974-12-21 | 1974-12-21 | MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effect |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2460967A1 true DE2460967A1 (en) | 1976-07-01 |
Family
ID=5934337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742460967 Pending DE2460967A1 (en) | 1974-12-21 | 1974-12-21 | MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effect |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2460967A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703877A1 (en) * | 1977-01-31 | 1978-08-03 | Siemens Ag | MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH |
| WO1996016432A2 (en) * | 1994-11-16 | 1996-05-30 | Matsushita Electric Industrial Co., Ltd. | Channel or source/drain structure of mosfet and method for fabricating the same |
| WO1997022149A1 (en) * | 1995-12-13 | 1997-06-19 | Philips Electronics N.V. | Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile |
| US5830788A (en) * | 1996-06-21 | 1998-11-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming complementary MOS device having asymmetric region in channel region |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
-
1974
- 1974-12-21 DE DE19742460967 patent/DE2460967A1/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703877A1 (en) * | 1977-01-31 | 1978-08-03 | Siemens Ag | MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH |
| WO1996016432A2 (en) * | 1994-11-16 | 1996-05-30 | Matsushita Electric Industrial Co., Ltd. | Channel or source/drain structure of mosfet and method for fabricating the same |
| WO1996016432A3 (en) * | 1994-11-16 | 1996-08-15 | Matsushita Electric Ind Co Ltd | Channel or source/drain structure of mosfet and method for fabricating the same |
| US6031272A (en) * | 1994-11-16 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | MOS type semiconductor device having an impurity diffusion layer with a nonuniform impurity concentration profile in a channel region |
| US6355963B1 (en) | 1994-11-16 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | MOS type semiconductor device having an impurity diffusion layer |
| WO1997022149A1 (en) * | 1995-12-13 | 1997-06-19 | Philips Electronics N.V. | Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile |
| US5830788A (en) * | 1996-06-21 | 1998-11-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming complementary MOS device having asymmetric region in channel region |
| US6031268A (en) * | 1996-06-21 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Complementary semiconductor device and method for producing the same |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3012363C2 (en) | Process for forming the channel regions and the wells of semiconductor components | |
| DE69515876T2 (en) | Power device in MOS technology with low output resistance and capacity and its manufacturing process | |
| DE69018744T2 (en) | Silicon MOSFET with a longer life due to germanium doping. | |
| DE2655998C2 (en) | Composite channel insulated gate field effect transistor and process for its manufacture | |
| DE3000847A1 (en) | METHOD FOR DEVELOPING DOPED ZONES IN A SUBSTRATE | |
| DE1913052A1 (en) | Semiconductor device | |
| DE3901369A1 (en) | METHOD FOR PRODUCING A DOUBLE-DIFFUSED METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR DEVICE AND APPARATUS MANUFACTURED BY THIS METHOD | |
| DE2752698A1 (en) | METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES | |
| DE2160427B2 (en) | Process for the production of a semiconductor resistor with implanted ions of a neutral dopant | |
| DE68905487T2 (en) | METHOD FOR PRODUCING AN INTEGRATED CIRCUIT WITH COMPONENTS THAT CONTAIN GATES ON TWO LEVELS. | |
| DE2915024A1 (en) | SEMICONDUCTOR COMPONENT | |
| DE3324332A1 (en) | METHOD FOR PRODUCING CMOS TRANSISTORS ON A SILICON SUBSTRATE | |
| EP0810673B1 (en) | Semiconductor device with compensation implantation and method of manufacture | |
| DE2160462A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING THIS SEMICONDUCTOR ARRANGEMENT | |
| EP0159617A1 (en) | Method of producing highly integrated MOS field-effect transistors | |
| DE2460967A1 (en) | MOS transistor with lateral dislocation gradient in channel - with higher doping at source zone end, avoiding punch-through effect | |
| EP0028786B1 (en) | Ion implantations method | |
| DE2911726C2 (en) | Process for the production of a field effect transistor | |
| DD223018A5 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR CONSTRUCTION ELEMENT | |
| DE3139169A1 (en) | METHOD FOR PRODUCING FIELD EFFECT TRANSISTORS WITH INSULATED GATE ELECTRODE | |
| EP0003733B1 (en) | Process for the generation of windows having stepped edges within material layers of insulating material or of material for electrodes for the production of an integrated semiconductor circuit and mis field-effect transistor with short channel length produced by this process | |
| DE3602461A1 (en) | METHOD FOR PRODUCING A BARRIER FIELD EFFECT TRANSISTOR | |
| DE69330986T2 (en) | Process for the formation of implanted areas with a reduced channeling risk in semiconductors | |
| DE7132084U (en) | SEMI-CONDUCTOR ARRANGEMENT PREFERABLY FIELD EFFECT TRANSISTOR | |
| DE4020076C2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |