[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2460150C2 - Monolitisch integrierbare Speicheranordnung - Google Patents

Monolitisch integrierbare Speicheranordnung

Info

Publication number
DE2460150C2
DE2460150C2 DE2460150A DE2460150A DE2460150C2 DE 2460150 C2 DE2460150 C2 DE 2460150C2 DE 2460150 A DE2460150 A DE 2460150A DE 2460150 A DE2460150 A DE 2460150A DE 2460150 C2 DE2460150 C2 DE 2460150C2
Authority
DE
Germany
Prior art keywords
flip
flop
memory
transistors
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2460150A
Other languages
English (en)
Other versions
DE2460150A1 (de
Inventor
Utz Dipl.-Ing. Dr. 7000 Stuttgart Baitinger
Werner Dipl.-Ing. 7030 Böblingen Haug
Knut Dipl.-Ing. 7031 Gärtringen Najmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2460150A priority Critical patent/DE2460150C2/de
Priority to US05/620,690 priority patent/US3986173A/en
Priority to FR7533269A priority patent/FR2295527A1/fr
Priority to GB4350875A priority patent/GB1472817A/en
Priority to IT28648/75A priority patent/IT1043638B/it
Priority to JP14408575A priority patent/JPS5727550B2/ja
Publication of DE2460150A1 publication Critical patent/DE2460150A1/de
Application granted granted Critical
Publication of DE2460150C2 publication Critical patent/DE2460150C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierbare Speicheranordnung nach dem Oberbegriff des Patentanspruchs 1.
In elektronischen Datenverarbeitungsanlagen müssen laufend (binär) verschlüsselte Informationen abgespeichert werden, die "on Verknüpfungsschaltkreisen erarbeitet wurden oder von diesen noch zu verarbeiten sind, wie Eingabedaten, Zwischen- und Endergebnisse. Neben ausgesprochenen Massenspeichern, z. B. Band- und Piattenspeichern. die /war eine hohe Speicherkapazität bieten, dafür aber relativ hohe Zugriffs/citen erfordern, benötigt man in zunehmendem Maße schnelle Speicher mittleren lassungsvermögcns mit demgegenüber niedriger Zugriffs/eil. Diese lassen sich mit bislabilen oder kapazitiv speichernden elektronischen Schalt
kreisen realisieren. Von den technisch möglichen Speicherschaltungen sind z. ZL die monolithisch integrierbaren Halbleiterspeicher nicht zuletzt aus wirtschaftlichen Gründen besonders attraktiv. Für statische Speicherzellen sind insbesondere Flipflop-Schaltungen gebräuchlich, die ihren Speicherinhalt so lange beibehalten, bis er durch einen Schreibvorgang geändert wird. Die Halbleitertechnologie ermöglicht es, umfangreiche Speicheranordnungen bzw. -matrizen monolithisch zu integrieren, die auf einem gemeinsamen Halbleiterplättchen eine Vielzahl derartiger Flipflops enthalten, die geometrisch in Zeilen und Spalten angeordnet sind. Zur Selektion der einzelnen Speicherzellen enthalten die Halbleiterplättchen zusätzlich die erforderlichen Verknüpfungs-Schaltkreise, z. B. Dekoder.
Statische Flipflop-Speicherzellen, auf die sich die vorliegende Erfindung bezieht, wurden bereits nach den jeweils im Vordergrund stehenden Gesichtspunkten wie Fassungsvermögen, Zugriffszeit, Verlustleistung, Pakkungsdichte, Herstellungsprozeß usw. in vielen Versionen entwickelt. So sind Flipflop-Speicherstellen bekannt (z.B. DE-OS 17 74 128, DE-OS 17 74 175), die ausschließlich mit Bipolar- oder Feldeffekttransistoren eines einheitlichen oder zueinander komplementären Leitfähigkeitstyps aufgebaut sind. Eine Speicherzelle mit Schottky-Gate-Feldeffekttransistoren für das Flipflop und Dioden oder ebenfalls Schottky-Gate-Feldeffekttransistoren als Ansteuerungselemente ist im IEEE Journal of Solid-State Circuits, Vol. SC-8, No. 5, Oktober 1973, Seiten 326—331 beschrieben. Ferner stehen hybride Speicherzellen mit beispielsweise Bipolartransistoren als Flipflop-Transistoren und Feldeffekttransistoren als Lastelementen und umgekehrt zur Verfügung. Bei all diesen Versionen stehen Vorteilen auf der einen Seite bestimmte Nachteile auf der anderen Seite gegenüber, beispielsweise bieten mit komplementären Transistoren aufgebaute Speicherzellen eine sehr geringe Verlustleistung, erfordern dafür aber einen relativ aufwendigen Herstellungsprozeß, was insbesonders auch für Spcicherschaltungen mit Bipolar- und Feldeffekttransistoren gilt. Die vorliegende Erfindung bezieht sich im engeren Sinne auf Speicherschaltungen, deren Grundschaltkreise mit bipolaren Transistoren aufgebaute Flipflop-Schaltungen darstellen. Insbesondere hinsichtlich der mit Unipolar- bzw. Feldeffekttransistoren aufgebauten Speicher sind dabei im vorliegenden Fall die folgenden Gesichtspunkte maßgeblich.
Wie bereits erwähnt wurde, läßt sich ein Speicher in erster Linie durch seine Kapazität (Fassungsvermögen) und seine Zugriffszeit (Abgabevermögen) kennzeichnen. Der Quotient aus beiden Faktoren stellt dabei ein Maß für die Güte des Speichers dar. Berücksichtigt man lediglich die Speicherzellen selbst, spricht eigentlich vieles dafür, derartige Halbleiterspeicher mit Feldeffekttransistoren auszulegen, die gegenüber Bipolartransistoren eine höhere Packungsdichte bei in der Regel geringerer Dauerverlustleistung bieten. Auf der anderen Seite ist gleichermaßen anerkannt, daß mit Bipolartransistoren aufgebaute Verknüpfungsschaltkreise, die in einer Datenverarbeitungsanlage ebenfalls in sehr weitem Umfang vorgesehen sein müssen, gegenüber Feldeffekttransistor-Schaltkreisen deutlich überlegene Eigenschaften, insbesondere hinsichtlich ihrer Schnelligkeit bieten. Diesem Sachverhalt kann man im allgemeinen Rechnung tragen, indem die Speicher einerseits und die Logik andererseits separat in integrierter Weise /usammengclaül werden. Da man in Wirklichkeit jedoch bei einem I lalbleiterolättchen. das einen Soeicher(teil) ent-
hält, hinsichtlich der Zahl der äußeren Anschlüsse beschränkt ist, müssen zusammen mit den Speicherzellen in: jedem Fall auch Verknüpfungsschaltkreise zum Dekodieren vorgesehen werden. Bei einer Speichermatrix aus 2" Zeilen und 2m Spalten, die folglich 2" + "· Speicherzellen enthält, müssen zur Selektion einer Speicherzelle 2" Wortleitungen und 2"' Bitleitungspaare vorgesehen sein. Es ist ersichtlich, daß die Selektion von Wort und Bit bei den heute erreichten Packungsdichten nicht mehr direkt von außen erfolgen kann, da die Speichermatrix sonst. 2" + 2m äußere Anschlüsse am Halbleiterplättchen benötigen würde. Für eine Matrix aus 512 = 24 +Speicherzellen wären das
2" + 25 = 48 Anschlüsse. Die für dieses Beispiel gewählte Speicherkapazität pro Halbleiterplättchen ist dabei mit den heute zur Verfugung stehenden Hersteilungsverfahren ohne weiteres konventionell erreichbar und keineswegs extrem angenommen. Sieht man in dem gegebenen Beispielsfall die Dekodier-Schaltkreise dagegen auf dem Halbleiterplättchen vor, shd lediglich 4 + 5 = 9 Anschlüsse erforderlich. Daraus aber folgt, daß bei den heute erreichbaren Packungsdichten die Selektionsschaltkreise unbedingt mit auf das Halbleiterplättchen integriert werden müssen.
Für die Zugriffszeit des jeweiligen Speichers ist dann aber nicht mehr allein die Zugriffszeit der Speicherzellen an sich entscheidend, sondern hängt im wesentlichen von der Schaltgeschwindigkeit der Selektionsschaltkreise ab. Aus diesen Gründen liegt der Erfindung ganz allgemein die Aufgabe zugrunde, einen Speicher mit kurzer Zugriffszeit anzugeben, der den Geschwindigkeitsvorteil der Bipolartransistoren bietet bzw. in einem auf die Herstellung von Bipolartransistoren zugeschnittenen Herstellungsprozeß realisiert werden kann.
Bei Betrachtung der verschiedenen bekanntgewordenen bipolaren Speicherzellen erkennt man, daß die Wortleitung stets an den beiden aktiven Flipflop-Transistoren angeschlossen ist, vgl. z. B. das Buch »Schaltkreistechnologien für digitale Rechenanlagen« von U. Baitinger, Verlag Walter de Gruyter, 1973, Seiten 219 bis 221 sowie Elektronics, 7. März 1974, Seiten 130 bis 133, insbesondere die Übersichtsfigur 5 auf Seite 132. Nachteilig bei einer derartigen Ankopplung der Wortleitung an die aktiven Flipflop-Transistoren ist jedoch das sogenannte »Pumpen«, das darin besteht, daß beim Selektieren, d. h. wenn das Potential der Wortleitung abgesenkt wird, die beiden Zellknoten ebenfalls potentialmäßig absinken, und im Anschluß an die Selektionsphase, d. h. wenn das Potential der Wortleitung wieder ansteigt, erneut aufgeladen werden müssen, was relativ viel Zeit in Anspruch nimmt bzw. einen erhöhten Stromfluß erfordert. Bezüglich der Ansteuerung von derartigen mit bipolaren Transistoren aufgebauten Speicherzellen ist es weiterhin sehr wünschenswert, für den Schreib- und Lesevorgang möglichst symmetrische bzw. gleiche Schaltkreiseigenschaften zur Verfügung zu haben. In den Fällen der überwiegend zur Ankopplung an die Bitleitung benutzten Diodenkopplung bzw. Transistorkopplung von bipolaren Flipflop-Speicherzellen liegen aufgrund der jeweiligen unsymmetrischen Leitungscharakteristik der Ansteuerungselemente naturgemäß erhebliche Unterschiede für den Schreib- und Lesevorgang vor, woraus z. B. das Erfordernis relativ hoher Schreibströme resultiert.
Aufgabe der Erfindung ist es daher, eine Speicherschaltung mit Bipolartransistoren als aktiven Flipflop-Transistoren anzugeben, die hinsichtlich der obengenannten GesichtsDunkte verbessert ist. d. h. den Geschwindigkeitsvorteil von Bipolartransistoren zu erhalten gestattet, ohne den Nachteil des poteniialmäßigen »Pumpens« der gesamten Speicherzelle in Kauf nehmen zu müssen. Die Speicherschaltung soll weiterhin ein ausgeglicheneres Schreib-Leseverhalten aufweisen und schließlich einen wirtschaftlichen, hochintegrierte Schaltkreise ermöglichenden, realisierbaren Herstellungsprozeß erlauben. Damit scheidet z. B. ein konventioneller kombinierter Prozeß für sowohl bipolare als
ίο auch Feldeffekttransistoren aus.
Zur Lösung dieser Aufgaben sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen bezeichnet. Bevorzugt sieht die Erfindung vor, daß bei monolithisch integrierbaren Speicherzellen vom Flipflop-Typ die aktiven Flipflop-Transistoren als Bipolartransistoren ausgeführt sind, während die Ansteuerungs- bzw. Eingabe-/Ausgabe-Elemente Schottky-Feldeffekttransistoren, im folgenden MESFET genannt, sind. Da die als Ansteuerungs-Elemente benutzten MESFET Dreipole mit symmetrischer Leitungscharakteristik sind, gestatten sie sowohl das Auf- als auch Entladen der Zellknoten sowie den Anschluß der Selektionsleitungen, wobei ihre Realisierung mittels üblicher Schottky-Bipolar-Prozesse erfolgen kann. Durch eine besondere Ausgestaltung der MESFET-Strukturen wird überdies durch eine neuartige Kanalsteuerung ein schnelles Lesen sowie Schreiben üer Speicherzelle ermöglicht.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt
F i g. 1 eine typische mit bipolaren Transistoren aufgebaute Flipflop-Speicherzelie nach dem Stande der Technik;
F i g. 2 das elektrische Schaltbild eines Ausführungsbeispiels der die Merkmale der Erfindung aufweisenden Speicherzelle und
Fig.3 ein Ausführungsbeispiel für eine besonders vorteilhafte integrierte Schaltungsauslegung für zwei benachbarte, die Merkmale der Erfindung aufweisenden Speicherzellen in Draufsicht (Fig. 3A) und im Querschnitt (F ig. 3B).
F i g. 1 zeigt das elektrische Schaltbild einer bekannten Speicherzelle, bei der zwei Bipolartransistoren zu einem Flipflop verbunden sind. Dieses Flipflop ist zu einer selektierbaren Speicherzelle erweitert, indem an die miteinander verbundenen Emitter der beiden aktiven Flipflop-Transistoren die Wortleitung zur Zeilenauswahl und an die beiden Zellknoten 1 und 2 des Flipflops die Bitleitungen BL I und BL 2 mittels Diodenkopplung angeschlossen sind. Diese Speicherzelle kann bezüglich ihrer Ansteuerung als typisch für mit bipolaren Transistoren aufgebaute Flipflop-Speicherschaltungen nach dem Stande der Technik angesehen werden. Anhand dieser Schaltung sollen die bei derartigen bipolaren Speicherzellen bestehenden Probleme dieser Speicherzellengattung dargestellt werden, die bei einer Ausbildung der Speicherzelle in der erfindungsgemäß vorgeschlagenen Form nicht mehr auftreten.
Als erstes schwerwiegendes Problem bei derartigen Speicherzellen ist der Nachteil des potentialmäßigen »Pumpens« der gesamten Speicherzelle in Kauf zu nehmen, wenn beim Selektieren das Potential der Wortlei-
b5 tung abgesenkt wird. Damit sinkt zwangsläufig auch das Potential der beiden Zellknoten 1 und 2 ab. Nimmt man einmal an, daß in Fig. 1 der linke Flipflop-Transistor leitend ist. ist ersichtlich, daß das Potential am Zellkno-
ten 1 der Potentialänderung an der Wortleitung unmittelbar folgen kann, während das Potential am Zellknoten 2 über die Basis-Emitter-Diode des leitenden Transistors folgt. Bei Beendigung der Selektion, d. h. wenn das Potential der Wortleitung wieder ansteigt, müssen die beiden Zellknoten jedoch wieder aufgeladen werden, und zwar über die Lastwiderstände, da sonst beide Flipflop-Transistoren sperren. Das nimmt relativ viel Zeit in Anspruch, so daß sich an dem Zellknoten ein Potentialverlauf ergibt, wie er für den Zellknoten 1 in Fig. 1 angedeutet ist. Maßgeblich dafür ist, daß man sich die Zellknoten als kapazitätsbehaftet vorstellen muß, so daß der Potentialanstieg durch die Zeitkonstante aus dem Lastwiderstand des Flipflop-Transistors und der mit dem Zellknoten bzw. dem Basis-Emitterübergang des damit verbundenen Transistors repräsentierten Kapazität bestimmt ist. Würde man zur schnelleren Aufladung der Zellknoten die Lastwiderstände kleiner machen, müßte man zwangsläufig höhere Dauerströme im unselektierten Zustand und damit eine höhere Dauerverlustleistung in Kauf nehmen. Eine höhere Dauerverlustleistung läßt sich auf der anderen Seite aber nicht mit einer in der Regel angestrebten hohen Packungsdichte vereinbaren, so daß dieser Weg nicht gangbar ist. Zudem bedeutet der Potentialübergang nach Abschluß der Selektionsphase für die Stabilität der Speicherzelle einen besonders kritischen Moment, da hierbei die Gefahr eines unerwünschten Umschreibens der Speicherinformation besteht.
Speicherzellen der in F i g. 1 gezeigten Art weisen darüber hinaus stets besondere Probleme hinsichtlich der Symmetrie beim Einschreib- bzw. Lesevorgang auf. Es soll wieder angenommen werden, daß der linke Flipflop-Transistor leitend ist. so daß der Zellknoten 1 entladen und der Zellknoten 2 nahezu auf die Betriebsspannung + V aufgeladen ist. Zum Umschreiben der Speicherinformation muß daher über die Bitleitung BL 1 und die damit verbundene Diode der Zellknoten 1 soweit aufgeladen werden, daß der rechte Flipflop-Transistor einschaltet. Da der linke Flipflop-Transistor jedoch anfänglich stark leitend ist, fließt ein großer Teil des über die Bitlcitung zugeführten Stromes über den leitenden linken Flipflop-Transistor ab. Daraus resultieren erforderliche Schreibströme in an sich unerwünschter Höhe. Wegen der nicht symmetrischen Leitungscharakteristik der Koppeldioden ist ein Entladen des mit dem gesperrten Flipflop-Transistors verbundenen Zellknotens, in diesem Fall des Zellknotens 2. nicht möglich. Demgegenüber gestaltet sich der Lesevorgang bei der in Fig. 1 dargestellten Speicherzelle relativ einfach, da beim Absenken des Wortleitungspotentials während der S?ickt!onsnhasc der in der Sneicherze!!c fließend? erhöhte Strom leicht über die Bitleitungen und die damit verbundenen Dioden zugeführt und zum Feststellen des Speicherinhalts an den Bitleitungen einfach festgestellt werden kann. Würde man in einer Schaltung der in F i g. 1 gezeigten An die Polung der Koppeldioden umkehren, wäre zwar der Schreibvorgang mit geringeren Strömen möglich, da dann der aufgeladene Zellknoten lediglich zu entladen wäre, wobei kein störender niederohmiger Leitungsweg vorläge, in diesem Fall müßte jedoch der Lesestrom aus der Speicherzelle herausgezogen werden. Damit beim Lesen die Stabilität der Speicherzelle jedoch nicht gefährdet wird, müßte als Preis dafür dauernd ein entsprechend höherer Strom auch im Ruhezustand fließen.
Die an dem gezeigten Beispiel dargestellten Probleme sind typisch für alle bipolaren Flipflop-Speicherzellcn, deren Zeilenselektion an den aktiven Flipflop-Transistoren vorgenommen wird und bei denen die Bitleitungen mit den Zellknoten über hinsichtlich ihrer Leitungscharakteristik unsymmetrische Ansteuerungselemente verbunden sind. Dazu zählen beispielsweise neben den angesprochenen Speicherzellen auch bipolare Flipflop-Speicherzellen mit Multiemiuer-Transistoren oder mit einer Transistorkopplung zwischen den Zellknoten und Bitleitungen usw.
ίο In Fig. 2 ist das Schaltbild einer Ausführungsform einer Speicherzelle nach der Erfindung dargestellt, die hinsichtlich der oben erläuterten Probleme bedeutend verbessert ist. Die Speicherzelle basiert wiederum auf einer Flipflop-Schaltung, die beispielsweise mit der in Fig. 1 gezeigten Schaltung gleich ist. Die beiden aktiven NPN-Flipflop-Transistoren 71 und 72 sind in bekannter Weise hinsichtlich ihrer Kollektor- und Basiszonen kreuzgekoppelt. Die Emitter der Flipflop-Transistoren sind miteinander verbunden und liegen an einer festcn Bezugsspannung, beispielsweise auf Massepotential. Im Lastzweig jedes Flipflop-Transistors ist im Ausführungsbeispiel nach Fig. 2 ein Widerstand R t bzw. R 2 vorgesehen, über die die Speicherzelle mit der Betriebsspannung + Vverbunden ist. Der Speicherzustand einer solchen Speicherzelle wird wiederum durch das Potential an den Zellknoten 1 und 2 repräsentiert. Für die Lastelemente der Flipflop-Transistoren können die verschiedensten Ausführungsformen vorgesehen werden. Beispielsweise ohmsche Widerstände in einfach oder doppelt diffundierter Form, dotierte Streifen, aber auch Transistorstrukturen, insbesondere z. B. laterale PNP-Bipolartransistoren. Ganz allgemein können als Laslelemente alle bekannten Halbleiterstrukturen eingesetzt werden, die mit einem Bipolarprozeß kompatibei sind.
im Gegensatz zu den oben abgehandelten bipolaren Flipflop-Speicherzellen der bisherigen Art erfolgt bei der Speicherschaltung nach der Erfindung die Ansteuerung des Flipflops in davon verschiedener Weise. Die Ankopplung der Zellknoten 1 und 2 des Flipflops an die Bitleitungen BL 1 bzw. BL 2 wird über Schottky-Gate-Fcldcffckuransistoren, im folgenden MESFET genannt, 73 bzw. 74 vorgenommen. Die Steueranschlüsse dieser MESFET 73 und 74 sind miteinander verbunden und an die Wortleitung WL angeschlossen. Maßgeblich für die Wahl der Ansteuerungselemente ist im Rahmen der vorliegenden Erfindung, daß ganz allgemein mit einem Bipolarprozeß kompatible Dreipoie mit symmetrischer Leitungscharakteristik benutzt werden, welche die Wort- und Bitselcktion getrennt von der Flipflop-Grundschaltung der Speicherzelle vorzunehmen gestatten. Fs ist ersichtlich, daß damit die oben geschilderten Nachteile des mit jeder Selektion verbundenen »Pumpens« der Flipflop-Potentiale nicht mehr auftreten. Wegen der symmetrischen Leitungscharakteristik der MESFET 73 und 74 kann ferner in einfacher Weise sowohl das Aufladen als auch das Entladen der Zellknoten vorgenommen werden. Damit aber sind die oben erläuterten Probleme hinsichtlich des ansonsten unterschiedlichen Lese-/Schreibverhaltens solcher bipolaren Flipflop-Speicherschaltungen wirksam verhindert
Wie bereits erwähnt und später noch im einzelnen erläutert werden wird, ist für die Wahl von MESFET als Ansieuerungselementen entscheidend, daß diese sich mit bereits heute üblichen Bipolarprozessen herstellen lassen. In diesem Zusammenhang kann beispielsweise darauf verwiesen werden, daß für bipolare Flipflop-Speicherschaltungen mit Diodenankopplung Schottky-
Dioden bzw. allgemein Metall-Halbleiterübergünge vorgesehen werden. Es handelt sich demnach keineswegs um einen der sogenannten kombinierten Herstellungsprozesse, die beispielsweise für die gleichzeitige Herstellung von Isolierschicht-Feldeffekttransistoren und Bipolartransistoren eingesetzt werden müssen. Diese letzteren Verfahren stehen zwar heute in gewissem Umfang zur Verfügung, sie erfordern jedoch außerordentlich komplexe und kritische Verfahrensschrittc und -kontrollen. Wie ebenfalls später noch näher erläutert werden wird, sind die als Ansteuerungselemente benutzten MESFET Γ3 und 7"4 in vorteilhafter Weise über einer vergrabenen relativ hoch dotierten Zone ausgebildet, so daß sich eine neuartige Kanalsteuerung mit kleinen und unkritischen Spannungspegeln für die Wortleitung ergeben.
Aus der Vielzahl von Möglichkeiten für die Wahl der Ansteuerungselemente, von denen zu fordern ist, daß sie hinsichtlich ihrer Leitungscharakteristik symmetrische Dreipole darstellen und mit einem Bipolarprozeß kompatibel sind, soll ferner auf die Gruppe der Sperrschicht-Feldeffekttransistoren hingewiesen werden. Diese benutzen eine Gate-Dotierung zur elektrischen Beeinflussung der Kanalzone und lassen sich zusammen mit Bipolartransistoren in einem einheitlichen Prozeß herstellen. Weiterhin kommen entsprechend ausgelegte laterale Bipolar-Transistorstrukturen in Frage usw.
Die Erläuterung der Betriebsweise der Speicherzelle nach F i g. 2 kann auf die Verhältnisse hinsichtlich der Ansteuerung beschränkt werden, da der der Speicherzelle zugrunde liegende Flipflop-Grundschaltkreis konventionell ist. Im Ruhezustand, d. h. wenn die Speicherzelle nicht selektiert ist, wird durch das Potential der Wortleitung, z. B. -4 V, bewirkt, daß die MESFET Ti und Γ 4 gesperrt sind. Damit ist das Speicher-Flipflop von den zugeordneten Bitleitungen BL 1 und BL 2 isoliert. In der Selektionsphase wird das Wortleitungspotential auf den Wert der Versorgungsspannung von etwa + 1,5V angehoben, wodurch TZ und T 4 leitend werden und so in ohne weiteres ersichtlicher Weise das Auslesen der Speicherinformation bzw. das Umschreiben der Zelle gestatten. Dabei kann das Lesen durch Feststellen des Differenzsignales zwischen den beiden Zellknoten 1 und 2 durch einen an das jeweilige Bitleitungspaar angeschlossenen Leseverstärker, insbesondere Differenzverstärker, erfolgen. Zum Umschreiben der Speicherinformation ist man nun nicht darauf beschränkt, den mit dem leitenden Flipflop-Transistor verbundenen entladenen Zellknoten durch einen von außen zuzuführenden hohen Strom aufzuladen, sondern kann in demgegenüber erheblich einfacherer Weise und vor allen Dingen ohne eine Verschlechterung beim Lesevorgang in Kauf nehmen zu müssen, den mit dem jeweils gesperrten Flipflop-Transistor verbundenen aufgeladenen Zellknoten über die zugehörige Bitleitung entladen. Als typische Spannungswerte sind beim Lesen etwa +1,5 V auf beiden Bitleitungen und beim Schreiben etwa +1,5 V auf der einen bei gleichzeitig etwa 0 V auf der anderen Bitleitung anzusehen.
Ein vorteilhaftes Ausführungsbeispiel des integrierten Aufbaus der Speicherschaltung nach der Erfindung ist in den F i g. 3A in einer Draufsicht sowie in F i g. 3B in einem Querschnitt für zwei (benachbarte) Flipflop-Speicherzellen dargestellt Die Auslegung der Lastelemente kann, wie erwähnt, konventionell in zusätzlichen, getrennten Isolationswannen erfolgen und ist deshalb nicht dargestellt
Auszugehen ist von einem Herstellungsprozeß, der sowohl Bipolartransistoren als auch Schottky-Übcrgänge zu erzielen gestattet. Zur Erläuterung des strukturellen Aufbaus einer derartigen Halbleiter-Speicherschaltung wird zunächst auf die Schnittdarstellung in F i g. 3B Bezug genommen. Ausgegangen wird von einem P-Ieitenden Silizium-Substrat, in das bereichsweise hochdotierte P+ -Gebiete 10 zur späteren Isolation und 11 für die Kanalsteuerung der MESFET-Ansteuerungselemente in einem gemeinsamen Prozeßschritt eingebracht werden. Wie mit unterbrochenen Linien angedeutet ist, können ferner für die Bipolartransistoren N + -Gebiete 12 und 13 als Subkollektorzonen vorgesehen werden. Auf dem Substrat wird anschließend eine N-Epitaxieschicht ausgebildet, wobei die Leitfähigkeit der Epitaxieschicht so gewählt wird, daß damit Metall-Halbleiter-Übergänge erzielt werden können. Durch Ausdiffusion bei diesem sowie den nachfolgenden Verfahrensschritten dehnen sich die im Substrat gebildeten hochdotierten Bereiche 10,11,12 und 13 bis in die Ejsitaxieschicht hinein aus. so daß sie schließlich die in F i g. 3B gezeigte Form bieten. Mittels eines geeigneten Dotierungsverfahrens, z. B. durch Diffusion und/oder Ionenimplantation werden anschließend die P-Basisbereiche 14 für die bipolaren Flipflop-Transistoren sowie die N+ -Zonen 15 bis 19 vorgesehen. Dabei stellen die Zonen 15 bzw. 19 die Emitterzonen jeweils eines bipolaren Flipflop-Transistors dar, während die Zonen 16 bzw. 18 die Kollektor-Anschlußzonen bilden. Durch den relativ hohen Dotierungsgrad der Kollektor-Anschlußzonen 16 bzw. 18 ist sichergestellt, daß an diesen Stellen kein Metall-Halbleiterübergang zur Schaffung einer Schottky-Diode entsteht, wie er für den noch zu erläuternden MESFET im Gegensatz dazu gerade angestrebt wird. Schließlich stellt das N + -Gebiet 17 die gemeinsame Source-Zone für zwei MESFET dar, deren Drain-Zonen zum einen das N+-Gebiet 16 bzw. zum anderen das N + -Gebiet 18 sind.
Auf der Oberfläche des derart strukturierten Halbleiterkörpers ist schließlich in an sich bekannter Weise eine Doppellagenmetallisierung vorgesehen, wobei die erste Metallisierungsebene vom Halbleiterkörper durch eine dünne Schicht 20 aus vorzugsweise thermischem Siliziumdioxid isoliert ist. In dieser ersten Metallisierungsebene sind die Kollektor-Basis-Verbindungen der aktiven Flipflop-Transistoren unter Vorsehung entsprechender Kontaktöffnungen zum Halbleiterkörper ausgebildet, vgl. die Leiterzüge 21, 22 bzw. 2Γ, 22Λ Die Emitterverbindungen der Flipflop-Transistoren erfolgt über die Leiterzüge 23 bzw. 23'. In dieser ersten Metalliso sierungsebene sind ferner die für die beiden dargestellten Speicherzellen vorgesehenen Wortleitungen WL 1 und WL 2 zu erkennen, die mit den Steuerelektroden der für die Ansteuerung einer Speicherzelle vorgesehenen MESFET identisch sind. Daraus folgt daß zur Erzie-
lung eines Metall-Halbleiter-Übergangs bzw.zur Schaffung eines Schottky-G ate-Feldeffekttransistors für das Material der Wortleitungen'ein Metall ausgewählt werden muß, das an den Dotierungsgrad der Epitaxieschicht so angepaßt ist daß sich an den Berührungsflächen
Gleichrichter-Übergänge bilden. Zur Erzielung solcher Metall-Halbleiter-Übergänge sind nach dem Stande der Technik eine Vielzahl von Metall-Halbleiter-Kombinationen bekannt auf die ohne weiteres zurückgegriffen werden kann. Als besonders vorteilhaft ist ein Aluminium-Halbleiterkontakt anzusehen, wobei das Halbleitermaterial relativ niedrig dotiert sein sollte und Aluminium als Metallkontakt dienen kann. Darin Hegt keine einschränkende Bedingung, da Aluminium ohnehin in
ίο
den konventionellen Verfahren als Leiterzugmaterial bevorzugt wird.
Die den Halbleiterkörper auf seiner Oberfläche bedeckende Isolierschicht 20 erstreckt sich über den Isolationszonen 10 etwas in den Halbleiterkörper hinein, so daß durch die Isolierschichtgebiete 24 eine vollständige gegenseitige Isolation bestimmter Halbleitergebiete im Halbleiterkörper erreicht wird. Insbesondere werden dadurch die Steuerelektroden der für die Ansteuerung einer Speicherzelle vorgesehenen beiden MESFET von- io einander isoliert. Bei dieser Isolationsweise handelt es sich um eine Mischform, indem nämlich in den oberflächennahen Bereichen eine dielektrische und weiter im Innern des Halbleiterkörpers eine Isolation mittels gesperrter P/N-Übergänge vorliegt. Dadurch werden ins- 15 koppelten Speicherzellen, besondere die äußerst schädlichen Querströme an der Oberfläche unterdrückt. Diese isoiationsmeihode ist an sich bekannt, jedoch neu in bezug auf die Isolation von MESFET.
Über der ersten Metallisierungsebene befindet sich eine davon durch eine zweite Isolierschicht 25, z. B. aus mittels Kathodenzerstäubung aufgebrachtem Siliziumdioxid getrennte zweite Metallisierungsebene für die Bitleitungen BL 1 bzw. BLI. Die Bitleitungs-Metallisierung enthält dabei Kontaktbereiche zu den Source-Gebieten, z. B. 17, der als Ansteuerungselemente verwendeten MESFET.
Bei den im Rahmen der Erfindung verwendeten MESFET handelt es sich um besonders vorteilhaft modifizierte Schottky-Gate-Feldeffekttransistoren. Betrachtet sei beispielsweise der MESFET, dessen Gate von der Wortleitung WL 1 gebildet ist. Die N + -Zonen 17 und 16 stellen dabei die Source- und Drain-Zone dar. Der erfindungsgemäß modifizierte MESFET weist einen leitenden Kanal auf, der durch die in unterbrochenen Linien angedeutete Verarmungszone B der WL 1-Schottky-Diode und die Verarmungszone A der darunter angeordneten P+ -Zone 11 begrenzt wird. Die Ausdehnung der unteren Verarmungszone A kann durch die Substratvorspannung frei gewählt werden, während die Ausdehnung der Verarmungszone B durch das Gate-Potential von IVi. 1 gesteuert wird. Es ist ersichtlich, daß die Verarmungszone B unter der Wortleitung die Verarmungszone A bei negativer Verspannung von WL 1 gegenüber der Epitaxie berührt und so den MESFET als Ansteuerungselement sperrt. Durch die zusätzliche für den MESFET vorgesehene P+ -Zone 11 ist nur eine geringe Ausdehnung der Verarmungszone B erforderlich, um diesen Kanal zu sperren. Dieser Fall ist im Bereich der Wortleitung VVL 2 anhand des Verlaufs der Verarmungszone ß'dargestellt
In Fig.3A ist eine zu dem Querschnitt von Fig.3B gehörende Draufsicht auf die gegenseitige Anordnung der aktiven Flipflop- und Ansteuerungstransistoren für zwei nach der Erfindung ausgebildete Flipflop-Speicherzellen dargestellt, wobei mit 30 die Trennungslinie zwischen den aktiven Elementen der beiden Zellen angedeutet ist. Darin sind die zu einer Speicherzelle gehörenden Flipflop-Transistoren Ti und 7"2 mit den zugehörigen Ansteuerungselementen T3 und Γ 4 in ihrer zonenmäßigen Zuordnung deutlich gemacht. Es ist insbesondere ersichtlich, daß die Flipflop-Transistoren mit den zugehörigen MESFET in flächensparender Weise zusammengefaßt werden können.
Damit ist eine bipolare Flipflop-Speicherzelle angegeben, die es ermöglicht, umfangreiche Speicheranordnungen aufzubauen, bei denen der Geschwindigkeitsvorteil der bipolaren Transistoren, insbesondere für die Dekodierschaltkreise, behalten wird, ohne den Nachteil des potentialmäßigen »Pumpens« der gesamten Speicherzelle^) in Kauf nehmen zu müssen. Gegenüber Speichern mit Transistor- oder Diodenkopplung und Selektion an den aktiven Flipflop-Transistoren ergeben sich verbesserte Stabilitäts- sowie Schreib-/Leseeigenschaften. Damit können insbesondere geringe Schreibströme, unkritische Schaltpegel für die Wortselektion sowie durch die als MESFET ausgeführten Ansteuerungselemente schnelle Lese- und Schreibzeiten erreicht werden. Schließlich sind derartige Speicherzellen mit konventionellen Bipolarprozessen herstellbar, wobei der benötigte Halbleiterflächenaufwand durchaus vergleichbar ist mit den bei dioden- oder transistorge-
Hierzu 2 Blatt /.eichnungen

Claims (5)

Patentansprüche:
1. Monolithisch integrierbare Speicheranordnung mit Speicherzellen, die jeweils aus einem Flipflop mit Bipolartransistoren sowie zwischen den Zellknoten des Flipflops und den jeweils zugeordneten Bitleitungen angeordneten weiteren Ansteuerungselementen zur Speicherselektion bestehen, dadurch gekennzeichnet, daß die Ansteuerungselemente hinsichtlich ihrer Leitungscharakteristik symmetrische Schottky-Gate-Feldeffekttransistoren (T3, 74) sind, deren Steueranschlüsse mit der Wortleitung (WL) verbunden sind, daß diese Schottky-Gate-Feldeffekitransistoren (T3, TA) über einem hochdotierten vergrabenen Halbleitergebiet (11) mit gegenüber dem Kanalbereich entgegengesetztem Leitfähig'teitstyp gebildet sind und daß das» vergrabene Halbleitergebiet (11) mit einer den Kanalquerschnitt beeinflussenden Vorspannungsquelle verbunden ist.
2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Wortleitung (WL) gleichzeitig die Steuer- bzw. Gate-Elektrode der Ansteuerungselemente (T3, T4) des Flipflops darstellt.
3. Speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vorspannung des vergrabenen Halbleitergebietes (11) über die Substratspannung einstellbar ist.
4. Speicheranordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch gleichzeitig mit diesen vergrabenen Halbleitergebieten (11) gebildete rahmenförmige Isolationszonen (10), auf denen jeweils bis zur Oberfläche des Halbleiterkörpers reichende dielektrische Isolationsgebiete (24) angeordnet sind.
5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeweils ein aktiver Flipflop-Trtnsistor (Tl) zusammen mit dem zugeordneten Ansteuerungselement (T3) in einem gemeinsamen Halbleitergebiet integriert ist, daß eine gemeinsame Emitterdotierung zur Bildung der Emitterzone (15) und Kollektoranschlußzone (16) der Flipflop-Transistoren (T 1, T2) sowie der Source-Zonen (17) der Ansteuerungs-Feldeffekttransistoren (Ti, T4) vorgesehen ist und daß die Kollektor-Anschlußzone (16) eines Flipflop-Transistors (Ti) gleichzeitig die Drainzone des zugeordneten Feldeffekttransistors (T3) darstellt.
DE2460150A 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung Expired DE2460150C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2460150A DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung
US05/620,690 US3986173A (en) 1974-12-19 1975-10-08 Memory circuit
FR7533269A FR2295527A1 (fr) 1974-12-19 1975-10-20 Element de memoire pouvant etre integre de facon monolithique
GB4350875A GB1472817A (en) 1974-12-19 1975-10-23 Monolithic semiconductor storage cells
IT28648/75A IT1043638B (it) 1974-12-19 1975-10-24 Memoria perfezionata
JP14408575A JPS5727550B2 (de) 1974-12-19 1975-12-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2460150A DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung

Publications (2)

Publication Number Publication Date
DE2460150A1 DE2460150A1 (de) 1976-06-24
DE2460150C2 true DE2460150C2 (de) 1984-07-12

Family

ID=5933872

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2460150A Expired DE2460150C2 (de) 1974-12-19 1974-12-19 Monolitisch integrierbare Speicheranordnung

Country Status (6)

Country Link
US (1) US3986173A (de)
JP (1) JPS5727550B2 (de)
DE (1) DE2460150C2 (de)
FR (1) FR2295527A1 (de)
GB (1) GB1472817A (de)
IT (1) IT1043638B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016551A (en) * 1976-03-10 1977-04-05 Data General Corporation Dynamic MOS memory with reduced propagation delay
US4150392A (en) * 1976-07-31 1979-04-17 Nippon Gakki Seizo Kabushiki Kaisha Semiconductor integrated flip-flop circuit device including merged bipolar and field effect transistors
GB1565146A (en) * 1976-08-16 1980-04-16 Fairchild Camera Instr Co Random access momory cells
US4251876A (en) * 1978-11-03 1981-02-17 Mostek Corporation Extremely low current load device for integrated circuit
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
JPS58213450A (ja) * 1982-06-04 1983-12-12 Toshiba Corp 半導体装置の多層配線構造
DE3330013A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Statische speicherzelle
US4868628A (en) * 1984-08-22 1989-09-19 Signetics Corporation CMOS RAM with merged bipolar transistor
DE3529422A1 (de) * 1985-08-16 1987-02-26 Stabilus Gmbh Dichtung fuer pneumatische, hydraulische oder hydropneumatische aggregate
US4821235A (en) * 1986-04-17 1989-04-11 Fairchild Semiconductor Corporation Translinear static memory cell with bipolar and MOS devices
US4991138A (en) * 1989-04-03 1991-02-05 International Business Machines Corporation High speed memory cell with multiple port capability
SE9002558D0 (sv) * 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Processor
JPH04318395A (ja) * 1991-02-13 1992-11-09 Internatl Business Mach Corp <Ibm> メモリセル回路
JP3400894B2 (ja) * 1995-07-14 2003-04-28 三菱電機株式会社 スタティック型半導体記憶装置
US5875127A (en) * 1996-10-24 1999-02-23 Yin; Ronald Loh-Hwa Non-volatile semiconductor memory device having a floating gate storage capacitor and method of operating thereof
US5717629A (en) * 1996-10-24 1998-02-10 Yin; Ronald Loh-Hwa Memory circuit and method of operation therefor
US5671182A (en) * 1996-10-24 1997-09-23 Yin; Ronald Loh-Hwa SRAM memory circuit and method of operation therefor
US5825687A (en) * 1996-12-04 1998-10-20 Yin; Ronald Loh-Hwa Low voltage memory cell, circuit array formed thereby and method of operation therefor
JP3741053B2 (ja) * 2002-02-18 2006-02-01 ソニー株式会社 画像処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1564148A (de) * 1967-05-25 1969-04-18
DE1774128A1 (de) * 1968-04-13 1971-07-08 Ibm Deutschland Monolithische Speicherzelle
US3815106A (en) * 1972-05-11 1974-06-04 S Wiedmann Flip-flop memory cell arrangement
US3553541A (en) * 1969-04-17 1971-01-05 Bell Telephone Labor Inc Bilateral switch using combination of field effect transistors and bipolar transistors
NL7107040A (de) * 1971-05-22 1972-11-24
GB1390034A (en) * 1971-09-22 1975-04-09 Ferranti Ltd Semiconductor information storage devices
US3747078A (en) * 1972-06-28 1973-07-17 Ibm Compensation technique for variations in bit line impedance
US3849675A (en) * 1973-01-05 1974-11-19 Bell Telephone Labor Inc Low power flip-flop circuits
US3879621A (en) * 1973-04-18 1975-04-22 Ibm Sense amplifier

Also Published As

Publication number Publication date
GB1472817A (en) 1977-05-11
JPS5727550B2 (de) 1982-06-11
US3986173A (en) 1976-10-12
FR2295527B1 (de) 1978-04-07
FR2295527A1 (fr) 1976-07-16
IT1043638B (it) 1980-02-29
DE2460150A1 (de) 1976-06-24
JPS5183740A (de) 1976-07-22

Similar Documents

Publication Publication Date Title
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE2165729A1 (de) Monolithische speicheranordnung mit latentem bitmuster
DE2632036A1 (de) Integrierte speicherschaltung mit feldeffekttransistoren
DE3131302A1 (de) &#34;nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff&#34;
DE2621654C3 (de) Speicheranordnung mit Feldeffekt- Transistoren
DE69929409T2 (de) Speicherzelle mit kapazitiver Last
DE3002492C2 (de)
DE1942559B2 (de) Speichereinrichtung fur Binann formation
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2738678A1 (de) Monolithisch integrierte speicherzelle
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2363089B2 (de) Speicherzelle mit Feldeffekttransistoren
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2424858A1 (de) Integrierte treiberschaltung
DE2613497B2 (de)
DE2818783A1 (de) Datenspeicherzelle
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2101688A1 (de) Halbleiterspeicherzelle
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE2944141A1 (de) Monolithisch integrierte speicheranordnung
DE2702830A1 (de) Kapazitive speicherzelle
DE3730095C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee