DE2326516A1

DE2326516A1 - Anordnung und verfahren zum automatisieren des betriebs eines dynamischen halbleiterspeichers

Info

Publication number: DE2326516A1
Application number: DE2326516A
Authority: DE
Inventors: Charles Brooks; George J Miller; Thomas L Palfi
Original assignee: Advanced Memory Systems Inc
Current assignee: Advanced Memory Systems Inc
Priority date: 1972-06-09
Filing date: 1973-05-24
Publication date: 1973-12-20
Also published as: GB1424107A; JPS5418895B2; US3790961A; JPS4963351A; DE2326516B2; FR2188239B1; FR2188239A1

Description

Advanced Memory Systems, Inc., 1276 Hammerwood Avenue, Sunnyvale, Kalifornien

Anordnung und Verfahren zum Automatisieren des Betriebs eines dynamischen Halbleiterspeichers

Die Erfindung bezieht sich auf Digitalspeicher und insbesondere auf die Anwendung von Halbleiterspeichern bei für Kernspeicher geeigneten Systemen· Systeme zum Speichern digitaler Information sind bekannt. Zu bekannten Mitteln zum Speichern derartiger Information gehören Lochkarten, Lochstreifen und Magnetbänder. Diese Mittel gestatten jedoch keinen wahlfreien Zugriff, d.h. einen raschen Zugriff au irgendeinem Teil der gespeicherten Daten ohne ein vorhergehendes Überstreichen bzw. Abtasten anderer Daten, z.B. beim Durchlaufen des Bandes. Andere Systeme bieten die Möglichkeit eines wahlfreien Zugriffs, wobei irgendeine aus einer Vielzahl

Z/be

309851/0822

■ — 2 —

von Speicherstellen durch eine geeignete Adresse zugegriffen werden kann, ohne zuvor die gespeicherte Information zwischen einer vorgegebenen Adressenstelle und der als nächste aufgerufenen Adresse sequentiell überstreichen zu müssen. Bisher bildeten Magnetkernspeicher einen vernünftigen Kompromiss zwischen Kostenaufwand und Zugriffszeit für Speicher mit wahlfreiem Zugriff» Daher gibt es gegenwärtig in weitem umfang Digitaleinrichtungen, b«L denen Kernspeicher verwendet werden, oder die zumindest für die Verwendung von Kernspeichern geeignet sind.

Eine andere Speicherart mit wahlfreiem Zugriff, die in neuerer Zelt entwickelt worden ist, macht von der integrierten MOS-Schaltungstechnik Gebrauch. Die Grundeinheit oder das Grundplättchen bei einem derartigen Speicher kann aus einer Vielzahl, vorzugsweise in Matrixform angeordneten Speicherzellen und einer Adressen- und Eingangs/Ausgangs-Schaltung bestehen. Speicher dieser Art werden häufig dynamisch betrieben, wobei Digitalinformation in den Speicherzellen dadurch gespeichert wird, daß geeignete Ladungen kapazitiv auf verschiedenen Leitungen und Verknüpfungsgliedern in der Speicherzelle gespeichert werden» Die gespeicherte Information kann danach durch Anlegen eines geeigneten Erregerpegels an die Zelle gelesen werden, wobei die Zelle in Abhängigkeit von der gespeicherten Ladung auf einen von zwei möglichen Zuständen gebracht wird. Auf diese Weise.kann die Information aus dem Speicher ausgelesen werden (oder in den Speicher eingelesen werden, wenn die Zelle in den gewünschten Zustand getrieben wird). Die Kapazitätspegel in der Speicherzelle sind in typischer Ausführung sehr niedrig, und Streuflüsse können nach einer gewissen Zeit zu einer Verminderung der gespeicherten Ladungen auf einen willkürlichen Pegel führen, obwohl jede Speicherzelle wirksam erneuert bzw. wieder aufgeladen werden kann, indem die Ladungen durch Adressieren der Zelle ergänzt werden.

309851/0822

Bei Normalbetrieb eines solchen Speichers ist nicht gewährleistet, daß jede Speicherzelle innerhalb der hierzu notwendigen Zeit adressiert wird, da eine Wiederaufladung bzw_o Erneuerung der Speicherzellen in Zeitabständen von wenigen Millisekunden erforderlich sein kann und »das Adressieren jeder Speicherzelle innerhalb dieser Periode praktisch nicht geschehen kannswenn nicht besondere Maßnahmen zu diesem Zweck getroffen sindo

Speichereinheiten der oben angegebenen>Art können Speicherzellen in Matrixanordnung, d«h«, in einer Vielzahl von Zeilen und Spalten angeordnete Speicherzellen, aufweisen« Bei einer derartigen Speicherorganisation kann eine Zeilenadresse zum Adressieren der gesamten Zeile bzw«, jeder in dieser Zeile liegenden Speicherzelle benutzt werden, wobei die Spaltenadresse diejenige besondere Speicherzelle in der adressierten Reihe auswählt, aus der ausgelesen oder in die eingeschrieben werden soll» Daher kann ein Adressieren einer besonderen Zeile eines solchen Speichers im Sinne eines Wiederaufladens bzw_o Erneuerns jeder Speicherzeile in dieser Zeile wirksam sein, ohne daß darüber hinaus auch die Spalten dieser Speichereinheit adressiert zu werden brauchen„

Ein derartiger dynamischer Halbleiterspeicher wird derzeit unter der Bezeichnung Advanced Memory Systems 6002 Speicher von der Firma Advanced Memory Systems, Sunnyvale, Kalifornien, hergestellt« Dieser Speicher ist ein lÖ24-Bit~Hochgeschwindigkeits-MOS LSl-Speicher mit wahlfreiem Zugriff. Die Einheit selbst enthält 1024 Speicherzellen, die in einer 32 χ 32 Zellen-Matrix mit einer nach außen erscheinenden Organisation von 1024 χ 1 Bit angeordnet sind» Entsprechend einem Charakteristikum dieser Anordnungen kann der MOS-Speicher mit erheblich höheren Geschwindigkeiten als Kernspeicher

309851/0822

betrieben werden, benötigt jedoch gewisse Zeitgabesignale für die geeignete Ausführung eines Leseoder Schreibbefehls und zu—dem ein periodisches Wiederaufladen bzwο eine periodische Erneuerung jeder Leitung im Speicher, damit gewährleistet ist, daß die kapazitiv gespeicherte Information nicht infolge Streufllissen der gespeicherten Ladungen verloren gehen kann.

Spezielle Systeme, in denen die hohe Geschwindigkeit sowie andere Vorteile dieser Halbleiterspeicher ausgenutzt werden, ,können ohne weiteres angegeben werden· Wegen der Vielzahl von gegenwärtig benutzten Anlagen, die speziell auf die Verwendung von Magnetkernspeichern abgestellt sind, besteht ein besonderer Bedarf an einem System, das die dynamischen Halbleiterspeicher Ober eine Schnittstelle mit Systemen zu koppeln vermag, die in Verbindung mit Magnetkernspeichern arbeiten, d.h. von für den Magnetkernspeicher charakteristischen Eingangssignalen betätigt und zur Entwicklung von für einen Kernspeicher charakteristischen Ausgangssignalen geeignet sind, um die Kompatibilität mit der Anlage herzustellen, in der das System Verwendung findet. Daher müssen bei Empfang eines einzigen Lese- oder Schreibbefehls alle von dem Halbleiterspeicher benötigten Takt- und Ausblendsignale zur Ausführung des Befehls automatisch erzeugt wsden. Darüber hinaus müssen Maßnahmen getroffen werden, um die automatische Wiederaufladung bzw. Erneuerung des dynamischen Speichers sicherzustellen, und es ist zweckmäßig, die Wiederaufladung bzw. Erneuerung in einer solchen Weise durchzuführen, daß der Speicher zur Ausführung eines Lese- oder Schreibbefehls unmittelbar bei Empfang des Befehls von der Wiederaufladung bzw. Erneuerung unbeeinträchtigt zur Verfügung steht. Ein solches System würde den potentiellen Markt für dynamische Halbleiterspeicher aufgrund der optimalen Anpassung des Halbleiterspeichers an bisher mit Kernspeichern betriebene Anlagen wesentlich erweitern. Diesem

309851 /0822

2326518

bisher ungelösten Problem widmet sich die vorliegende Erfindung _e

Erfindungsgemäß wird ein Zeitgabe-» und Prioritätszuordnungssystem für die automatische Betätigung und Wieder auf ladung bssw» Erneuerung eines dynamischen Halbleiterspeichers angegeben_s das mit solchen Eingangs/Ausgangs "Signalen arbeitet ₉ die für einen Magnetkernspeicher charakteristisch sind» Dabei ist eine Zeitgabeeinrichtung zur automatischen Ausführung eines Lese- oder Schreibbefehls für den Halbleiterspeicher vorgesehen, wobei der Lese= oder Sehreibbefehl außerdem zum Ausblenden geeigneter Signale benutzt wird, um den Leseoder Schreibbefehl zu dem geeigneten Zeitpunkt in der Zeitgabe- bzw«. Taktfolge auszuführen. Eine zweite Zeitgabeeinrichtung wird derart von einem Wiederaufladeoszillator (refresh oscillator) angesteuert, daß sie periodisch und in Aufeinanderfolge einen Teil des HalbleiterSpeichers wiederauflädt bzw* erneuert. Zur Erhaltung der Wiederaufladeadresse dient ein Zähler, der durch ein Signal vom Wiederaufladeoszillator weitergeschaltet wird. Ferner ist eine Einrichtung vorgesehen, welche automatisch einem extern empfangenen von außen zugeführten Lese- oder Schreibbefehl eine Priorität derart zuordnet, daß ein gerade ablaufender Wiederaufladungszyklus rückgestellt oder die Einleitung eines Wiederaufladezyklus während der Ausführung des Befehls verhindert wird« Der Wiederaufladezyklus wird automatisch nach Abwicklung des Befehls wieder eingeleitet. Die Wiederaufladung bzw» Erneuerung des bei dem beschriebenen System verwendeten speziellen dynamischen Speichers erfolgt allein durch Adressieren der Speicherzellen. Daher werden die Spaltenadressen zum Speicher nur dann ausgeblendet, wenn ein Lese- oder Schreibbefehl eingeht, während die Zeilenadressen zu den Zeilenadressenslgnalen, die für die Ausführung eines Lese/ Schreibp-Befehls extern empfangen werden, und zum Wiederaufladezähler ausgeblendet werden, um einen Wiederaufladezyklus auszuführen, bei dem jede Zeile entsprechend dem Welterschalten des Wiederauf Ißdezählers

309851/0822

nach einander wieder aufgeladen bzw. erneuert wird.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläuterte In der Zeichnung zeigt:

Fig_o 1 ein Blockdiagramm eines bevorzugten Ausführungsbeispiels der Erfindung;

Figο la ein Blockdlagraram eines in jeder der Treiberschaltungen 32 verwendeten Lesedecodierers;

Fig_o Ib ein Blockdiagramm eines in jeder der Treiberschaltungen 3 2 gemäß Figo 1 verwendeten Plättchen (chip) Auswahldecodierers;

FIg₀ 2 ein Blockdiagramm einer der Speicherkarten 30 der Fig« Ij

Fig_o 3 ein Blockdiagramm der in Fig. 4 verwendeten monostabilen MuItivibratoren;

Fig_o 4 ein Logikschaltbild der Steuerschaltung 34 der Figo Ij und

FIg₀ 5 ein Logikschaltbild der Adressenschaltung 36 der Fig» Io

Bel der folgenden Erläuterung eines bevorzugten Ausführüngsbeispiels werden die besonderen Schaltungen und deren Betriebsweise mit Bezug auf einen speziellen dynamischen' Speicher beschrieben, wobei die Schaltungen der Adressierung, Zeitgabe und Erzeugung anderer Signale dienen, welch letztere zum Anrufen des Speichers und zum Aufrechterhalten des Speichers in einem Wiederaufladungszustand notwendig sind« Positive und negative Logiksignale sind in den Figuren angegeben, und in vielen Fällen werden sie unter Bezugnahme auf die zugehörigen Schaltungen besonders beschrieben.

309851/0822

Das nachfolgend beschriebene System eignet sich besonders zur Verwendung rait einem 1024 Bit-HochgeschwindigkÄits-MOS LSI—dynamischen Speicher mit wahlfreiem Zugriff, der von Advanced Memory Systems, Inco, Sunnyvale, Kalifornien, hergestellt und in der Regel unter der Bezeichnung AMS 6002 dynamischer Speicher vertrieben wird» Dieser Speicher benötigt eine periodische Wiederaufladung bzw. Erneuerung und erfordert besondere Zeitgabe·=, Adressen- und andere Signale zum Einlesen oder Auslesenο Ein wesentliches Merkmal dieses Speichers besteht im Vergleich zu Magnetkern-' speichern in seiner Arbeitsgeschwindigkeit, die die Herstellung eines Speichersystems ermöglicht, das mit Magnetkernspeichern austauschbar ist. Insbesondere hat der 6002 Speicher eine genügend hohe Geschwindigkeit, um die Ausführung einer Lese- oder Schreibopera.tion und die Beendigung der Wiederaufladeoperation insgesamt innerhalb eines Zeitabschnitts zu ermöglichen, der normalerweise den **ese-. oder Schreiboperationen im Magnetkernspeicher zugeordnet wirdο Ein sehr wichtiger Gesichtspunkt des beschriebenen Systems besteht, wie nachfolgend noch genauer erläutert werden wird, in der Zuordnung der Priorität bzw» des Vorrangs zu einem externen Lese- oder Schreibbefehl, mit den Ergebnis, daß eine laufende Wiederaufladeoperation beim Ausführen eines Lese- oder Schreibbefehls beendet und danach unmittelbar wieder aufgenommen wird, so daß eine geeignete Wiederaufladung bzw. Erneuerung ·(refreshing) des Speichers gewährleistet ist. Wenn eine Lese- oder Schreiboperation gerade zu dem Zeitpunkt abgewickelt wird, bei dem ein Wiederauf1adezyklus normalerweise eingeleitet werden würde, so wird der Wiederaufladezyklus so lange verzögert, bis die Lese- oder Schreiboperation beendet istο Auf diese Weise wird ein praktisch wahlfreier Zugriff zum Speicher erreicht und eine interne Wiederaufladung bzwο Erneuerung zu einer Zeit und in einer Weise durchgeführt, bei der die unmittelbare Ausführung der Leseoder Sehreiboperation nicht beachtlich gestört wird, wobei * trotzdem die Ausführung des erforderlichen Wiederaufladezyklus zur Vermeidung von Verlusten d@r im Speicher gespeicherten Daten gewährleistet ist.

309851/0822

Der AMS 6002 hat eine 32 χ 32 Matrixanordnung von dynamischen Speichersellen, die durch ein 5 Bit Adressensignal zum Adressieren einer der 32 Zeilen und durch ein 5 Bit Spaltenadressensignal zum Adressieren einer der 32 Spalten adressierbar sind, wobei eine externe Organisation von 1024 χ 1 geschaffen wird. Das im folgenden beschriebene Gesamtsystem verwendet 832 der AMS 6002-Einheiten zur Schaffung einer 851 968 - Bit-Speicherkapazität mit einer 32 7S8 χ 26 Bit-Organisation»

In Fig» 1 ist ein Blockdiagramm des gesamten Speichersystems mit den AMS 6002 integrierten Schaltungen und der Schnittstellenelektronik des dynamischen Speichere gezeigt. 26 Speicherkarten 30, von denen jede eine 32 768 χ 1 Organisation hat, werden von Signalen gesteuert, die zum Teil von zwei'reib erschaltungen 32 und zum Teil direkt aus einer Steuerschaltung 34 abgeleitet sindo Die Steuerschaltung 34 bildet den Kernpunkt der vorliegenden Erfindung_o Die Treiberschaltungen 32 dienen in erster Linie zum Verstärken verschiedener Signalej welche die erforderliche Information in die 26 Speicherkarten eingebenο Je nach Ausführung des Systems kann auch nur ein Treiber verwendet werden₉ oder die Schaltungsfunktion des Treibers kann entweder den Speicherkarten oder direkt der Steuerschaltung 34 sugeordnet werden« Zusätzlich umfassen die Treiberschaltung/oei dem beschriebenen Ausführungsbeispiel bestimmte Adressierschaltungen. Wie zu sehen ist₉ besteht eine Yolladresse für den Speicher aus einer 15 Bit-Adresse^ die in einer Adressenschaltung 34 auf 15 Leitungen 38 eingekoppelt wird und bei Empfang eines Lese» oder Schreibsignals von diesen auf den 15 Leitungen 40.in jede der Treiberschaltungen 32 gekoppelt wirdο Di© ersten geh» dieser Adressensignale- (Adressenbits 0 bis9) werden In den Treiberschaltungen 32 nur gepuffert und direkt in jede der Speicherkarten eingdtappelio Die nächsten 3 Adresdohc. die "Adrc*i§enblts 10_p 11

völlig decodiert (und anseebleadet) und danach in dan

on Oec 1 / π ö ο ο

Treiberschaltungen 32-gepuffert, um 8 vollständig decodierte Chip-Auswahlsignale über die Leitungen 44 direkt zu jeder der Speicherkarten 30 zu koppeln. Die Chip-Auswahlsignale sind tatsächlich negative Logiksi'gnale, und daher ist ein Minuszeichen in Fig. 1 angegeben. (In ähnlicher Weise können in der Beschreibung angegebene Logiksignaleentweder charakteristisch positiv oder negativ sein, und negative Logiksignale sind durch ein der Signalbezeichnung in den verschiedenen Figuren vorgesetztes Minuszeichen gekennzeichnet)ο Die letaten beiden Adressenbits, doh« die Adressen 13 und 14 werden ebenfalls in den Treiberschaltungen 32 decodiert (und ausgeblendet) und zu jeder Speicherkarte sowohl in uncodierter Form als Adresse 13und 14 und in der vollständig decodierten Form als Lesesignale READ 1 bis READ 4 gekoppelte Die 15 Bit-Adresse wird also zu jeder Speicherkarte 30 in unterschiedlicher Form gekoppelt, speziell.so? daß die ersten 10 Bits (0 bis 9) zu jeder Speicherkarte ohne Decodierung gekoppelt werden, die näqhsten 3 Bits der Adresse (IQ, 11 und 12) decodiert und %u joder Speicherkarte nur in der voll decodierten For© gekoppelt wardon und die l@tst©n beiden Bits (13 und 14) decodiert und %n allen Speieher« karten sowohl in der voll . decodieren Form als &ueh in der , codierten Form übertragen werden_o Einzelheiten - der Decodierung und Durchsteuerung bzw« Ausblendung bei den Treiberschaltungen sind in den Fig. la und Ib -gezeigt and werden weiter unten genauer beschrieben« Zu® Zweck - des Wiederaufladens bzw« der Erneuerung des Speiehers bei fehlendem externen Befehlssignal ist jadoch die von der Adressierschaltung 3S zu den Treiberschaltungen 32 übertragene Adresse eine intern erzeugt© Teiladresse, wie nachfolgend noch genauer beschrieben werden wird» ■

Der Steuerschaltung 34 werden als Eingangssignale ein Lesesignal über die Leitung 46 und ein Schreibsignal über die Leitung 48 zugeführt₉ die beide negative Logiksignale sind und sich gegenseitig ausschließen_o Die

309851/0822

Steuerschaltung 34 entwickelt als extern verfügbares Ausgangssignal ein Datenbereitsignal auf der Leitung 50. Die Steuerschaltung 34 überträgt direkt zu jeder der Speichericarten interne Ausgangssignale, z.B. Taktsignale auf den Leitungen 54, ein Rücksetzsignal auf den Leitungen 56 und ein Daten-Ausblendsignal auf der Leitung 58 <, Sie entwickelt ferner ein Lesesteuersignal auf der Leitung 60, ein Schreibausblendsignal auf der Leitung 62 und ein Chipwählsteuersignal auf der Leitung 64, welche zu den Treiberschaltungen übertragen werden_o Wie oben erwähnt, enthalten die Treiberschaltungen 3 2 gewisse Decodierer, welche als getaktete Decodierer ausgeführt sind. Daher ist das Lesesteuersignal auf der Leitung 60 des Wesen nach das Taktsignal für den Decodierer, der die Adressenbits 13 und 14 zur Entwicklung der decodierten READl bis READ4 Ausgangssignale-verarbeitet ο Xn ähnlicher Weise ist das Chipwählsteuersignal seinem Wesen nach das Taktsignal für den Chipwahl-Decodierer, welcher die Adressenbits 10 bis 12 decodiert und die acht Chipwählsignale am Ausgang der Treiberschaltung entwickelt (das Schreibausblendsignal auf der Leitung 62 wird In der Treiberschaltung 32 nur gepuffert und invertiert von dort zu Jeder Speicherkarte übertragen)« Die Steuerschaltung 34 liefert auch ein Lese/Schreib-Signal auf der Leitung 66 (der Null-Zustand stellt den Einfang eines externen Lese- oder Schreibbefehls und der Eins-Zustand das Fehlen eines externen Befehls dar), ein Wiederaufladezyklussignal auf der Leitung 68 und ein Zähler-Schrittsignal auf der Leitung 70· Die Erzeugung und Funktion dieser zuletzt genannten Signale werden nachfolgend noch besonders beschriebenj da ihre Funktion für die Betriebsweise der Erfindung von beträchtlicher Bedeutung ist.

Getrennte Eingangs- und Ausgangsleitungen sind zu jeder Speicherkarte vorgesehen, um ein Informationsbit während jedes Operationssyklus des Speichers in die Speicherkarte einzukoppeln oder aus dieser anzukoppeln. Die Speicherkarten sind daher über insgesamt 26 Eingangsleitungen

309851/0822

und 26 Ausgangsldtungen 74 mit dem System gekoppelt. Die Externsignale werden dem System über 26 Dateneingangsleitungen j 15 Ädressierleitungen, 1 Lesebefehl sleitung und 1 Schreibbefehlsleitung augeführt. Die Ausgangssignale vom System erscheinen auf 26 Datenausgangsleitungen und einer Datenbereitstellungs— leitung= Daher sind die Eingänge und Ausgänge mit Kernspeicherbefehlssignalen im wes ent liehen kompatibel, und alle Zeitgabe·= und Aufladefunktionen, die for den ordnungsgemäßen Betrieb des dynamischen Speichers er- ;, forderlich sind, werden innerhalb des in Fig_o 1 gezeigten Systems herbeigeführte" Wie nachfolgend er- läutert werden wird, werden diese Funktionen erfüllt, wobei trotzdem ein esctern erapfagenen Befehl die Priorität eingeräumt wird, so daß die vorgenannten Funktionen die unverzügliche Betätigung der Schaltung in Abhängigkeit von einem externen Befehl nicht störend beeinflußte

Der AMS 6002 ist ein 32 se 32 -dynamischer Speicher, bei dem Digital in forma tion als Ergebnis eines· statischen Aufladung verschiedener Leitungen in den Speicherzellen des Speichers gespeichert wirdo Diese statischen ^Ladüngen werden mit der Zeit durch StreuflQsse abgeführt, und daher muß jede Speicherzelle im Speicher periodisch durch Aktivieren der Speicherselle wieder aufgeladen bzw. erneuert-werden, wobei die Speicherselle su einem bistabilen Flipflop zurückgeführt wird5 dadurch werden die statischen Ladungen ergänzt, bevor sie in stärkerem Maße absinken. Auf diese Weise kann der frühere Zustand des Flipflops nicht verloren gehen, bevor die -Zelle reaktiviert wirdo Dies fern dadurch geschehen, daß jed@ Zeile jedes AMS 6002 innerhalb einer vorgegebenen Zeitspanne adressiert wird, da eine Adressierung einer bestimmten Reihe in einem Speicher (unter gleichseitigem Zuführen der geeigneten Takt= und Kücksetssigaale) alle 32 Speicherzellen in der speziellen Reihe wiederauflädt ■ bzw ο erneuert _β Dies kann ohne störenden Einflöß ataf das

30985 1/0822

Ausgangssignal der verschiedenen Speicherkarten er- ' folgen, da die Spalten nicht adressiert werden und keine neue Information am Speicherkartenausgang entwickelt wird, wenn nicht ein Chip-Auswahlsignal (welches seinem Wesen nach ein Taktsignal für die Spaltendecodierer im Speicher darstellt) ebenfalls an den Speicherkarten ansteht.

In Figo 2 ist ein Blockdiagramm gezeigt, das die Organisation jeder Speicherkarte darstellt. Jede Speicherkarte weist 32 6002 dynamische Speicher auf, welche in der Figur als Ml bis M32 bezeichnet sind. Jedem 6002 werden das Taktsignal über die Leitung 54, das Rücksetzsignal über die Leitung 56 sowie das Zeilen-Adressiersignal (Bits 0 bis 4) und die Spalten-Adressiersignale (Bits 5 bis 9) des 15 Bit-Adressensignals zugeführt. Es ist daher zu sehen, daß alle Leitungen der 6002-Speicher aller Speicherkarten allein dadurch adressiert und wiederaufgeladen werden, sofern geeignete Takt- und Rücksetzsignale vorhanden sind, daß die 5 Bit Zeilenadresse durch alle möglichen Adressen (z.Bo durch die 32 möglichen Kombinationen zum Adressieren der 32 Zeilen)in Umlauf gebracht wird. Die Eingangs/Ausgangsleitungen des 6002 sind so angeordnet, daß vier Gruppen von Eingangs/Ausgangsleitungen entstAen, von denen jede die acht 6002's in einem entsprechenden Spaltenpaar bedient. Daher dienen die Eingangs/Ausgangsleitungen 1/0-4 als gemeinsame Eingangs/ Ausgangsleitungen für die 6002^fs Ml, M2, M9, MlO^,M17, M18, M25 und M26= Die acht Chip-WahlsignaLe CSl bis CS8, ' die' die Spaltenadressen-Taktsignale sowie das Ausblendsignal zum Ausblenden bzw. Durchsteuern der adressierten Speicherzelle in Bezug auf 6002 zu ihren Eingangs/ Ausgangsleitungen darstellen, sind jeweils mit jedem anderen 6Ό02 in einer zugehörigen Zeile von 6002's gekoppelte Daher liefert das Chip-Wahlsignal CSl (ein negatives Logiksignal) ein Chip-Wahlsignal an die

309851/0822

=. 13 =

Speichereinrichtungen Ml, M3, M5 undxM7, CS 2 gibt ein Chip-Wahlsignal an M2, M4, M6 und M8 usw. Die adressierte Zelle in der Speichereinrichtung Ml ist daher mit den Eingangs/Ausgangsleitungen 1/0-4 durch ein auf CSl anstehendes Chip=Wählsignal gekoppelt, während gleichzeitig die adressierte Zelle in der Speichereinrichtung M3 mit den Eingangs/Ausgangsleitungen 1/0-3 gekoppelt ist, usw«, so daß nur vier Speichereinrichtungen gleichzeitig voll adressiert sind. -

Eine Volladresse wird jeder Speicherkarte nur dann zur Verfügung gestellt, wenn entweder eine Lese- oder Schreiboperation ausgeführt werden soll. Zum Lesen wird eines der vier Paare von Eingangs/Ausgangssignalen, d.h. eines der Signalpaare auf den Eingangs/Ausgangsleitungen 1/0-1 bis 1/0-4 zur Leitung 80 als Eintaktausgang durch das zugehörige Leseverknüpfungsglied 76 übertragen, wenn das zugehörige Signal der Ausblendsignale READl bis READ4 am Leseverknüpfungsglied 76 ansteht. Auf der Leitung geht zeitgerecht ein Datenausblendsignal ein, mit dem das Einzelbit der Digitalinformation über die Leitung ausgeblendet wird. Das Datenausblendsignal ist ein Impuls, welcher das Signal des zugehörigen Lesegatters 76 über die Leitungen 80 zum Datenausgangslatch durchsteuert. Das Datenausgangslatch besteht aus einem Inverter 82 und NAND-Verknüpfungsgliedern N28 (die Eingangs/ Ausgangsleitungen, z.B. 1/0-1, sind Leitungspaare und haben daher vier potentielle Ausgangszustände* Diese Leitungspaare stellen jedoch den wahren und falschen Ausgang der Speicherzelle dar, so daß die allein zulässigen Zustände die Null-Eins und Eins-Null-Zustände sind, wobei die Lesegatter 76 geeignet ausgebildet sind, ujn einen Eintaktausgang auf der Leitung 80 in Abhängigkeit von dem gerade auf den Eingangs/Ausgangsleitungen existierenden Zustand der beiden zulässigen Zustände zu entwickeln). .

30985 1/082 2

Um Daten in den Speicher zu schreiben₇ liefert ein 3 Bit-Ausblenddecodierer 86 einen Schreibbefehl an eine der acht Eingangs/Ausgangsleitungen (4 Leitungspaare )_? wobei die Ausblendung der Information zur richtigen Zeit erfolgt. Es ist zu beachten, daß nur eine 2 Bit=Adresse entwickelt wird, doh. Adressenbits 13 und 14j die nach derDecodierung das gewünschte Paar von Ausgangsleitungen 1/0=1 bis 1/0-4 auswählen. Das dritte Informationsbit ist das Datenbit selbst, das bei Benutzung als am geringsten bewertetes Bit für die 3 Bit—Binäradressen einen Befehl zum Einschreiben einer Eins in die gewünschte Leitung der I/0-Leitungen darstellte

In den im folgenden beschriebenen Figuren (und im Ausgangslatch gemäß Fig_E 2) finden, soweit möglich, normierte Logiksymbole für übliche Logikfunktionen zur Vereinfachung der Erläuterung Verwendung» Überdies werden in den Figuren, insbesondere in Fig_o 4, mehrere Flipflops verwendet, die eine kapazitive Kopplung zwischen zwei ihrer Anschlüsse derart aufweisen, daß sie als monostabiles Flipflop arbeiten, das häufig als monostabiler Oszillator bezeichnet wird« Das in dem beschriebenen Ausführungsbeispiel verwendete besondere Flipflop kann durch das von der Firma Fairchild Semiconductor hergestellte und unter den Warennummern 9602 und 2062 vertriebene Bauelement sein« Das Funktionsprinzip dieses Bauelementes ist in der hier verwendeten Schaltung als monostabiler Oszillator in Fig«, 3 veranschaulicht. Ein monostabiler Oszillator bzw=. Multivibrator, der im folgenden generell als SS und als spezielles Bauelement mit SS und einer zugehörigen Kennziffer bezeichnet wird, hat fünf Signalanschlüsse, nämlich die Anschlüsse 88, 90, 92, 94 und 96» Der monostabile Oszillator wird immer dann betätigt, wenn das Signal am Anschluß 88 in den hohen Zustand überwechselt, oder wenn ein am Anschluß 90 anstehendes Signal in den niedrigen Zustand wechselt, vorausgesetzt, daß sich das Rücksetzsignal am Anschluß 96 auf dem hohen Zustand befindet. Da das Bauelement

309851/0822

ie Einais monostabiler Multivibrator arbeitet, bleiben die gange über die Anschlüsse 88 und 90 ungenutzt. Das Ausgangssignal des monostabilen Oszillators ist sowohl ein positiver Logikimpuls mit einer Impulsdauer t , gezeigt für den positiven Anschluß 92,als auch ein negativer Impuls derselben Dauer auf dem Anschluß 94.„■ Die möglichen Eingangs= und Ausgangssignale sind mit Ausnahme des Sperrsignals am Anschluß 94 schematisch in Fig. 3 gezeigt. Die Impulsdauer % wird von einem geeignet angeschlossenen RC-Netzwerk bestimmt.

In Fig_o 4 ist die Logikschaltung der in Fig. 1 als Block dargestellten Steuerschaltung 34 gezeigt» Diese Schaltung hat eine 'Vielzahl von Funktionen, einschließlich der Erzeugung der Zeitgabesignale sowohl für eine Lese- oder Schreiboperation.als auch zum Wiederaufladen»Sie entwickelt periodisch Wiederaufladesignale (refreshing signals) zur Einleitung Und Durchführung der Wiederaufladefunktion und ordnet automatisch einem externen Lese- oder Schreib- ' befehl die Priorität zu, so daß der extern eingegebene Befehl ausgeführt wird und trotzdem eine geeignete Wiederaufladung des Speichers gewährleistet ist. Die Lese- und Schreibbefehle zur Schaltung sind grundsätzlich negative Logiksignale, und wenn weder ein Lese- noch ein Schreibbefehl ansteht, so befinden sich die Eingänge an den Leitungen 46 und 48 auf dem hohen Zustand. Daher befindet sich der Ausgang eines NAND-Gliedes Nl im niedrigen Zustand, bei dem das Ausgangssignal des Inverters Il auf dem hohen Zustand ist_e Unter dieser Bedingung ist keiner der monostabilen MuIt!vibratoren SSl bis SS4 gesperrt (d.h. zurückgesetzt). Nimmt man an, daß sich das Wiederauf ladesystem zwischen zwei Arbeitszyklen befindet, so sind die Ausgänge der monostabilen Multivibratoren SSl bis SS4 im hohen Zustand (H-Zustand). Da das Ausgangssignal von SS4 jedoch vom Inverter 12 invertiert wird, wodurch die Eingänge des NAND-Gliedes N2 auf den niedrigen Zustand (L-Zustand) gebracht werden, erhält der Ausgang des NAND-Gliedes auf der Leitung 100 den H-Zustand,

309851/0822

232651S

SS9 ist als Multivibrator geschaltet, da sein, positiver Ausgang mit seinem negativen Eingang verbunden ist. Daher wird der negative Impuls am Ende des Zeitabschnitts t_g beim Überwechseln des positiven Ausgangs auf den L-Zustand zum negativen Eingang des monostabilen Multivibrators gekoppelt, wodurch sofort weder ein positiver Ausgangsimpuls auf der positiven Ausgangsleitung 102 entwickelt wird.(Die speziellen Ausgangsleitungen für spezielle monostabile Oszillatoren bzw. Multivibratoren sind im Vergleich zur Darstellung in Fig. 3 derart beziffert, daß die speziellen Leitungen in Fig_o 4 und die Verbindung der Logikelemente erkennbar werden). Die Zeitkonstante TL des monostabilen Oszillators SS9 ist im Vergleich zu den ^zeitkonstanten aller anderen monostabilen Oszillatoren in der Schaltung relativ groß» Daher liefert der monostabile Oszillator SS9 das Grundbefehlssignal zum Einleiten jedes Wiederauflagezyklusses. Die Zeitkonstante von SSlO ist im Vergleich zu denjenigen der monostabilen Oszillatoren SSl bis SS8 und SSIl relativ groß - letztere liefern die Wiederauflade- und Lese- und Schreib-Zeitgabesignale -, jedoch ist die Zeitkonsbante im Vergleich zu derjenigen von SS9 relativ gering. Daher befindet sich der Ausgang auf der Leitung des monostabilen Oszillators SSlO normalerweise im H-Zustand. Es ist zu sehen, daß der Ausgang des NAND-Gliedes N3 auf der Leitung 106 zu dieser "Zeit den L-Zustand haben muß. Daher befindet sich einer der Eingänge des NAND-Gliedes N4 auf dem L-Zustand, wodurch ein Η-Ausgangssignal des NAND-Gliedes auf der Leitung 108 hervorgerufen wird. Das Ausgangssignal des NAND-Gliedes N5 ist im Η-Zustand, da an einem Eingang über die Leitung 106 ein H-Eingangssignal* ansteht. Daher befinden sich beide Eingänge des ΝΑΝ,ρ-Gliedes N3 im Η-Zustand und rufen, wie zuvor erwähnt, am Ausgang auf der Leitung 106 den L-Zustand hervor ο Dies ist in der ersten Zeile der folgenden Tabelle gezeigt:

309851/0822

Logische Zustände Keine externen Befehle

100	102	104	106	108	110	Erwartung des nächsten Wiederaufladezyklus
.+	+	+		+	+	SS9 kippt (T β 0)
+	—	— -	+	+	—	unmittelbar nach Kippen von SS9
"+	+		"+	+		Ende der Wiederaufladung CC₄ > T > t₃)
	4-			+	+	nach Ende der Wiederaufla dung; vor Kippen von SSlO Cc₅ >t> t₄)
+	+			+	+	SSlO gekippt CCg> T >-TU₅")
+	+		-	+	+

(Aus der vorstehenden Tabelle ist zu sehen, daß das Signal auf der Leitung 108 während der normalen zyklischen Operation des Systems keine Änderung erfährt. Der »onostabile Oszillator SSlO und das NAND-Glied N4 sind jedoch vorgesehen, um zu verhindern, daß das System nach der anfänglichen Anlegung der Speisespannung einen unerwünschten Zustand annimmt)=

Wenn der monostabile Oszillator SS9 kippt, so ändern sich die Zustände der verschiedenen Signale auf den Leitungen 100 bis 110 entsprechend den Angaben der zweiten Zeile in der obigen Tabelle. Als Bezug wird dieser Zeitpunkt als Zeit T ■ 0 angesehen. Das Kippen bzw. Zünden des monostabilen Oszillators SS9 setzt diesen

309851/0822

wegen der^xdirekten Kopplung seines Ausgangs mit seinem Eingang unmittelbar zurück; inzwischen hat er jedoch das aus den NAND-Gliedern N3 und N5 bestehende Flipflop gesetzt, wie in der dritten Zeile der obigen Tabelle gezeigt ist ο

Wenn weder eine Schreib- noch eine Leseoperation abläuft, befindet sich der Ausgang des monostabilen Oszillators SS7 auf der Leitung 114 im. H-Zustand» Dieses Ausgangssignal wird über zwei Inverter 13 und 14 zur Leitung 112 übertragen, so daß der zweite Eingang zum NAND-Glied N5 im Η-Zustand ist« Wenn daher das Signal auf der Leitung 106 in den Η-Zustand überwechselt, während der monostabile Oszillator SS9 kippt, nimmt das Ausgangssignal auf der Leitung 116 den L-Zustand an und triggert die monostabilen Oszillatoren SSl bis SS4· (Da auf den Leitungen 46 und 48 weder ein Lesesignal noch ein Schreibsignal anstehen, ist das Ausgangssignal des NAND-Gliedes Nl niedrig (L-Zustand) und ruft dadurch ein Ausgangssignal des Inverters Il im H— Zustand hervor, während keiner der monostabilen Oszillatoren SSl bis SS4 gesperrt ist). Das Kippen des monostabilen Multivibrators SSl aufgrund des auf der Leitung 116 anstehenden Signals ruft einen negativen Impuls mit der Impulsdauer X₁ auf der Leitung 118 hervor, der zu NAND-Gliedern N7 und N8 durchgekoppelt wird. Zu dieser Zeit ist der monostabile Oszillator SS5 hoch nicht gekippt, so daß das Ausgangssignal von SS5 auf den Leitungen 120 im Η-Zustand ist. Daher wird über die Impulsdauer t . des. monostabilen Oszillators SSl einer der Eingänge zu den UND-Gliedern Al und A2 in den L-Zustand gesetzt, wodurch sich ein negativer Impuls mit der Impulsdauer %. auf den Leitungen 56 einstellt, der den gewünschten negativen logischen Rücksetzimpuls bildet.

Während dieser Zeit sind auch die Ausgangssignale der »onostabilen Oszillatoren SS2 bis SS4 im negativen Zustand. Daher hat das Signal auf der Leitung 122 den

309851/0822

1Q

L-=Zustand und das Signal auf der Leitung 124 befindet sich im Η-Zustand, nachdem es vom Inverter 15 invertiert worden ist_o Auch das Signal auf der Leitung 126, das Sperrsignal, ist im Η-Zustand« Daher 1st ein Eingangssignal, nämlich das Signal auf der Leitung 122 zum NAND-Glied N7 im L-Zustand und setzt dessen Ausgangssignal in den H-Zustand» Da das Ausgangssignal des Inverters 13 den L-Zustand hat, befindet sich in ,'< ähnlicher Weise ein Eingangssignal zum NAND-Glied N8 im L-Zustand, so daß das Ausgangssignal des NAND-Gliedes N8 ebenfalls in den Η-Zustand gesetzt ist. Daher wird das Signal auf der Leitung 64 im Η-Zustand gehalten, während sich'das Ausgangssignal des NAND-Gliedes N9 im L-Zustand befindet. Dies bewirkt, daß die Ausgangssignale der NAND-Glieder NlO und NIl, d.h. die Taktsignale auf den Leitungen 54 den Η-Zustand annehmen. Wenn der monostabile Oszillator SS2 rückgesetzt wird, kehrt sein Ausgangssignal in den Η-Zustand zurück und bewirkt, daß sich das Ausgangssignal des NAND-Gliedes N7 In den L-Zustand ändert, das Ausgangssignal des NAND-Gliedes N9 den Η-Zustand annimmt und die negativen logischen Taktimpulse auf den Leitungen 54 einsetzen (vorausgesetzt, daß weder ein Lesesignal noch ein Schreibsignal auf den Leitungen 48 ansteht)· Wenn der monostabile Oszillator SS3 in seinen gesetzten Zustand zurUckkehrt, ändern sich seine Ausgangssignale in den ' H»Zustand und bewirken eine Änderung des Signals auf der Leitung 124 in den L-Zustand, wobei sich die Ausgangssignale der NAND-Glieder N7, N9, NlO und NIl erneut ändern und die Taktimpulse auf den Leitungen 54 unterbrochen werden. Zu dieser Zeit befindet sich der Ausgang des monostabilen Oszillators SS4 inner noch auf den L-Zustand und der Ausgang des Inverters 12, in Η-Zustand, so daß zwischen den Zeitabschnitten X^ und ^₄ alle Eingänge zum NAND-Glied N2 den H-Zuetand haben und ein negativer Inpuls auf der Leitung 100 zu» Rückstellen des durch die NAND-Glieder N3 und NS gebildeten Flipflops empfangen wird. Dieser negative Impuls auf der Leitung 100 endet zum Zeitpunkt T »'t«, wenn der

309851/0822

monostabile Oszillator SS4 rückgesetzt wird und der Ausgang des Inverters 12 in den L-Zustand überwechselt. Der momentane negative Impuls auf der Leitung 100 bewirkt, ein Rucksetzen des Flipflips „ Die Bedingungen

j
während des Auftretens des negativen Impulses sind in der vierten Zeile der obigen Tabelle angegeben,und die den Impuls unmittelbar folgenden Bedingungen sind in der fünften Zeile der Tabelle gezeigt« Dieser Impuls kennzeichnet das Ende des Wiederaufladungszyklus für eine Zeile (derWiederaufladezyklus umfaßt einen Rücksetzimpuls und einen Taktimpuls,, die zeitgerecht getastet sind und während des Adressierens der entsprechenden Speicherzeile auftreten)* Nach der Beendigung des Wiederaufladezyklus wird der monostabile Oszillator bzw. Multivibrator SSlO in der in der letzten Zeile der obigen Tabelle angegebenen Weise rückgesetzt.

Aus den obigen Erläuterungen geht hervor, daß am Ende des Wiederaufladezyklus das Signal auf der Leitung 106 in den L-Zustand überwechselt und dadurch eine Änderung des Ausgangs auf der Leitung68 in den L-Zustand und des Ausgangs des Inverters 16 in den Η-Zustand bewirkt. Wie aus den nachfolgenden Erläuterungen zu erkennen sein wird, läßt die Änderung der Signale auf der Leitung 70 einen Zähler in der Adressenschaltung 36 (Fig. 1 und 5) vorrücken, wobei ein die Wiederaufladungszeilenadresse enthaltender Zähler weiterschaltet, um die nächste Zeile im Speicher für den nächsten Wiederaufladezyklus zu adressieren« Es ist daher zu sehen, daß das periodische Kippen des monostabilen Oszillators SS9 eine Reihe von Impulsen auslöst, welche die gewünschten RÜcksetz- und Taktimpulse zum Wiederaufladen und am Ende jedes Wiederaufladezyklus ein Signal hervorrufen, das zum Weiterschalten eines Wiederaufladeadressenzählers verwendet werden kann. (Es wird nachfolgend gezeigt, daß das auf der Leitung 68 erscheinende Wiederaufladezyklussignal zu Ausblendzwecken benutzt wirdο Ausgeblendet wird das Ausgangssignal des Wiederaufladezählers, d.h. des Schrittzählers zu den ersten fünf Adressenbits, um die

309851 /0822

■= 21 ■=

verschiedenen Leitungen im Speicher /entsprechend 23265 IS dem Ausgangssignal des Schrittzählers au adressieren) _a

Wie sich aus Fig 2 und der zugehörigen Beschreibung ergibt, besteht der Unterschied sx-jischen einer Leseoperation und einer Schreiboperation darin_s daß ein Datenausblendsignal (strobe data out signal) auf der Leitung 78 oder ein Schreibausblendsignal (write strobe signal) am Ausblenddecodierer 86 anstehto Anderenfalls ist der Speicher in derselben Weise voll adresslert₉ und die Zeitgabesignale zum Erreichen jeder dieser Operationen sind die gleichenο Wenn daher entweder ein Lesesignal oder ein Schreibsignal empfangen w±rd₉ i^eehselt der Ausgang des NAND-Gliedes Nl auf der Leitung 130 in den H-Zustando Dadurch werden die saonostabilen Oszillatoren SS5 bis SS8 (die angenähert gleiche Zeitkonstanten" wie SSl bis SS4 haben)' in genau der gleichen Weise zu» Kippen gebracht j wie dies suvor beim Kippen der mono«» stabilen Oszillatoren SSl bis SS4 durch einen Impuls auf der" Leitung HS beschrieben i-iorden ist ο Daher werden die Rücksetssignaie in gleicher Weise auf Leitungen 56 erzeugtρ und zwar als Ergebnis einer Überführung des monostabilen Oszillators SSS auf der Leitung 120 über eine Zeitspanne X^ in den L-Zustando In ähnlicher Weise wirddas Rücksetzsignal auf den Leitungen 56 von den Taktsignalen auf Leitungen 54 gefolgt₉ die sich in diesem Falle. jedoch aus einer Zustandsänderung des NAND-Gliedes N8 anstelle des NAND~Gliedes N7 ergeben« Es entsteht ein Chipwählsteuersignal auf der Leitung 64, das mit dea Taktsignalen zusammenfällt« Dieses Chipwänlsteuersignal regt einen Decodierer 150 (Figο Ib) in der Treiberschaltung 32 zum Decodieren der Adressenbits 10, 11 und 12 an, wobei eines von acht Chipwählsignalen CSl bis CS8 zum Adressieren der geeigneten Spalte von vier der zweiunddreißig 6002's auf jeder Speicherkarte 30 entwickelt wird. Daher ruft entweder das Lesesignal oder das Schreibsignal die Rücksetz=· und Taktsignale hervor und bewirkt außerdem die vollständige Adressierung der gewählten Speichereinrichtungen«,

309851/0822

Wenn ein externer Lesebefehl an die Leitung 46 angelegt wird, wird das aus den NAND-Gliedern N12 und N13 aufgebaute Flipflop in einen Zustand überführt, bei dem die Leitung 152 im H-Zustand und die Leitung 154 im L=Zustand sindo Dadurch wird das Schreibausblendsignal auf der Leitung 62 am UND-Glied A3 gesperrt, und die Datenausblendsignale auf den Leitungen 58 über die NAND-Glieder N14 und N15 durchgesteuert» Ferner wird das Datenbereitsteilungssignal auf der Leitung 50 über das UND-Glied A4 und das Lesesteuersignal bzw ο Leseerregersignal auf der Leitung 60 durch das NAND-Glied N16 durchgesteuert ο

Die anderen Eingangssignale.zu-den NAND-Gliedern N14 und N15j die zur Entwicklung der Datenausblendslgnale im H-Zustand sein müssen, sind die Ausgangssignale der monostabile Oszillatoren SS5 und SS6 sowie"das Ausgangssignal des Inverters 17, der dem monostabilen Oszillator SS8 nachgeschaltet ist* Die Datenausblendsignale auf den Leitungen 58 befinden sich daher in der Zeit nach, dem Rücksetzen des monostabilen Oszillators SS6 und vor dem Rücksetzen des monostabilen Oszillators SSS₉ d-h«, zwischen den Zeitpunkten T ~ t« und'T ^=fX_ASi ins negativen Zustande Die Ausgänge der beiden raonostabilen Oszillatoren SS5 und SS6 sind mit den die Datenausblendsignale steuernden NAND-Gliedern verbunden, da bei dem beschriebenen Ausführungsbeispiel nicht nur die zeitliche Dauer X₁ des Impulses der monostabilen Multivibratoren auf den gewünschten. Wert einstellbar ist, sondern auch die Vorderflanke des Ausgangsimpulses der monostabilen Oszillatoren steuerbar ist, so daß die Lage der Vorderflanke zumindest innerhalb eines relativ kleinen Bereiches in gewünschter Weise eingestellt werden kann» Da die monostabilen Multivibratoren SS5 bis SS8 sowohl durch einen Lese- als auch durch Schreibbefehl aktiviert werden, wird ein jeden externen Befehl, doho einen Lesebefehl oder einen Schreibbefehl anzeigendes Signal auf der Leitung 66 über die Zeitdauer der Lese- oder Schreiboperation, doh. während

309851/0822

der vollen Tastperiode des monostabilen Oszillators SS8 über den Inverter 17 und den Inverter 18 erzeugt.

Wenn der monostabile Oszillator SS7 bei Empfang des Lese« (oder Schreib-=) Signals getriggeft wird, wird der monostabile Oszillator, SSl über den Inverter 13 &um Kippen gebrachte Daher wird das Ausgangssignal des mono-

stabilen Oszillators' SSl über eine Zeit *!L in der Größenordnung der Tastzeit tL der monostabilen Oszillatoren SSl und SS5 negativ gemacht. Dabei wird das aus den NAND-Gliedern N17 und N18 bestehende Flipflop gesetzt, das ein Signal im Η-Zustand auf der Leitung 160 entwickelt und das Lesesteuersignal auf der Leitung 60 über das NAND-Glied N16 auslöst. Gleichzeitig wechselt das Signal auf der Leitung 162 in den L-Züstand über, so daß das Signal auf der Leitung 160 seinen Η-Zustand beibehält, selbst wenn das Ausgangssignal des monostabilen Oszillators SSl in den Η-Zustand zurückkehrt. Das Flipflop .(Verknüpfungsglieder N17 und N18) wird rückgesetzt und läßt dadurch das Lesesteuersignal auf der Leitung 60 bei gleichseitigem Rücksetzen des monostabilen Oszillators SS7 sur ZeItH/? in den Η-Zustand zurückkehren^ Während des Anstehens des Lesesteuersignals wird der Decodierer 166 (Fig. la) angesteuert, und er decodiert die Adressenbits 13 und zur Entwicklung der Lesesignale READl bis READ4, wodurch das zugehörige Leseglied 76 in Fig. 2 durchgesteuert wird. Wenn der monostabile Oszillator SS8 zur Zeit ν rückgesetzt wird, kehrt sein Ausgang auf den Η-Zustand zurück, und der Ausgang des Inverters 17 auf der Leitung 164 wechselt in den L-Zuständ Ober. Das Lese- oder Schreibsignal auf der Leitung 66 vom Ausgang des Inverters 18 wechselt zum Η-Zustand über und zeigt damit das Ende des extern zugeführten Leseoder Schreibsignals an. Auch die Datenausblendsignale auf den Leitungen 58 werden unterbrochen, und das Datenbereitstellungssignal auf der Leitung 50 wird über das UND-Glied A4 entwickelt.

30985 1/082 2

Ein extern abnehmbares Belegtsignal auf der Leitung 52 kann als Anzeige dafür verwendet werden, daß eine Leseoder Schreiboperation abgewickelt wird. Dieses Signal steht über, das NAND-Glied N19 zur Verfügung, das ein L-Ausgangssignal entwickelt, bis entweder der monostabile Oszillator SS7 oder der monostabile Oszillator SS8 in den Rüeksetzzustand zurückkehrt. Dadurch wird wenigstens ein L-Eingangssignal dem NAND-Glied N18 zugeführt.

Die Funktionsweise der Schaltung bei derAusführung eines Schreibbefehls ist zum überwiegenden Teil mit der Funktionsweise bei der Ausführung eines Lesebefehls identisch. Im Falle eines Schreibbefehls nimmt das aus den NAND-Gliedern N12 und N13 aufgebaute Flipflop jedoch den entgegengesetzten Zustand an, wobei die Leitung 152 auf dem L-Zustand und die Leitung 154 auf dem Η-Zustand ist. Dadurch wird die Schreibausblendung über das UND-Glied A3 ausgelöst» und das Leseerregersignal auf der Leitung 60 über das NAND-Glied N16, das Datenbereitstellungssignal auf der Leitung 50 über das UND-Glied A4 und das Datenausblendsignal auf der Leitung 58 über die NOR-Glieder N14 und N15 werden unterbrochen. Anstelle dieser Signale wird eine Schreibausblendung (write strobe) über das UND-Glied A3 auf der Leitung 62 entwickelt, die zum Zeitpunkt (oder zur Zeit "t ^. mit ti ₇ etwas großer als Xj ^) ausgelöst und beim Rücksetzen des monostabilen Oszillators SS7 beendet wird.

Wenn ein externer Lese- oder Schreibbefehl eingeht, wechselt das Ausgangssignal des NAND-Gliedes Nl in den Η-Zustand und das Ausgangssignal des Inverters Il in den L-Zustand über, wodurch die monostabilen Oszillatoren bzw. Multivibratoren SSl bis SS4 rückgesetzt werden. Wenn gleichzeitig ein. Wiederaufladungszyklus abläuft, wechselt das Ausgangssignal des monostabilen Oszillators SS7 in den L-Zustand über und bringt das Ausgangssignal des Inverters 13 in den H=Zustand und das Ausgangssignal des Inverters 14 in den L-Zustand» Dadurch wird das Signal

309851/0822

auf der Leitung 106 unterbrochen, und die Leitung 116 auf dem Η-Zustand festgehalten, wobei eine Wiederaufnahme des Wiederaufladezyklus bis zum Rücksetzen des monostabilen Oszillators SS7 verhindert wird» Das Rücksetzen des monostabilen Oszillators SS7 zeigt die effektive Beendigung der Lese- oder Schreiboperation an. Unmittelbar danach wird derjenige Wiederaufladezyklus, der beim Empfang des externen Befehls gerade abgewickelt wurde oder aufgrund des Kippens des monostabilen Oszillators SS9 während der Ausführung des externen Befehls ausgelöst wurde, vollständig durchgeführt. Da eine Leseoder Schreiboperation ebenso wie die Wiederaufladeoperationi für den Halbleiterspeicher in nur einem Bruchteil der normalen Lese- oder Schreibzeit oder des Kernspeichers durchgeführt werden kann, steht genügend Zeit zum teilweisen Abwickeln eines Wiederaufladezyklus, zum vollständigen Ausführen eines externen Befehls und danach zum vollständigen Ausführen des unterbrochenen Wiederaufladezyklus zur Verfügung. Nur bei Beendigung des Wiederaufladezyklus erscheint ein Signal auf der Leitung 100, das das aus den NAND-Gliedern N3 und N5 bestehende Flipflop in die Bereitschaftsstellung für den nächsten Impuls vom monostabilen Oszillator SS9 rücksetzt.

In Fig. 5 ist die Adressenschaltung 36 gezeigt. Die Adressensignale für Adressenbits 5 bis 12 werden zur Treiberschaltung 32 über NAND-Glieder N20 bis N27 durch das über den Inverter 19 von der Leitung 66 zugeführte Lese- oder Schreibsignal durchgesteuert· Daher werden die Adressenbits 5 bis 12 nur bei der Abwicklung einer extern befohlenen Lese- oder Schreiboperation zur Treiberschaltung durchgekoppelt. Demgemäß werden diese Adress.enbits, welche die Spaltenadressenbits für alle AMS 6002's sowie die Chip-Wählbits darstellen, nicht zu der Treiberschaltung 32 durchgestellt, und der Speicher bleibt während der wiederaufladung unadressiert, auegenommen für die Bits 0 bis 4, welche nur die Zeilen-Adressenbits darstellen. In ähnlicher Weise werden die Adressenbits 0 bis 4 Tiber UND-Glieder A5 bis A9 und NOR-Glieder

309851/0822

NRl bis NR5 zu der Treiberschaltung durchgesteuert. (Alle Adressenbits werden in der Adressenschaltung invertiert, einschließlich der Adressenbits 13 und 14 über die Inverter 110 und Ill„ Das Ausblenden der Adressenbits 113 und 114 geschieht durch das Schreibausblendsignal in dem in Fig_o 2 dargestellten Ausblenddecodierer 86K Wenn weder ein Lesesignal noch ein Schreibsignal verarbeitet wird, befindet sich das Lese- oder Schreibsignal auf der Leitung 66 im H-Zustando Wenn daher ein Wiederaufladezyklus befohlen wird, wechselt das Signal auf der Leitung 106 (Pig» 4) in den Η-Zustand über, wobei auch das Wiederaufladezyklussignal auf der Leitung 68 im Η-Zustand ist. Dabei wird das Ausgangssignal des UND-Gliedes AlO in den H-Zustand gesetzt, wodurch das Ausgangssignal des Zählers Cl₉ der ein 5 Blt-Binärzähler ist, über UND-Glieder All bis A15 und NOR-Glieder NRl bis NR5 zum Ausgang ausgeblendet wirdο Es ist daher zu sehen, daß die von der Adressens.chaltung 36 für die Adressenbits 0 bis 4 entwickelte Adresse während der Wiederaufladung vom Zähler Cl gesteuert ist, der von dem Schrittzählersignal auf , der Leitung 70 für jeden Wiederaufladezyklus weitergeschaltet werden kann, während diese Ausgänge ebenso wie der Ausgang für die Adressenbits 5 bis 12 während jeder Lese- oder Schreiboperätion extern gesteuert sind. Der Zähler Cl wird über einen Inverter sowie einen Inverter 18 in Fig« 4 durch das Schrittzählersignal auf der Leitung 70 derart weitergeschaltet, daß der Zähler am Ende jedes Wiederaufladezyklus um eine Zählstelle vorgerückt ist*, Der Zähler selbst ist ein 0 bis 31 Zähler und durchläuft alle 32 Kombinationen der fünf Adressenbits 0 bis 4 in der Weise, daß jede Leitung bzw. Zeile im Speicher nach einander adressiert wird.

Vorst*end wurde ein spezielles Ausführungsbeispiel beschrieben, das eine Schnittstellenelektronik (interfacing) bildet, welche benötigt wird, um einen dynamischen Halbleiterspeicher mit einem Magnetkernspeicher austauschbar

309851/0822

zu machenο Diese Einrichtung umfaßt alle Zeitgabe- und Steuerschaltung/zum unmittelbaren Ausführen eines Lese·= oder Sehreibbefehlsignals, wobei das gewünschte Ausgangssignal ohne Zeltverzögerung oder Unterbrechung aufgrund der Wiederaufladung bssvio Erneuerung des Speichers entwickelt wirdo Darüber hinaus sind erflndungsgemäß Maßnahmen getroffen,· um periodisch einen Wiederaufladevorgang abzuwickeln und damit eine Aufrechterhaltung des dynamischen Speichers sicherzustellen. Dies geschieht jedoch auf der Basis untergeordneter Priorität; die Priorität bzw<> der Vorrang wird automatisch einem externen Befehlssignal eingeräumt5 bis die befohlene Operation vollständig ausgeführt ist* Die Zeitverzögerungen der verschiedenen monostabilen Oszillatoren bzw. MuItlvibratoren in dem beschriebenen Ausführungsbeispiel körinen so bemessen werden, daß die Taktzeiten und Impulsdauern der verschiedenen Signale den Empfehlungen des Herstellers des AMS 6002 entsprechen. Änderungen in diesen Zeitgabesignalen sowie andere Ausführungsformen sind ohne weiteres möglich, um beispielsweise einen Speicher anderer Kapazität und/oder Organisation und/oder einen Speicher mit einer anderen Grundspeichereinheit als die AMS 6002 zu konzipieren.

3 0 9 8 5 1/0822

Claims

PATENTANWÄLTE ZENZ & HELBER . ESSEN 1, ALFREDSTRASSE 333 · TEL.: ,0214!) 472687

Patentansprüche

[χ. Anordnung zum Automatisieren des Betriebs eines dynamischen HalbleiterSpeichers,

gekennzeichnet durch

eine Zeitgabeeinrichtung, die an wenigstens eine, mit einem Befehlssignal beaufschlagbare Lese- oder Schreibeingangsleitung angeschaltet und zur Erzeugung wenigstens eines Zeitgabesignals für die Ausführung des durch das Befehlssignal bestimmten Befehls im Speicher geeignet ausgebildet ist; eine bei Auftreten des Befehlssignals eine Adresse zum Speicher durchkoppelnde Adressiereinrichtung; eine wenigstens ein Zeitgabesignal periodisch auslösende Oszillatoreinrichtung zum Wiederaufladen wenigstens eines Teils des Speichers; ferner eine von der Oszillatoreinrichtung gesteuerte Zählereinrichtung;

eine mit der Zählereinrichtung und dem Speicher gekoppelte Ausblendeinrichtung, die; unter Steuerung der Oszillatoreinrichtung aufeinanderfolgend Teile des Speichers zum Wiederaufladen entsprechend dem Ausgangssignal der Zählereinrichtung adressiert; und eine von der Oszillatoreinrichtung getastete Einrichtung zur Erzeugung wenigstens eines Zeitgabesignals für die Ausführung einer Wiederaufladeoperation _e
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß die das wenigstens eine Zeitgabesignal für die Ausführung einer Wiederaufladeoperation erzeugende Einrichtung während des Betriebs der Zeitgabeeinrichtung durch eine Rückstelleinrichtung rUcksetzbar ist.

309851/082 2

$2

aa
3» Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß mit der Zeitgabeeinrichtung und der das wenigstens eine Zeitgabesignal für die Ausführung einer Wiederaufladeoperation erzeugenden Einrichtung eine Sperrschaltung verbunden ist, die· ein Auslösen der das wenigstens eine Zeitgabesignal für die Ausführung einer Wiederaufladeoperation erzeugenden Einrichtung während des Betriebs der Zeitgabeeinrichtung verhinderte
4 ο Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine Einrichtung mit der Eingangsleitung und dem Speicher verbunden ist, die zu einer von der Zeitgabeeinrichtung bestimmten Zeit Lesesteuersignale und Schreibausblendsignale zum Speicher durchsteuert, wenn ein Befehlssignal auf der Eingangsleitung ansteht.
5 ο Anordnung zum Automatisieren des Betriebs eines dynamischen Halbleiterspeichers, der eine periodische Wiederaufladung, wenigstens ein Zeitgabesignal für die Ausführung von Lese-, Schreib- und Wiederaufladezyklen und Speicherbefehlssignale zum Ausführen der Lese- und Schreiboperationen benötigt, gekennzeichnet durch eine mit wenigstens einer Lese- oder Schreibeingangsleitung verbundene Zeitgabeeinrichtung, die bei Eintreffen eines Lese- oder Schreibsignals wenigstens ein Zeitgabesignal entwickelt;

eine von dem Lese- oder Schreibsignal ausgelöste Adressiereinrichtung zum Durchkoppeln einer Adresse an den Speicher;

eine wenigstens einen Teil der Zeitgabeeinrichtung periodisch auslösende Oszillatoreinrichtung; eine mit der Oszillatoreinrichtung verbundene Zählereinrichtung zum sequentiellen Aufrufen der zum Wiederaufladen des Speichers erforderlichen Adressen; eine den Ausgang der Zählereinrichtung mit dem Speicher während des Betriebs der von der Oszillatoreinrichtung gesteuerten Zeitgabeeinrichtung koppelnde Ausblendeinrichtung; und

309851/0822

eine Rückstelleinrichtung, welche die von der Oszillatoreinrichtung ausgelöste Zeitgabeeinrichtung bei Eintreffen eines Lese- oder Schreibsignals ausschaltet oder zeitweise rücksetzt, bis die Lese- oder Schreiboperation durch den Speicher im wesentlichen abgeschlossen isto
6. Anordnung nach Anspruch 5,dadurch gekennzeichnet , daß die Zeitgabeeinrichtung eine Schaltung aufweist, die die Speicherbefehlssignale zur Ausführung einer Lese·= oder Schreiboperation eine vorgegebene Zeit nach dem jeweiligen Auftreten des Lese- bzw. Schreibsignals demSpeicher zuführt«
7. Anordnung zur Verwendung bei einem dynamischen Speicher, gekennzeichnet durch, eine von einem Lese·= oder Schreibsignal ausgelöste erste Zeitgabeeinrichtung zur Erzeugung wenigstens eines Zeitgabesignals, das die Ausführung eines Leseoder Schreibbefehls im Speicher bewirkt; eine erste Ausblendeinrichtung, die während des Betriebs der ersten Zeitgabeeinrichtung eine Adresse zum Speicher durchsteuert;

eine zweite Zeitgabeeinrichtung, die wenigstens ein dem Wiederaufladen des Speichers zugeordnetes Zeitgabesignal erzeugt;

eine bistabile Einrichtung, die von einem Oszillator gesetzt und durch ein Rücksetzsignal rücksetzbar ist; eine das Ausgangssignal der bistabilen Einrichtung zur zweiten Zeitgabeeinrichtung zum Auslösen derselben durchsteuernde zweite Ausblendeinrichtung, die mit der ersten Zeitgabeeinrichtung gekoppelt ist und während zumindest eines wesentlichen Teils der Betriebsphase der ersten Zeitgabeeinrichtung unbetätigt ist; einen mit der bistabilen Einrichtung gekoppelten Zähler, der sequentiell eine Vielzahl von Wiederaufladeadressen durchläuft bzw. aufruft;

eine in der Betriebsphase der zweiten Zeitgabeeinrichtung wirksame dritte Ausblendeinrichtung zum Durchsteuern

309851/0822

des Zählerausgangssignals zum Speicher? und eine Rückstelleinrichtung₉ welche die zweite Zeitgabeeinriehtung nach Auslösung der ersten Zeitgabeeinrichtung rücksetzt und etwa bei Beendigung der Zeitgabesignale der ersten Zeitgabeeinrichtung wieder auslöste-

Verfahren gum Betreiben eines dynamischen Speichers, dadurch gekennzeichnet-, daß

a) beim Erscheinen eines Lese- oder Schreibsignals eine Adresse und erste Zeitgabesignale zum Speicher durchgekopp'elt werden,

b) ein periodisch wiederkehrendes Signal entwickelt wird,

c) in Abhängigkeit von dem periodisch wiederkehrenden Signal zweite Zeitgabesignale ausgelöst werden und das Ausgangssignal eines Zählers während der zweiten Zeitgabesignale zum Speicher übertragen wird,

d) der Zähler in Abhängigkeit von dem periodisch wiederkehrenden Signal weitergeschaltet wird_? um sequentiell eine Vielzahl von Wiederaufladeadressenstellen aufzurufen, und

e) beim Erscheinen der ersten Zeitgabesignale die zweiten Zeitgabesignale gesperrt oder unterbrochen werden.

3 0 9 8 51/0822