[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2324906C3 - Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers - Google Patents

Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers

Info

Publication number
DE2324906C3
DE2324906C3 DE2324906A DE2324906A DE2324906C3 DE 2324906 C3 DE2324906 C3 DE 2324906C3 DE 2324906 A DE2324906 A DE 2324906A DE 2324906 A DE2324906 A DE 2324906A DE 2324906 C3 DE2324906 C3 DE 2324906C3
Authority
DE
Germany
Prior art keywords
clock
data processing
signal
pulses
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2324906A
Other languages
English (en)
Other versions
DE2324906B2 (de
DE2324906A1 (de
Inventor
Frederik Beekbergen Zandveld (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2324906A1 publication Critical patent/DE2324906A1/de
Publication of DE2324906B2 publication Critical patent/DE2324906B2/de
Application granted granted Critical
Publication of DE2324906C3 publication Critical patent/DE2324906C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1405Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482Procedural
    • G06F9/4484Executing subprograms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage gemäß Oberbegriff des Anspruchs 1.
Fehler, die in einer Datenverarbeitungsanlage auftreten können, werden in »harte« und »weiche« Fehler eingeteilt. Wenn bei einer Operation ein Fehler auftritt, läßt man die Anlage wieder anlaufen, wobei »harte« Fehler auf genau die gleiche Weise auftreten; diese müssen dann repariert werden, z. B. durch Ersatz eines Elementes der Anlage. »Weiche« Fehler treten nach gegebenenfalls wiederholtem Wiederanlauf nicht mehr auf. Durch Wiederanlauf der Anlage nach Erkennung eines Fehlers können die »weichen« Fehler gleichsam repariert werden, so daß die Anlage weniger häufig ausfällt Ein derartiges System ist z. B. aus der US-PS 35 33 065 bekannt. In dieser Patentschrift werden unter anderem Verfahren erwähnt, durch die beim Wiederanlauf Informationsverluste vermieden werden können. Auf die Wirkungsweise des Fehlerdetektors bezieht sich die vorliegende Erfindung im übrigen nicht.
Weiche Fehler entstehen oft durch unerwünschte gegenseitige Beeinflussung von Teilen der Anlage und
ίο können oft durch Änderung der inneren Umstände der Anlage beseitigt werden. Beispiele dieser Umstände sind die Temperatur, die Speisespannung und die Flankensteilheit von Signalimpulsen, die übrigens selber wieder von z. B. der Temperatur und der Speisespannung abhängig sein können. Weitere Umstände können äußere Störsignale, eigene gegenseitige Beeinflussungen (Übersprechen) und Kombinationen dieser und weiterer Umstände sein. Wenn die Umstände ungünstig sind, können dadurch Fehler auftreten, daß Toleranzen überschritten werden, die für die Laufzeiten bestimmter elektrischer Signale, die Schaltgeschwindigkeiten von Flipflops u. dgl. gelten.
Die Grenze zwischen harten und weichen Fehlern ist daher nicht scharf, und der vorliegenden Erfindung liegt die Aufgabe zugrunde, den Wiederanlauf derart durchzuführen, daß möglichst wenig weiche Fehler sich als harte Fehler äußern.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfin-
}o dung sind in den Unteransprüchen gekennzeichnet. Viele Fehler entstehen dadurch, daß unter bestimmten Umstanden nicht genügend Zeit für eine bestimmte Funktion verfügbar ist. Dies trifft insbesondere für weiche Fehler zu. Dadurch, daß zeitweilig die Wiederholungszeit der Taktimpulse verlängert wird, können viele der weichen Fehler vermieden werden. Nach dem Ende des Zwischensignals arbeitet die Anlage mit voller Geschwindigkeit weiter.
Aus der DE-AS 11 29 805 ist es bekannt, daß bei der Fernübertragung von Daten das Signal-Störverhältnis steigt, wenn die Datenübertragungsgeschwindigkeit abnimmt. Falls Nachrichtenteile fehlerhaft empfangen werden, erfolgt eine wiederholte Übertragung dieser Nachrichtenteile über einen zusätzliehen Datenkanal mit geringerer Geschwindigkeit. Dadurch soll auch die Fehlerwahrscheinlichkeit herabgesetzt werden. Eine Anwendung für Datenverarbeitungsanlagen, die im Fehlerfall in einen bereits durchlaufenen Zustand zurückgesetzt werden und bei denen dann ein Wiederanlauf Vorgang ausgelöst wird, ist darin nicht angegeben. Aus der US-PS 36 23 017 ist ferner bekannt, eine Datenverarbeitungsanlage mit zwei verschiedenen Taktfrequenzen wahlweise zu betreiben. Die Umschaltung der Taktfrequenz wird jes doch nicht durch einen Fehler ausgelöst, sondern bei bestimmten Programmteilen, die eine lange Verarbeitungszeit erfordern.
Vorteilhaft ist ein Verzögerungselement vorgesehen, das das Fehlersignal empfängt und mit einer vorher-
fto bestimmten Verzögerung das Wiederanlaufsignal erzeugt, und daß zwischen dem Fehlersignal und dem Wiederanlaufsignal die Taktimpulse gesperrt sind. Die vorherbestimmte Verzögerungszeit kann gleich einer Vielzahl von Taktimpulszyklen gemacht werden; in
fis dem Falle ist die Wahrscheinlichkeit groß, daß eine Anzahl Umstände sich vorteilhaft geändert haben, /.. B., daß äußere Störungen oder Einschaltvorgänge beendet sind. An sich ist es aus der US-PS 35 48 177
bekannt, Taktimpulse auf Grund eines Fehlersignals zu sperren, das angibt, ob während des nächsten Taktimpulszyklus ein Fehler zu erwarten ist. Der Wiederanlauf erfolgt aus dem Zustand, in dem sich der dem Benutzer bekannte Teil der Anlage befand, als das Fehlersignal auftrat Dadurch, daß der Fehlerdetektor bereits ein Fehlersignal erzeugt, wenn die Wahrscheinlichkeit eines zukünftigen Fehlers besteht, wird keine Information zerstört. Andererseits muß der Spielraum für das Auftreten des Fehlersignals sehr groß bemessen ι ο werden, de,-<u es hängt oft von der Information ab, ob ein Fehler auftritt. Es sei angenommen, daß eine binäre »1« durch einen Impuls und eine »0« durch das Fehlen eines Impulses dargestellt wird. Wenn infolge einer Störung die Impulshöhe erniedrigt wird, ist dies im Falle einer »1« bemerkbar, im Falle einer »0« jedoch nicht. Wenn die Störung aus einem Impuls besteht, kann die »0« falschlich als eine »1« betrachtet werden, aber der einer »1« zugeordnete Impuls wird sodann erhöht, was unbedenklich ist In vielen Fallen ist die Anforderung, daß keine Information zerstört werden darf, zu schwer: dies ist gewiß der Fall, wenn Bearbeitungen an Informationen durchgerührt wird, die aus einem schnellen (Vordergrund-)Arbeitsspeicher kleiner Kapazität aufgerufen wird, während die gleiche Information auch in einem langsameren Hauptspeicher, z. B. in einem Magnetringkernspeicher, vorhanden ist. Die gemäß der erwähnten US-PS 35 48 177 entstehende Verzögerung ist dabei bestimmt unzulässig groß. Im übrige-i kann man auf das erwähnte Vorgreifen des Fehlersignals verzichten. In diesem Fall muß ein Teil der Verarbeitung der Information wiederholt werden. Dies kann dadurch erfolgen, daß die Steuervorrichtung in eine bereits durchlaufene Stellung zurückgestellt wird, z. B. indem sie einen Programmzähler enthält, der ein Stück zurückzählt. Es ist dabei möglich, daß bei der Wiederholung die Umstände (Temperatur, Speisespannung, usw.) sich so wenig geändert haben, daß der gleiche Fehler auftritt, der zuvor das Fehlersignal verursacht hatte. In dem Falle ist die Wahrscheinlichkeit groß, daß der (weiche) Fehler als ein harter Fehler betrachtet wird, wodurch ein Versagen (breakdown) signalisiert wird. Auch dies kostet sehr viel Zeit. Warten vor dem Wiederanlauf ergibt einen günstigen Kompromiß.
Wenn in der Datenverarbeitungsanlage ein schneller Arbeitsspeicher kleiner Kapazität und ein Hauptspeicher vorgesehen sind, kann gemäß einer weiteren Ausbildung der Erfindung auf Grund des erwähnten Fchlcrsignals die Information des Arbeitsspeichers gelöscht werden. Nach dem Löschen der Information kann die sodann erneut erforderliche gleiche Information aus dem Hauptspeicher aufgerufen werden. Die in einem Arbeitsspeicher gespeicherte Information gelangt in diesem Falle meistens an eine andere Stelle in diesem Speicher. Auf diese Weise läßt sich mit einem Arbeitsspeicher, in dem sich eine geringe Zahl von fehlerhaften Bitstellen befindet, dennoch zufriedenstellend arbeiten,insbesondere, weil üblicherweise nicht die ganze gespeicherte Information wieder verwendet wird,so daß ein einziger Fehler nicht schwer ins Gewicht fallt.
Ein Ausfuhrungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. In der Zeichnung zeigt
Fig. 1 Taktimpulsdiagramme gemäß dem Ausführungsbeispiel bei vier Taktimpulsen je Zyklus,
Fig. 2 Taktimpulsdiagramnie bei zwei Taktinipulsen je Zyklus,
Fig. 3 ein Blockschaltbild einer Vorrichtung zur Verwirklichung des Diagramms B der Fig. 1,
Fig. 4 ein Blockschaltbild einer Datenverarbeitungsanlage.
Fig 1 zeigt Taktimpulsdiagramme bei vier Taktimpulsen je Zyklus. Die vier Taktimpulse eines Zyklus erscheinen stets nacheinander auf den zugeordneten Taktimpulsleitungen. Dies wird in Fig. \,A\ bis A4 veranschaulicht In Fig. 1, A5, sind die Taktimpulse in einem Diagramm zusammengefaßt, um ein kompakteres Bild zu erhalten. Die Impulse behalten ihre ursprünglichen Bezugsziffern bei, so daß z. B. eine »3« bedeutet, daß es sich um einen der Impulse der Fig. 1, Λ 3, handelt. Fig. IB veranschaulicht einen Wierieranlaufvorgang (in einem Diagramm zusammengefaßt). Am Anfang wird der normale Sachverlauf durch das Fehlersignal beendigt. Das Wiederanlaufsignal kann entweder unmittelbar oder mit einer gewissen Verzögerung erzeugt werden, aber dieser Effekt ist in Fig. I B nicht dargestellt Ein typischer Wert für die Verzögerung ist z.B. 0,1 bis 0,01 Sekunden. Gemäß Fig. IB wird jeweils ein Impuls durchgelassen, wonach vier Impulse gesperrt werden. Nach fünf Zyklen gemäß Fig. 1, AS, ist nunmehr genau ein einziger zweiter Taktimpulszyklus gebildet. Nach einem oder mehreren derartigen zweiten Zyklen wird das Zwischensignal beendet, wonach sämtliche Taktimpulse durchgelassen werden. Nach jedem während des Vorhandenseins des Zwischensignals durchgelassenen Taktimpuls ergibt sich somit ein Intervall, das gleich einem ganzen Zyklus ist und in dem »weiche« Fehler kaum Gelegenheit haben, sich bemerkbar zu machen.
Gemäß Fig. IC sind aus den während des Zwischensignals in Fig. IB durchgelassenen Taktimpulsen längere Impulse gebildet, und zwar die Impulse Γ, 2', 3', 4'. Statt des Verfahrens nach Fig. IB können auch andere Kombinationen von Impulsen gesperrt bzw. durchgelassen werden. Das kann in bestimmten Fällen zweckmäßig sein.
Fig. 2 gibt einige Beispiele eines aus zwei Taktimpulsen bestehenden Zyklus. Fig. 2A entspricht Fig. 1 A. Fig. 2B entspricht Fig. 1 B. In Fig. 2C ist die Zeit, während der das Zwischensignal vorhanden ist, doppelt so lange wie in Fig. 2B. In Fig. 2D werden jeweils zwei aufeinanderfolgende Zyklen von je zwei Taktimpulsen gesperrt, nachdem ein Taktimpuls durchgelassen ist. Die Zeit, während der das Zwischensignal vorhanden ist, kann verschieden lang sein. Wenn z.B. während einer Multiplikationsoperation ein Fehler aufgetreten ist, kann diese ganze Operation mit den langer dauernden zweiten Taktimpulszyklen wiederholt werden, denn wenn eine längere Verzögerung vor dem Auftreten des Wiederanlaufsignab eingebaut ist, bildet diese Verzögerung den größten Zeitverlust. Außerdem Ringt der Wiederanlaufvorgang in einem »wiederanlauffähigen« Punkt an, z. B. beim Beginn der Rechenoperation, in der der Fehler aufgetreten war. Dieser Punkt kann manchmal, z. B. bei einer Divisionsoperation oder einem anderen komplizierten Vorgang, eine Vielzahl von Taktimpulszyklen, z. B. bis zu 100 Zyklen, zurückliegen. Auf diese Weise werden häufig viele Zyklen »langsam« durchlaufen.
Fig. 3 zeigt ein Blockschaltbild einer Vorrichtung, die einen Taktgeber CLOCK, eine Verarbeitungsvorrichtung PROC, eine Steuervorrichtung CNT. zwei bistabile Elemente Fund R. ein Verzögerungselement DL sechs logische UND-Glieder AND0\, 02, 03,
04, 10 und 13 und vier logische ODER-Glieder OR 1 ... 4 enthält.
Es gibt vier Arbeitsmodi, die durch die Zustände der bistabilen Elemente F und R gesteuert werden.
Im Normalzustand sind die bistabilen Elemente F und R im »0«-7ustand, so daß die »O«-Ausgänge hoch sind (logischer Wert I). Infolgedessen empfängt das logische UND-Glied ANDlO zwei hohe Signale. Das deshalb hohe Ausgangssignal von ANDlO wird über die logischen ODER-Glieder OR 1 . . . 4 an die logisehen UND-Gatter AND0,l ... 0,4 weitergeleitet, die durch zwei hohe Signale auf die Weiterleitung der positiven Taktimpulse des Taktgebers CLOCK vorbereitet werden. Unter dieser Steuerung arbeitet die Verarbeitungsvorrichtung PROC mit voller Geschwindigkeit. Diese Verarbeitungsvorrichtung PROC enthält Mittel zur Erkennung eines Fehlers; solche Mittel sind an sich bekannt und werden hier nicht näher erläutert. Wenn ein Fehler erkannt wird, erscheint ein positiver Impuls am Ausgang FT der Verarbeitungsvorrichtung PROC, wodurch das bistabile Element F in den »1«-Zustand gebracht wird, so daß sein »O«-Ausgang niedrig wird, wodurch die logischen UND-Glieder ANDOl ... 04 gesperrt werden. Das Signal am »!«-Ausgang des bistabilen Elementes F wird vom Verzögerungselement DL verzögert an das bistabile Element R weitergeleitet, wodurch dieses auch in den »l«-21ustand gebracht wird. Das logische UND-Glied AND 13 empfängt nunmehr die hohen Signale von den »!«-Ausgängen der bistabilen Elemente fund R. Der Taktgeber CLOCK gibt ständig Taktimpulse ab, die vorläufig gesperrt werden. Dies kennzeichnet die vorstehend erwähnte Wartelage von typisch 0,1 bis 0,01 Sekunden, bevor ein »langsamer« Wiederanlauf erfolgt. Nachdem das bistabile Element R jedoch in den »1«-Zustand gebracht worden ist, erreicht der nächste »4«-Taktimpuls das logische UND-Glied AND13, wodurch dieses Gatter drei hohe Signale empfangt und somit einen Impuls abgibt, der als Rücksetzimpuls (reset) wirkt. Dadurch wird das bistabile Element F in den »0«-Zustand zurückgesetzt. Außerdem wird der Rücksetzimpuls der Steuervorrichtung CATzugeführt, die weiter die 1-, 2- und 3-Taktimpulse empfängt. In diesem Augenblick liegt das Wiederanlaufsignal (bistabiles Element Fist im »0«-Zustand), aber auch noch das Zwischensignal vor (die bistabilen Elemente F und R sind nicht im »1«-Zustand), so daß die Steuervorrichtung CAT über die logischen ODER-Glieder OR 1 ... 4 die logischen UND-Glieder ANDOl ... 04 wechselweise öffnet und sperrt. Hat die Operation die ursprüngliche Fehlersituation ohne Schwierigkeiten '""rchlaufen so "ibt die Ver2rbeitun°svorrichiuno PROC durch das Signal OK an, daß wieder mit voller Geschwindigkeit gearbeitet werden darf. Dieses Signal OK wird denn auch als Rücksetzsignal für das bistabile Element R benutzt
Die Steuervorrichtung CAT enthält gemäß Fig. 4 drei bistabile Elemente TO, 7*1, 7*2, zwölf logische UND-Glieder ANDlOl, 202, 203, 204, 210, 211, 212, 213, 214, 215, 216, 217 und vier logische ODER-GIieder ORlO, 21, 22, 23. Die Steuervorrichtung CAT kann weiter allerhand weitere Bauteile enthalten, z. B. einen Programmzähler, Steuerregister u. dgl., aber es ist auch möglich, daß sich diese in der Verarbeitungsvorrichtung PROCoder anderswo befinden. Die Steuer- vorrichtung CAT empfängt den Rücksetzimpuls vom logischen UND-Glied AND 13. Dadurch werden über die logischen ODER-Glieder ORlO, 21 und 23 die bistabilen Elemente 7"O, 7*1 und 7*2 in den »O«-Zustanc gebracht. Infolgedessen empfängt das logische UND Glied ANDlOl (als einziges der Glieder ANDlOl . . 204) zwei hohe Signale, wodurch das logische UND-Glied ANDOl der Fig. 3 vom Signal am Ausgang ISL auf die Weiterleitung des nächsten »1«-Taktimpulses vobereitet ist. Der nächste »2«-Taktimpuls steuen das logische UND-Glied ANDIlA an, das weiter die gleichen Signale wie das logische UND-Glied AND20] empfängt und deshalb über das logische ODER-Gliec ORTL das bistabile Element Tl in den »1«-Zustanc bringt.
Die jetzt folgenden 3-Taktimpulse und 4-Taktimpulse haben keine weiteren Folgen. Der nächste 1-Taktimpuli wird vom logischen UND-Glied ANDlIl durchge lassen, denn dieses empfängt Signale vom !-Ausgang des bistabilen Elementes 7*2 und vom 0-Ausgang des bistabilen Elementes TO. Infolgedessen wird das bistabile Element 7*1 in den »1«-Zustand gebracht. Jetzi empfängt das logische UND-Glied ANDlOl als einziges der Verknüpfungsglieder ANDlOl ... 204 zwe hohe Signale, so daß über das logische ODER-Glied ORl das logische UND-Glied ANDOl auf die Weiterleitung des nächsten 2-Taktimpulses vorbereitet wird Beim folgenden 3-Taktsignal empfängt das logische UND-Glied ANDlId auch die Signale vom O-Ausgang des bistabilen Elementes TO und vom 1-Ausgang des bistabilen Elementes 7*1. Sodann wird über das logische ODER-Glied ΟΛ23 das bistabile Element Tl wiedei in den »0«-Zustand zurückgesetzt. Beim jetzt folgenden 4-Taktimpuls geschieht nichts. Beim folgenden 1-Taktimpuls empfängt das logische UND-Glied ANDIlO hohe Signale vom 1-Ausgang des bistabilen Elementes 7*1 und vom 0-Ausgang des bistabilen Elementes Tl, so daß das bistabile Element 7*0 in den »1«-Zustand gebracht wird. Beim folgenden 2-Taktimpuls geschieht wieder nichts. Beim folgenden 3-Taktimpuls wird mittels der hohen Signale an den 1-Ausgängen der bistabilen Elemente 7*0 und 7*1 und somit über das logische ODER-Glied OR3 der Taktimpuls an die VerarbeitungsvorrichtungPROC(Fig.3) weitergeleitet. Beim folgenden 4-Taktimpuls geschieh! wiederum nichts. Beim folgenden 1-Taktimpuls empfängt das logische UND-Glied ANDIlS drei hohe Signale, nämlich auch von den 1-Ausgängen der bistabilen Elemente 7*0 und 7*1. Über das logische ODER-Glied ORIl wird dann das bistabile Elemenl 7*2 wieder in den »1«-Zustand gebracht.
Beim darauffolgenden 2-Taktimpuls empfangt das logische UND-Glied ANDlU drei hohe Signale, nämlich auch von den !-Ausgängen der bistabilen Elemente Γ0 und Tl. Über das logische ODER-Glied ORIl wird das bistabile Element 7*1 in den 0-Zusiand zurückgesetzt. Beim folgenden 3-Taktimpuls geschieht nichts. Beim folgenden 4-Taktimpuls empfängi das logische UND-Glied AND103 hohe Signale vom 1-Ausgang des bistabilen Elementes 7*0 und vom 0-Ausgang des bistabilen Elementes Tl, so daß übei das logische ODER-Glied OR 4 das logische UND-Glied AND04 auf die Weiterleitung vorbereitet ist Beim darauffolgenden 1-Taktimpuls empfangt mittels weiterer hoher Signale vom 1-Ausgang des bistabilen Elementes 7*0 und vom 0-Ausgang des bistabilen Elementes Tl das logische UND-Glied ANDlYl drei hohe Signale. Sodann wird über das logische ODER-Glied 0R13 das bistabile Element Tl in den »0«-Zustand zurückgesetzt Beim folgenden 2-Taktimpuls geschieht nichts. Beim darauffolgenden 3-Taktimpuls
empfängt das logische UND-Glied ANDlU drei hohe Signale, nämlich auch von den O-Ausgangen der bistabilen Elemente Ti und Tl. Über das logische ODER-Glied ORlO wird das bistabile Element TO in den »O«-Zustand zurückgesetzt. Beim folgenden 4-Taktimpuls geschieht nichts.
Takt Zustand
impuls 7"O Π Γ2
1 000
2 001
3
4
1 011
2
3 010
4
1 110
2
3
4
1 111
2 101
3
4
1 100
2
3 000
4
Funktion
!-Taktimpuls durchgelassen
2-TaktimpuIs durchgelassen
3-Taktimpuls durchgelassen
4-Taktimpuls durchgelassen
Di vorstehende Tafel gibt an, bei welchen Taktimpulsen sich die Zustände der respektiven Elemente ändern und bei welchen Taktimpulsen die Verarbeitungsvorrichtung PROC einen Taktimpuls empfängt. Nach fünf normalen Taktimpulszyklen ist ein zweiter Taktimpulszyklus erzeugt, während die Steuervorrichtung CNT wieder in die Anfangslage gelangt ist. Schließlich gibt die Verarbeitungsvorrichtung PROC ein OAf-Signal ab, durch das das bistabile Element R in den »0«-Zustand zurückgesetzt wird (F i g. 3); sodann empfängt das logische UND-Glied ANDXO zwei hohe Signale, wodurch die normalen Zyklen wieder anfangen können. Dies kann, muß aber nicht, am Ende eines Zyklus erfolgen. Die Leitungen, durch die die Steuervorrichtung CNT in Fig. 3 und in Fig. 4 mit dem übrigen Teil der Anlage verbunden sind, sind mit dem gleichen Bezugszeichen bezeichnet.
Die Information in nichtdargestellten Vordergrundspeichern kann vom Fehlersignal (FT) oder vom Rücksetzsignal gelöscht werden. Es ist an sich bekannt, solche Speicher wieder mit Information zu füllen. Es ist z. B. möglich, den ersten Taktimpulszyklus nach dem Wiederanlauf ausschließlich zu diesem Zweck zu benutzen. Auch das Rücksetzen der Verarbeitungsvorrichtung PROC in einen bereits durchlaufenen Zustand kann durch eins dieser Signale gesteuert werden. Es ist auch möglich, daß die Verarbeitungsvorrichtung PROC sich selbst zurücksetzt.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Datenverarbeitungsanlage, die eine Steuervorrichtung, einen Taktgeber, dessen Zyklus aus η Taktsignalen besteht, und eine durch die vom Taktgeber erzeugten Taktimpulse steuerbare Datenverarbeitungsvorrichtung mit einem Fehlerdetektor enthält, wobei die Steuervorrichtung beim Auftreten eines Fehlers vom Fehlerdetektor in einen bereits durchlaufenen Zustand zurücksetzbar ist, wonach die Datenverarbeitungsvorrichtung durch ein Wiederanlaufsignal zum Wiederanlauf gebracht werden kann, dadurch gekennzeichnet, daß beim Wiederanlaufsignal die Steuervorrichtung (CNT) ein Zwischensignai erzeugt, unter dessen Steuerung der Taktgeber (CLOCK) zur Durchführung eines Wiederholungsablaufs während eines bestimmten Zeitraums Taktimpulse in die Datenverarbeitungsvorrichtung (PROC) einspeist, deren Wiederholungszeit größer als die der vor dem Auftreten des Fehlersignals erzeugten Taktimpulse ist, indem jeweils während einer Folge von (kn+l) Zyklen des Taktgebers (CLOCK) durch das Zwischensignal abwechselnd ein Taktimpuls durchgelassen und kn nachfolgende Taktimpulse gesperrt werden (k= 1,2 .. .)·
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß aus den durchgelassenen Taktimpulsen längere Impulse gebildet werden.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Verzögerungselement (OL) vorgesehen ist, das das Fehlersignal empfängt und mit einer vorherbestimmten Verzögerung das Wiederanlaufsignal erzeugt, und daß zwischen dem Fehlersignal und dem Wiederan'.aufsignal die Taktimpulsc gesperrt sind.
4. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 3, bei der ein Arbeitsspeicher kleiner Kapazität und ein Hauptspeicher großer Kapazität vorhanden sind, dadurch gekennzeichnet, daß beim Auftreten des erwähnten Fehlersignals die Information des Arbeitsspeichers gelöscht wird.
DE2324906A 1972-05-27 1973-05-17 Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers Expired DE2324906C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7207216A NL7207216A (de) 1972-05-27 1972-05-27

Publications (3)

Publication Number Publication Date
DE2324906A1 DE2324906A1 (de) 1973-12-06
DE2324906B2 DE2324906B2 (de) 1976-06-10
DE2324906C3 true DE2324906C3 (de) 1980-06-12

Family

ID=19816132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2324906A Expired DE2324906C3 (de) 1972-05-27 1973-05-17 Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers

Country Status (8)

Country Link
US (1) US3868647A (de)
JP (1) JPS531100B2 (de)
BE (1) BE800082A (de)
DE (1) DE2324906C3 (de)
FR (1) FR2189796B1 (de)
GB (1) GB1420997A (de)
IT (1) IT986103B (de)
NL (1) NL7207216A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219433A1 (de) * 1992-06-13 1993-12-16 Man Technologie Gmbh Verfahren zur Steuerung eines rechnerunterstützten Prozeßsteuerungssystems

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818701B2 (ja) * 1975-07-17 1983-04-14 オリンパス光学工業株式会社 テ−プカセツトノ テ−プマキソウチ
US4072852A (en) * 1976-08-23 1978-02-07 Honeywell Inc. Digital computer monitoring and restart circuit
US4172281A (en) * 1977-08-30 1979-10-23 Hewlett-Packard Company Microprogrammable control processor for a minicomputer or the like
US4241418A (en) * 1977-11-23 1980-12-23 Honeywell Information Systems Inc. Clock system having a dynamically selectable clock period
JPS5496220U (de) * 1977-12-20 1979-07-07
US4315685A (en) * 1978-08-24 1982-02-16 Canon Kabushiki Kaisha Image forming apparatus
US4287565A (en) * 1978-09-29 1981-09-01 Robert Bosch Gmbh Monitoring system for program controlled apparatus
JPS5570975A (en) * 1978-11-20 1980-05-28 Otani Denki Kk Winding method of magnetic tape and its unit
US4360915A (en) * 1979-02-07 1982-11-23 The Warner & Swasey Company Error detection means
JPS55158067U (de) * 1979-04-26 1980-11-13
DE3036926C2 (de) * 1980-09-30 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
US4958309A (en) * 1989-01-30 1990-09-18 Nrc Corporation Apparatus and method for changing frequencies
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
JPH05298134A (ja) * 1991-12-16 1993-11-12 Internatl Business Mach Corp <Ibm> コンピュータシステムにおける処理誤りの処理機構及び方法
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453601A (en) * 1966-10-18 1969-07-01 Philco Ford Corp Two speed arithmetic calculator
US3623017A (en) * 1969-10-22 1971-11-23 Sperry Rand Corp Dual clocking arrangement for a digital computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219433A1 (de) * 1992-06-13 1993-12-16 Man Technologie Gmbh Verfahren zur Steuerung eines rechnerunterstützten Prozeßsteuerungssystems

Also Published As

Publication number Publication date
DE2324906B2 (de) 1976-06-10
US3868647A (en) 1975-02-25
IT986103B (it) 1975-01-20
NL7207216A (de) 1973-11-29
FR2189796B1 (de) 1983-07-08
BE800082A (fr) 1973-11-26
JPS531100B2 (de) 1978-01-14
FR2189796A1 (de) 1974-01-25
GB1420997A (en) 1976-01-14
JPS4944642A (de) 1974-04-26
DE2324906A1 (de) 1973-12-06

Similar Documents

Publication Publication Date Title
DE2324906C3 (de) Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers
DE2731336C2 (de) Taktsystem
DE1424762B2 (de) Datenverarbeitungsanlage
EP0190554A1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
DE2003150C3 (de) Prioritätsschaltung
DE2321200C3 (de) Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
DE1119567B (de) Geraet zur Speicherung von Informationen
DE1064260B (de) Torschaltung zur Pruefung von Ringschaltungen
DE1438958A1 (de) Numerische Positionssteuerung,insbesondere fuer Werkzeugmaschinen
DE69131454T2 (de) Datenprozessor zur Impulssignalerzeugung als Antwort auf externes Taktsignal
DE2633155B2 (de) Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale
DE3023699A1 (de) Verfahren und anordnung zur erzeugung von impulsen vorgegebener zeitrelation innerhalb vorgegebener impulsintervalle mit hoher zeitlicher aufloesung
DE1186244B (de) Vergleichsschaltung
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
DE2508134A1 (de) Anzeigegeraet zur anzeige von betriebszustaenden
DE1449556C (de) Steuergerat fur programmgesteuerte Datenverarbeitung
DE19707512C1 (de) Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls
DE2616186C3 (de) Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage
DE1121851B (de) Verfahren und Vorrichtung zur Verteilung einer vorgeschriebenen Zahl von Impulsen ueber eine vorgeschriebene Zeitspanne und deren Verwendung zur Multiplikation zweier Faktoren
DE2931417C2 (de) Schaltungsanordnung zum gezielten Unterbrechen des Funktionsablaufs einer Steuerschaltung
DE2620059B2 (de) Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen
DE2408990C3 (de) Programmgesteuertes Testsystem
DE1159498B (de) Anordnung zur Steuerung eines Empfangsgeraets fuer Nachrichtenzeichen, die nach einem Telegrafencode aufgebaut sind
EP0080214A1 (de) Selbstüberwachungseinrichtung für programmsteuerbare Ablaufsteuerschaltkreise
DE3713068C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee