DE2203144C3 - Rechenanordnung zum Dividieren - Google Patents

Description

Die Erfindung betrifft eine Rechenanordnung gemäß Oberbegriff des Patentanspruches.

Derartige Rechenanordnungen zum Dividieren von Dezimalzahlen sind bekannt. Ein Problem bei den bekannten Anordnungen besteht noch immer im genauen Bilden jeder neuen Quotientenziffer. Es sind besondere Maßnahmen erforderlich, um beim Subtrahieren dafür zu sorgen, daß eine gebildete Quotientenziffer um Eins verringert wird, wenn der Rest durch 0 geht. So muß auch beim Addieren dafür gesorgt werden, daß bei Additionsoperationen von der Zahl 10 ab, die zwei Tetraden umfaßt, abgezählt wird, um die richtige Quotientenziffer finden zu können.

Der Erfindung liegt die Aufgabe zugrunde, eine nach

den vorstehend dargelegten Verfahren arbeitende Rechenanordnung zur automatischen Bestimmung der richtigen Quotientenziffern beträchtlich zu vereinfachen.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch angegebenen Merkmale gelöst

Da die Inhalte der dort erwähnten zusätzlichen Tetraden normalerweise in den Vorgang des Addierens und Subtrahierens aufgenommen sind, entstehen automatisch, ohne daß zusätzliche Maßnahmen getroffen werden müssen, nacheinander die erwünschten Quotientenziffern, die ohne weiteres beim Auftreten von Schiebebefehlen vom Rechenelement aus im Quotienten-Tetradenregister aufgenommen werdfen können.

Nachfolgend werden anhand der, Zeichnungen Ausführungsbeispiele der Erfindung näher erläutert Es zeigt

F i g. 1 ein Schema eines Beispiels einer erfindungsgemäßen Rechenanordnung,

F i g. 2 ein Detail der Anordnung nach F i g. 1 und

F i g. 3a und b Rechenbeispiele für die beispielsweise Anordnung.

In F i g. 1 bezeichnet NTR ein Divisor-Tetradenregister mit einem Eingang Nl und einem Ausgang über eine Leitung /|. Das Dividenden-Tetradenregister ist mit 7TR bezeichnet mit einem Eingang TJ und einem Eingang über die Leitung A und einem Ausgang über die Leitung k· Es sei hier nachdrücklich darauf hingewiesen, daß es für die Erfindung unbedeutend ist ob die Zahlen parallel oder in Reihe verarbeitet und/oder transportiert werden. Im Falle des serienmäßigen Transports können die erwähnten Eingänge 77 und Nl und die Leitungen /ι, h und /3 einfach ausgebildet sein. Erfolgt der Transport parallel, so stellen Nl, Tl, /1, /2, /3 jeweils für

JS sich ein Leitungsbündel dar.

Ferner ist R ein dezimal arbeitendes Rechenelement, C eine Steueranordnung und QTR ein Quotienten-Tetradenregister. Cl ist eine Befehlsleitung für Addierbefehle, Cl für Subtrahierbefehle und C 3 für Schiebebefehle. Die Leitung A dient dem Transport der nacheinander gebildeten richtigen Quotientenziffern des Rechenelements R zum Quotienten-Tetradenregister QTR. Das Divisor-Tetradenregister NTR besitzt eine zusätzliche Tetrade ENT, die der ranghöchsten Tetradenstelle nachgeordnet ist. In dieser ist fortwährend eine Ziffer 9 gespeichert (Fig.3). Die in der Tetiade Nn angeordnete ranghöchste Divisorziffer ist die Ziffer 0. Ebenso enthält das Dividenden-Tetradenregister TTR eine zusätzliche Tetrade ETT, die in der

Rangordnung der möglichen höchsten Dividendenziffer

nachgeordnet ist. In dieser Stelle ist zu Beginn einer

Division zweier ganzer Zahlen eine Ziffer 0 gespeichert. Schließlich sind noch eine Zustands-Signalisierungs-

leitung 5, über die das Rechenelement R der Anordnung C meldet, ob der Rest größer oder kleiner ist als 0, und eine Leitung So, die meldet, daß der Rest 0 ist, vorhanden.

Die Wirkungsweise ist nun wie folgt. Vor der Division werden zunächst der Dividend im Dividenden-Tetradenregister TTR und der Divisor im Divisor-Tetradenregister NTR angeordnet. Das Vorzeichen des Dividenden und Divisors wird in bekannter Weise verarbeitet, um das Vorzeichen des Quotienten zu bestimmen; da dies jedoch nicht Teil der Erfindung ist, wird nicht näher darauf eingegangen. Die Division wird eingeleitet mit einem Subtrahierbefehl über die Leitung Cl, und infolgedessen wird im Rechenelement R der Inhalt des Registers NTR (mithin der Divisor und vorgestellte 9)

vom Inhalt des Registers 777? (mit dem Dividenden und vorgestellte 0) abgezogen. Es entsteht ein Rest, der, wenn er nicht den Wert 0 unterschreitet, unmittelbar'¹ wieder in das Register TTR gelangt Dabei ist mithin der Inhalt 9 der zusätzlichen Tetrade ENT vom Inhalt 0 der zusätzlichen Tetrade ETT subtrahiert. Das Resultat ist dann eine 1 in der zusätzlichen Tetrade ETT. Die Subtraktionsoperationen erfolgen nacheinander, wobei der Inhalt der Tetrade ETT gleich der Anzahl von Subtraktionsoperationen ist. Geht jedoch bei einer Subtraktionsoperation der Rest durch 0, so ist eine 1 aus der zusätzlichen Tetrade ETT geliehen, so daß das Subtrahieren der 9 (die in ENT steht) vom Inhalt von ETT bedeutet, daß genau der richtige Quotientenziffernwert entsteht (vergleiche auch die Beispiele bei F i g. 3). In diesem Beispiel wird über die Zustands-Signalisierungsleitung S der Steueranordnung C gemeldet, daß der Rest durch 0 geht Dies ist in Abhängigkeit vom Aufbau des Rechenelements auf verschiedene Arien zu signalisieren.

Es steht fest, daß, wenn der Rest von positiv nach negativ durch 0 geht, eine Ziffer 9 an die Stelle Tn des Registers TTR kommen würde. Dieses Entstehen der 9 beispielsweise kann dazu dienen, die Signalisierung zu geben. Die Meldung über die Leitung S zur Steueren-Ordnung, daß der Rest durch 0 geht, ergibt von der Steueranordnung aus über C3 einen Schiebebefehl, und damit wird das Resultat der letzten Subtraktion um eine Stelle verschoben (in F i g. 1 nach links) und im Zähler-Tetradenregister TTR angeordnet Dies bedeu- m tet daß die erwähnte Ziffer 9 statt in die Tetrade Tn in die Tetrade ETT kommt Der davor in ETT stehende Ziffernwert, der bei dieser Subtraktionsoperation mithin derselbe geblieben und die richtige Quotientenziffer darstellt, wird über die Leitung A vom Quotienten- !^r> Tetradenregister QTR auf der rangniedrigsten Stelle QO aufgenommen, die gerade durch den Befehl über die Leitung C3 frei geworden ist, welcher Befehl den Inhalt von QTR um eine Stelle (in F i g. 1 nach links) verschob.

Danach gibt die Steueranordnung C dem Rechenele- 41) ment R Addierbefehle über die Leitung C2 ab. Dabei wird nun der Inhalt des Registers NTR zu dem des Registers 7TR addiert Dies bedeutet, daß die 9 in der zusätzlichen Tetrade ENTund die nun gleichfalls bei der ersten Additionsoperation in der zusätzlichen Tetrade ETT vorhandene 9 addiert werden. Der Nenner wird nun so oft zu dem jeweils im Register TTR enthaltenen Wert addiert, bis nach einer oder mehreren Operationen der Restwert erneut durch 0 geht. Dadurch entsteht wieder die richtige Quotientenziffer (siehe Beispiele ^r>i> Fig.3). Dieser Durchgang durch 0, jetzt aber von negativ nach positiv wird wieder signalisiert. Dabei könnte eine Ziffer 0 an der Stelle Tn des Registers 7TR erscheinen, was beispielsweise zur Signalisierung ausgewertet wird. Die Meldung über die Zu»tands-Si- μ gnalisierungsleitung S an die Steueranordnung C, daß der Rest durch 0 geht, erzeugt einen Schiebebefehl über die Leitung C3, und damit wird das Resultat der letzten Addition um eine Stelle verschoben (in F i g. 1 nach links) und im Dsvidenden-Tetradenregister TTR an- «> geordnet Dies bedeutet mithin, daß die erwähnte 0 statt in die Tetrade Tn nun in die Tetrade ETT gelangt und der Inhalt der Tetrade ETT, nämlich die richtige Quotientenziffer, wird in der Tetrade QQ des Registers QTR aufgenommen, da der Schiebebefehl über die Leitung C3 den Inhalt desselben auch wieder um eine Stelle (in F i g. Γ nach links) verschoben hat Danach wird wieder subtrahiert, usw.

In Fig.2 ist im Detail ein Ausführungsbeispiel der Steueranordnung C nach Fig. 1 dargestellt FF bezeichnet ein Flipflop, D einen Impulsgeber. £1, £2, £3 sind UND-Tore und Oi ist ein ODER-Tor. Angenommen, beim Start einer Division wird über St ein Startsignal gegeben, dann wird über das ODER-Tor 01 das Flipflop FFgesetzt, und es entsteht ein 1-Signal am Ausgang FFl. Beim Auftreten eines Rechenelement-Zyklusstartsignals an Cy wird das 1-Signal an FFl über das UND-Tor £1 an die Leitung Ci abgegeben. Dies bedeutet einen Subtrahierbefeh! für das Rechenelement R. Wenn bei der Durchführung dieses Subtrahierbefehls der Dividend- bzw. der Rest positiv bleibt und mithin nicht durch 0 geht, so ist in diesem Beispiel auf der Leitung S ein 1-Signal vorhanden. Damit ändert sich die Situation nicht Bei einem 1-Signal an Cywird somit noch einmal subtrahiert Geht der Rest durch 0, wird er mithin negativ, so erscheint in diesem Beispiel auf der Leitung S ein 0-Signal. Nach Invertierung dieses Signals (bezeichnet mit "in Fig. 2) und Anlegen an den Rückstelleingang des Flipflops FF wird dieses zurückgestellt Damit führt nun FF2 ein 1-Signal. Die Änderung des Zustands an FF2 erzeugt in einem Impulsformer D (differenzierendes Glied) einen Impuls, der, wenn dieser Impuls nicht in der Startsituation entstanden ist, über das UND-Tor £3 als Schiebebefehl an die Leitung C3 abgegeben wird. Mit dem UND-Tor £3 wird verhindert, daß unmittelbar bei einem Startbefehl über die Leitung Si ein Schiebebefehl entstehen kann. Hierzu wird das Signal (0 oder 1) auf der Leitung St am Tor £3 («am UND-Tor £3) invertiert Das 1-Signal auf FF2 sorgt nun jedes Mal, wenn ein Rechenelement-Zyklussignal an Cy erscheint, für Additionsoperationen. Gehi der Rest wieder durch 0, so wiederholt sich die zuerst beschriebene Situation für die Subtraktion, nachdem auch hier erst ein Schiebebefehl über die Leitung C3 abgegeben ist. Wenn schließlich der Rest 0 wird, so wird dies über die Leitung SO gemeldet. Dies verursacht über den Impulsformer D einen Schiebebefehl, so daß auch die zuletzt gebildete Quotientenziffer in das Quotienten-Tetradenregister eingegeben wird. Zugleich kann die Divisionsanordnung mit dem Signal über SO in die Ausgangsstellung zurückgeführt werden. Wenn der Rest nicht 0 werden kann, oder wenn eine Division frühzeitig (nach einer Anzahl von Dezimalstellen nach einem Komma beispielsweise) abgebrochen werden muß, so kann dies in geeigneter und bekannter Form erfolgen. Diese Maßnahmen sind jedoch nicht Teil der Erfindung und daher nicht näher beschrieben.

In Fig.3a und 3b sind Beispiele von Divisionen in einer erfindungsgemäßen Anordnung angegeben. Die aufeinanderfolgenden Inhalte in den Registern TRR, NTR und QTR sind hierbei angegeben. Die in den verschiedenen Situationen vorhandenen Befehle und Signalisierungen sind mit den jeweiligen Befehlsleitungs- und Signalisierungsleitungsbezeichnungen angegeben: Cl, C2, C3, 5, SO. Die Beispiele sind ohne weiteres verständlich.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Rechenanordnung zum Dividieren von Dezimalzahlen entsprechend dem Divisionsverfahren ohne Rückstellung, mit einem Divisor-Tetradenregister zur Speicherung der Divisorziffern, wobei der Divisor im Divisor-Tetradenregister anfangs linksbündig unter Vorstellen einer »0« an der ranghöchsten Divisorziffernstelle gespeichert wird, einem Divjdenden-Tetradenregister zur Speicherung der Dividendenziffern bzw. der Restziffern nach einer Subtraktion oder Addition des Divisors und einem Quotienten-Tetradenregister zur Speicherung der Quotientenziffern, ferner mit einem Rechenelement und einer Steueranordnung, die dem Rechenelement, wenn der Dividend bzw. der Rest entsprechend der ranghöchsten Ziffernstelle positiv ist, einen Befeiil zum Durchführen einer Subtraktion, und wenn der Rest negativ ist, einen Befehl zum Durchführen einer Addition des Inhalts des Divisor-Tetradenregisters vom bzw. zum Inhalt des Dividenden-Tetradenregisters abgibt, und wobei die Steueranordnung bei einer während der Verarbeitung im Rechenelement angezeigten Nulldurchgangs-Signalisierung einen Schiebebefehl zum Linksverschieben (Richtung höherer Wertigkeit) des Rests um eine Tetradenstelle im Dividenden-Tetradenregister, in dem der Dividend anfangs rechtsbündig gespeichert ist, und des Quotienten im Quotienten-Tetradenregister abgibt, dadurch gekennzeichnet, daß das Divisor-Tetradenregister (NTR) auf der in der Rangordnung um eins höheren Stelle als die Steile (Nn) der ranghöchsten Divisorziffer eine erste zusätzliche Tetrade (ENT) enthält, in der fortwährend die Ziffer 9 gespeichert ist, und daß das Dividenden-Tetradenregister (TTR) auf der in der Rangordnung um eins höheren Stelle als die Stelle der möglichen ranghöchsten Dividendenziffer eine zweite zusätzliche Tetrade (ETT) enthält, in der zu Beginn einer Division die Ziffer 0 gespeichert ist, wobei dann durch Addier- bzw. Subtrahierbearbeitungen im Rechenelement unter Einbeziehung der Inhalte der erwähnten zusätzlichen Tetraden in der zweiten zusätzlichen Tetrade (ETT) automatisch eine richtige Quotientenziffer entsteht, die jeweils nach Vorzeichenwechsel in der ranghöchsten Dividenden-Tetradenregisterstelle auf einen Schiebebefehl hin in die rangniedrigste Stelle des Quotienten-Tetradenregisters eingegeben wird.