[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2241349A1 - CIRCUIT ARRANGEMENT FOR THE GENERATION OF EQUAL LONG PULSES DISPATCHED BY 180 DEGREES - Google Patents

CIRCUIT ARRANGEMENT FOR THE GENERATION OF EQUAL LONG PULSES DISPATCHED BY 180 DEGREES

Info

Publication number
DE2241349A1
DE2241349A1 DE19722241349 DE2241349A DE2241349A1 DE 2241349 A1 DE2241349 A1 DE 2241349A1 DE 19722241349 DE19722241349 DE 19722241349 DE 2241349 A DE2241349 A DE 2241349A DE 2241349 A1 DE2241349 A1 DE 2241349A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
bistable
generation
degrees
multivibrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722241349
Other languages
German (de)
Other versions
DE2241349C3 (en
DE2241349B2 (en
Inventor
Klaus Link
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19722241349 priority Critical patent/DE2241349C3/en
Publication of DE2241349A1 publication Critical patent/DE2241349A1/en
Publication of DE2241349B2 publication Critical patent/DE2241349B2/en
Application granted granted Critical
Publication of DE2241349C3 publication Critical patent/DE2241349C3/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Inverter Devices (AREA)

Description

Schaltungsanordnung zur Erzeugung von gleich langen, um 1800 versetzten Impulsen.Circuit arrangement for generating equal lengths, offset by 1800 Impulses.

Es ist bekannt, bei fremdgesteuerten Umrichtern die Ansteuerimpulse mit Hilfe eines sättigungsgesteuerten Hilfswandlers zu erzeugen. Diese Lösung hat aber den flachteil, daß die Schwingfrequenz stark abhängig ist von Eing2ngsspannungsschwankungen, Bauteiletoleranzen und der Umgebungstemperatur. Da außerdem bei Transistoren grundsätzlich das Abschalten infolge ihrer Speicherwirkung langsamer erfolgt als das Einschalten, tritt bei jedem Umschaltvorgang ein Kurzschluß im primären Lastkreis auf, der entsprechend dem verbleibenden Kurzschlußwiderstand einen Stromanstieg in den Kollektor-Emitterstrecken der Schalttransistoren und in den Wicklungshälften des Leistungstransformators über den normalen Laststrom hinaus zur Folge hat.It is known that the control pulses are used in externally controlled converters with the help of a saturation-controlled auxiliary converter. This solution has but the flat part that the oscillation frequency is strongly dependent on input voltage fluctuations, Component tolerances and the ambient temperature. Since also with transistors in principle the switch-off takes place more slowly than the switch-on due to their memory effect, a short-circuit occurs in the primary load circuit with each switching process, and the corresponding the remaining short-circuit resistance causes a current increase in the collector-emitter paths of the switching transistors and in the winding halves of the power transformer results in the normal load current.

Als weiterer Nachteil kommt demnach bei sattigung-sgesteuerten Umrichtern hinzu, daß die zwischen den einzelnen Impulsen erforderliche Lücke, um Kurzschlüsse durch die Speicherzeiten der Transistoren zu vermeiden, durch zusätzlichen Aufwand, z.B.As a result, there is a further disadvantage with saturation-controlled converters added that the gap required between the individual pulses to avoid short circuits to avoid through the storage times of the transistors, through additional effort, e.g.

di/dt-Drosseln, gewonnen werden muß.di / dt chokes, must be obtained.

Der Erfindung liegt die Aufgabe zugrunde, zur Beseitigung der genannten Nachteile mit einfachen Mitteln eine Schaltungsanordnung zur Erzeugung von zwei gleich langen, um 1800 versetzten Impulsen innerhalb einer Periodendauer mit stufenloser Einstellung, insbesondere zur Steuerung von Wechselrichtern und Umrichtern, zu schaffen. Diese Aufgabe wird dadurch gelöst, daß ein Taktgeber vorgesehen ist, der gleichzeitig eine bistabile und eine monostabile Kippstufe ansteuert und daß der Ausgang der monostabilen Kippstufe eine weitere blstabile Kippstufe ansteuert und daß ferner die Ausgänge der bistabilen Kippstufen über eine Summierschaltung zusammengefaßt sind, deren Ausgang die versetzter Impulse liefert.The invention is based on the object of eliminating the above Disadvantages with simple means a circuit arrangement for generating two impulses of the same length offset by 1800 within a period with stepless Setting, especially for controlling inverters and converters, to be created. This object is achieved in that a clock is provided which simultaneously a bistable and a monostable trigger stage controls and that the output of the monostable flip-flop controls a further bl-stable flip-flop and that the outputs of the bistable multivibrators are also combined via a summing circuit whose output supplies the staggered pulses.

Auf diese Weise wird eine konstante von Spannungsschwankungen, Umgebungstemperatur und Bauteiletoleranzen weitgehend unabhängige.In this way, a constant of voltage fluctuations, ambient temperature and component tolerances are largely independent.

Taktfrequenz gewonnen. Bei der Anwendung der Schaltungsanordnung nach der Erfindung für Umrichter kann eine der Speicherzeit der Transistoren entsprechende Lücke gewählt und eine stufenlose Einstellung der Ausgangsspannung erzielt werden.Clock frequency gained. When applying the circuit arrangement according to the invention for converters can have a storage time corresponding to the transistors Gap selected and a stepless adjustment of the output voltage can be achieved.

Nach einer Weiterbildung der Erfindung besteht die Summierschaltung aus Gattern, z.B. NAND-Gattern. Diese Lösung hat den Vorteil, daß eine endtsprechede Schaltungsanordnung voll integrierbar ist, aber auch in konventioneller Technik hergestellt werden kann.According to a further development of the invention, there is the summing circuit from gates, e.g. NAND gates. This solution has the advantage that an end-speaking Circuit arrangement can be fully integrated, but also in conventional technology can be produced.

Wenn statt unipolaren bipolare Impulse erforderlich sind, wie es insbesondere bei der Ansteuerung von Transistoren der Fall ist, kann die Summierschaltung aus Übertragern aufgebaut sein.If instead of unipolar bipolar pulses are required, like it in particular is the case when driving transistors, the summing circuit can turn off Transmitters be built.

Eine Einsparung von Bauteilen wird noch dadurch erreicht, daß man auf die der monostabilen Kippstufe folgende bistabile Kippstufe verzichtet und die Ausgänge der zuerst genannten bistabilen Kippstufe und der monostabilen Kippstufe über Gatter, z.B. NAND-GatterwzusammenfaRt.A saving of components is achieved that one dispensed with the bistable multivibrator following the monostable multivibrator and the Outputs of the first mentioned bistable multivibrator and the monostable multivibrator via gate, e.g. NAND gate summary.

Die Erfindung wird anhand der Figuren erläutert. Es zeigen: Fig.1 eine prinzipielle Schaltungsanordnung nach der Erfindung, Fig.2 eine Abwandlung nach Fig.1 mit Ubertragern, Fig. 3 ein Impulsdiagramm zur Fig. 1, Fig.4 eine weitere prinzipielle Schaltungsanordnung und Fig. 5 das entsprechende Impulsdiagramm.The invention is explained with reference to the figures. They show: Fig.1 a basic circuit arrangement according to the invention, Figure 2 a modification According to FIG. 1 with transmitters, FIG. 3 shows a pulse diagram for FIG. 1, FIG. 4 another basic circuit arrangement and FIG. 5 the corresponding pulse diagram.

In den Figuren ist mit A ein selbstschwingender Taktgeber, z.B.In the figures, A is a self-oscillating clock, e.g.

eine astabile Kippstufe, bezeichnet. Bistabile Kippstufen führen die Bezugszeichen BK, BK1 und BK2. Außerdem findet eine monostabile Kippstufe M Verwendung. Als Summierschaltung dienen beispielsweise Gatter G1, G2 oder Übertrager Ü1, Ü2. Die Ausgänge der bistabilen Kippstufen sind bezüglich des Impulsdiagramm und der Eingänge der in der Fig.2 dargestellten Summierschalturg mit Übertragern besonders gekennzeichnet. P1 und P2 kennzeichnen die beiden gleich langen. um 1800 versetzten Impulse.an astable flip-flop, referred to. Bistable multivibrators lead the Reference symbols BK, BK1 and BK2. A monostable multivibrator M is also used. Gates G1, G2 or transformers Ü1, Ü2, for example, serve as summing circuits. The outputs of the bistable multivibrators are related to the pulse diagram and the Inputs of the summing circuit shown in Figure 2 with transformers in particular marked. P1 and P2 identify the two of the same length. moved around 1800 Impulses.

Nach der Darstellung in den Impulsdiagrammen liegt den Ausführungsbeispielen eine Schaltungsanordnung zugrunde, die bei der negativen Flanke des Takt gebers A die bistabile Kippstufe BK1 ansteuert und die monostabile Kippstufe M auslöst. Nach Ablauf der Zeit tM, die der Ausgangsimpulsdauer der monostabilen Kippstufe entspricht, wird nach der in der Fig. 1 dargestellten Schaltungsanordnung die bistabile Kippstufe BK2 angesteuert. Durch die Zusammenfassung der entsprechenden Ausgänge 1/1 und 2/1 der bistabilen Kippstufe zu dem Gatter G1 und der Ausgänge 1/2 und 2/2 zu dem Gatter G2 werden innerhalb einer Periodendauer T2 zwei gleich large, um 1800 versetzte Impulse P1, P2 gewonnen.According to the representation in the pulse diagrams, the exemplary embodiments are located a circuit arrangement based on the encoder at the negative edge of the clock A controls the bistable multivibrator BK1 and the monostable multivibrator M triggers. After the time tM has elapsed, the output pulse duration of the monostable multivibrator corresponds, according to the circuit arrangement shown in Fig. 1, the bistable Trigger stage BK2 controlled. By combining the corresponding outputs 1/1 and 2/1 of the bistable multivibrator to the gate G1 and the outputs 1/2 and 2/2 for the gate G2, two are equal to large within a period T2, around 1800 offset pulses P1, P2 obtained.

Die-Zeitdauer dieser Impulse entspricht der Zeitdauer T1 des Taktgebers A minus der Ausgangsimpulsdauer der monostabilen Kippstufe Iv'.-.The duration of these pulses corresponds to the duration T1 of the clock A minus the output pulse duration of the monostable multivibrator Iv '.-.

Die Zusammenfa-ssung der Impulse nach den in der Fig.1 dargestellten bistabilen Kippstufen kann nicht nur über Gatter, sondern wie es in der Fig.2 dargestellt ist, auch über Übertrager 81, Ü2 erfolgen. Die entsprechenden Anschlüsse sind. durch gleiche Bezugezeichen gekennzeichnet. Während die Schaltungsanordnung nach Fig.1 unipclare Impulse liefert, gibt die Schaltungsanordnung nach der Fig.2 bipolare Impulse ab.The summary of the impulses according to those shown in Fig.1 bistable flip-flops can not only have gates, but as shown in Fig.2 is also done via transformer 81, Ü2. The corresponding connections are. by the same reference symbols. While the circuit arrangement according to Fig.1 supplies unipolar pulses, the circuit arrangement according to FIG. 2 gives bipolar ones Impulses.

Die prinzipielle Schaltungsanordnung nach der Fig.4 und damit auch das Impulsdiagramm unterscheiden sich gegenüber den Figuren 1 und 3 nur durch das Fehlen der zweiten bistabilen Kippstufe BK2.The basic circuit arrangement according to FIG. 4 and thus also The only difference between the timing diagram and FIGS. 1 and 3 is that The second bistable flip-flop BK2 is missing.

4 Paientanspruche 5 Figuren4 patient claims 5 figures

Claims (4)

P a t e n t a n s p r- ii c h e 1., Schaltungsanordnung zur Erzeugung von 2 gleich langen, um 180° versetzten Impulsen innerhalb einer Periodendauer mit stufenloser Einstellung, insbesondere zur Steuerung von Wechselrichtern und Umrichtern, dadurch gekennzeichnet, daß ein Taktgeher (A) vorgesehen ist, der gleichzeitig eine bistabile (BK1) und eine monostabile Kippstufe (K) ansteuert und daß der Ausgang der monostabilen Kippstufe eine weitere bistabile Kippstufe (BK2) ansteuert und daß ferner die Ausgänge der bistabilen Kippstufen über eine Summierschaltung (G1, G2) zusammengefaßt sind, deren Ausgang die versetzten Impulse (Pl, P2) liefert. P a t e n t a n s p r- ii c h e 1., circuit arrangement for generation of 2 pulses of equal length, offset by 180 ° within a period with stepless setting, especially for controlling inverters and converters, characterized in that a clock (A) is provided which simultaneously has one bistable (BK1) and a monostable multivibrator (K) controls and that the output the monostable multivibrator controls a further bistable multivibrator (BK2) and that also the outputs of the bistable multivibrators via a summing circuit (G1, G2) are combined, the output of which supplies the offset pulses (Pl, P2). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Summierschaltung aus Gattern (G1, G2), z.B. NAND-Gättern, besteht. 2. Circuit arrangement according to claim 1, characterized in that the summing circuit consists of gates (G1, G2), e.g. NAND gates. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, d als Summierschaltung Übertrager (Ü1, Ü2) vorgesehen sind. 3. Circuit arrangement according to claim 1, characterized in that d are provided as summing circuit transformers (Ü1, Ü2). 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge der bistabilen Kippstufe (BK) und der monostabilen Kippstufe (M) über Gatter (G1, G2), z.B. NAND-Gat-ter, zusammengefaßt sind (Fig. 4). 4. Circuit arrangement according to claim 1, characterized in that the outputs of the bistable multivibrator (BK) and the monostable multivibrator (M) Gates (G1, G2), e.g. NAND gates, are combined (Fig. 4).
DE19722241349 1972-08-23 1972-08-23 Circuit arrangement for generating pulses of the same length, offset by 180 degrees Expired DE2241349C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19722241349 DE2241349C3 (en) 1972-08-23 1972-08-23 Circuit arrangement for generating pulses of the same length, offset by 180 degrees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722241349 DE2241349C3 (en) 1972-08-23 1972-08-23 Circuit arrangement for generating pulses of the same length, offset by 180 degrees

Publications (3)

Publication Number Publication Date
DE2241349A1 true DE2241349A1 (en) 1974-02-28
DE2241349B2 DE2241349B2 (en) 1977-09-01
DE2241349C3 DE2241349C3 (en) 1978-04-27

Family

ID=5854267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722241349 Expired DE2241349C3 (en) 1972-08-23 1972-08-23 Circuit arrangement for generating pulses of the same length, offset by 180 degrees

Country Status (1)

Country Link
DE (1) DE2241349C3 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713319A1 (en) * 1977-03-25 1978-09-28 Siemens Ag Clock generator for digital equipment - has pulse generator feeding chain of interconnected flip=flops
DE2845379A1 (en) * 1978-10-18 1980-04-30 Siemens Ag DIGITAL INTEGRATED SEMICONDUCTOR CIRCUIT

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816932U (en) * 1981-07-23 1983-02-02 日本ビクター株式会社 pulse delay circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713319A1 (en) * 1977-03-25 1978-09-28 Siemens Ag Clock generator for digital equipment - has pulse generator feeding chain of interconnected flip=flops
DE2845379A1 (en) * 1978-10-18 1980-04-30 Siemens Ag DIGITAL INTEGRATED SEMICONDUCTOR CIRCUIT

Also Published As

Publication number Publication date
DE2241349C3 (en) 1978-04-27
DE2241349B2 (en) 1977-09-01

Similar Documents

Publication Publication Date Title
DE69523752T2 (en) Method and circuit for pulse width modulated control of a bridge and a plate drive and using the same
DE2343128C3 (en) R-S flip-flop circuit with complementary insulated gate field effect transistors
DE2639555A1 (en) ELECTRIC INTEGRATED CIRCUIT IN A SEMICONDUCTOR CHIP
DE19751301A1 (en) Schmitt-trigger circuit for input buffer
DE3887737T2 (en) Low voltage driver circuit for electronic devices.
DE3130242A1 (en) ELECTRONIC CONTROL CIRCUIT FOR GENERATING A MONOSTABLE SWITCHING BEHAVIOR IN A BISTABLE RELAY
DE2365143B2 (en) Electronic timing circuit
DE2755715A1 (en) LOGICAL CIRCUIT
DE2618633C3 (en) PCM decoder
DE1814213C3 (en) J-K master-slave flip-flop
DE3530966A1 (en) AMPLIFIER CIRCUIT FOR ELECTROMAGNETS OF PROPORTIONAL OR SERVO VALVES
DE19857525A1 (en) Power amplifier with switched end stage
DE2704756C2 (en) Digital-to-analog converter
DE69113414T2 (en) Integrated constant current supply.
DE2241349A1 (en) CIRCUIT ARRANGEMENT FOR THE GENERATION OF EQUAL LONG PULSES DISPATCHED BY 180 DEGREES
DE2633471A1 (en) ADJUSTABLE CIRCUIT ARRANGEMENT FOR AN ELECTRONIC WATCH
DE2348831C3 (en) Digital-to-analog converter
DE3314655A1 (en) CMOS BUFFER AMPLIFIER
DE1212142B (en) Circuit arrangement for generating several phase-shifted pulse trains
DE2713319C2 (en) Clock generator for digital semiconductor circuits
DE3806983C2 (en) Circuit arrangement for generating voltages of different polarities
DE2362987A1 (en) PULSE GENERATOR
DE2427396A1 (en) ELECTRONIC CLOCK WITH CRYSTAL OSCILLATOR
DE2424930C3 (en) Arrangement for analog / digital conversion
DE2437463A1 (en) EXTERNAL CONTROLLED REGULATED DC VOLTAGE CONVERTER ACCORDING TO THE SWITCH PRINCIPLE FOR HIGHER INPUT VOLTAGES

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee