DE2129383A1 - Pulscodemodulator mit Knickkennlinien-Amplitudenwandler - Google Patents

Description

KRONE GmbH, Berlin

I; I '.!■-«- Pr-M ¥/C.

'^ Patentanwälte

Dlpl.-lng. R. Π ~ iz T H sen. 125-17.177P 14.6.1971 Dlpl-lnq. K. L/V -¹ Z.;HT

Dr.-inn. Π. ;'-■ - - "2 Jr. 8München22, Steirudorfstr. 10

Pulscodemodulator mit Knickkennlinien-Amplitudenwandler

Die Erfindung betrifft einen Pulscodemodulator zur digitalen Codierung von Analogsignalen in einem (n + m + l)-Bit-Ausgangscode, mit einem Amplitudenwandler, der eine Pressercharakteristik mit Knickkennlinie hat, die aus 2 linearen Abschnitten besteht, die jeweils 2 Amplitudenstufen umfassen, wobei der Amplitudenwandler den durch die linearen Abschnitte bestimmten Amplitjfudenbereichen der Analogsignale an seinem Eingangs stets einen gleichen Schw ankungsbereich der Analogsignale an seinem Ausgang zuordnet, mit einem Grobcodierer für (m *■ ¹) Bits, der einen ersten Analog-Digital-Umsetzer hat, und mit einem Feincodierer für η Bits, wobei der Amplitudenwandler einen ersten Teil und einen in Wirkungsrichtung nur dem Feincodierer vorgeschalteten zweiten Teil hat, der dem ersten Amplitudenwandlerteil nachgeschaltet und durch den Grobcodierer über eine Steuerlogik steuerbar ist, und mit einer Speichereinrichtung für aus den Analogsignalen gewonnene In-

formation, nach liauptpatent (Patentanmeldung P 20 o9 953.

O-' 1) und dessen Zusatzpatent (Patentanmeldung

P 20 09 952.9-3'),

Ι2ί3-κ«618-Η(1-Γ ( IS)

209852/0895

Bekannt (vgl. DT-AS 1 276 708) ist bereits ein Pulscodemodulator zur digitalen Codierung von Analogsignalen in einem (n + m + 1)-Bit-Code, mit einem Amplitudenwandler, der eine Pressercharakteristik mit Knickkennlinie hat, die aus 2 linearen Abschnitten besteht, die jeweils 2 Amplitudenstufen umfassen, wobei der Amplitudenwandler den durch die linearen Abschnitte bestimmten Amplitudenbereichen der Analogsignale an seinem Eingang stets einen gleichen Schwankungsbereich der Analogsignale an seinem Ausgang zuordnet, mit einem Grobcodierer und mit einem Feincodierer. für η Bits. In diesem bekannten Pulscodemodulator befindet " sich am Eingang der Amplitudenwandler, dessen erstem Ausgang der Feincodierer und dessen zweitem Ausgang der Grobcodierer nachgesehaltet sind, wobei vom Amplitudenwandler einerseits das umzusetzende Analogsignal mit einer durch seine Zuordnung zu einem der linearen Abschnitte der Knickkennlinie vorgegebenen Verstärkung dem Feincodierer und andererseits eine den gerade zur Anwendung gelangenden Verstärkungsgrad betreffende Information dem Grobcodierer zuführbar ist.

Der Grobcodierer des bekannten Pulscodemodulators ist für m Bits ausgelegt, sein Ausgangssignal gibt also an, in | welchem der linearen Abschnitte das Analogsignal liegt. Dagegen zeigt das Ausgangssignal des Feincodierers an, welche Amplitudenstufe in dem vom Grobcodierer bestimmten linearen Abschnitt der Knickkennlinie dem Analogsignal zuzuordnen ist. Der Grob- und Feincodierer nehmen also eine Analog-Digital-Umsetzung vor.

Die Anordnung des Ampli tudenwaiidlers vor den beiden Codierern hat zunächst den Nachteil, daß der Amplitudenwandler, der die Umwandlung der eingespeisten Analogsignale

?09 8 5 2/089-5

entsprechend der Knickkennlinie vornimmt, noch keine Information darüber besitzt, welchem linearen Abschnitt der Knickkennlinie das Analogsignal zuzuordnen ist. Der Amplitudenwandler muß also im wesentlichen die Funktion des Gi'obcodierers übernehmen..

Der Amplitudenwandler des bekannten Pulscodemodulators weist insbesondere ein von einem einzigen Entscheider gesteuertes umschaltbares Netzwerk auf, das derart bemessen ist, daß den durch die linearen Abschnitte bestimmten Amplitudenbereichen der Analogsignale am Amplitudenwandler-

eingang stets ein gleicher Schwankungsbereich der Analogist signale am Amplitudenwandlerausgang zugeordnet . Da in den Entscheider das Ausgangssignal des Netzwerks eingespeist wird, bilden Entscheider und Netzwerk einen Regelkreis. Deshalb besteht die Gefahr, daß der Regelkreis instabil werden kann. Die Gefahr von Instabilität ist besonders groß, weil der einen Regelkreis darstellende Amplitudenwandler ein unstetiges Übertragungsverhalten entsprechend der Knickkennlinie und den Umschaltvorgängen hat. Ein kurzer Überschwinger nach einem Umschaltvorgang kann also dazu führen, daß ein weiterer Umschaltvorgang versehentlich eingeleitet wird, so daß eine nicht rückgängig zu machende Falscheinstellung des Ampld tudenwandlers und gleichzeitig eine falsche Bitkombination am Ausgang des Grobcodierers die Folge sind.

Da nur ein einziger Entscheider vorgesehen ist, sind

zur endgültigen Einstellung des Amplitudenwandlers bis zu 2 -T aufeinander folgende Einstellvorgänge des Amplitudenwandlers notwendig, was zu einer großen Codierzeit führt.

In fJer erwähnten Literaturstelle sind (zwei Ausführungen do h Netzwerks des Amplitudenwandlers genauer beschrieben .

? 0 9 8 Β 2 / 0 8 9 5

Gemäß der einen Ausführung muß ein zu codierendes Spannungssignal in einen dazu proportionalen Strom umgesetzt werden, der in einen Spannungsteiler fließt. Dieser besteht aus mehreren Widerständen,, die alle bis auf einen durch Analogschalter kurzgeschlossen werden können und von Konstantstromquellen gespeist werden.

Die andere Ausführung sieht einen- ähnlichen Spannungsteiler vor, der aber von einer dem Analogspannungssignal proportionalen, sehr hohen Spannung angesteuert wird.

Bei beiden Ausführungen des Netzwerks sind sogenannte "schwimmende" Analogschalter erforderlich, die ebenso wie die benötigten Konstantstromquellen nur schwer mit großer Genauigkeit realisierbar sind. Bei der ersten Ausführung tritt noch die Schwierigkeit der genauen spannungsgesteuerten Stromquellen auf, wahrend bei der zweiten Ausführung die Eingangsspannung auf sehr hohe Werte (bis 512 V, wenn der Feincodierer 0 - k V braucht) verstärkt werden muß.

Bemerkenswert ist noch, daß diese Vorgänge in sehr kurzer Zeit (ca. 1 /usec) ablaufen müssen, denn bei dem gegenwärtig in der Fernsprechtechnik bevorzugten 30/32-Kanal-PCM-System stehen nur etwa k /usec als gesamte Codierzeit zur Verfugung, wovon jedoch nur ein Teil für den Amplitudenwandler reserviert werden kann.

Der Aufbau derartiger Spannungen bis zu etwa 500 V innerhalb von 1 yusec ist aber schaltungstechnisch nur unter großem Aufwand zu realisieren.

Zusammenfassend ist also festzustellen, daß diese beiden bekannten Amplitudenwandler wegen ihres hohen Aufwands

209 852/089 5

bestenfalls nur für eine sehr geringe Anzahl von linearen Abschnitten der Knickkennlinie wirtschaftlich tragbar sind.

Ferner ist es aus dieser Literaturstelle bekannt, dem Amplitudenwandler einen Zweiweg-Gleichrichter mit eingangsseitig angeschlossenem, auf den Polaritätwechsel beim Nulldurchgang der Analogspannung ansprechenden, die höchstwertige Stelle des Codes liefernden Komparator vorzuschalten. Dabei muß jedoch der Zweiweg-Gleichrichter infolge der Κοκι-pandierung, also wegen der besonders großen Verstärkung der kleinsten Signale, bei den kleinsten Signalen sehr genau arbeiten, was hohe Anforderungen an den Zweiweg-Gleichrichter stellt.

Schließlich besteht eine ernste Einschränkung für die bekannten Ausführungen des Amplitudenwändlers darin, daß nur

konstante Analogsignale vom Pulscodemodulator verarbeitet werden können, weil sonst der Amplitudenwandler keinen definierten Zustand einnehmen kann.

Der Pulscodemodulator nach dem Hauptpatent und dessen eingangs genanntem Zusatzpatent überwindet bereits die grundlegenden Mangel dieses bekannten Standes der Technik, indem der Amplitudenwandler einen ersten Teil und einen, .in Wirkungsrichtung nur dem Feincodierer vorgeschalteten zweiten Teil hat, der dem ersten Amplitudenwandlerteil nachgeschaltet und durch den Grobcodierer über eine Steuerlogik steuerbar ist.

Vorzugsweise hat nach dem Hauptpatent und dessen genannten Zusatzpatent der erste Amplitudenwandlerteil an seinem Eingang mindestens einen Abtastspeicher. Weil die Abtastspeicher während der Speicherzeit ein konstantes Ana-

209852/089 5

logsignal zur Steuerung des Amplitudenwandlers abgeben, ■können dann auch nicht konstante Analogsignale vom Pulscodemodulator verarbeitet werden.

Obwohl die Abtastspeicher grundsätzlich den vorgesehenen Zweck erfüllen, ist ihre schaltungstechnische Realisierung aufwendig. So ist im Hauptpatent eine.Einrichtung beschrieben, die zur Kompensation des beim Umschalten entstehenden dynamischen Nullpunktfehlers des Abtastspeichers dergestalt arbeitet, daß durch eine zur Spannung des Steu-" ersignals für einen Schalter des Abtastspeichers komplementäre Hilfsspannung kapazitiv an den Speicherkondensator des Abtastspeichers anlegbar ist. Diese Einrichtung enthält einen gesonderten Kondensator, der zudem abgeglichen werden muß. Ein derartiger Abtastspeicher kann daher bis jetzt nicht in vollständig integrierter Schaltungstechnik aufgebaut werden.

Es ist daher Aufgabe der Erfindung, bei dem Pulscodemodulator nach dem Hauptpatent und dessen genannten Zusatzpatent anstelle der Abtastspeicher eine einfachere Speichereinrichtung vorzusehen, die eine Codierung von nichtkonstanten Analogsignalen gestattet.

Diese Aufgabe wird für den Pulscodemodulator der eingangs genannten Art dadurch gelöst, daß die Speichereinrichtung ein dem ersten Analog-Digital-Umsetzer nachgeschaltetes erstes Register hat, das auf einen ersten Steuerbefehl hin an seinem Takteingang das Ausgangssignal des ersten Analog-Digital-Umsetzers übernimmt.

Erfindungsgemäß wird also anstelle des analog arbeitenden Abtastspeichers ein digitales Register verwendet,

209 8 52/089 5

das in vollständig integrierter Bauweise kommerziell zu
einem Preis erhältlich ist, der um ein Mehrfaches unter
dem für einen Abtastspeicher liegt. Ferner entfallen die
beim Abtastspeicher notwendigen Abgleicharbeiten mit der
Gefahr einer Fehleinstellung» Durch den Wegfall der Abtastspeicher beschränken sich die Abgleicharbeiten beim
erfindungsgemäßen Pulscodemodulator lediglich auf den Abgleich der Referenzspannung für die Analog-Digital-Umsetzer und für den zweiten Amplitudenwandlerteil.

Es versteht sich, daß beim erfindungsgemäßen Pulscodemodulator der Amplitudenwandler keine Pressercharakteristik zu haben braucht, d. h., die Kennlinie muß zwar aus 2
linearen Abschnitten bestehen, diese können jedoch sämtlich die gleiche Steigung haben, so daß die Kennlinie dann,nicht mehr geknickt ist. Eine derartige streng lineare Kennlinie
ist z. B. für die Übertragung von Fernsehbildern und Meßwerten zu Digitalrechnern erwünscht.

Wenn der Feincodierer entsprechend η = 1 ausgelegt ist oder seriell arbeitet, kommt der gesamte Pulscodemodulator mit dem ersten Register als der Speichereinrichtung aus. In den übrigen Fällen muß auch der Analog-Digital-Umsetzer des Feincodierers, im folgenden zweiter Analog-Digital-Umsetzer genannt, mit seinen Ausgängen an ein zur Speichereinrichtung gehörendes zweites Register angeschlossen sein, das auf einen zweiten Steuerbefehl hin an seinem Takteingang das Ausgangssignal des zweiten Analog-Digital-Umsetzers übernimmt.

Für den ersten und zweiten Analog-Digital-Umsetzer kommen verschiedenste Ausführungen in Frage (vgl. David F.
Hoeschele, Jr,, Analog-to-Digital/Digital-to-Analog Conversion Techniques, John Wiley & Sons, Inc., New York, Lon-

209852/0895

don, Sidney, 19-68, Seite 355 ff»), insbesondere mit einem, abe'r auch mit mehreren Komparatoren (Vergleichern) . Wenn jedoch die Analog-Digital-Umsetzer mehrere parallel arbeitende Komparatoren enthalten, kann beim Abfragen der einzelnen Bits der Analog-Digital-Umsetzer der sogenannte Unscharf efehler auftreten (in der englischsprachigen Literatur "ambiguity" genannt; vgl, Hoeschele, a. a. 0. , S. ff., S. 4i1 ff.). Genauer gesagt, der Unscharfefehler ist dann möglich, wenn das Analogsignal am Eingang des betreffenden Analog-Digital-Umsetzers mit dem Schwellenwert eines der m+1 linearen Abschnitte der Knickkennlinie (im Fall des ersten Analog-Digital-Umsetzers) bzw. einer der η Amplitudenstufen des zugehörigen linearen Abschnitts der Knickkennlinie (im Fall des zweiten Analog-Digital-Umsetzers) zusammenfällt, wobei der Schwellenwert jeweils die Referenzsjpannung eines der Komparatoren des ersten bzw. zweiten Analog-Digital-Umsetzers ist. Die Wahrscheinlichkeit für das Auftreten des Unscharfefehlers wird dadurch erhöht, daß im allgemeinen den Analogsignalen Störsignal'e wie hochfrequentes Rauschen überlagert sind, so daß dadurch ein Schwanken der Komparatoren an ihrem Ausgang zwischen den Bits "0" und den Bits "1^M eintreten kann. Der Unscharfefehler sei an dem nachfolgenden Beispiel für vier Bits erläutert:

0111 Ausgangssignal des Analog-

Digital-Umsetzers zum Zeitpunkt t₁

0000 )' >

1111 ) mögliche Zwischenausgangs-

sigiiale

1000 Ausgangs signal des Analog-

Digital-Umsetzers zum Zeitpunkt -i₂ (t₂ > ^₁).

209852/0 8 9 5.

Wenn ein derartiges Zwischenausgangssignal zur Gewinnung der m+1 bzw. η Bits weiterverarbeitet wird, äußert sich der dadurch bedingte Unscharfefehler, falls das Analogsignal ein Sprachsignal ist, nach der Rückgewinnung des Sprachsignals am anderen Ende der Digital-Signalübertragungsstrecke als Knacken oder Knistern, d. h. die Übertragungsqualität wird vermindert.

Um diesen Unscharfefehler zu vermeiden, ist es bereits bekannt (vgl. Hoeschele, a..a. 0., Seite 411), alle Komparatoren des Analog-Digital-Umsetzers mit einer positiven Rückkopplung zu versehen, um ein exaktes Schaltverhalten mit einer gewissen-Hysterese zu erreichen (vgl. auch Hoeschele, a. a. 0., Seite 259 ff·» insbesondere S. 261).

Durch diese Hysterese treten aber für den Bereich der Hysterese unkontrollierbare Abweichungen der Komparatorschwelle von der Referenzspannung des Komparators auf, so daß ein gewisser Codierfehler eingeführt wird. Außerdem kann bei sehr hohen Frequenzen im Rückkopplungszweig der Komparatoren eine Phasendrehung stattfinden, so daß aus der positiven eine negative Rückkopplung wird, die ein träges Schaltyerhalten der Komparatoren bewirkt, was durch zusätzliche schaltungstechnische Maßnahmen verhindert werden muß.

Diese Schwierigkeit wird in vorteilhafter Weiterbildung der Erfindung dadurch überwunden, daß mindestens einer der beiden Analog-Digital-Umsetzer zur Erzeugung eines an' sich bekannten zyklischen Codes ausgelegt ist.

Als zyklischer Code kommt insbesondere der an sich bekannte Gray-Code (vgl. Hoeschele, a. a. 0., S. 334 - 336) in Frage, weil dann ein verhältnismäßig einfacher Aufbau

209852/0895

der Analog-Digital-Umsetzer aus kommerziell erhältlichen integrierten Schaltkreisen möglich ist. Wenn die Analog-Digital-Umsetzer in Parallelbetrieb arbeiten und 2-1 Komparatoren haben, ist es zweckmäßig, daß 2 -2 bzw. 2 -2 Komparatoren als Doppelkomparatoren mit interner Logik so zusammengeschaltet sind, daß keine zusätzliche Logik erforderlich ist. ■

Der zyklische Code ist dadurch charakterisiert, daß

■ sich nur jeweils ein Bit der m+1 bzw. η Bits zu; einem Zeitpunkt ändert.· Anders ausgedrückt, beim Übergang von einem der 2 linearen Abschnitte zu einem anderen (im Fall des ersten Analog-Digital-Umsetzers) bzw«, einer der 2 Amplitudenstufen zu einer anderen, (im F-Il des zweiten Analog-Digital-Umsetzers) ändert sich jeweils nur ein Bit des
Worts am Ausgang des betreffenden Analog-Digital-Umsetzers, das den Abschnitt bzw. die Amplitudenstufe darstellt. Es gibt also keine der oben erwähnten möglichen Zwischenergebnisse, die - wie erläutert - zum Unscharfefehler führen.

Falls der Ausgangscode am Ausgang des Pulscodemodulators nicht gleich dem zyklischen Code ist, wird die Erfin-" dung dadurch weitergebildet, daß dem ersten Register ein erster Ümcodierer nachgeschaltet ist, der die m +\ 1 Bits des zyklischen Codes in die m + 1 Bits des Ausgangscodes umcodiert, und daß dem zweiten Register ein zweiter Umco-,dierer nachgeschaltet ist, der die η Bits des zyklischen Codes in die η Bits des Ausgangscodes umcodiert.

Um die Zeit zwischen dem Einlesen der m+1 Bits in das erste Register und dem Einlesen der η Bits in das zweite Register geeignet auf die Arbeitszeit der zwischenge-

209852/089 5

schalteten Baugruppen einzustellen, nämlich der Steuerlogik, des zweiten "Amplitudenwandlerteils und des zweiten Analog-Digital-Umsetzers, ist es zweckmäßig, daß die Takteingänge der beiden Register durch ein erstes Zeitverzögerungsglied verbunden sind, mit dem der Zeitabstand zwischen den beiden Steuerbefehlen einstellbar ist.

Es ist auch vorteilhaft, daß unmittelbar vor den zum zweiten Amplitudenwandlerteil gerichteten Ausgängen des ersten Amplitudenwandlerteils je eine Zeitverzögerungsleitung angeordnet ist, deren Verzögerungszeit gleich dem Zeitabstand zwischen den beiden Steuerbefehlen ist.

Durch die Zeityerzögerungsleitungen wird bewirkt, daß der zweite Analog-Digital-Umsetzer zum Zeitpunkt des zweiten Steuerbefehls ein Analogsignal angeboten bekommt, aus dem über die Codierung im Grobcodierer die Einstellung des zweiten Amplitudenwandlerteils abgeleitet worden ist. Dadurch wird ein Codierfehler völlig eliminiert, der dadurch entstehen konnte, daß der Zustand der Steuerlogik,die auf den zweiten Amplitudenwandlerteil einwirkt, einem "alten" Analogsignal entspricht. Das ist vor allem vorteilhaft, wenn das zu codierende Analogsignal eine größere Änderungsgeschwindigkeit als ein in der Fernsprechtechnik bandbegrenztes Sprachsignal aufweist, z. B. für Fernseh- und Hörfunkprogramme.

Um zu.verhindern, daß der zweite Amplitudenwandlerteil, der insbesondere ein Operationsverstärker sein, aber wie im älteren Zusatzpatent offenbart ist, auch z. B. durch mehrere Operationsverstärker mit einem nachgeschalteten zweiten Auswahlschalter realisiert sein kann, in irgendeinem Betriebs-

20985 2/0895

zustand in die Sättigung ausgesteuert wird, empfiehlt es sich, daß der Auswahlschalter einen Ruhepotentialeingang enthält,·· an dem ein wählbares Ruhepotential anliegt, und daß die Steuerlogik einen einzelnen Steuereingang hat, bei dessen Beaufschlagung mit einem dritten Steuerbefehl die Steuerlogik zur Verhinderung einer Aussteuerung in den Sättigungsbereich des zweiten Amplxtudenwandlerteils einer seits über den Auswahlschalter das Ruhepotential an den Ausgang des ersten Amplitudenwandlerteils legt und anderer seits den zweiten Amplitudenwandlerteil einstellt, bis das ψ Ausgangssignal des ersten Analog-Digital-Umsetzers in das erste Register eingespeichert worden ist.

Wenn sich·der zweite Amplitudenwandlerteil immer im linearen Aussteuerbereich befindet, werden wegen der Vermeidung der Sättigung mit letzterer verbundene Speicherzeiten vorteilhafterweise vermieden. Die Zeit zwischen den beiden Steuerbefehlen kann dann nämlich sehr kurz gemacht „ werden, Was seTlr nützlich ist, weil eine wesentliche Änderun'g des Analog-signals in dieser Zeit zu Codierfehlern führen kann, wenn man auf die oben erwähnten Zeitverzögerungsleitürigen verzichtet, weil sich das Analogsignal bis zur Codierung durch den Feincod^erer so stark ändern kann, * daß die Einstellung des zweiten Amplitudenwandlerteils durch die Ste'uerlogik, die von der Grobcodierung abhängt, bereits "veraltet" ist.

¹ I

Als weiterer Vorteil ergibt sich daraus eine extrem kurze Gesamtcodierzeit des Analogsignals, d. h. der Zeit für die Gewinnung der m +· 1 und η Bits.

Vorzugsweise geschieht das Anlegen des Ruhepotentials an den zweiten Amplitudenwandlerteil sehr bald nach dem

209 8 5 2/089 5

Auslesen der η Bits, weil sonst das Analogsignal am Eingang des zweiten Amplitudenwandlerteils sich so stark ändern könnte, daß dessen linearer Aussteuerbereich überschritten wird.

Falls der zweite Amplitudenwandlerteil ein Operationsverstärker ist, empfiehlt es sich, daß das Gegenkopplungsnetzwerk des Operationsverstärkers in seiner Impedanz durch die Einstellung von der Steuerlogik bestimmt wird.

Daher ist es zweckmäßig, daß zur Gewinnung des dritten Steuerbefehls der Takteingang des zweiten Registers mit dem einzelnen Steuereingang der Steuerlogik über ein zweites Zeitverzögerungsglied verbunden ist.

Falls der erste Amplitudenwandlerteil an seinem Eingang zwei parallel geschaltete Eingangsverstärker.sehr verschiedenen Verstärkungsfaktors mit je einem nachgeschalteten Inverter hat, ist es zweckmäßig, daß .der Eingangsverstärker mit dem größeren Verstärkungsfaktor so beschaltet ist, daß er nicht seinen Sättigungszustand einnahmen kann.

In diesem Zusammenhang ist es vorteilhaft, daß der Eingangsverstärker mit dem größeren Verstärkungsfaktor ein gegengekoppelter Operationsverstärker ist, der an seinem Eingang eine Begrenzerschaltung und im Gegenkopplungszweig durch extern anlegbare, die Aussteuergrenzen bestimmende Bezugsspannungen steuerbare ohm'sche Widerstände enthält.

Dabei empfiehlt es sich, daß die Begrenzerschaltung aus antiparallelen Dioden besteht, und daß die steuerbaren ohm¹sehen Widerstände Serienschaltungen von weiteren Dioden und Transistoren sind.

20 9852/0895

Die antiparallelen Dioden am Eingang des Verstärkers mit dem größeren Verstärkungsfaktor bewirken, daß ab einer bestimmten Schwellenspannung der Eingang des Pulscodemodulators niederohmig wird, was zu Fehlern im dem Pulscodemodulator vorgeschalteten Analogmultiplexer führt, weil dann ein Teil der Spannung ders Analogsignals bereits im vorgeschalteten Analogmultiplexer abfällt, da der Durchschaltwiderstand des Analogmultiplexers einen ¥ert hat, der sehr schwanken kann (z. B. in Abhängigkeit von seiner Temperatur) . -

Aus diesem Grund ist es zweckmäßig, daß vor jedem Eingangsverstärker ein eigener Analogmultiplexer liegt.

Auf diese Weise werden die Eingänge der beiden Eingangsverstärker des Pulscodemodulators voneinander entkoppelt·

-Die Erfindung wird anhand der Zeichnung näher erläutert. Es zeigen: '

Fig. 1 a eine Pressercharakteristik eines Amplitudenwandlers im erfindungsgemäßen Pulscodemodulator;

Fig. 1 b einen Ausschnitt aus der als Knickkennlinie ausgeführten Pressercharakteristik einschließlieh der Ausgangssignale des Amplitudenwandlers über dessen Eingangssignalen;

Fig. 2 das Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Pulscodemodulators;.

209 8 52/089 5

Fig. 3 a ein Ausführungsbeispiel des ersten Analog-Digital-Umsetzers des Pulscodemodulators von Fig. 2;

Fig. 3 b ein Ausführungsbeispiel des. im ersten (und zweiten) Analog-Digital-Umsetzers von Fig^ 3 a (und 4 b) verwendeten Doppelkomparators;

Fig. 4 a ein Ausführungsbeispiel des zweiten Analog-Digital-Umsetzers des Pulscodemodulators von Fig. 2;

Fig. 4 b - e Signale zur Erläuterung der Funktion des zweiten Analog-Digital-Umsetzers von Fig. 4 a;

Fig. 5 ein Ausführungsbeispiel des ersten Registers des Pulscodemodulators von Fig. 2;

Fig. 6 ein Ausführungsbeispiel des zweiten Registers des Pulscodemodulators von Fig. 2;

Fig. 7 ein Ausführungsbeispiel des ersten Umcodierers des Pulscodemodulators von Fig. 2;

Fig. β ein Ausführungsbeispiel des zweiten Umcodierers des Pulscodemodulators von Fig. 2;

Fig. 9 ein Ausführungsbeispiel der Steuerlogik des Pulscodemodulators von Fig. 2;

Fig. 10 ein Ausführungsbeispiel des zweiten Amplitudenwandlerteils des Pulscodemodulators von Fig. 2; und

2 09852/08 95

Fig.. 1 1 ein Ausführungsbeispiel des den größeren Verstärkungsfaktor aufweisenden Eingangsverstärkers des Pulscodemodulators von Fig» 2.

Durch den erfindungsgemäßen Pulscodemodulator wird nicht nur eine einfache Codierung der in ihn eingespeisten Analogsignale in Digitalsignale oder -worte durch Codierer vorgenommen, sondern auch bei der Codierung eine Änderung der Dynamik (Pressung) der Analogsignale durch einen Amplitudenwandler erfeicht.

In Fig. 1 a ist eine Presser-Kennlinie vollständig gezeigt, wobei auf der Abszisse das Eingangssignal U und auf der Ordinate das Ausgangssignal U k aufgetragen sind.

Die Presser-Kennlinie verläuft so, daß Analogsignale kleiner Amplitude zur Vergrößerung des Abstands gegenüber dem Quantisierungsgeräusch auf Kosten der hohen Signälamplituden angehoben werden, wie unmittelbar aus Fig. 1 a ersieht Iichiist.

Für das zu erläuternde Ausführungsbeispiel des erfindungsgemäßen Pulscodemodulators sollen eine sogenannte 13- w Segment-Kompanderkennlinie (COM XV Frage 33 Temp. Doc-Nr. 34 vom 25. 9. bis 6. 10. 1967, herausgegeben vom CCITT) des Amplitudenwandlers und eine 8-Bit-Codierung angenommen werden. Die 13-Segment-Kennlinie stellt eine spezielle Knick-Kennlinie dar.

Die 13-Segment-Kompanderkennlinie läßt sich sowohl im ersten als auch im dritten Quadranten in jeweils acht lineare Abschnitte, also insgesamt sechzehn lineare Abschnitte (in

209852/089 5

Fig. 1 a durch Punkte begrenzt), unterteilen, die jeweils einem gleichen Bereich des Ausgangssignals U k entsprechen, der seinerseits in 16 Amplitudenstufen unterteilt wird. (Bei der eigentlichen 13-Segment-Kennlinie bilden die jeweils ersten beiden linearen Abschnitte zu beiden Seiten des Koordinatenursprungs zusammen einen eigenen Abschnitt, so daß nur 6 + 6 + 1 = 13 lineare Abschnitte (oder Segmente) vorhanden sind, deren Steigung sich jeweils von dem Faktor unterscheidet. Das Bildungsgesetz der Steigung ist für unseren Fall beibehalten).

Fig. 1 b zeigt genauer die ersten sechs linearen Abschnitte einschließlich der jeweils sechzehn zugehörigen Amplitudenstufen im ersten Quadranten sowie die zugehörigen Ausgangssignale des Amplitudenwandlers. Dem Verlauf der Ausgangssignale des Amplitudenwandlers kann man entnehmen, daß der Amplitjdenwandler in fast allen Fällen neben einer Verstärkung auch eine Subtraktion ausführen muß.

Allgemeiner gesprochen, die Kennlinie kann für eine (n + m + 1)-Bit-Codierung in 2^m+ lineare Abschnitte mit jeweils.2 Amplitudenstufen unterteilt werden, so daß für das betrachtete Ausführungsbeispiel m = 3 und η = 4 ist.

Es ergibt sich daraus die Möglichkeit, den eine Analog-Digital-Umsetzung -«y^P?<$3Ά>^α-η Codierer des erfindungsgemäßen Pulscodemodulators in einen Grobcodierer für m + 1 Bits oder mit m + 1 Stellen und in einen Feincodierer für η Bits oder mit η Stellen aufzuteilen, so daß im vorliegenden Spezialfall mit m = 3 und η = 4 jeweils ein vierstelliges oder 4-Bit-Codewort (bekanntlich können durch k Bits bzw. Dualstellen alle Dezimalzahlen von 0 - 15 dual darge-

2098 52/0895

stellt werden) von beiden Codierern abgegeben werden. Die Aneinanderreihung dieser beiden 4-Bit-Codeworte bildet dann das endgültige Codewort oder Digitalsignal am Ausgang des Pulscodemodulators entsprechend dem eingespeisten Analogsignal .

Genauer gesagt, der Grobcodierer stellt fest, in welchen linearen Abschnitt der Knickkennlinie das momentan zugeführte Analogsignal fällt. Für den Fall der 13-Segment-Kennlinie entsprechend der ,hier vorgenommenen Aufteilung in lineare Abschnitte ergeben sich dafür acht Möglichkei- ten im ersten und ebensoviele im dritten Quadranten, was sich durch ein 3-Bit-Codewort und ein zusätzliches Vorzeichenbit, also insgesamt durch ein 4-Blt-Codewort ausdrücken läßt. " ' " ■ :

Der- Feincodierer beurteilt dann die Lage des Analogsignals innerhalb des vom Grobcodierer bestimmten linearen Abschnitts, ordnet also dem Analogsignal eine der jeweils vorhandenen 16 Amplitudenstufen zu.

Nach dieser Erörterung der im wesentlichen bekannten Grundlagen· des erfindungsgemäßen Pulscodemodulators soll jetzt ein Ausführungsbeispiel von ihm beschrieben werden.

Der Pulscodemodulator von Fig. 2 ist zur Pulscodemodulation von im Zeitmultiplex verschachtelten Analogsignalen vorgesehen, d. h. die nacheinander zu codierenden Analogsignale stammen von verschiedenen Signalquellen, die schematisch mit 1a, 1b, 1c und 1d in Fig. 2 bezeichnet sind. Die Analogsignale von den Signalquellen 1a - 1d werden ständig in eine Analogmultiplexereinheit I eingespeist, die aus zwei an sich bekannten Analograultipiexern 1 und 2 besteht. Die

209 852/08 95

beiden Analogmultiplexer 1 und 2 werden in hier nicht näher erläuterter leise so gesteuert, daß zu jedem Zeitpunkt jeweils nur Signale von einer der Signal quellen 1a - 1d in einen ersten Amplitudenwandlerteil II des Pulscodemodulators durchgelassen werden, genauer gesagt, vom Analogmultiplexer 1 in einen Eingangsverstärker 3 mit dem Verstärkungsfaktor V = 1 und vom Analogmultiplexer 2 in einen Eingangsverstärker h mit dem Verstärkungsfaktor V = 16.

Die Eingangsverstärker 3 und k haben unterschiedliche Aussteuerbereiche, nämlich entsprechend den EingangsSignalen TJ , die zu den Presserkennlinienbereichen A' - A bzw. B¹ - B gehören (Vgl. Fig« 1a), Die in den Presserkennlinienbereich A¹ - A fallenden Analogsignale werden also durch den Verstärker h sechzehnfach, die in den Presserkennlinienbereich B¹ - B fallenden Analogsignale durch den Verstärker 3 nur einfach verstärkt.

An die Eingangsverstärker 3 und h ist je ein (analoger) Inverter 5 bzw. 6 (Verstärker mit dem Verstärkungsfaktor V =-1) angeschlossen, so daß ein mit den Verstärkern 3 bis 6 über vier Zeitverzögerungsleitungen 7 verbundener Auswahlschalter 8 zu jedem Zeitpunkt ein positives Signal in einen zweiten Amplitudenwandlerteil III durchlassen kann, sofern er geeignet gesteuert wird (vgl. unten). Auf den Zweck der Zeitverzögerungsleitungen 7 wird noch eingegangen werden; sie können in vielen Fällen auch weggelassen werden.

Durch die vom Eingangsverstärker h vorgenommene Verstärkung der in den Presserkennlinienbereich A¹ - Ä fallenden, also schwachen Analogsignale werden weitgehend Fehler bei der digitalen Codierung dieser schwachen Analogsignale vermieden,bzw. die sich an den ersten Amplitudenwandler-

209 85 2/089 5

teil XI anschließenden Baugruppen des erfindungsgemäßen Pulscodemodulators brauchen nicht so empfindlich ausgelegt zu werden, wie es ohne Verstärkung der schwachen Analogsignale der Fall wäre.

Wie aus Fig. 2 ohne weiteres ersichtlich ist, gehören zum ersten Amplitudenwandlerteil II also die Verstärker 3 bis 6, die Zeitverzögerungsleitungen 7 und der Auswahlschalter 8. -

Die Ausgärige der Verstärker 3-6 sind nicht nur an den Auswahlsehalter 8 über die Zeitverzögerungsleitungen 7» sondern auch an einen ersten Analog-Digital-Umsetzer⁰- angeschlossen, der am Eingang eines Grobcpdierers IV liegt. Der erste Analog-Digital-Umsetzer 9 hat für das vorliegende Ausfühijungsbeispiel vier Eingänge A , A", A.^, A g, wobei die Indizes von A den Verstärkungsfaktor des zugehörigen der Verstärker 3-6 bezeichnen. Durch den ersten' Analog-Digital-Umsetzer 9 werden aus dem in vierfach verschieden verstärkter Form vorliegenden Analogsignal Gray.-Code-Bits Gr¹' - Gr'. gewonnen. Der Gray-Code ist ein sog. zyklischer Code, wie bereits eingangs ausführlicher erläutert wurde. Es sei hier daran erinnert, daß die Codierung in den Gray-Code vorgenommen wird, um den Unscharfefehler zu beseitigen (vgl. oben). , - ·

Die Gray-Code-Bits G' - G^ werden dann erfindungsgemäß in einem ersten Register 10 gespeichert, das ebenfalls zum Grobcodierer IV gehört, sobald ein erster Steuerbefehl CStν am Takteingang 10a des. ersten Registers 10 auftritt. Die Gray-Code-Bits G' - Gr* . werden dann vom ersten Register 10 als (theoretisch unveränderte) Gray-Code-Bits G_ - G. an einen ersten Umcodierer 11 abgegeben, der ebenfalls Be-,

209 852/089 5

standteil des Grobcodierers IV ist und aus den Gray-Code-Bits G_ - G. Bits B_ - B^ im gewünschten Ausgangscode erzeugt, die allgemein gesprochen die bereits erwähnten m + 1 Bits darstellen. Dabei ist das Bit B„ das Vorzeichenbit, während B^ das höchstwertige Bit des Digitalsignalworfcssam Ausgang des Pulscodemodulators bedeutet. Für die Bits B. (i = 6) gibt der Index i also den Stellenwert an.

it _f

Falls der gewünschte Code des Digitalsignals bereits der Gray-Code ist, ist der erste Umcodierer 11 nicht vorhanden, so daß die Gray-Code-Bits G_ - G^ mit den Ausgangscode-Bits B - B. identisch sind.

Die Gray-Code-Bits G~ - G. werden aber nicht nur in den ersten Umcodierer 11, sondern auch in eine Steuerlogik

V eingespeist, die einerseits über Steuerausgänge S., S ₁, S ,-, S ₁,- und S_T den Auswahl schalt er 8 und andererseits über Steuerausgänge E₁, E_, E„, E· den dem Auswahlschalter 8 unmittelbar, nachgeschalteten zweiten Amplitudenwandlerteil III steuert, der hier als einzelner Operationsverstärker 12 ausgeführt ist.

Der Auswahlsehalter 8 kann durch entsprechendes Erregen der Steuerausgänge S₁, S .. , S₁^, S ^s der Steuerlogik

V in eine von vier verschiedenen Schließstellungen gebracht werden, in denen jeweils nur alle Analogsignale U eines der Presserkennlinienbereiche 0-A, 0-A¹, A-B und A' - B' (vgl. Fig. 1a) durchgelassen werden.

Wie aus Fig. 2 ersichtlich ist, ist der unterste¹ der Analogsignaleingänge 8a - 8e des Auswahlschalters 8 an ein Ruhepotential U angeschlossen, das beispielsweise das Erdpotential sein kann. Bei Erregung des Steuerausgangs S-.

209 8^2/08

der Steuerlogik V wird dann der Auswahlschalter 8 in eine fünfte Schließstellung gebracht, durch die das Ruhepotential U an den Ausgang des Auswahlschal ters 8 anlegt und damit in den zweiten Amplitudenwandlerteil III eingespeist wird, also dann kein Analogsignal in den zweiten Amplitudenwandlerteil III gelangt, so daß sich dieser in Ruhestellung befindet. - .

Der Ausgang des zweiten Amplitudenwandlerteils III ist an einen zweiten Analog-Digital-Umsetzer 13 angeschlossen, der die Eingangsstufe eines Feincodierers VI bildet und aus dem vom zweiten Amplitudenwandl'erteil III abgegebenen Analogsignal Gray-Cοde-Bits G' - G' erzeugt, die von einem ebenfalls zum Feincodierer VI gehörenden zweiten Register bei Einspeisung eines zweiten Steuerbefehls CSt ρ in einen Takteingang 1ka des zweiten Registers 14 eingespeichert werden.

Die Ausgänge des zweiten Registers \K sind mit einem zweiten Umcodierer 15 verbunden, der die Endstufe des Feincodierers VI 1st und die Gray-Code-Bits G„ - G„ in Bits B„ - B_ des gewünschten Ausgangscodes umcodiert, wobei die Bits B. - B_ allgemein gesprochen die bereits erwähnten η Bits bilden. Selbstverständlich kann der zweite Umcodierer 15.weggelassen werden, wenn der Ausgangscode mit dem Gray-Code identisch ist. Auch hier dient die durch den Weiten Analog-Digital-Umsetzer 13 zunächst vorgenommene Codierung des Analogsignals in den Gray-Code zur Vermeidung des Unscharf efehlers ,. wie bereits oben ausführlich erörtert wurde.

Schließlich sind in Fig. 2 noch ein erstes Zeitverzögerungsglied i6 und ein zweites Zeitverzögerungsglied 17 zu sehen. Das erste Zeitverzögerungsglied 16 ist zwischen dem

209 85 2/089 5

Takteingang 10a des ersten Registers ^{1 n} "rr^H d?m TaV + 'aingimg ..k li und dem Takteingang i4a des zweiten Registers 1-4 geschaltet, während das zweite Zeitverzögerungsglied 17 zwischen dem Takteingang i4a des zweiten Registers 14 und einem einzelnen Steuereingang 18 der Steuerlogik V liegt. Die Zeitverzögerungsglieder 16 und 17 sind einstellbar.

Das Zeitverzögerungsglied 1-6 sorgt dafür, daß derjzweite Steuerbefehl CSt_ in einem genau wählbaren Zeitabstand vom ersten Steuerbefehl CSt₁ auftritt. Durch das erste Zeitverzögerungsglied 16 kann die Zeit zwischen dem Einlesen der m + 1 Gray-Code-Bits G » - G^' in das erste Register 10 und dem Einlesen der η Gray-Code-Bits G · - G_n ¹ in das zweite Register 14 geeignet auf die Arbeitszeit der zwischengeschalteten Baugruppen eingestellt werden, nämlich der Steuerlogik V, des zweiten Amplitudenwandlerteils III und des zweiten Analog-Digital-Umsetzers 13. Die Verzögerungszeit der Verzögerungsleitungen 7 (z. B. von der deutschen Firma Hackethal
) ist so bestimmt, daß sie gleich dem Zeitabstand zwischen dem ersten Steuerbefehl CSt und dem zweiten Steuerbefehl CSt ist.

Durch die Zeitverzögerungsleitungen 7 wird bewirkt, daß der zweite Analog-Digital-Umsetzer 13 zum Zeitpunkt des zweiten Steuerbefehls CSt» ein Analogsignal angeboten' bekommt, aus dem über die Codierung im Grobcodierer IV die Einstellung des zweiten Amplitudenwandlerteils III abgeleitet worden ist. Dadurch wird ein Codierfehler völlig eliminiert, der dadurch entstehen könnte, daß der Zustand der Steuerlogik V, die auf den zweiten Amplitudenwandlerteil III einwirkt, einem "alten" Analogsignal entspricht. Das ist vor allem vorteilhaft, wenn das zu codierende Analog-

209852/0 8 95

- 2k -

signal eine größere Änderungsgeschwindigkeit als ein in der Fernsprechtechnik bandbegrenztes Sprachsignal aufweist, z. B. für Fernseh- und Hörfunkprogramme.

;Das zweite Zeitverzögerungsglied 17 dient .dazu, vom zweiten Steuerbefehl CSt einen dritten Steuerbefehl CSt« insbesondere zur Erregung des Steuerausgangs S_TT und damit zum Schalten des zweiten Amplitudenwandlerteils III über den Auswahlschalter 8 in Ruhestellung abzuleiten.

Es sollen nun Ausführungsbeispiele für die wichtigsten Baugruppen des erfindungsgemäßen Pulscodemodulators von Fig. 2 angegeben werden. Soweit es sich um mit Fig. 2 übereinstimmende Begriffe handelt, sind dieselben Bezugszeichen verwendet.

Fig. 3a und 4a zeigen je ein Ausführungsbeispiel des ersten Analog-Digital-Umsetzers 9 bzw. des zweiten Analog-Digital-Umsetzers 13> die beide eine Codierung der an ihren Eingängen anliegenden Analogsignale in ein Digitalsignal im Gray-Code vornehmen. Ein Querstrich über einem Bit deutet an, daß es sich um den komplementären oder negierten Wert dieses Bits handelt.

In den Ausführungsbeispielen von Fig. 3a und 4a der beiden Analog-Digital-Umsetzer wird eine größere Anzahl von Doppelkomparatoren verwendet, von denen einer in Fig. 3t> dargestellt ist. Ein derartiger Doppelkomparator vom Typ 711 (z. B. LM 711 der Fa. National ^Semiconductor) besteht aus zwei Teilkomparatoren 31 und- 32, deren Ausgang jeweils an einen Eingang eines UND-Glieds 33 bzw. 34 angeschlossen ist, von dem ein anderer Eingang ein sog.^N Strobe-Eingang

209852/0 895

(auch. Abtas-täW^^a§lnannt) S ist. Durch Ansteuerung des Strobe-Eingangs S ist es möglich, den Ausgang des zugehörigen Teilkomparators 3I bzw. 32 unabhängig vom Eingangssignal auf "0" festzuhalten. Die Ausgänge der beiden UND-Glieder 33 und 34 sind gleichzeitig die Eingänge eines ODER-Glieds 35> dessen Ausgang auch den Ausgang des Doppelkomparators bildet. Der gesamte Doppelkomparator ist in einem einzigen Gehäuse untergebracht.

In Fig.; 3a und 4a sind die Doppelkomparatoren von Fig. 3b nur in schematisch vereinfachter Form wiedergegeben, d.h. die UND-Glieder 33 und 34 sowie das ODER-Glied 35 sind weggelassen, ferner auch die Strobe-Eingänge S, soweit sie nicht benutzt werden. Mit U _ ist eine Referenzspannungseinheit bezeichnet.

Der erste Analog-Digital-Umsetzer von Fig. 3^a hat einen einzelnen Komparator 3OI sowie Doppelkomparatoren 302, 303» 304, 305; 306, 307; 308, 309; 310, 311; 312, 313; 314, 315. An den Eingängen der Komparatoren liegen die verschiedenen Analogsignale von den Verstärkern 3 - 6 des ersten Amplitudenwandler teils II in Fig. 2 an.

Ähnlich sind im Ausführungsbeispiel des zweiten Analog-Digital-Umsetzers 13 von Fig. 4a vorhanden ein Einzelkomparator 401, Doppelkomparatoren 402, 4O3; 4o4, 405; 4o6, 407; 408, 409; 410, 411; 412, 413; 4i4, 415.

Aus Fig. 3a und 4a ist ersichtlich, daß beide Analog-Digital-Umsetzer aus den Doppelkomparatoren von Fig. 3b mit interner Logik so zusammengeschaltet sind, daß keine zusätzliche äußere Logik erforderlich ist. Die beiden Analog-Digital-Umsetzer zeichnen sich also durch verhältnismäßig einfachen Aufbau aus.

209 8 5 2/0895

Die Wirkungsweise der beiden Analog-Digital-Umsetzer soll jetzt stellvertretend für beide nur anhand des zweiten Analog-Digital-Umsetzers in Fig. 4a erklärt werden, der für η = 4 Bits im Gray-Code ausgelegt ist. Der zweite Analog-Digital-Umsetzer ist dabei als Parallel-Analog-Digital-Um-

n- 1 setzer ausgeführt und arbeitet demgemäß mit 2 Einzelkom-

■ - " i

paratoren. Dabei ist jedem Gray-Code-Bit G-' - Gl eine Gruppe von 1, 2, 4 bzw. 8 Kompara'toren 401 ; 402, 4O3 ; 4θ4 - 407; 408 - 4"15 zugeordnet.

Die Arbeitsweise des Umsetzers von Fig. 4a wird erläu-™ tert in Fig. 4b - 4e anhand der Komparatorausgangssignale, die in den ersten drei Komparatorgruppen auftreten, wobei die zugehörigen Komparatoren in Klammern gesetzt sind. Dabei soll angenommen werden, daß dem Umsetzer eine Analogspannung U angeboten wird, die sich stetig vom Wert U=O bis U = U „ ändert, wie in Figv; 4b gezeigt ist.

Das Gray-Cοde-Bit G' entsteht am Ausgang des Komparators 401 , dessen Ausgang auf " 1 !· geht, wenn die Eingangsspannung U (vom zweiten Amplitudenwandlerteil III) größer als U _f/2 wird (Fig. 4c).

to Das Gray-Code-Bit G' entsteht in invertierter Form G₂

durch die ODER-Verknüpfung (vgl. Fig. 3b) der Ausgangssignale der Komparatoren 402 ("1" für U > J U_r) und ^403 ("1" für U"<^ U_r) (vgl. Fig. 4d).

Das Gray-Code-Bit G₁· entsteht in negierter Form G ' aus der Zusammenschaltung der Doppelkomparatoren 4o4, 405 und 4o6,, 4O7, wobei der eine Strobe-Eingang S des zweiten Doppelkomparators 4o6, 4O7 vom Ausgangssignal des ersteren 4O4, 405 angesteuert wird. Die zugehörigen Signalverlaufe sind in Fig. 4e gezeigt. . '

20985 2/089 5

Das Gray-Code-Bit G ' entsteht ähnlich in negierter Form G ' am Ausgang der vierten Gruppe von Doppelkomparatoren, die im Prinzip wie die vorhergehende.Gruppe arbeitet, nur nicht aus zwei, sondern aus den vier hintereinander geschalteten Doppelkomparatoren 4o8, 4O9> 41O, 411; 412, 413; 414, 415 besteht, weshalb auf eine Signalwiedergabe hier verzichtet wird.

Zweckmäßigerweise werden die verschiedenen Referenzspannungen -^U „, τ; U „, ... für die Komparatoren einem Spannungsteiler entnommen, an dem die Referenzspannungseinheit U „ anliegt. ·

Der erste Analog-Digital-Umsetzer nach Fig. 3& arbeitet im Prinzip so wie der beschriebene zweite Umsetzer nach 4a. Nur sind die Referenzspannungen seiner Komparatoren so bemessen (vgl. Fig. 3a), daß ein Eingangssignal von U=- U bis U = + U verarbeitet werden kann und eine Presserkennlinie entsteht (vgl. Fig. Ta, b). Die aus Fig. 3a ersichtlichen Referenzspannungen an den einzelnen Komparatoren 301 bis 315 entsprechen dem Fall der 13-Segment-Kompander-Kennlinie (vgl. oben).

Der Umstand, daß manche Gray-Code-Bits am Ausgang der Analog-Digital-Umsetzer in negierter Form erscheinen und auch so in den nachfolgenden Registern 10 und 14 gespeichert werden, ist belanglos, weil die Register 10 und 14 für jedes Bit einen normalen und einen komplementären Ausgang haben (z. B. G ' und gT¹).

Fig. 5 zeigt ein AusfUhrungsbeispiel des ersten Registers 10.(Es sei daran erinnert, daß die Gray-Code-Bits in Wirkungsrichtung vor den Registern zur Unterscheidung von denen

20985 2/089

hinter den Registern mit einem Apostroph versehen sind.) Danach enthält das erste Register 10 vier D-Flipflops 51 bis 54 (die D-Flipflops werden z. B.. durch je zwei Bausteine SN7474 der Fa. Texas Instruments gebildet). Das "D" in der Bezeichnung "D-Flipflop" bedeutet "Delay" (Verzögerung) , d. h., die D-Flipflops sprechen erst dann auf ein Signal an einem Eingang D an, wenn auch am Eingang CP ein Signal, hier der erste Steuerbefehl CSt₁, auftritt.

Der Eingang D jedes D-Flipflops ist an einen Gray-Code-Bit-Ausgang des ersten Analog-Digital-Umsetzers 9^:an- W geschlossen. Ein anderer Eingang CP jedes D-Flipflops 51 bis 54 ist mit dem Takteingang 10a des ersten Registers 10 verbunden, dem der erste Steuerbefehl CSt₁ zugeführt wird.

' Jedes D-Flipflop 51-54 hat zwei komplementäre Ausgänge Q und Q, an denen die Gray-Code-Bits in normaler bzw. negierter. Form abgenommen werden können.

Einen ähnlichen Aufbau wie das erste Register in Fig. hat das zweite Register von Fig. 6. Es· umfaßt vier D-Flipflops 61 - 64. Im übrigen sei auf die Erläuterung von Fig. verwiesen.

■ ' Fig. 7 und 8 zeigen ein Ausführungsbeispiel des ersten

Umcodierers 11 vom Gray-Code in den Ausgangs-Code und des zweiten Umcodierers 15 vom Gray-Code in den Ausgangs-Code, der hier der übliche 8-4-2-1-Code für Dezimalziffern ist (vgl. z. B-. Entwurf DIN 44 300 vom Februar 1971, S. 16, Tabelle .1 ) . .

Der erste Umcodierer 11 von Fig. 7 hat vier UND-Glieder 71 - 74, ein NOR-Glied 75, ein NICHT-Glied 76 und ein

209852/0895

weiteres NOR-Glied 77. Die Verbindung der einzelnen Verknüpfungsglieder untereinander ist deutlich aus Fig. 7 ersichtlich, so daß sie nicht gesondert beschrieben zu werden braucht.

Für den ersten Umcodierer von Fig. 7 gilt folgende Funktionstabelle in Form Boole'scher Gleichungen (auch Wahrheitstabelle genannt), wobei (wie auch für andere Funktionstabellen) ein Malzeichen eine UND-Verknüpfung und ein Pluszeichen eine ODER-Verknüpfung bedeutet (die Funktionstabelle kann unmittelbar aus Fig. 7 ,hergeleitet werden, wenn einige an sich bekannte Umformungsregeln zur Vereinfachung beachtet werden): *

^B6 =^G6

Das Ausgangs-Code-Bit B_ gibt im übrigen das Vorzeichen an, so daß das Ausgangs-Code-Bit B^ das höchstwertige Bit des das Digitalsignal darstellenden Codeworts ist.

Der zweite Umcodierer 15 nach Fig. 8 besteht aus drei Antivalenz-Gliedern (auch als "exclusives ODEO-Glieder' bekannt) 81 - 83, die jeweils dann eine logische "1" abgeben, wenn ihre Eingangssignale verschiedenen logischen Pegel haben, und eine "0", wenn ihre Eingangssignale glei chen logischen Pegel haben.

Die Funktionstabelle des zweiten Umcodierers 15 nach Fig. 8 in Form Boole'scher Gleichungen lautet (unter Beachtung von Umformungsregeln):

209852/089 5

^B3 - ^G3

Bp = (G_ . Gp) + (G„ . Gp)

B₁ = (B₂ . G~) +(B^ . G₁) B₀ = (B₁ . G₀J₊ (B₁ . G₀;

Ein Ausführungsbeispiel der Steuerlogik V des Pulscode- - modulators von Fig. 2 ist in Fig. 9 abgebildet.

Der Steuerlogik V ist vorgeschaltet das zweite Zeit-

t verzögerungsglied 17» das hier als Monoflop.17' ausgebildet ist. (Das erste Zeitverzögerungsglied 16 kann ebenfalls ein Monoflop sein.) In einen Eingang B des Monoflops 17' wird der zweite Steuerbefehl CSt„ eingespeist, so daß einerseits am Ausgang Q des Monoflops 17' der dritte Steuerbefehl CSt„ und andererseits dessen negierter Wert CSt 'am Ausgang Q auftritt. Da CSt~ und CSt^ von der Steuerlogik V weiterverarbeitet werden, besteht der Steuereingang 18 im Ausführungsbeispiel von Fig. 9 aus zwei Eingängen.

Die Steuerlogik V nach Fig. 9 hat NOR-Glieder 91 - 9k, NAND-Glieder 95 - 98, UND-Glieder 9.9 und 100, NAND-Glieder 101 - 103, ein NOR-Glied 104, ein NAND-Glied 105, ein NICHT- P Glied 106 und ein weiteres NOR-Glied 107. Die Verbindung der einzelnen Verknüpfungsglieder miteinander ist deutlich aus Fig. 9 erkennbar, so daß sie hier nicht im einzelnen beschrieben zu werden braucht. Für die Steuerlogik von Fig. 9 gilt dann folgende Funktionstabelle in Form Boole¹scher Gleichungen (unter Beachtung von Umformungsregeln):

E₁ = (G^ . G^ . Gg) + CSt₃

E₂ = G_k + (G₅ . G₆) + (G₅" . G₆")-

209852/0895

E₃ = (G₅ . G₆) +

' ^G6

S1	1	= G6	. G7	. CSt3
S	6	= G6	• G7	. CSt
S1	16		.G7	. CSt
S	= G6"	. G7"	. CSt

Der Auswahlsehalter 8 besteht aweckmäßigerweise aus fünf Feldeffekttransistoren (nicht gezeigt) mit entspre- . chendem Ansteuerverstärker, wobei die Feldeffekttransistoren in Abhängigkeit von der Erregung der Steuerausgänge S₁, S' , S /, S ^s, S_T leiten oder gesperrt sind.

Eine mögliche Ausführung des zweiten Amplitudenwandler teils III als Operationsverstärker ist in Fig. 10 abgebildet.

An den invertierenden Eingang des eigentlichen Operationsverstärkers ist einerseits ein im Rückkopplungskreis liegender Widerstand R und andererseits ein Netzwerk von Widerständen R₁ - Rj, angeschlossen, die über von den Steuerausgängen E₁ - E^ der Steuerlogik V gesteuerte Schalter Sw₁ - Swr an Masse legbar sind, wobei der Widerstand R. auch mit einer positiven Referenzspannung +U „ beaufschlagbar ist.

Für den Verstärkungsfaktor V gilt:

2 0 9 8 Γ) 2 / 0 8 9 5

R-: + R

,_r s ο .

V = —- mit

^Rs Zj

(soweit Sw. geschlossen) R₁ = R₀, R₂ = R₀/2, R₃ = R₀/4, R₄ = R_Q/8

R₁ dient als Bewertungswiderstand für die positive Referenzspannung U _ und führt, diese bei entsprechender Lage des Schalters Sw an einen Summationspunkt P am invertierenden Eingang, wodurch eine entsprechende negative Spannung

- ^U _ref

am Ausgang des Operationsverstärkers erzeugt wird, damit die gewünschte Subtraktion ab dem 2. linearen Abschnitt der Knickkennlinie vorgenommen werden kann (vgl. Fig* Ib)„

Da die Schalter Sw₁ - Sw. mit einem Pol an Masse angeschlossen sind (anstatt Masse kann auch ein festes Potential vorgesehen werden), ist es möglich, als Schalter bipolare Transistoren zu verwenden und diese direkt durch die Steuerlogik ¥ zu steuern. ■ .

Im übrigen kann das Ruhepoteiitial U_n, das über den Auswahlsehalter 8 an den Eingang des Operationsverstärkern gelegt wird, Erd- oder Massepotential sein.

In Fig. 1t ist schließlich ei 11 Ausfülirungsbei wpi öl do; Eingangsverstärkers k des Pulscodoiiiodul ators von Fi^.. .'2 dargestellt. Der Eingangsverstärker h ist als

209852/080B

pelter Operationsverstärker 4¹ ausgeführt, der in nicht invertierender Schaltung betrieben wird. An seinem Eingang 21 liegen ein Widerstand 22 und antiparallel geschaltete Dioden 23a und 23d. Durch diese Eingangsschaltung wird das Eingangssignal am nicht invertierenden Eingang 21 des Operationsverstärkers k^f begrenzt.

/ Am invertierenden Eingang 2k des Operationsverstärkers

h^% sind Widerstände 25 und 26 angeschlossen, mit denen die Verstärkung eingestellt wird. Parallel zum Widerstand 26 liegen zwei Serienschaltungen aus einer Diode 27a und einem Transistor 27b bzw. aus einer. Diode 28a und einem Transistor 28b. Die Transistoren 27b und 28b sind an ihrer Basis mit einer extern anlegbaren Bezugsspannung + U_ bzw.

- U verbunden. Bei Überschreiten einer vorgegebenen Aus-Jj

gangsspannung wird einer der sonst gesperrten Transistoren 27b und 28b leitend, wodurch die Gegenkopplung des Operationsverstärkers h^% erhöht und die Verstärkung vermindert, wird.

Auf diese Weise wird verhindert, daß der Eingangsverstärker 4 in den Sättigungsbereich ausgesteuert wird, was zu Speicher- und damit Verzögerungszeiten für das zu codierende Analogsignal führen würde.

2098 5 2/0895

Claims (1)

1. Patentansprüche

   1..Pulscodemodulator zur digitalen Codierung von Analogsignalen in einem (n + m + 1)-Bit-Ausgangscode, mit einem Amplitudenwandler, der eine Pressercharakterxstik mit Knickkennlinie hat, die aus 2 linearen Abschnitten besteht, die jeweils 2 Amplitudenstufen umfassen, wobei der .Amplitudenwandler den durch die linearen Abschnitte bestimmten Amplitudenbereichen der Analogsignale an seinem fe Eingang stets einen gleichen Schwankungsbereich der Analogsignale an seinem Ausgang zuordnet, mit einem Grobcodierer für (m + 1) Bits, der" einen ersten Analog-Digital-Umsetzer hat, und mit einem Feincodierer für η Bits, wobei der Amp Litudenwandler einen ersten Teil und einen in Wirkungsric-h.fcu.rig nur dem Feincodierer vorgeschalteten zweiten Teil hat, ".der dem ersten Amplitudenwandl erteil nachgeschaltet, und durch den Grobcodierer über eine Steuerlogik steuerbar ist, und mit einer Speichereinrichtung für aus den Analogsignalen gewonnene Information, nach Hauptpatent (Patentanmeldung P 20 09 953.Ο-31) und dessen Zusatzpatent .......

   (Patentanmeldung P 20 09 952.9-31), dadurch g e k e η π -

   »zeichnet, daß die Speichereinrichtung ein dem ersteni.Analog-Digital-Umsetzer (9) nachgeschaltetes erstes Register (1O) hat, das auf einen ersten Steuerbefehl (CSt ) hin an seinem Takteingang (iOa) das Ausgangssignal des ersten Analog-Digital-Umsetzers (9) übernimmt (Fig. 2).

   2. Pulscodemodulator nach Anspruch 1, wobei der Feincodierer einen zweiten Analog-Digital-Umsetzer hat, dadurch gekennzeichnet, daß die Speichereinrichtung ein dem zweiten Analog-Digital-Umsetzer (-1-3) nachgeschaltetes zweites Register (iU) hat, das auf einen zweiten

   209852/0895

   Steuerbefehl (CSt₉) hin an seinem Takteingang (i4a) das Ausgangssignal des zweiten Analog-Digital-Umsetzers (i4) übernimmt (Fig. 2) .

   3. Pulscodemodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens einer der beiden Analog-Digital-Umsetzer (9> 13) zur Erzeugung eines an sich bekannten zyklischen Codes ausgelegt ist (Fig. 2).

   4. Pulscodemodulator nach Anspruch 3> dadurch gekennzeichnet, daß der zyklische Code der Gray-Code ist.

   5. Pulscodemodulator nach einem der vorhergehenden Ansprüche, wobei die Analog-Digital-Umsetzer in Parallelbetrieb arbeiten und 2-1, bzw. 2 -1 Komparator en haben, dadurch gekennzeichnet , daß 2 -2 bzw. 2 -2 Komparatoren als Doppelkomparatoren mit interner Logik (Fig. 3b) so zusammengeschaltet sind, daß keine zusätzliche Logik erforderlich ist (Fig. 3a, 4a).

   6. Pulscodemodulator nach einem der Ansprüche 3 - 5> dadurch gekennzeichnet, daß dem ersten Register (TO) ein erster Umcodierer (,Ή) nachgeschaltet ist, der die m + 1 Bits (G_ - G. ) des zyklischen Codes in die m + 1 Bits (Β - Br) des Ausgangscodes umcodiert, und daß dem zweiten Register (i4) ein zweiter Umcodierer (15) nachgeschaltet ist, der die η Bits (υ« - G„) des zyklischen Codes in di η Bits (Β - B_) des Ausgangscodes umcodiert (Fig. 2).

   7· Pulscodemodulator nach einem der Ansprüche 2 - 6, dadurch gekenri^ei chnet, daß die Tak teinglinge (iOa, 1^a) der beiden Register (1O, lh) durch ein erstes

   2098!,?/089 5

   rungsglied (i6) verbunden sind, mit dem der Zeitabstand zwischen den beiden Steuerbefehlen (CSt₁, CSt_) einstellbar ist (Fig. 2)·. ·'"".-

   8. Pulscodemodulator nach einem der Ansprüche 2 - 7» dadurch gekennzeichnet, daß unmittelbar vor den zum zweiten Amplitudenwandlerteil (ill), gerichteten Ausgänge des ersten Amplxtudenwandlerteils (ll) je eine Zeitverzöge-

   .rungsleitung (7) angeordnet ist, deren Verzögerungszeit gleich dem Zeitabstand zwischen den beiden Steuerbefehlen $ (CSt₁, GSt₂) ist (Fig. 2).

   9. Pulscodemodulator nach einem der vorhergehenden Ansprüche, wobei der erste Amplitudenwandlerteil am Ausgang einen Auswahlschalter hat, dadurch gekennzeichnet, daß der Auswahlschalter (8) einen Ruhepotentialeingang (8e) enthält, an dem ein wählbares Ruhepotential (U ) anliegt, und daß die St'euerlogik (v) einen einzelnen Steuereingang (18) hat, bei dessen Beaufschlagung mit einem dritten Steuerbefehl (CSt„) die Steuerlogik

   Verhinderung· ->

   zur einer Aussteuerung in den Sättigungsberexch des zweiten Amplxtudenwandlerteils (ill) einerseits über

   Ik den Auswahl schal t er (8) das Ruhepotential (U ) an den Ausgang des ersten Amplxtudenwandlerteils (II) legt und andererseits den zweiten Amplitudenwandlerteil (ill) einstellt, bis das Ausgangssignal des ersten Analog-Digital-Umsetzers (9) in das erste Register (1O) eingespeichert worden ist (Fig. 1).

   10. Pulscodemodulator nach Anspruch. 9> wobei der zweite Amplitudenwandlerteil ein Operationsverstärker ist, dadurch g e k e 11 ri ζ e i c h ti ο i , daß das Gegenkopp-

   209 8 Fi 2

   lungsnetzwerk des Operationsverstärkers (12) in seiner Impedanz durch die Einstellung von der Steuerlogik (v) bestimmt wird (Fig. 2). ·

   11. Pulscodemodulator nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß zur Gewinnung des dritten Steuerbefehls (CSt~) der Takteingang (i4a) des zweiten Registers (i4) mit dem einzelnen Steuereingang (i8) der Steuerlogik (v) über ein zweites Zeitverzögerungsglied (17) verbunden ist (Fig. 2),

   12. Pulscodemodulator nach einem der vorhergehenden Ansprüche, wobei der erste Amplitudenwandierteil an seinem Eingang zwei parallel geschaltete Eingangsverstärker sehr verschiedenen Verstärkungsfaktors mit je einem nachgeschalteten Inverter hat, dadurch gekennzeichne t , daß der Eingangsverstärker (k) mit dem größeren Verstärkungsfaktor so geschaltet ist, daß er nicht seinen Sättigungszustand einnehmen kann (Fig. 2).

   13. Pulscodemodulator.nach Anspruch 12, dadurch gekennzeichnet, daß der Eingangsverstärker (4) mit dem größeren Verstärkungsfaktor ein gegengekoppelter Operationsverstärker (4¹) ist, der an seinem Eingang-(21) eine Begrenzerschaltung und im Gegenkopplungszweig durch extern anlegbare, die Aussteuergrenzen bestimmende Bezugs spannungen (+U₅, -U-g) steuerbare ohm'sche Widerstände enthält (Fig. 1, 11).

   ik. Pulscodemodulator nach Anspruch 13» dadurch gekennzeichnet, daß die Begrenzerschaltung aus antiparallelen Dioden (23a, 23b) besteht, und daß die steuerbaren ohm'selten Widerstände Serienschaltungen von weiteren Dioden (27a, 28a) und Transistoren (27b, 2Hb) sind (Fig. 1i).

   209 8 S 'J /0 89 5

   15. Pulscodemodulator nach, einem der Ansprüche 12 bis ]k, wobei dem Pulscodemodulator ein Analogmultxplexer vorgeschaltet ist, dadurch gekennzeichnet, daß vor jedem Eingangsverstärker (j, Ό ein eigener Analogmultxplexer (1, 2) liegt (Fig. 2).

   209852/ 0 8!) S

   Leerseite