DE2154829C2 - Schaltungsanordnung zur Messung der Frequenz einer Folge von Eingangsimpulsen - Google Patents

Description

a) einen Sägezahnsignalgenerator (2, 3, 5) mit einem durch eine Betriebsspannung über einen Ladewiderstand (2) ständig aufgeladenen ersten Speicherkondensator (3) und einem diesen ersten Speicherkondensator (3) beim Eintreffen eines Eingangsimpulses (Pa) jeweils entladenden ersten gesteuerten Schaltglied (5), so daß am ersten Speicherkondensator (3) ein Sägezahnsignal (Sc) auftritt, dessen Scheitelwerte den Intervallen zwischen aufeinanderfolgenden Eingangsimpulsen (Pa) entsprechen,

b) einen zweiten Speicherkcndensator (18), der über ein nur in einer Richtung leitendes Schaltelement (19) derart an den Sägezahnsignalgenerator (2,3,5) angeschlossen ist, daß die Spannung des zweiten Speicherkondensators (18) der Spannung des ersten Speicherkondensators (19) nachgeführt wird, wenn letztere größer als erstere ist,

c) eine an den zweiten Speicherkondensator (18) angeschlossene Schaltung (22, 23, 25) zur Auswertung der Spannung des zweiten Speicherkondensators (18) und zur Anzeige eines der Impulsfolgefrequenz der Eingangsimpulse (Pa) entsprechenden Signales,

dadurch gekennzeichnet, daß weiterhin vorgesehen sind:

35

d) ein bei Eintreffen eines Eingangsimpulses (Pa) kurzzeitig in den leitenden Zustand gesteuertes zweites Schaltelement (20), das derart an den zweiten Speicherkondensator (18) angeschlossen ist, daß es im leitenden Zustand das Potential dieses zweiten Speicherkondensators (18) dann dem Potential des ersten Speicherkondensators (3) durch Entladung des zweiten Speicherkondensators (18) angleicht, wenn das Potential (F i g. 3D) des zweiten Speicherkondensators (18) zu diesem Zeitpunkt (fc) größer als das Potential (F i g. 3C) des ersten Speicherkondensators (3) ist,

e) eine mit den Eingangsimpulsen (Pa) gespeiste und mit ihrem verzögerten Ausgangsimpuls (Pb) das erste Schaltglied (5) steuernde Verzögerungsschaltung (13).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Schaltelement (20) durch einen Transistor gebildet wird, dessen Emitter-Kollektor-Strecke parallel zu dem nur in einer Richtung leitenden Schaltelement (19) angeordnet ist und dessen Basis die Eingangsimpulse (Pa) zugeführt werden, wobei die Reihenschaltung der Kollektor-Basis-Strecke dieses Transistors (20) und eines Widerstandes (21) parallel zum zweiten Speicherkondensator (18) liegt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnel, daß das zweite Schaltelement (20) durch einen Transistor gebildet wird, dessen Basis die Eingangsimpulse (Pa) zugeführt werden und dessen Emitter-Kollektor-Strecke in Reihe mit einem Widerstand (26) geschaltet ist, wobei diese Reihenschaltung parallel zum zweiten Speicherkondensator (18) angeordnet ist

Die Erfindung betrifft eine Schaltungsanordnung entsprechend dem Oberbegriff des Anspruches 1.

Es ist bei einem vergleichbaren Gerät bekannt (FR-PS 15 93 274), durch Verzögerungsschaltungen Auflade-, Umlade- und Entladevorgänge ausgelöst durch die jeweiligen Meßimpulse zu steuern. Ausgenutzt wird hierbei nur jedes zweite Impulsintervall zur Betätigung des Sägezahngenerators und zur Umladung. Die Ausnutzung jedes Impulsintervalles würde einen doppelt so großen Schaltungsaufwand bedingen. Das Problem der korrekten Angleichung des Speicherpotentiales an das Sägezahnpotential bei Zu- oder Abnahme des letzteren Wertes tritt bei dieser bekannten Schaltungsanordnung wegen der schalterbetätigten Umspeicherung nach jedem zweiten Meßimpuls nicht auf.

Es ist weiterhin eine Schaltungsanordnung entsprechend dem Oberbegriff des Anspruches 1 bekannt (DE-OS 1516 294), bei der die Angleichung des Speicherpotentiales an ein kleiner werdendes Sägezahnpotenti.il durch ständige Entladung des Speicherkondensators mit einer bestimmten Zeitkonstanten über die Auswerte- und Anzeigeschaltung erfolgt. Hierdurch ergibt sich jedoch zwangsläufig ein gewisser Meßfehler.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung entsprechend dem Oberbegriff des Anspruches 1 so auszubilden, daß bei geringem schaltungstechnischen Aufwand und Ausnutzung jedes Impulsintervalles eine hohe Ansprechgeschwindigkeit gewährleistet ist, d. h. ein rasches Folgen des Speicherpotentiales auf steigendes oder fallendes Meßwertpotential.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.

Zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche und werden im Zusammenhang mit der Beschreibung einiger in der Zeichnung veranschaulichter Ausführungsbeispiele näher erläutert. In der Zeichnung zeigt

Fig. 1 eine Schaltungsanordnung eines Sägezahnsignalgenerators,

F i g. 2 ein Schaltbild eines ersten Ausführungsbeispieles der Erfindung,

F i g. 3A bis 3E Diagramme zur Erläuterung der Funktion der Schaltungsanordnung gemäß F i g. 2;

F i g. 4 ein Schaltbild eines weiteren Ausführungsbeispieles.

Der in F i g. 1 dargestellte Sägezahnsignalgenerator 1 enthält einen Widerstand 2 und einen Kondensator 3, der von einer Gleichstromquelle 4 aufgeladen wird. Parallel zum Kondensator 3 ist die Kollektor-Emitter-Strecke eines Schalttransistors 5 angeordnet.

Liegt kein Signal an der Basis des Transistors 5, so ist dieser nicht leitend. Wird der Sägezahnsignalgenerator 1 im Zeitpunkt fo an die Gleichstromquelle 4 angeschlossen, so wird der Kondensator 3 aufgeladen (vgl. F i g. 3C). Gelangt im Zeitpunkt f2 ein Signalimpuls Pb (F i g. 3B) an die Basis des Transistors 5, so wird der Transistor leitend. Der Kondensator 3 wird hierdurch rasch entladen. Anschließend beginnt eine neue

Aufladung. Werden der Basis des Transistors 5 zu den Zeitpunkten is und t₇ Impulse Pb zugeführt, so wird der Transistor 5 in gleicher Weise leitend und dann wieder nicht leitend. Damit entsteht am Kolhktor des Transistors 5 ein sägezahnförmiges Signal Sc(Fig.3C) entsprechend dem Impuls Pb.

Da im angenommenen Fall die Zeitdauer zwischen t₂ und f₅ langer als zwischen fo und t₂ ist, besitzt das Signal Sc im Zeitpunkt fs einen höheren Scheitelwert als im Zeitpunkt t₂. Da die Zeitspanne zwischen fs und f? kleiner als die zwischen fo und t₂ ist, besitzt das Signal 5c im Zeitpunkt t₇ einen kleineren Scheitelv/ert als im Zeitpunkt t₂. Der Scheitelwert des Signales Sc ist also eine Funktion der Zeitintervalle zwischen den einzelnen Impulsen Pb. Durch Messen des Scheitelwertes des Signales Sc läßt sich somit die Frequenz der Impulse Pb bestimmen.

In der Schaltungsanordnung gemäß Fig.2 ist ein Impulsgenerator 11 mit einem (nicht dargestellten) drehenden Teil verbunden, dessen Umdrehungsgeschwindigkeit gemessen werden soll. Der Impulsgenerator 11 erzeugt ein Pulssignal, dessen Impulsintervall der Drehgeschwindigkeit des drehenden Teiles umgekehrt proportional ist. Dieses Pulssignal wird durch eine Schaltungsanordnung 12, beispielsweise einen monostabilen Multivibrator, zu einem Eingangsimpuls Pa (F i g. 3A) umgeformt. Der Eingangsimpuls Pa gelangt zu einer Verzögerungsschaltung 13, beispielsweise einem monostabilen Multivibrator, die einen verzögerten Ausgangsimpuls Pb (Fig.3B) erzeugt. Dieser gelangt an die Basis des Transistors 5 eines Sägezahnsignalgenerators 1.

Ein Feldeffekt-Transistor 16 ist als Impedanzwandler vorgesehen. Der Gate-Anschluß ist mit dem Kollektor des Transistors 5, der Drain-Anschluß mit der positiven Elektrode der Stromquelle 4 und der Source-Anschluß mit dem negativen Pol der Stromquelle 4 über einen Widerstand 17 verbunden.

Ein Kondensator 18 bildet den zweiten Speicherkondensator der erfindungsgemäßen Schaltungsanordnung (der erste Speicherkondensator 3 befindet sich im Sägezahnsignalgenerator 1). Der Source-Anschluß des FET 16 ist über die Reihenschaltung einer Diode 19 (die das nur in einer Richtung leitende Schaltelement bildet) und des zweiten Speicherkondensators 18 mit Masse verbunden. Die Kollektor-Emitter-Strecke eines weiteren Transistors 20 liegt in der dargestellten Polarität parallel zur Diode ?9. Die Basis des Transistors 20 liegt über einen Widerstand 21 an Masse und wird mit dem Eingangsimpuls Pa gespeist, der von der Schaltung 12 abgegeben wird.

Der Verbindungspunkt von Diode 19 und Speicherkondensator 18 ist mit dem Gate eines FET 22 verbunden, dessen Drain-Anschluß an die positive Elektrode der Stromquelle 4 angeschlossen ist und dessen Source-Anschluß über einen Widerstand 23 an Masse liegt. Außerdem ist dieser Source-Anschluß mit dem positiven Pol der Stromquelle 4 über ein Anzeigegerät 25 verbunden.

Wird bei dieser Schaltungsanordnung der erste Speicherkondensator 3 vom Zeitpunkt fo an über den Widerstand 2 geladen, so steigt das Gate-Potenlial des FET 16 entsprechend an (Fig.3C). Infolgedessen steigt auch das Source-Potential an, so daß der zweite Speicherkondensator 18 gleichfalls über die Diode 19 geladen wird. Das Gate-Potential des FET 22 steigt daher bei leitender Diode 19 gleichzeitig mit der Aufladung des ersten Speicherkondensators 3 an (vgl.

F i g. 3D). Tritt im Zeitpunkt fi am Ausgang der Schaltung 12 ein Eingangsimpuls Pa (Fig.3A) auf, so wird der Transistor 20 hierdurch momentan leitend gemacht. Da jedoch die Spannung des zweiten Speicherkondensators 18 etwa gleich dem Source-Potentiai des FET 16 ist, bleibt das Potential des Speicherkondensators 18 unverändert Dann wird der Transistor 5 durch den verzögerten Impuls Pb im Zeitpunkt t₂ leitend gemacht, so daß sich der erste

ίο Speicherkondensator 3 entlädt (F ι g. 3C). Da der Transistor 20 im Zeitpunkt t₂ bereits wieder nicht leitend ist, bleibt sein Potential erhalten.

In der Zeitspanne zwischen f? und f3 ist die Ladespannung des ersten Speicherkondensators 3 gering, so daß das Source-Potential des FET 16 kleiner als das Potential des zweiten Speicherkondensators 18 ist; infolgedessen wird der Kondensator 18 zunächst nicht weiter über die Diode 19 geladen. Übersteigt jedoch im Zeitpunkt f3 das Source-Potential des FET 16 das Potential des Kondensators 18, so wird die Diode 19 leitend, und das Potential des zweiten Speicherkondensators 18 steigt nun entsprechend dem Source-Potential des FET 16 weiter an.

Wird durch den drehenden Teil im Zeitpunkt U der Eingangsimpuls Pa und im Zeitpunkt is der verzögerte Ausgangsimpuls Pb erzeugt, so wiederholen sich dieselben Vorgänge wie in den Zeitpunkten ft und t₂. Das Gate-Potential des FET 16 sinkt demgemäß im Zeitpunkt fs auf Null ab und steigt dann wieder an. Das Potential des Kondensators 18 wird auf den Scheitelwert des Signales Seim Zeitpunkt ts gehalten.

Tritt dann im Zeitpunkt te der Eingangsimpuls Pa auf, so wird der Transistor 20 durch diesen Impuls momentan leitend. Zu diesem Zeitpunkt tf, ist das Potential des ersten Speicherkondensators 3 niedrig. Das Source-Potential des FET 16 ist infolgedessen kleiner als das Potential des Kondensators 18. Der zweite Speicherkondensator 18 entlädt sich infolgedessen teilweise über den Transistor 20, bis das Potential des Kondensators 18 den Wert des Source-Potentiales des FET 16 erreicht, d. h. sich dem Potential des ersten Speicherkondensators 3 angeglichen hat. Wird dann der Transistor 5 durch den Impuls Pb im Zeitpunkt f? leitend gemacht, so wird der erste Speicherkondensator 3 wieder entladen. Da zu diesem Zeitpunkt ti der Transistor 20 bereits nicht leitend ist, behält der zweite Speicherkondensator 18 das im Zeitpunkt fe (durch die beschriebene Potentialangleichung) erreichte Potential.

Das Potential des zweiten Speicherkondensators 18 wird infolgedessen laufend dem Potential des ersten Speicherkondensators 3 nachgeführt (wenn dieses größer ist als das vorhandene Potential des Speicherkondensators 18). Ist dagegen beim Eintreffen eines Eingangsimpulses das vorhandene Potential des zweiten Speicherkondensators 18 höher als das Potential des ersten Speicherkondensators 3, so wird der zweite Speicherkondensator unverzüglich entladen und in seinem Potential dem ersten Speicherkondensator angepaßt. Dadurch wird unter Ausnutzung jedes Eingangsimpulses eine hohe Ansprechgeschwindigkeit gewährleistet.

Die Spannung des Kondensators 18 wird über den FET 22 dem Anzeigegerät 25 zugeführt. Das Anzeigegerät 25 erhält eine Spannung gemäß Fig. 3E und liefert damit eine Anzeige der Drehgeschwindigkeit.

Fig.4 veranschaulicht ein abgewandeltes Ausführungsbeispiel der Erfändung, bei dem die Reihenschaltung der Kollektor-Emitter-Strecke des Transistors 20

und eines Widerstandes 26 parallel zum zweiten Speicherkondensator 18 liegt. Der Wert des Widerstandes 26 ist hierbei größer als die Ausgangsimpedanz des FET 16.

Ist bei dieser Schaltung das Source-Potential des FET 16 höher als das Potential des Kondensators 18, so wird der Kondensator 18 über die Diode 19 geladen, selbst wenn der Transistor 20 leitend ist. Ist dagegen das Source-Potential des FET 16 kleiner als das Potential des Kondensators 18, so wird der Kondensator 18 über die Diode 19 nicht geladen, sondern über den Transistor 20 entladen. Auch bei diesem Ausführungsbeispiel wird somit der Scheitelwert des Signales Sc (F i g. 3C) in gleicher Weise wie anhand von F i g. 2 beschrieben im Kondensator 18 gespeichert.

In Fig.2 kann die Diode 19 auch parallel zwischen Emitter und Basis des Transistors 20 angeordnet werden. Der Sägezahnsignalgenerator 1 kann beispielsweise als Miller-Integrator oder als Bootstrap-Schaltung ausgebildet sein. Das Anzeigegerät 25 kann in gleiche Stufen geeicht werden, wenn eine Konstantstromschaltung vorgesehen wird, die den ersten Speicherkondensator 3 mit konstantem Strom auflädt, so daß sich ein linearer Anstieg des Signales Sc ergibt. Weiterhin wird hierzu zwischen dem FET 22 und dem Anzeigegerät 25 eine Schaltung zur Inversion angeordnet. Das Sägezahnsignal 5c kann schließlich auch durch Entladung des Kondensators 3 (statt durch Aufladung) erzeugt werden.

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche: ίο 25

1. Schaltungsanordnung zur Messung der Frequenz einer Folge von Eingangsimpulsen (Pa), enthaltend