DE2028911C2 - Datenverarbeitungsanlage - Google Patents

Description

Di« Erfindung betrifft eine Datenverarbeitungsanlage mit einem Speicher nach dem Oberbegriff des Anspruchs 1.

Bei modernen Datenverarbeitungsanlagen ist es üblich, daß sowohl Dateninformation als auch Steuerinformation in einem adressierbaren Speicher gespeichert ist. An diesen Speicher ist meist ein Speicherregister angeschlossen, in dem die ausgelesene Information zwischengespeichert wird. Die Dateninformation wird dann verarbeitet oder für die Verarbeitung anderer Daten weiterbenutzt. Die Steuerinformation wird im allgemeinen direkt benutzt, um die Einstellung von Toren, Schaltern oder dgl. zu steuern oder sie kann auch zu einem Decoder übertragen werden, der seinerseits die Verarbeitungsoperatfon steuert, Zum Auslesen einer Information aus dem Speicher werden diesem bestimmte Anfangssignale und eine Adresse zugeführt, die den Speicher zu einem Lesezyklus veranlassen und das adressierte Wort an seinen Ausgängen zur Verfügung stellen, wobei das Wort zwischenzeitlich in dem Speicherregister gespeichert wird, von wo aus es dem übrigen System zugänglich gemacht wird,
ίο Bei vielen Speichersystemen spielt die Speicherkapazität eine beherrschende Rolle, da die Kosten des Speichers wegen der besonderen Technologie, die für seinen Aufbau verwendet wurde oder wegen der Zuteilung eines begrenzten Speicherraumes für ein gegebenes Programm, sehr hoch sind.

Für eine bessere Programmveraweigung und somit für ein verbessertes, Mikroprogrammsteuerwerk ist in der US-PS 33 91 394 ein Mikroprogrammsteuerwerk beschrieben, für das es besondere Instruktionen gibt, die bewirken, daß ein Teil der Instruktionsadresse der als nächstes auszuführenden Instruktion mit Adreßinformation kombiniert bzw. modifiziert wird, die aus einer anderen Quelle als dem Programmspeicher selbst stammen.

Auf diese Weise ist es jedoch nicht möglich, die einem Speicher, auch einem Steuerspeichcr, inherente Redundanz mit dem Ziele einer besseren Speicherausnutzung, zu beseitigen. Da die in der genannten US-PS beschriebene Lösung sich mit der Modifizierung von Instruktionsadressen erschöpft ist üie für eine über den Programmablauf modifizierende Lösung hinaus, insbesondere hinsichtlich der besseren Ausnutzung von Speichern nicht brauchbar. Selbst eine oft wünschenswerte Modifizierung des für eine bestimmte Datenverarbeitungsanlage vorgesehenen Instruktionssatzes mit dem Ziel einer höheren Flexibilität und besseren Ausnutzung des vorhanden Steuerspeicherraumes ist mit der bekannten Lösung nicht möglich.

Aber auch eine bessere Ausnutzung des Speicher-■>o raums für in Speichern gespeicherte Operanden und Konstanten ist mit dieser bekannten Lösung nicht möglich.

Außerdem leidet das bekannte Mikroprogrammsteuerwerk auch unter einer insgesamt aufwendigeren Struktur aus Registern und Steuerschaltungen, die es vor allem in Hinblick auf seine begrenzte Anwendbarkeit hinsichtlich der Instruktionsadressen-Modifikation ungünstig erscheinen lassen.

Die Erfindung hat es sich daher zur Aufgabe gemacht, die in den Speichern einer Datenverarbeitungsanlage gespeicherten Informationswörter besser auszunutzen, um so zu einer Verminderung der Gesamtspeicherkapazität der Datenverarbeitungsanlage zu gelangen, ohne daß dabei ein nennenswerter Mehraufwand an zusätzlichen Schaltkreisen erforderlich ist und ohne daß die Verarbeitungsgeschwindigkeit spürbar zurückgeht.

Gelöst wird diese Aufgabe der Erfindung durch die im Hauptanspruch angegebenen Merkmale.

Vorteilhafte Ausgestaltungen und Weiterbildungen w) des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen,

Für die Beseitigung des vorstehend genannten Nachteils vieler bekannter Systeme ist es für die Erfindung wesentlich, den Wirkungsgrad, ausgedrückt als das Verhältnis von überhaupt erzielbarer Information zu einer vorgegebenen Speicherkapazität, zu verbessern.

Es ist hierbei ohne Belang, um welche Art von

Information es sich handelt. Es kann sich also sowohl um Daten, als auch um Adressen wie auch um Steuersignale oder Kombinationen all dieser Arten von Informationen handeln.

Hierbei ist es weiter wesentlich, daß die in verschiedenen Speicherbereichen gespeicherten Informationswörter logisch miteinander verknüpft werden können, um weitere Informationswörter zu generieren, deren Informationsgehalt eine neue Information darstellt

Weiterhin von Bedeutung ist, daß das System, das mit einem Festwertspeicher ausgerüstet ist, die Fähigkeit besitzt, mehr Information zur Verfugung zu stellen, die in dem Speicher selbst gespeichert ist

Ferner ist für die Erfindung von wesentlicher Bedeutung, daß ein vom Speicher ausgelesenes Wort dazu benützt wird, um einen Vorgang zu steuern, durch den festgelegt wird, ob das nächste aus dem Speicher auszulesende Informationswort logisch mit dem ersten Wort verknüpft werden soll oder nicht

Der sich aus der Erfindung ergebende Vorteil liegt also darin, daß ein hoher Ausnutzungsgrad des verfügbaren Speicherraumes eines SysteniS durch seine Fähigkeit erzielt wird, neue Information aus Informationswörtern zu generieren, die sich bereits im Speicher befinden. Ein anderer Vorteil ergibt sich auch daraus, daß das Speicherregister bereits Resultate bilden kann, wodurch Verarbeitungszeit deshalb eingespart wird, weil eben keine weiteren getrennten Register oder Akkumulatoren verwendet werden müssen. jo

Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben. Es zeigt

F i g. I ein Blockschaltbild eines Datenverarbeitungssystems, in dem die Erfindung eingebaut ist,

F i g. 2 ein Blockschaltbild des Speicherdatenregisters und seiner Ein- und Rückstellsteuerung,

Fig.3 ein Blockschaltbild der im Speicherdatenregister verwendeten Verriegelungsschaltung und

Fig.4 ein Zeitdiagramm zur Erläuterung des Arbeitspi inzips eines Systems nach F i g. I.

Wie die Fig. 1 zeigt, wird die Erfindung in einem Datenverarbeitungssystem mit Festwertspeicher (ROS) 10 verwendet. In der US-Patentschrift 33 55 722 ist ein derartiges System näher beschrieben. Der Festwertspeieher 10 besitzt eine Anzahl von adressierbaren Bereichen, in denen Informatiorisbits semi-permanent speicherbar sind. In einem derartigen System befindet sich die Speicheradresse in einem Speicheradressenregister (ROSAR) 11. Adressen darstellende Signale ,o werden über den Adiessendecoder zu den Treibern 13 übertragen, deren Ausgänge in Verbindung mit einem Lesesignal auf Leitung 14 den Festwertspeicher 10 zyklisch betreiben, so daß die Signale, die das aus dem adressierten Bereich gelesene Wort darstellen, auf die Ausgangssammelleitung 15 übertragen werden.

Diese Ausgangssammelleitung 15 ist mit dem Speicherausgangsregister (ROSDR) 16 verbunden. Bei dem besonderen Ausführungsbeispiel der F i g. 1 besteht jedes in dem Festwertspeicher 10 gespeicherte Wort aus m + η Bits, Das Speicherausgangsregister 16 ist in zwei Funktionsregister unterteilt, nämlich in einen Datenteil I6a, der die m Datenbits vom Festwertspeicher 10 empfängt und in einen Steuerteil 166, der η Bits aufnimmt. Die m Datenbits gelangen über die Sammelleitung 15d 7·ι einem UND-Tor 17, dessen Ausgang mit einem ODER-Tor 18 verbunden ist, das den Datenteil 16a speist, tn ähnlicher Weise gelangen auch die η Steuerbits über die Sammelleitung 156 und über das UND-Tor 19 sowie das ODER-Tor 20 zu dem Steuerteil 16d, Der Ausgang des Datanteils 16a ist über eine Sammelleitung 22 mit einem benutzenden System 23 verbunden, so daß das Speicherausgangsregister 16 die eigentliche Einrichtung darstellt, die die im Festwertspeicher 10 gespeicherten Daten dem System zugänglich macht.

Das Speicherausgangsregister 16 kann auch von Daten aus dem benutzenden System 23 oder von den Tasten einer Tastatur 26 eingestellt werden. Um dieses zu verwirklichen werden die Bits des benutzenden Systems 23 auf die Sammelleitung 24, zugleich mit einem Einstellsignal des Systems 23 durchgeschaltet, wobei die genannte Sammelleitung über das ODER-Tor 25 mit den ODER-Toren 18 und 20 für die Übertragung dieser Datensignale in das Speicherausgangsregister 16 verbunden ist Die Tasten 26 der Tastatur bestehen aus einer Anzahl von Schaltern die entsprechend den einzugebenden Daten eingestellt werden. Nachdem die Tasten betätigt wurden, wird ein; Dateneingabetaste 27 betätigt, die ein Einstellsignal fü· die Einstellung der Daten im Speicherausgangsregister 16 erzeugt Ferner wird ein Torsteuersignal auf der Leitung 28 erzeugt, das dafür sorgt daß die Daten von den Tasten 26 über ein UND-Tor 29 und die ODER-Tore 25,18 und 20 zu dem Register 16 übertragen werden. Eine Rückstelltaste 30 für die Rückstellung des Festwertspeicher-Datenregisters stellt ein für die Rückstellung des Speicherausgangsregisters 16 geeignetes Signa! vor der Eingabe der Daten von den Tasten 26 zur Verfügung. Hierdurch ist es möglich, daß diese Daten entweder nachfolgend mit zusätzlichen Daten logisch gemäß einer ODER-Funktion miteinander verknüpft werden oder daß sie direkt in das benutzende System 23 eingegeben werden. Diese Anordnung gestattet eine vielseitige Operation insofern, als Daten ir. das Speicherausgangsregister 16 von irgendeiner von drei Quellen für folgende Zwecke eingegeben werden können: Die Daten v/erden mit schon in diesem Speicherausgangsregister 16 enthaltenen Daten gemäß einer ODER-Funktion logisch miteinander verknüpft oder mit Daten, die noch in nachfolgenden Speicherzyklen in dieses Speicherausgangsregister 16 eingegeben werden sullen.

Die Vielseitigkeit dieses Systems leitet sich auch aus der Tatsache ab. daß der Festwertspeicher 10 mit Signalen adressiert und geschaltet werden kann die aus einem Wort hergeleitet werden das vorher aus ihm ausgelesen wurde, mit Signalen des benutzenden Systems 23 oder mit Signalen, die von einer Tastatur stammen. In dem Beispiel des dargestellten Systems wird angenommen, daß X Bits notwendig sind, um die Adresse eines Bere'ches des Festwertspeichers 10 zu (Minieren. Daher kann die Tastatur eine Anzahl von X Adressentasten 33 besitzen, die, wenn sie richtig eingestellt sind die Adresse der Speiclierstelle darstellen, aus der ausgelesen werden soll. Das Niederdrücken einer Adresseneingabetaste 34 bewirkt die Erzeugung eines Torsteuersignales auf der Leitung 35, das dafür sorgt, daß die information von den Tasten 33 über ein UND-Tor 36 und ein ODER-Tor 37 in das Adressenregister 11 gelangt. Ferner ist eine Rückstelltaste 32 für die Rückstellung des Adressenregister.; 11 des Festwertspeichers 10 vor der Eingabe der nächsten Adresse vorgesehen. Das benutzende System 23 schaltet die nächsten Adressenbits auf die Sammelleitung 38, so daß sie über das ODER-Tor 37 in das Adressenregister 11 des Festwertspeichers 10 gelangen. Wenn ein Wort vom

Festwertspeicher 10 ausgelesen wird, so enthält dieses ein Feld von X Bits, das die Adresse des nächsten Wortes darstellt, das aus dem Speicher ausgelesen werden soll. Diese Bits sind im XFeId des .Steuerteils 166 enthalten. Die Ausgänge dieses Feldes sind mit einer Sammelleitung 39 verbunden, die auch das ODER-Tor speist, um so einen dritten Weg für die Adresseneingabe in das Speicheradressenregister U des Festwertspeichers zur Verfügung zu stellen. Um den Festwertspeicher 10 zyklisch zu betreiben sind drei Hilfsmittel vorgesehen, die in Zusammenhang mit den obengenannten verschiedenen Wegen verwendet werden, mn ihn zu adressieren. Wenn eine Adresse von der Tastatur in das Adressenregister 11 eingegeben wurdt. erzeugt das Niederdrücken der Starttaste 40 ein Signal, das über das ODF.R-Tor 41 zu der Zeitgabe und Steuerung 44 übertragen wird, die ein Lesebefehlssignal (kurz Lesesignal) auf der Leitung 14 für die zyklische Operation des Festwertspeichers IO erzeugt. Andererseits betätigt ein Lesesignal auf der Leitung 42 die von dem benutzenden System 23 herführt, die Zeitnahe und Steuerung 44. um das Lesesignal zu erzeugen. F.s sei an dieser Stelle erwähnt, daß unter Lesesignal in diesem Zusammenhang nicht ein Signal zu verstehen ist. das beim Auslesen eines Speichers nach einer Adressierung auf einer Leseleitung erzeugt wird, sondern ein Signal, das die zyklische Betriebsweise für das Auslesen eines Festwertspeichers erzeugt. Es handelt sich hier also um einen Befehl zum Auslesen eines Festwertspeichers. Ein dritter Weg zur Erzeugung dieses Lesesignals (Lesebefehlssignals) wird aus einem Wort des Festwertspeichers 10 selbst erzeugt. Ein solches Won enthält ein Lesesignalbit, das sich in einer I.escsignalbit-Regelungsschaltung befindet, die im Steuerteil Ι6Λ untergebracht ist. dessen Ausgang über die Leitung 43 mit dem ODER-Tor 41 verbunden ist. Wenn daher diese genannte Verriegelungsschaltung des Steuerteils 16ß eingestellt ist. wird ein Signal, das auf der Leitung 43 erseheint, effektiv, um da* l.e^esignal (l.esebcfehisigp.il) für die zyklische Operation de¹· Festwertspeichers 10 zu erzeugen. Diese Anordnung gestattet dem Festwertspeicher, sich selbst wiederholt in Umlauf zu setzen und eine Reihe von Wörtern so lange auszulesen, als die entsprechenden Steuerbits über jedes Wort in den Steuerteil 166eingcgeben werden.

Die Zeitgabe und Steuerung 44 erzeugt ferner eine Reihe von Taktimpulsen, die mit Takt A bis Takt D bezeichnet sind. Der Takt C-Impuls wird über die Leitung 47 zu den Toren 17 und 19 übertragen, um diese zu einem geeigneten Zeitpunkt für die Datenbits des Festwertspeichers 10 durchzuschalten. Diese Taktsignale werden auch über eine Sammelleitung 45 zu einer Steuerung 46 übertragen.

Wie die F i g. 2 und 3 zeigen, besteht das Speicherausgangsregister 16 aus einer Reihe von Verriegelungsschaltungen Z. die für die Durchführung der logischen ODER-Funktion vorgesehen sind. Besonders Fig.3 zeigt daß jede Verriegelungsschaltung L zwei UND-Tore 50 und 51 und ein ODER-Tor 52 besitzt. Die logischen Blöcke sind in einer positiven Logiktechnik ausgeführt; positive Signale werden als aktive und negative Signale als inaktive Signale betrachtet. Der logische Block 50 besitzt zwei Eingänge, einen Dateneingang 53 und einen Einstelleingang 54. Das UND-Tor 51 besitzt einen Rückstelleingang 55 und einen Rüekwärtsverriegelnngseingang 57, der mit dem Ausgang 56 des ODER-Tores 52 verbunden ist Die Ausgänge der UN D-Tore 50 und 51 sind als Eingänge

mit dem ODER-Tor 52 verbunden. Wenn angenommen wird, daß sich die Verriegelungsschaltung L zuerst in ihrem Rückstellzustand befindet, dann bewirken positive Eingangssignale sowohl an den Daten, als auch Einstelleingängen 53 und 54. ein positives Signal, das zu dem Eingang des ODER-Tores 52 übertragen wird. Dieses erzeugt seinerseits ein positives Ausgangssignal, das auf der Leitung 57 zu dem Eingang des UND-Tores 51 übertragen wird. Normalerweise befindet sich die Spannung am Rückstelleingang 55 auf einem positiven Wert, ausgenommen, wenn es gewünscht wird, die Verriegelungsschaltung /. mit Hilfe eines an sie angelegten negativen Impulses zurückzustellen Gleichzeitig mit der Einstellung der Verriegelungsschaltung L bewirkt der positive Impuls an den Eingängen 55 und 57. daß das UNDTf)r 51 an seinem Ausgang ein positives Signal liefert. Bei einem solchen positiven Ausgangssignal bleibt die Verriegelungsschaltung in ihrem Einstellzustand auch nachdem die Eingangssignale an den Eingängen 5i und 54 inaktiv werden. Wenn die Verriegelungsschaltung /. zurückgestellt werden soll. muß ein negativer Impuls an den Eingang 55 angelegt werden, der dann bewirkt, daß das Signal des Ausgangs 51 negativ wird. Dieses bewirkt dann seinerseits, daß das Signal am Ausgang 52 am Ausgang 52 ebenfalls negativ wird, wodurch angezeigt wird, daß sich die Verriegelunssschaltung im Rückstellzustand befindet.

Unter Bezugnahme auf die F i g. 2 wird im folgenden die operation des Speicherausgangsregisters 16 erläutert. Die Einstelleingänge .Salier verriegelten Schaltungen L sind mit dem Ausgang eines ODER-Tores 58 verbunden. Dieses Tor wird seinerseits durch ein Taktsignal C oder von einem Einstellsignal entweder einer Taste 27 oder des benutzenden Systems 23 betätigt. Das auf diese Weise erzeugte Einstellsignal stellt, in Verbindung mit den Datenbits von den ODER Toren 18 und 20. die zu den Dateneingängen D der Verriegelungsschaltungen /. übertragen werden, das Register 16 entsprechend dieser Datenbits ein.

Die Rückstclleingänge R der Verriegelungsschaltungcn /. des Steuerteiles 16£> des Speicherausgangsregisters 16 sind mit dem Ausgang eines Inverters 72 verbunden. Der Eingang dieses Inverters ist mit dem Ausgang eines ODER-Tores 71 verbunden, dessen Eingänge von dem Taktsignal ßoder von einem Signal der Taste 30 für die Rückstellung des Datenregisters für den Festwertspeicher ROS betätigt werden. Wenn daher eines dieser Eingangssignale vorliegt, erzeugt das ODER-Tor 71 ein positives Ausgangssignal, das von dem Inverter 72 invertiert wird und so das für die Rückstellung der Verriegelungsschaltungen notwendige negative Eingangssignal erzeugt.

In ähnlicher Weise sind die Rückstelleingänge R der Verriegelungsschaltungen L des Datenteiles 16a des Speicherausgangsregisters 16 mit dem Ausgang eines Inverters 74 verbunden, der von einem UND-Tor 73 gesteuert wird. Der eine Eingang dieses Tores ist mit dem Ausgang des ODER-Tores 71 verbunden. Der andere Eingang des UND-Tores 73 ist mit dem Ausgang des Inverters 68 verbunden und führt eine Sperrfunktion für das Verhindern der Rückstellung der Verriegelungsschaltungen L des Datenteiles 16a aus.

Zur Ausübung der Sperrftinktion besitzt der Steuerteil 166 eine Verriegelungsschaltung 59, die in ihrem Einstellzustand ein Signal auf der Leitung 60 erzeugt das zu dem UND-Tor 61 übertragen wird. Dieses Tor besitzt einen zweiten Eingang, der von einem Taktsignal A gesteuert wird. Wenn die Verriegelungsschaltung 59

eingestellt ist, bewirkt ein /4-Taktsignal die Einstellung einer ODER-Speicherverriegelungsschaltung 62 und erzeugt ein positives Ausgangssignal, das zu dem Inverter 68 übertragen wird, um die Rückstellung der Register in der im folgenden beschriebenen Weise zu verhindern. Die Verriegelungsschaltung 62 besteht aus einem ODER-Tor 36, das mit dem Ausgang des UND Tores 61 verbunden ist und einem UND-Tor 64. dessen Eingangsleitung 65 mit dem Ausgang des ODER-Tores 63 verbunden ist. Der zweite Eingang 66 des UND-Tores 64 ist mit dem Ausgang e-nes Inverters 67 verbunden, tier von einem /^Taktsignal betrieben wird. Wenn daher die Verriegelungsschaltung (»2 eingestellt ist, aktiviert das Λ> Taktsignal den Inverter 67. tier nun ein negatives Signal auf seiner Ausgangsletnine 66 durch die Rückstellung der Verriegelungsschaltung ft2 liefert.

I ' L- 4 /eigl nun ein Beispiel für die Zeitsteuerung des SvMiMiS während der lestwertspeichcr/vklcn AC und K + I. Bei diesem Beispiel wird angenommen, daß der festwertspeicher 10 entweder von einem Signal der l'astatur oder des benutzenden Svstcms gesteuert wird und daß die Operation so verläuft. daU ein erstes Wort aus dem festwertspeicher 10 und dann ein /weites Wort aus diesem Speicher ausgelesen und in das Speicherausgangsregister 16 eingegeben wird, so daß beide Wörter gemäß einer ODER-f-'unktion miteinander logisch »■erknüpft werden. Wenn der Festwertspeicher zyklisch von einem l.esebefehlssignal auf der Leitung 14 angesteuert wird, dann erzeugt die Zeitgabe und Steu rung 44 auch die Taktsignale. Das Taktsignal Π erscheint am Anfang eines Zyklus und bewirkt die Ruckstellung des Speicherausgangsregisters 16 in der zuvor erläuterten Weise. Wenn Daten am Ausgang des Festwertspeichers 10 erscheinen, dann ist das C-Taktsignal mit diesen Daten synchronisiert, um die Daten durch die Tore durchzuschalten und in das Speicherausgangsregister 16 zu übertragen. Das D-Taktsignal erscheint, nachdem das Speicherausgangsregister 16 eingestellt wurde und es bewirkt die Erzeugung eines Signales für die Rückstellung der Verriegelungsschaltung 62. In dem vorliegenden Beispiel befindet sich die Verriegelungsschaltung zuerst in ihrem Rückstellzustand, so daß das Rückstellsignal, das von dem Takt C erzeugt wird, wirkungslos bleibt. Nach dem D-Taktsignal erscheint das /^-Taktsignal für die Einstellung der Verriegcliingsschaltung 62. Beim vorliegenden Beispiel ist es wünschenswert, das nächste Wort auszulassen, um es mit dem ersten Wort gemäß einer ODER-Funktiori logisch zu verknüpfen Wenn daher das Wort Tins in den Diiienteil 16;» eingegeben wird, dann stellt ein anderes Bit. das vom Festwertspeicher 10 in den Steuerteil 16£ eingeiescn wird, die Verriegeliingsschaliung 59 ein. Die Verriegeltingssehaltung stellt in Verbindung mit einem Λ-Takt die Verriegeliingsschaltung 62 ein. so daß. wenn während des nächsten Zyklus AC J- 1 das /?-Taktsigna! erscheint, dieses Signal wirksam wird, um den Steuerte! l6/> rikk/ustellcn. während das Signal von clet Verriegeliingsschaltung 62 wirksam ist. um die Rückstel lung des Datenteiles 16a zu verhindern Dann wire: während des Zyklus AC + I das C'-Taktsignal wirksam um das Wort 2 in den Datenteil 16a einzugeben, um mil dem bereits in diesem Teil befindlichen Wort I gemäP einer ODER-Funktion verknüpft zu werden. Währenc dieses /weiten Zyklus steiit das D-Taktsign;.l die Verriegclungsschaltung 62 zurück. In diesem Beispie wird, gesteuert von der Einstellung der Verriegelungs schaltung 59. keine weitere ODER-Verknüpfung durch geführt.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Datenverarbeitungsanlage mit einem Speicher und einem an diesen direkt angeschlossenen Speicherausgangsregister, bestehend aus bistabilen Stufen, zur Zwischenspeicherung eine aus dem Speicher jeweils ausgelesenen Speicherwortes, g e kennzeichnet durch eine derartige Ausbildung des Speicherausgangsregisters (16), daß das in einem Zyklus (K) in das Speicherausgangsregister ausgelesene Speicherwort, wenn es ein Steuersignal enthält, im nächsten Zyklus (K +1) in diesem Speicherausgangsregister mit dem dann ausgelesenen Speicherwort gemäß einer ODER-Funktion verknüpft wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß eine Folgesteuerung (LESEBEF- und *-Feld in 166, 41: Fig. 1) mit dem Speicher (10) für das nacheinander erfolgende Auslesen zweier oder mehrerer Informationswörter verbunden ist

3. Datenverarbeitungsanlage nach Anspruch i und/oder 2, dadurch gekennzeichnet, daß die Steuerung (46; Fig. 1, 3) eine Verriegelungsschaltung (62; Fig.3) enthält, welche die ODER-Verknüpfung eines aus dem Speicher (10; Fig. 1) ausgelesenen Informationswortes mit dem im Speicherausgangsregister (16) gespeicherten Informationswert steuert

4. Datenverarbeitungsanlage nach Anspruch 3, dadurch gekennzeichnet, daß die Verriegelungsschaltung ifi'Jt; F i g. 3) mit dem Speicher (10; F i g. 1) derart (Leitung 60) verbunden ist, daß sie von einem aus dem Speicher in ein bestimmtes Feld (16£^ des Speicherausgangsregisters (16) übertragenen Steuerbit eingestellt wird.

5. Datenverarbeitungsanlage nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Steuerung (46; Fig. 1) synchron mit dem Speicherzyklus steuerbar ist, um zu den Stufen (L) des Speicherausgangsregisters (16) Rückstellsignale zu übertragen und daß sie eine Einrichtung zur Verhinderung der Rückstellung der bistabilen Stufen des Speicherausgangsregisters enthält, wodurch mehrere Informationswörter im Speicherausgangsregister logisch verknüpfbar sind.

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß anstelle eines weiteren Informationswortes aus dem Speicher (10) eine Information aus einer zweiten Quelle zwecks logischer Verknüpfung eingelesen wird.