[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2014246C3 - Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen - Google Patents

Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen

Info

Publication number
DE2014246C3
DE2014246C3 DE2014246A DE2014246A DE2014246C3 DE 2014246 C3 DE2014246 C3 DE 2014246C3 DE 2014246 A DE2014246 A DE 2014246A DE 2014246 A DE2014246 A DE 2014246A DE 2014246 C3 DE2014246 C3 DE 2014246C3
Authority
DE
Germany
Prior art keywords
semiconductor
plate
elastic base
semiconductor plate
broken
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2014246A
Other languages
English (en)
Other versions
DE2014246B2 (de
DE2014246A1 (de
Inventor
Sami Ibraham Syracuse N.Y. Gabrail (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2014246A1 publication Critical patent/DE2014246A1/de
Publication of DE2014246B2 publication Critical patent/DE2014246B2/de
Application granted granted Critical
Publication of DE2014246C3 publication Critical patent/DE2014246C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Casings For Electric Apparatus (AREA)

Description

Halbleiterplättchen zur Abnahme leicht einzeln erfaßt werden können und bei der Abnahme eines Halbleiterplättchens die Ausrichtung benachbarter Halbleiterplättchen nicht gestört wird.
Vorzugsweise wird so verfahren, daß die Halbleiterplatte längs zweier senkrecht aufeinanderstehender Scharen jeweils zu einander pariilleler Bruchlinien geritzt wird, und daß die auf die elastische Unterlage aufgeklebte zerbrochene Halbleiterplatte in einer solchen Orientierung um einen auf der von der Halbleiterpiatte abgewandten Seite der elastischen Unterlage angeordneten Dorn herum gebogen wird, daß die Krümmungsachse der Halbleiterplatte mit den Bruchlinien einen Winkel von 45° bildet
Im Gegensatz zu einem festen Körper mit einer beispielsweise sphärisch gekrümmten Oberfläche, um die die Unterlage mit den angeklebten Halbleiterplättchen herumgebogen werden kann, bildet ein Dorn aufgrund seiner Zylinderform einen verhältnismäßig einfach herzustellenden Körper. Aufgrund der Schräglage der Bruchlinien zur Krümmungsachse der Halbleiterplatte lassen sich außerdem alle V-förmigen Rillen durch das Biegen gleichzeitig freilegen.
Wenn die geritzte Halbleiterpiatte mit einer elastischen ätzfesten Klebeschicht aus einem elastischen klebenden Wachs auf die elastische Unterlage geklebt wird, lassen sich die Halbleiterplättchen durch einfaches Erwärmen der Wachsschicht von der Unterlage lösen, ohne daß sie bei der Erwärmung ihre Ausrichtung verlieren.
Um zu verhindern, daß die Reaktionstemperatur der Ätzlösung die Erweichungstemperatur der Wachsschicht überschreitet, ist es zweckmäßig, die Halbleiterpiatte während des Ätzens zu kühlen.
Der Querschnitt der V-förmigen Rillen kann durch Ätzen so weit vergrößert werden, daß die Querabmessung an der der elastischen Unterlage benachbarten Oberfläche der Halbleiterplättchen mindestens 50 μπι beträgt
Ferner ist es günstig, wenn die geritzte Halbleiterpiatte mit der Seite auf die elastische Unterlage aufgeklebt wird, auf der sie geritzt ist. Hierbei dringt das Klebemittel in di«i durch das Ritzen entstandenen Vertiefungen und sorgt auf diese Weise für einen besseren seitlichen Malt der Halbleiterplatte.
Das Verfahren n^tch der Erfindung wird nachstehend anhand einer scherAatischen Zeichnung in bevorzugten Ausführungsbeispiele'i näher erläutert. Es zeigt
F i g. 1 einen vergrößerten Ausschnitt einer geritzten Halbleiterplatte in Draufsicht,
Fig.2 einen Querschnitt einer Haltevorrichtung, die die geritzte Halbleiterplatte nach Fig. 1 in einer Zwischenstufe des Unterteilungsverfahrens enthält,
Fig.2A eine perspektivische Explosionsdarstellung der Haltevorrichtung nach F i g. 2,
Fig.3 eine perspektivische Ansicht einer Vorrichtung zum Zerbrechen der Halbleiterplatte, die eine geritzte Halbleiterplatte nach F i g. 1 enthält,
Fig.4 eine perspektivische Ansicht der nach dem Zerbrechen um einen Dorn herumgebogenen Halbleiterpiatte,
Fig.4A eine vergrößeuc perspektivische Ansicht eines Ausschnitts der zerbrochenen Halbleiterplatte nach dem Biegen mittels der Vorrichtung nach F i g. 4,
F i g. 5 einen Querschnitt einer Vorrichtung zum Ätzen und Kühlen der auf den Dorn nach Fig.4 gespannten Halbleiterplatte und
Fig.5A eine perspektivische Ansicht eines Ausschnitts der zerbrochenen Halbleiterpiatte nach dem Ätzen.
In der Halbleiterplatte 8, vgl. Fig. 1, sind durch ein bekanntes Diffusions- und Markierungsverfahren einzelne Halbleiterbauelemente 80 ausgebildet Bei diesen Halbleiterbauelementen 80 kann es sich beispielsweise um Dioden, Transistoren, Thyristoren, integrierte Schaltungsanordnungen oder irgendeine Kombination dieser Halbleiterbauelemente handeln. Die in F i g. 1 dargestellten Halbleiterbauelemente 80 sind Dioden mit PN-Übergang. Jede Diode enthält eine P-Ieitende Zone 80a, die in einem N-leitenden Substrat SOb ausgebildet ist, so daß sich ein PN-Übergang 80c ergibt Das Substrat 806 kann aus irgendeinem bekannten Halbleitermaterial hergestellt sein, besteht jedoch vorzugsweise aus Silicium. Auf der Oberfläche der Halbleiterpiatte 8 können die bekannten Isolierschichten zum Schutz der PN-Übergänge 80c sowie Elektroden und Anschlüsse vorgesehen sein, obwohl sie nicht dargestellt sind.
Auf der Oberfläche der Halbleiterplatte 8 sind längs der Streifen A und ßdie Bruchlinien 10 und 20 in einer bekannten Weise geritzt. Die Anzahl und die Form der Bruchlinien sowie die daraus resultierende Form der Halbleiterplättchen kann auch anders als die dargestellte Form eines geradlinigen Gitters gewählt werden.
Die auf der einen Oberfläche in der in F i g. 1 dargestellten Weise geritzte Halbleiterplatte 8 wird mit der geritzten Oberfläche auf der Oberfläche einer elastischen Unterlage aufgebracht, die beispielsweise aus einer Siiiconkautschuk-Platte 6 bestehen kann. Zunächst wird die Siliconkautschuk-Platte 6 auf einer Oberfläche mit einer elastischen und ätzfesten Klebeschicht 5 besprüht, wofür beispielsweise ein durch Vaselin plastisch gemachtes Apiezonwachs verwendet werden kann. Dieses Wachs besteht vorzugsweise aus zwei Gewichtsteilen Vaselin, zwei Gewichtsteilen Xylen und acht Gewichtsteilen Apiezonwachs. Die Siliconkautschuk-Platte 6 wird dann mit der Klebeschicht 5 nach oben in einem Rahmen 2 auf einer Glasplatte 7, die einen herausnehmbaren Boden in dem Rahmen 2 bildet, gehalten. Dann wird die Halbleiterplatte 8 mit ihrer geritzten Oberfläche auf der Klebeschicht 5 angeordnet. Wenn die gegenüberliegende, also die ungeritzte Oberfläche der Halbleiterplatte 8 mit einem anderen Material als Silicium bedeckt ist, wird sie mit einer Schutzschicht überzogen, um sie vor einem sich anschließenden Ätzvorgang zu schützen. Es kann zweckmäßig sein, vor dem Unterteilen der Halbleiterpiatte 8 die Halbleiterbauelemente mit ohmschen Kontakten zu versehen. Dann wird eine dünne Schicht 4 aus einem absorbierenden Material, z. B. Filterpapier, auf der oberen ungeritzten Oberfläche der Halbleiterplatte 8 aufgebracht. Dann werden einige Tropfen eines viskosen dielektrischen Materials, z. B. Äthylenglycol, auf dem Filterpapier 4 aufgebracht, um die Halbleiterpiatte 8 räumlich zu fixieren und während der anschließenden Verfahrensschritte an ihrer ungeritzten Oberfläche sauber zu halten. Über dem Filterpapier 4 wird dann eine Glasplatte 3 angeordnet, so daß die Halbleiterplatte 8 sandwichartig von einer Glasanordnung IA umgeben ist, die das Verbinden der geritzten Halbleiterplatte 8 mit der Klebeschicht 5 erleichtert.
Die Haltevorrichtung mit der Schichtenanordnung nach F i g. 2 wird dann auf eine Temperatur erwärmt, bei der die Klebeschicht 5 erweicht. Noch während der Erwärmung wird oben auf der Glasplatte 3 ein Gewicht aufgesetzt, um das Glätten der Schichtenanordnung XA
und das Einbetten der geritzten Oberfläche der Halbleiterplatte 8 in der Wachsschicht 5 zu erleichtern. Die Schichtenanoirdnung \A, einschließlich Gewicht, wird dann bis auf Zimmertemperatur abgekühlt. Die Glasplatten 3 und 7 und anschließend das Filterpapier 4 werden dann entfernt. Die geritzte und auf die Siliconkautschuk-Platte 6 aufgeklebte Halbleiterplatte 8 kann jetzt; zerbrochen werden.
In Fig. 3 ist eine Vorrichtung zum Ausüben einer Druckkraft zum Zerbrechen der Halbleiterplatte 8 längs der Bruchlinien 10 und 20 dargestellt. Die Siliconkautschuk-Platte 6, auf deren Oberfläche die geritzte Oberfläche der Halbleiterplatte 8 mittels der Wachsschicht 5 befestigt ist, wird auf einer nachgiebigen Fiizmatte 13 angeordnet, die auf einer Metallplatte 12 ruht. Ein starrer Stab 14, z. B. ein Metallslab, wird dann unter Druck gegen die Halbleiterplatte 8 über die ungeritzte Oberfläche der Halbleiterplatte 8 gerollt. Bei der Darstellung nach F i g. 3 wird der Stab 14 von rechts nach links bzw. umgekehrt über die Oberfläche der Halbleiterplatte 8 gerollt. In der Fläche unterhalb des Stabes 14 werden längs der Bruchlinien 20 Rillen 20a in der Halbleiterplatte 8 gebildet. Wenn längs aller Bruchlinien 20 Rillen 20a erzeugt worden sind, wird der Stab 14 im rechten Winkel zur vorherigen Bewegungsrichtung über die Halbleiterplatte 8 gerollt, um die Halbleiterplatte 8 längs der Bruchlinien 10 zu zerbrechen. Auf diese Weise wird die Halbleiterplatte 8 in mehrere Halbleiterplättchen 80 unterteilt, ohne die Lage oder Ausrichtung irgendeines Halbleiterplättchens 80 in der Halbleiterplatte 8 zu stören. Anstelle des Stabes können auch anders geformte starre Körper verwendet werden, die in der Lage sind, eine Druckkraft auszuüben.
Nach dem Zerbrechen wird die Halbleiterplatte 8 auf einer gekrümmten Oberfläche eines festen Körpers, z. B. dem zylindrischen Teil eines Aufspanndorns 30, wie er in Fig. 5 dargestellt ist, befestigt. Auf diese Weise wird die Siliconkautschuk-Platte 6 gebogen, so daß sich V-förmige Rillen 10a, 20a zwischen den benachbarten Halbleiterplättchen 80 bilden, wobei die sich gegenüberliegenden Seitenwände der Halbleiterplättchen 80 freigelegt werden.
Um beide Reihen von Bruchlinien 10 und 20 in einem einzigen Biegevorgang zu V-förmigen Rillen zu öffnen, ist die Halbleiterplatte 8 in einer solchen Orientierung auf dem Aufspanndorn 30 angeordnet, daß die Bruchlinien 10 und 20 einen spitzen Winkel, vorzugsweise etwa 45°. mit der Achse des Aufspanndorns 30 bilden. Durch das Biegen der Halbleiterplatte 8 werden die Häibieiierpiäüchen 80 getrennt. Die Wirkung dieser Biegung auf die Halbleiterplatte 8 ist in Fig.4A dargestellt. Wie man sieht, ist der Querschnitt der Rillen 10a und 20a jetzt V-förmig, d. h. die Rillen weisen einen sich verjüngenden Querschnitt zwischen den einander gegenüberliegenden Seitenwänden benachbarter HaIb-
> leiterplättchen 80 auf. Der Aufspanndorn 30 weist einen Zylinderteil 32 und einen Handgriff 31 auf. Anstelle der dargestellten zylindrischen Oberfläche des Aufspanndorns 30 können auch andere Formen gekrümmter Oberflächen eines festen Körpers verwendet werden.
■ι Die Bruchlinien 10 und 20 können auch parallel bzw. senkrecht zur Achse des Aufspanndorns angeordnet werden, doch sind in diesem Falle zum Erzeugen des V-förmigen Rillenquerschnitts zwei Biegeschrilte erforderlich, nämlich erst in der einen Richtung und dann in der anderen, dazu senkrechten.
Die befestigte, gebogene und zerbrochene Halbleiterplatte 8 kann jetzt geätzt werden, um die gewünschte V-Form des Querschnitts der Rillen tOa und 20a nach dem Wegnehmen der Biegekraft beizubehalten. Hierzu
" wird eine Ätzvorrichtung 40, wie sie in Fig. 5 dargestellt ist, verwendet. In einem mit Eis 35 ausgelegten Behälter 36 wird zunächst ein ätzfester Behälter 34 eingesetzt. Der ätztfeste Behälter 34 wird dann mit einer bekannten Ätzlösung 33 zum Ätzen von Silicium gefüllt. Das Eis 35 wird verwendet, um zu verhindern, daß die Reaktionstemperatur der Ätzlösung 33 die Erweichungstemperatur der Wachsschicht 5 überschreitet. Dann werden der Aufspanndorn 30 und die Halbleiterplatte 8 solange in die Ätzlösung 33 ; getaucht (die Zeit hängt von der verwendeten Ätzlösung ab), bis sich die V-förmigen Rillen zwischen den Halbleiterplättchen 80 erweitert haben. Nach dem Ätzen und dem Abnehmen vom Aufspanndorn 30 erhält man die in Fig.5A dargestellte unterteilte Halbleiterplatte 8. Dadurch, daß man das Ätzmittel mit den Seitenwänden der Halbleiterplättchen 80 in den Rillen zwischen den Halbleiterplättchen 80 in Berührung bringt, werden die Seitenwände angegriffen, die Kanten abgerundet, die Rauheit verringert und der Abstand
■ benachbarter Halbleiterplättchen 80 an der der Wachsschicht 5 benachbarten Oberfläche der Halbleiterplatte 8 vorzugsweise um mindestens 50 μπι erhöht. Die abgeschrägten Seitenwände der Halbleiterplättchen 80 sind jetzt verhältnismäßig glatt und bilden
:" Rillen tOb und 20b mit V- förmigem Querschnitt, und zwar selbst nachdem die Siliconkautschuk-Platte 6 ihre ursprüngliche ebene Form wieder eingenommen hat. Die Halbleiterplättchen 80 bilden jetzt getrennte »Inseln«, die in der Wachsschicht 5 an derselben Stelle
"'■ 'ind in derselben Lage befestigt sind, die sie in der Halbleiterplatte 8 vor der Bildung der Bruchlinien 10 und 20 einnahmen.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen, bei dem die Halbleiterplatte längs der die Form der Halbleiterplättchen bestimmenden Bruchlinien geritzt und unter Auflage auf eine elastische Unterlage und durch eine Relativbewegung von geritzter Halbleiterplatte und von einem die geritzte Halbleiterplatte gegen die elastische Unterlage drückenden starren Körper in die Halbleiterplättchen zerbrochen wird, dadurch gekennzeichnet, daß die geritzte Halbleiterplatte (8) mit einer elastischen ätzfesten Klebeschicht (5) auf die elastische Unterlage (6) geklebt und danach längs der Bruchlinien (10, 2(li) in die Halbleiterplättchen (80) zerbrochen wird, daß die auf der elastischen Unterlage (β) aufgeklebte zerbrochene Halbleiterplatte (S) um eine auf der von der Halbleiterplatte abgewandten Seite der elastischen Unterlage (6) angeordnete gekrümmte Oberfläche eines festen Körpers herum gebogen wird, so daß sich längs der Bruchlinien V-förmige Rillen (10a, 2CIa^ mit sich zu der elastischen Unterlage (6) hin vexjüngendem Querschnitt zwischen den sich gegenüberliegenden Seitenwänden benachbarter Halbleiterplättchen (80) öffnen, daß der Querschnitt der V-förmigen Rillen durch Ätzen der durch das Biegen freigelegten Seitenwände der Halbleiterplättchen (80) mit einer Ätzlösung vergrößert wird, und daß nach dem Entfernen der Ätzlösung die elastische Unterlage (6) mit den aufgeklebten voneinander getrennten Halbleiterplättchen (80) in ihre Ausgangsform zurückgebogen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterplatte (8) längs zweier senkrecht aufeinanderstehender Scharen jeweils zueinander paralleler Bruchlinien (10, 20) geritzt wird, und daß die auf die elastische Unterlage (6) aufgeklebte zerbrochene Halbieiterplatte (8) in einer solchen Orientierung um einen auf der von der Halbleiterplatte (8) abgewandten Seite der elastischen Unterlage (6) angeordneten Dorn (30) herum gebogen wird, daß die Krümmungsachse der Halbleiterplatte (8) mit den Bruchlinien (10,20) einen Winkel von 45° bildet.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die geritzte Halbleiterplatte (8) mit einer elastischen ätzfesten Klebeschicht (5) aus einem elastischen klebenden Wachs auf die elastische Unterlage (6) geklebt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterplatte (8) während des Ätzens gekühlt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Querschnitt der V-förmigen Rillen (10a, 20a) durch Ätzen so weit vergrößert wird, daß die Querabmessung an der der elastischen Unterlage (6) benachbarten Oberfläche der Halbleiterplättchen (80) mindestens 50 μπι beträgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die geritzte Halbleiterplatte (8) mit der Seite auf die elastische Unterlage (6) aufgeklebt wird, auf der sie geritzt ist.
Die Erfindung betrifft ein Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen, bei dem die Halbleiterplatte längs der die Form der Halbleiterplättchen bestimmenden Bruchlinien geritzt und unter Auflage auf eine elastische Unterlage und durch eine Relativbewegung von geritzter Halbleiterplatte und von einem die geritzte Halbleiterplatte gegen die elastische Unterlage drückenden starren Körper in die Halbleiterplättchen zerbrochen wird.
■ ■■■ Bei einem bekannten Verfahren dieser Art (GB-PS 10 93 197) wird die geritzte Halbleiterplatte in einer evakuierten, durchsichtigen Hülle auf einer Gummiunterlage angeordnet Dann wird die Halbleiterplatte durch Abrollen einer Walze über der Hülle zerbrochen.
■ Nach dem Zerbrechen wird die Hülle an den Rändern aufgetrennt und die obere Folie der Hülle von den Halbleiterplättchen entfernt. Die Halbleiterplättchen werden anschließend einzeln mittels eines Saugers von der unteren Hüllentolie abgenommen.
Bei diesem Verfahren besteht die Gefahr, daß die Halbleiterplättchen beim Zerbrechen der Halbleiterplatte und beim Abnehmen von der unteren Hüllenfolie, soweit sie noch mit ihren zumeist gezackten Bruchkanten in Eingriff stehen, ihre räumliche Ausrichtung verlieren, was für eine weitere Behandlung ungünstig ist
Bei einem anderen bekannten Verfahren zum Unterteilen einer Halbleiterplatte in Halbleiterplättchen (CH-PS 4 08 219) wird die Halbleiterplatte auf eine Trägerfolie geklebt, dann werden in die freie Oberfläche
■ Bruchlinien eingeritzt und die Halbleiterplatte wird mit ihrer geritzten Oberfläche auf eine elastische Unterlage gelegt, wobei sie weiter an der Folie haftet, und durch Walzen zerbrochen. Hierbei behalten die Halbleiterplättchen ihre relative Lage nur solange bei, wie sie
■ noch an der Trägerfolie haften. Um sie von der Trägerfolie zu entfernen, wird diese mit den Halbleiterplättchen in eine Lösung getaucht, die das Klebemittel zwischen Trägerfolie und Halbleiterplättchen auflöst. Hierbei verlieren die Halbleiterplättchen ebenfalls ihre
" räumliche Ausrichtung.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, bei dem die Halbleiterplättchen ihre ursprüngliche Ausrichtung, die sie in der Halbleiterplatte hatten, beim : Abnehmen von der Unterlage nicht verlieren.
Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß die geritzte Halbleiterplatte mit einer elastischen ätzfesten Klebeschicht auf die elastische Unterlage geklebt und danach längs der Bruchlinien in die '·'· Halbleiterplättchen zerbrochen wird, daß die auf der elastischen Unterlage aufgeklebte zerbrochene Halbleiterplatte um eine auf der von der Halbleiterplatte abgewandten Seite der elastischen Unterlage angeordnete gekrümmte Oberfläche eines festen Körpers
■ herum gebogen wird, so daß sich längs der Bruchlinien V-förmige Rillen mit sich zu der elastischen Unterlage hin verjüngendem Querschnitt zwischen den sich gegenüberliegenden Seitenwänden benachbarter Halbleiterplättchen öffnen, daß der Querschnitt der V-förmi-
"'■ gen Rillen durch Ätzen der durch das Biegen freigelegten Seitenwände der Halbleiterplättchen mit einer Ätzlösung vergrößert wird, und daß nach dem Entfernen der Ätzlösung die elastische Unterlage mit den aufgeklebien voneinander getrennten Halbleiter-
: plättchen in ihre Ausgangsform zurückgebogen wird.
Das Ätzen führt zu einer Glättung der Seitenwände der Halbleiterplättchen und einer Vergrößerung des Abstandes benachbarter Halbleiterplättchen, so daß die
DE2014246A 1969-04-01 1970-03-25 Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen Expired DE2014246C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US81218269A 1969-04-01 1969-04-01

Publications (3)

Publication Number Publication Date
DE2014246A1 DE2014246A1 (de) 1970-10-08
DE2014246B2 DE2014246B2 (de) 1979-07-12
DE2014246C3 true DE2014246C3 (de) 1980-03-20

Family

ID=25208782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2014246A Expired DE2014246C3 (de) 1969-04-01 1970-03-25 Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen

Country Status (8)

Country Link
US (1) US3762973A (de)
JP (1) JPS4822014B1 (de)
DE (1) DE2014246C3 (de)
FR (1) FR2038128B1 (de)
GB (1) GB1295964A (de)
IE (1) IE34051B1 (de)
NL (1) NL7003693A (de)
SE (1) SE364141B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7313572A (nl) * 1973-10-03 1975-04-07 Philips Nv Werkwijze voor het etsen van silicium- of ger- mplakken en halfgeleiderinrichtingen ver- igd met toepassing van deze werkwijze.
US4203127A (en) * 1977-07-18 1980-05-13 Motorola, Inc. Package and method of packaging semiconductor wafers
JPS6041478B2 (ja) * 1979-09-10 1985-09-17 富士通株式会社 半導体レ−ザ素子の製造方法
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2970730A (en) * 1957-01-08 1961-02-07 Motorola Inc Dicing semiconductor wafers

Also Published As

Publication number Publication date
GB1295964A (de) 1972-11-08
SE364141B (de) 1974-02-11
JPS4822014B1 (de) 1973-07-03
IE34051L (en) 1970-10-01
NL7003693A (de) 1970-10-05
FR2038128A1 (de) 1971-01-08
DE2014246B2 (de) 1979-07-12
US3762973A (en) 1973-10-02
FR2038128B1 (de) 1974-03-01
DE2014246A1 (de) 1970-10-08
IE34051B1 (en) 1975-01-22

Similar Documents

Publication Publication Date Title
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE2802654C3 (de) Befestigung einer Halbleiterplatte an einer Läppscheibe
DE2007099C3 (de) Verfahren zum Zerteilen einer Scheibe aus SUicium-Halbleiterwerkstoff
DE19628237A1 (de) Halbleitervorrichtung und Herstellungsverfahren der Gleichen
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE2014246C3 (de) Verfahren zum Unterteilen einer Halbleiterplatte in mehrere Halbleiterplättchen
DE2060264A1 (de) Haltevorrichtung fuer Halbleiterplaettechen und Verfahren zum Verbinden der Haltevorrichtung mit dem Halbleiterplaettchen
DE3819207C2 (de)
DE1006977B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Inversionsschicht
EP0258353A1 (de) Haftklebendbeschichteter gegenstand und verfahren zu seiner herstellung
DE2540430C2 (de) Verfahren zum Zerteilen eines aus einkristallinem Material bestehenden Halbleiterplättchens
DE1801878B2 (de) Vorrichtung zum halten einer mehrzahl von kleinen, duennen werkstuecken
DE1602001C3 (de) Verfahren zur Herstellung von Halbleiterelementen
DE102015100827B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
DE2826110A1 (de) Verfahren zur zerspaltung einer halbleiter-wafer in halbleiter-pellets
DE3137301A1 (de) "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung"
DE3442062C2 (de)
DE1564770A1 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen
EP1741517A1 (de) Vakuum-Spannvorrichtung zum Fixieren einer Nutzenplatte und entsprechendes Bearbeitungsverfahren
DE102022205179A1 (de) Flächenmaterial-befestigungsvorrichtung
DE1193172B (de) Verfahren und Vorrichtungen zum Zerbrechen einer geritzten und auf einen Klebestreifen aufgeklebten Halbleiterplatte
DE1932371A1 (de) Verfahren zum Herstellen von Halbleiterplaettchen
DE2748341C2 (de) Verfahren zum Kontaktieren von Halbleiterbauelementen
DE3305934A1 (de) Vorrichtung zur temperaturbehandlung von substraten, insbesondere von halbleiterkristallscheiben

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee