DE2001496C

DE2001496C - Method and circuit arrangements for demodulating frequency-modulated pulse-shaped signals

Info

Publication number: DE2001496C
Application number: DE19702001496
Authority: DE
Inventors: Lynn Parker Raleigh N C West (V St A)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-01-14
Filing date: 1970-01-14
Publication date: 1973-05-10

Description

Die Erfindung betrifft ein Verfahren und Schaltungsanordnungen zur Demodulation frequenzmodulierter Signale, die aus Wellenzügen bestehen, deren Schaltflanken von der Modulationsfrequenz abhängige Abschnitte unterschiedlicher Länge definieren.The invention relates to a method and circuit arrangements for demodulating frequency-modulated Signals that consist of wave trains whose switching edges depend on the modulation frequency Define sections of different lengths.

Übliche Demodulatoren geben Welleniormen ab. die ir. funktioneller Abhängigkeit von der Zeit zwischen zwei Nulldurchgängen des zu demolierenden Signals stehen. Dabei wird z. B. am Ende eines Sägezalmsignals die Wellenform des zu demodulierenden Sictnls durcii einen kurzen Impuls abgetastet und das breennis festgehalten, um somit eine quanUMerte Fo-in des modulierten und demodulierten Signals ab-ZiU.-hen. Die kurzen Abtastimpulse müssen mindesten > im gleichen Takt wie die Nulldurchgänge erfo'.:en und werden durch sehr schnelle Schaltfolgen erzeugt. Da die Abtastung in der Größenordnung der fjvquenzmodulierten Signalfrequenz durchgeführt w;-ti, gelangt ein gewisser FM-Anteil hindurch bis zum Ausgang, wenn nicht eine relativ aufwendige F itcrung durchgeführt wird.Usual demodulators emit wave norms. the ir. functional dependence on the time between there are two zero crossings of the signal to be demolished. It is z. B. at the end of a sawtooth signal the waveform of the signal to be demodulated is sampled by a short pulse and that breennis held in order to get a quantum Fo-in of the modulated and demodulated signal from ZiU.-hen. The short sampling pulses must at least> occur in the same cycle as the zero crossings and are generated by very fast switching sequences. Since the sampling is in the order of magnitude of the Frequency-modulated signal frequency carried out w; -ti, a certain FM component passes through to to the exit, if not a relatively complex one F itcration is carried out.

Das Verfahren nach der vorliegenden Erfindung tagtet nicht ab, sondern arbeitet mit zwei inversen R^chteckwellenzügen, um daraus charakteristische Spannungspegel abzuleiten. Dabei sind bei der anschließenden Addition der abgeleiteten Spannungspcgelwellenzüge keine schnellen Schaltoperationen erforderlich. Der durchgelassene FM-Anteil ist, wenn überhaupt vorhanden, weit geringer als bei üblichen l.Vmodulatoren. Somit sind vorteilhafterweise besondere Filtermaßnahmen nicht erforderlich.The method according to the present invention does not cancel, but works with two inverses Rectangular waves, in order to make them characteristic Derive voltage level. In the subsequent addition of the derived stress level wave trains no quick switching operations required. The FM component let through is if present at all, far less than with conventional left modulators. Thus, special ones are advantageous Filter measures not required.

Ein solches Verfahren und Schaltungsanordnungen zu dessen Durchführung anzugeben ist die Aufgabe der vorliegenden Erfindung.The task is to specify such a method and circuit arrangements for its implementation of the present invention.

Diese Aufgabe wird erfindungsgemäß gelöst durch die Ableitung eines ersten Signals, dessen charakteristische Abschnittsamplituden von der zeitlichen Länge der einzelnen ungeradstelligen Abschnitte zwischen jeweils zwei Schaltflanken des zu demodulierenden Signals abhängig sind, durch die Ableitung eines zweiten Signals, dessen charakteristische Abschnittsamplituden von der zeitlichen Länge der einzelnen geradstelligen Abschnitte zwischen jeweils zwei Schaltflanken des zu demodulierenden Signals abhängig sind, und durch die Summierung der charakteristischen Abschnittsamplituden des ersten und zweiten abgeleiteten Signals.According to the invention, this object is achieved by deriving a first signal, its characteristic Section amplitudes from the length of time of the individual odd-digit sections between two switching edges of the signal to be demodulated are dependent on the derivation a second signal whose characteristic section amplitudes depend on the length of time of the individual even-digit sections between two switching edges of the signal to be demodulated are dependent, and by summing the characteristic section amplitudes of the first and second derived signal.

Vorteilhafte Ausgestaltungsmöglichkeiten dieses Verfahrens sowie Schaltungsanordnungen zur Durchführung sind in den Unteransprüchen angegeben.Advantageous design options for this method and circuit arrangements for implementation are specified in the subclaims.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargets.ellt und wird im folgenden näher beschrieben. Es zeigt:An embodiment of the invention is shown in the drawings and will be described in more detail below described. It shows:

Fig. 1 ein Übersichtsbild der erfindungsgemäßen Demodulatorschaltungsanordnung in Blockdarstellung, Fig. 1 is an overview of the invention Demodulator circuit arrangement in block diagram,

Fig. 2 ein Schaltbild der verwendeten Integrier- und Halteschaltung mit UND-Funktionen gemäß F i B. 1 undFIG. 2 is a circuit diagram of the integrating and holding circuit used with AND functions according to FIG F i B. 1 and

F i g. 3 Wellenzüge, die der Erklärung des Demodulators und der darin auftretenden Signale nach F i g. 1 dienen.
Allgemeine BeschreibungF i g. 3 wave trains, which the explanation of the demodulator and the signals occurring in it according to F i g. 1 serve.
general description

Ein einzugebendes FM-Signal mit einer Wellenform gemäß F i g. 3 a wird der Eingaagsklemme 8 zugeführt. Die positiven Impulse, die während der ungeradstelligen Perioden der Wellenform α auftreten, ίο stoßen einen monostabilen Multivibrator 20 an, dessen Ausgang jeweils für eine vorgegebene Zeit T gemäß F i g. 3 c eingeschaltet wird. Diese Zeit ist kleiner gewählt als die Abschnittslängen der zu analysierenden Schaltfolge. Der Ausgang des monostabilen Multivibrators 20 und die unveränderten Impulse des FM-Signals werden den Und-Eingängen einer Integrier- und Halteschaltung 40 zugeführt. Zwischen den hinteren Flanken des AusgangssignaJs vom monostabilen Multivibrator 20 und den hinteren Flanken »ο der positiven Impulsabschnitte Pl, P 3 usw., d. h. der ungeradsteliigcii Abschnitte, führt die Schaltung 40 eine inverse Integrierung durch Entladung eines Kondensatojs durch, und während der geradstelligen Abschnitte P 2. P4 usw. gibt die Schaltung40 ein Ausa5 gangssignal ab, das in funktionellem Zusammenhang mit der Dauer der ungeradstelligen Abschnitte Pl. P 3 usw. steht. Dieses Ausgangssignal wird einem Analogtor 60 zugeführt, welches das Ausgangssignal der Schaltung 40 zu einem zusammenfassenden Punkt A während der geradstelligen Abschnitte P 2, P4 usw. gelangen läßt.An FM signal to be inputted having a waveform as shown in FIG. 3 a is fed to the input terminal 8. The positive pulses that occur during the odd-digit periods of the waveform α, ίο trigger a monostable multivibrator 20, the output of which for a predetermined time T according to FIG. 3 c is switched on. This time is chosen to be shorter than the segment lengths of the switching sequence to be analyzed. The output of the monostable multivibrator 20 and the unchanged pulses of the FM signal are fed to the AND inputs of an integrating and holding circuit 40. Between the trailing edges of the output signal from the monostable multivibrator 20 and the trailing edges of the positive pulse sections P1, P3, etc., ie the oddest sections, the circuit 40 performs an inverse integration by discharging a capacitor, and during the even-digit sections P. 2. P4 , etc., the circuit 40 emits an output signal which is functionally related to the duration of the odd-digit sections Pl. P 3, and so on. This output signal is fed to an analog gate 60 which allows the output signal of the circuit 40 to reach a summarizing point A during the even-digit sections P 2, P4 and so on.

Das FM-Eingangssignal wird des weiteren einem Inverter 10 zugeführt und damit ein Ausgangssignal b gemäß Fig. 3 erzeugt, das dann einem zweiten monostabilen Multivibrator 30 zugeführt wird, der ein Ausgangssignald gemäß Fi g. 3d erzeugt, welches ebenfalls die zeitliche Länge T aufweist. Die beiden monostabilen Multivibratoren 20 und 30 sollen möglichst die gleiche Schaltzeit T besitzen. Während der Zeit zwischen der hinteren Flanke des Ausgangssignals des monostabilen Multivibrators 30 und dem Ende eines geradstelligen Abschnitts P2, P4 usw. integriert die Schaltung 50 durch Entladung ihres Kondensators, wobei deren Integrationen jeweils am Ende der geradstelligen Abschnitte beendet werden. Das Ausgangssignal der Schaltung 50 an ihrem Kondensator wird dann während der nachfolgenden ungeradstelligen Abschnitte gespeichert, und ein Analogtor 70 läßt das Signal vom Ausgang der Schaltung 50 während der ungeradstelligen Abschnitte zum Zusammenfassungspunkt A gelangen. Somit wird jeweils ein Ausgangssignal von der Schaltung 40 während der geradstelligen Abschnitte und ein Ausgangssignal von der Schaltung 50 während der ungeradstelligen Abschnitte abgegeben. Mit abwechselnder Signalzusammenführung wird auf diese Weise ein Minimum an durchgelassenen FM-Anteilen erreicht. Die Erfindung kann grundsätzlich auch ohne die beiden monostabilen Multivibratoren 20 und 30 mit Integration während der ganzen Abschnitte Pl, P usw. benutzt werden. Die monostabilen Multivibratoren 20 und 30 ergeben jedoch eine störsignalärmere Demodulation, wenn das Verhältnis /f///_m (d.h. der Frequenzhub) klein ist.The FM input signal is also fed to an inverter 10 and thus an output signal b according to FIG. 3 is generated, which is then fed to a second monostable multivibrator 30 which generates an output signal d according to FIG. 3d generated, which also has the temporal length T. The two monostable multivibrators 20 and 30 should have the same switching time T as far as possible. During the time between the trailing edge of the output signal of the monostable multivibrator 30 and the end of an even-digit section P2, P4, etc., the circuit 50 integrates by discharging its capacitor, the integrations thereof being terminated at the end of the even-digit sections. The output of circuit 50 on its capacitor is then stored during subsequent odd-digit sections and an analog gate 70 passes the signal from the output of circuit 50 to summary point A during the odd-digit sections. Thus, in each case an output signal from the circuit 40 during the even-digit sections and an output signal from the circuit 50 during the odd-digit sections. With alternating signal merging, a minimum of allowed FM components is achieved in this way. The invention can in principle also be used without the two monostable multivibrators 20 and 30 with integration throughout the sections P1, P, etc. The monostable multivibrators 20 and 30, however, result in demodulation with less interference signals if the ratio / f /// _m (ie the frequency deviation) is small.

Beschreibung im einzelnenDescription in detail

Die Wellenzüge α bis k gemäß Fi g. 3 entsprechen den Wellenformen, die an den gleichnamigen Punk-The wave trains α to k according to Fi g. 3 correspond to the waveforms connected to the point of the same name

lon a bis k gemäß den F i g. 1 und 2 auftreten. Wie bereits genannt, wird das FM-Signal α mit dem Wellenzug α über den Eingang 8 dem Eingang des monostabilcn Multivibrators 20 zugeführt. Nach Fig. 3 sind die ungeradste41igen Abschnitte des FM-Signals als Pl, P3, PS usw. definiert. Die Vorderflanken dieser positiven Impulse, die jeweils am Beginn der ungeradstelligcn Abschnitte liegen, stoßen den monostabilen Multivibrator 20 an und erzeugen ein Ausgangssignal gemäß Fig. 3c. Die beiden monostabilcn Multivibratoren 20 und 30 werden nur durch positive Vorderflanken angestoßen, nich( aber durch die negativgerichteten Hinterflanken. Die somit erzeugten Ausgangsimpulse /,, /_:! usw. sind so gewählt, daß sie jeweils eine Zeitdauer T gemäß F i g. 3 c aufweisen, wobei diese Zeiten kurzer sind als die Zeitdauer zwischen jeweils zwei Schaltflanken. Das FM-Eingangssignal wird ebenfalls einem Inverter IO zugeführt, der daraus den Wellenzug b gemäß F i g. 3 b erzeugt, womit ins Positive gehende Impulse während aller geradstelligen Abschnitte zur Verfügung stehen, die als Pl, P 4 usw. dargestellt sind. Die Vorderflanken dieser ins Positive gehenden Impulse stoßen den monostabilen Multivibrator 30 an, der seinerseits Impulse Z₂, i₄ usw. mit einer jeweiligen Dauer 7 erzeugt, die praktisch die gleiche zeitliche Länge haben wie die Impulse Z₁, Z₃ usw.lon a to k according to FIGS. 1 and 2 occur. As already mentioned, the FM signal α with the wave train α is fed to the input of the monostable multivibrator 20 via the input 8. According to FIG. 3, the odd portions of the FM signal are defined as PI, P3, PS , and so on. The leading edges of these positive pulses, which are each at the beginning of the odd-digit sections, trigger the monostable multivibrator 20 and generate an output signal as shown in FIG. 3c. The two monostabilcn multivibrators 20 and 30 are triggered only by positive leading edges, eh (but by the negative going trailing edges of the output pulses thus produced / ,, _/: selected, etc. are that they each g a period of time T in accordance with F i _3.!. The FM input signal is also fed to an inverter IO, which uses it to generate wave train b as shown in FIG are available, which are shown as PI, P 4 , etc. The leading edges of these positive going pulses trigger the monostable multivibrator 30, which in turn _{generates pulses Z 2} , i ₄ , etc. with a respective duration 7 that are practically the same like the pulses Z ₁ , Z ₃ etc.

Die Integrier- und Halteschaltung 40 integriert jeweils von den Enden der Impulse Z₁, t₃ usw. vom monostabilen Multivibrator 20 bis zu den Enden der zugehörigen ungeradstelligen Abschnitte P1, P 3 usw. Es wird somit jeweils während der Abschnitte 71, 73, 75 usw. gemäß Fig. 3f integriert. Über die geradstelligen Abschnitte hinweg wird das jeweilige Ausgangssignal der Integrier- und Halteschaltung 40 gespeichert und über das Analogtor 60 dem Zusammenfassungspunkt A zugeführt.The integrating and holding circuit 40 integrates in each case from the ends of the pulses Z ₁ , t ₃ etc. from the monostable multivibrator 20 to the ends of the associated odd-digit sections P1, P 3 etc. It is thus in each case during sections 71, 73, 75 etc. integrated according to FIG. 3f. The respective output signal of the integrating and holding circuit 40 is stored over the even-digit sections and is fed to the merging point A via the analog gate 60.

Während der Zeitabschnitte zwischen den Enden der Impulse z_r Z₄ usw. vom Ausgang des monostabilen Multivibrators 30 und den Enden der zugehörigen geradstelligen Abschnitte Pl, P 4 usw. integriert die Integrier- und Halteschaltung 50 durch Entladung ihres Kondensators. Das jeweilige Ergebnis dieser Integrationen wird während der ungeradstelligen .Abschnitte gespeichert und über das Analogtor 70 dem Zusammenfassungspunkt A zugeführt. Die Schaltkreise 40 und 50 sind beim gewählten Ausführungsbeispiel ebenso wie die Analogtore 60 und 70 jeweils untereinander identisch. Es werden daher in Fig. 2 nur die Einzelheiten der Integrier- und Halteschaltung 40 gezeigt.During the time segments between the ends of the pulses z _r Z ₄ etc. from the output of the monostable multivibrator 30 and the ends of the associated even-digit sections P1, P 4 etc., the integrating and holding circuit 50 integrates by discharging its capacitor. The respective result of these integrations is stored during the odd-numbered sections and fed to the merging point A via the analog gate 70. In the selected exemplary embodiment, the circuits 40 and 50, like the analog ports 60 and 70, are identical to one another. Therefore, only the details of the integrating and holding circuit 40 are shown in FIG.

Das Ausgangssignal c vom monostabilen Multivibrator 20 wird der Basis eines Transistors 743 über einen Steuereingang 41 zugeführt. Der Emitter dieses Transistors Γ 43 ist über einen Kondensator C 41 mit Erde verbunden. Der Transistor 743 wird während der Impulse Z₁, f_s usw. gemäß Fig. 3c eingeschaltet und somit jeweils über die Dauer 7 der Kondensator C 41 über den Emitter des Transistors 743 vollständig aufgeladen. Der Emitter des Transistors 743 ist in Emitterfolgeschaltweise mit der Basis eines Transistors 745 verbunden, dessen Kollektorwiderstand R 45 mit einer Versorgungsspannung von +12 Volt gespeist wird. Der Emitter des Transistors 745 ist über einen Emitterfolgewiderstand R 46 mit einer Vorspannung von — 6 Volt verbunden.The output signal c from the monostable multivibrator 20 is fed to the base of a transistor 743 via a control input 41. The emitter of this transistor Γ 43 is connected to ground via a capacitor C 41. The transistor 743 is during the pulses Z _1, _s f, etc. of FIG. 3c turned on, and thus each fully charged for the duration of 7 of the capacitor C 41 through the emitter of the transistor 743. The emitter of the transistor 743 is connected in emitter-sequential manner to the base of a transistor 745 , the collector resistor R 45 of which is fed with a supply voltage of +12 volts. The emitter of transistor 745 is connected to a bias voltage of -6 volts via an emitter follower resistor R 46.

Das FM-Eingangssignal gemäß Wellenzug α wird des weiteren über einen Toreingang 42 a einem Inverter 42 zugeführt, der aus dem Wellenzug α das Signalä erzeugt. Der Inverter42 führt das Signal« der Basis eines Transistors 741 zu, wobei die Basis des Transistors 741 ferner über einen Widerstand R 41 mit der Vorspannung von —6 Volt verbunden ist. Die Basis eines Transistors 742 ist über einen Widerstand R 42 mit der gleichen negativen Vorspannung von — 6 Volt verbunden. Die Kollektoren der beiden Transistoren 741 und T42 sind direkt miteinander verbunden; ihre Emitter sind gemeinsam geerdet. Die Kollektoren der Transistoren 741 und 742 sind ferner mit der Basis eines Transistors 744 verbunden, die ihrerseits über einen Widerstand R 48 mit der positiven Versorgungsspannung von + 12 Volt gespeist wird. Ferner ist die Basis des Transistors 744 über einen Widerstand R 43 mit Erde verbunden. Der Emitter des Transistors 744 führt über einen Widerstand R 44 nach Hrde. Der Transistor 744 dient im eingeschalteten Zustand der integrierenden Entladung des Kondensators C 41, wozu der Kollektor des Transistors 744 mit dem Kondensator C41, der Basis des Transistors 745 und dem Emitter des Transistors 743 verbunden ist.The FM input signal according to wave train α is further fed via a gate input 42 a to an inverter 42 which generates the signal a from wave train α. The Inverter42 supplies the signal "of the base of a transistor 741 to, the base of the transistor 741 is further connected via a resistor R 41 to the bias voltage of -6 volts. The base of a transistor 742 is connected through a resistor R 42 to the same negative bias voltage of -6 volts. The collectors of the two transistors 741 and T 42 are directly connected to one another; their emitters are grounded together. The collectors of the transistors 741 and 742 are also connected to the base of a transistor 744 , which in turn is fed via a resistor R 48 with the positive supply voltage of +12 volts. Furthermore, the base of the transistor 744 is connected to ground via a resistor R 43. The emitter of the transistor 744 leads to Hrde via a resistor R 44. When switched on , the transistor 744 is used for the integrating discharge of the capacitor C 41, for which purpose the collector of the transistor 744 is connected to the capacitor C41, the base of the transistor 745 and the emitter of the transistor 743 .

Der Wellenzugc gemäß Fig. 3c wird der BasisThe wave trainc according to Fig. 3c becomes the base

as des Transistors 742 zugeführt. Ferner wird, wie bereits genannt, der Wcllcnzug gemäß Fig. 3a invertiert der Basis des Transistors 741 zugeführt. Die beiden Signale ä und c sind Binär-Wellenzüge mit je zwei Pegeln. Wenn das Signal ä gerade seinen unteren Pegel einnimmt, wird der Transistor 741 gesperrt. Wenn das Signal r seinen unteren Pegel einnimmt, dann wird andererseits der Transistor 742 gesperrt. Wenn der Eingangspegel des Transistors 742 dagegen hoch ist, wird der Transistor 742 leitend. Solange einer der beiden Transistoren 741 oder 742 leitet, wird das Potential der Basis des Transistors 744 angenähert auf das Erdpotential abgesenkt und somit der Transistor 744 nichtleitend. Wenn jedoch beide Transistoren 741 und 742 gesperrt sind, dann wird der Transistor 744 wegen seiner über den Widerstand Λ 48 positiv vorgespannten Basis leitend und entlädt somit den vorher geladenen Kondensator C 41.as of transistor 742 is supplied. Furthermore, as already mentioned, the Wcllcnzug according to FIG. 3a is fed inverted to the base of the transistor 741. The two signals ä and c are binary wave trains with two levels each. When the signal just like takes its lower level, the transistor 741 is blocked. On the other hand, when the signal r takes its lower level, the transistor 742 is turned off . On the other hand, when the input level of the transistor 742 is high, the transistor 742 becomes conductive. As long as one of the two transistors 741 or 742 is conducting, the potential of the base of transistor 744 is lowered approximately to ground potential and transistor 744 is thus non-conducting. If, however, both transistors 741 and 742 are blocked, transistor 744 becomes conductive because of its base, which is positively biased via resistor 48, and thus discharges previously charged capacitor C 41.

Während der Impulse Z₁, z_s usw., d. h. während hoher Pegel des Wellenzuges c, ist der Transistor 7 43 eingeschaltet und lädt schnell immer zu Beginn dieser Impulse den Kondensator C 41 auf. Ferner machen diese Impulse /,, Z₃ usw. den Transistor 742 leitend und somit den Transistor 744 nichtleitend. Während der Impulse Z₁, Z₃ usw. wird der Transistor 741 wegen des niedrigen Pegels des Signals δ nichtleitend gehalten. Zwischen dem Ende der Impulse f,, r₃ usw. und dem Ende der entsprechenden Abschnitte Pl, P3 usw. sind die Transistoren 741 und 742 nichtleitend, und der Transistor 744 wird eingeschaltet womit der Kondensator C 41 auf einen Spannungs wert abgesenkt wird, der von der Dauer des jeweili gen Entladeabschnittes abhängig ist. Diese Entlade abschnitte sind als Impulse 71, 73 usw. gemälDuring the pulses Z ₁ , z _s etc., ie during the high level of the wave train c, the transistor 7 43 is switched on and quickly charges the capacitor C 41 always at the beginning of these pulses. Furthermore, these pulses / ,, Z ₃ etc. make transistor 742 conductive and thus transistor 744 non-conductive. During the pulses Z ₁ , Z ₃ , etc., the transistor 741 is kept non-conductive because of the low level of the signal δ. Between the end of the pulses f ,, r ₃ etc. and the end of the corresponding sections Pl, P3 etc., the transistors 741 and 742 are non-conductive, and the transistor 744 is switched on, whereby the capacitor C 41 is lowered to a voltage value that depends on the duration of the respective discharge section. These discharge sections are painted as pulses 71, 73, etc.

Wellenzug/) in Fig. 3f definiert. Am Ende diese Entladeabschnitte 71, 73 usw. wird der Transisto 741 durch das Signal S bis zum Beginn des nächstei ungeradstelligen Abschnitts P1, P 3 usw. eingeschal tet, womit der Transistor 744 jeweils bis zum BegjniWave train /) defined in Fig. 3f. At the end of these discharge sections 71, 73, etc., the transistor 741 is switched on by the signal S up to the beginning of the next odd-digit section P1, P 3, etc., whereby the transistor 744 in each case up to the beginning

dieser Abschnitte im Schaltzustand »aus« gehalte wird. Es ist wesentlich, daß der Transistor 742 eben so wie der Transistor 743 nur während der Impuls Z₁, Z₂ usw. leiten.this section is held in the "off" switching state. It is essential that transistor 742, like transistor 743 , conduct only during pulses Z ₁ , Z ₂ , and so on.

(ο(ο

Der Transistor T45 dient als Puffer und zieht wegen seiner hohen Eingangsimpedanz vom Kondensator C41 praktisch keinen Strom ab. Der Transistor 745 gibt ein Ausgangssignal ab, das in proportionaler Beziehung zur Ladung des Kondensators C 41 steht. Der Emitter des Transistors 745 ist über einen Widerstand R 47 mit dem Kollektor eines Transistors 761 verbunden.The transistor T45 serves as a buffer and, because of its high input impedance, draws practically no current from the capacitor C41. The transistor 7 45 emits an output signal which is proportional to the charge on the capacitor C 41. The emitter of the transistor 745 is connected to the collector of a transistor 761 via a resistor R 47 .

Das Analogtor 60, das zusätzlich eine Und-Funktion durchführt, enthält den Transistor 7 61, dessen Basis der Wellenzug α über einen Sperreingang 62 und einen Widerstand R 62 zugeführt wird. Während der ungeradstcUigen Abschnitte ist der Transistor 61 somit leitend und führt jegliches Ausgangssignal vom Transistor 7*45 nach Erde ab, solange während der AbschnittePl, P3 usw. positiver Pegel an der Basis des Transistors 761 herrscht. Während dieser Abschnitte wird somit keinerlei Ausgangssignal vom Transistor T45 zum Zusammenfassungspunkt A durchgegeben. Während der geradzahligen Abschnitte P 2, P 4 usw. ist der Transistor Γ 61 durch den Wellenzug α gesperrt, und das Ausgangssignal des Transistors 745, welches in direkter Beziehung zum Ladepegel des Kondensators C 41 steht, wird über einen Widerstand 61 dem Zusammenfassungspunkt A zugeführt. The analog gate 60, which also performs an AND function, contains the transistor 7 61, the base of which is fed to the wave train α via a blocking input 62 and a resistor R 62. During the odd-numbered sections, transistor 61 is thus conductive and conducts any output signal from transistor 7 * 45 to ground as long as there is a positive level at the base of transistor 761 during sections P1, P3, etc. Thus, no output signal from transistor T45 is passed through to merge point A during these sections. During the even-numbered sections P 2, P 4, etc., the transistor Γ 61 is blocked by the wave train α , and the output signal of the transistor 745, which is directly related to the charge level of the capacitor C 41 , is fed to the merging point A via a resistor 61 .

Die Integrier- und Halteschaltung 50 mit Und-Funktionen und das Analogtor 70 sind im Aufbau den Schaltkreisen 40 und 60 gemäß F i g. 2 identisch. Die den Schaltkreisen 50 und 70 zugeführten Eingangssignale sind jedoch von denen der Schaltkreise 40 und 60 verschieden. Dem entsprechenden Steuereingang 41 der Schaltkreise 50 wird der Wellenzug d vom Ausgang des monostabilen Multivibrators 30 zugeführt. Den Eingängen 42a und 62 der Schaltkreise 50 und 70 wird der Wellenzug b vom Inverter 10, wie er in F i g. 3 b dargestellt ist, zugeführt. Entsprechend wird der Kondensator C 41 durch den Transistor Γ 43 zu Beginn aller geradstelligen Perioden P2, P4 usw. aufgeladen und vom Ende der Impulse /.,. r₄ vom monostabilen Multivibrator 30 ab jeweils inversintegrierend entladen. Die Entladeabschnitte sind als Impulse 72, 74 usw. dargestellt, während der der Transistor 744 leitet. Während der Entladeabschnitte 72, 74 usw. wird der entsprechende Kondensator Γ41 der Schaltkreise 50 entladen. Das Analogtor entspricht wiederum dem Analogtor 60: seinem Sperreingang 62 wird jedoch der Wellenzug b gemäß Fi g. 3 b zugeführt, womit das Analogtor 70 während der geradstelligen Abschnitte P 2, P 4 usw. ableitend wird und dabei kein Ausgangssignal von der Intergrier- und Halteschaltung 50 über den entsprechenden Widerstand 71 an den Zusammenfassungspunkt A gelangen läßt. Während der ungeradstelligen Abschnitte Pl, P3 usw. ist der Transistor 61 des Analogtores 70 nichtleitend, und somit wird dann das Ausgangssignal der Intergricr- und Halteschaltung über den Widerstand 71 dem Zusammenfassungspunkt A zugeführt. The integrating and holding circuit 50 with AND functions and the analog gate 70 have the same structure as the circuits 40 and 60 according to FIG. 2 identical. However, the inputs to circuits 50 and 70 are different from those of circuits 40 and 60. The wave train d from the output of the monostable multivibrator 30 is fed to the corresponding control input 41 of the switching circuit 50. The inputs 42a and 62 of the circuits 50 and 70 receive the wave train b from the inverter 10, as shown in FIG. 3 b is shown, supplied. Accordingly, the capacitor C 41 is charged by the transistor Γ 43 at the beginning of all even-digit periods P2, P4, etc. and from the end of the pulses /.,. r _{4 is} discharged from the monostable multivibrator 30 in an inverse-integrating manner. The discharge sections are shown as pulses 72, 74 , etc. during which transistor 744 conducts. During the discharge sections 72, 74 , etc., the corresponding capacitor φ41 of the switching circuits 50 is discharged. The analog gate in turn corresponds to the analog gate 60: its blocking input 62 is, however, the wave train b according to FIG. 3 b is supplied, whereby the analog gate 70 is derived during the even-digit sections P 2, P 4, etc. and does not allow any output signal from the integrating and holding circuit 50 to reach the merging point A via the corresponding resistor 71 . During the odd-digit sections P1, P3, etc., the transistor 61 of the analog gate 70 is non-conductive, and thus the output signal of the integrating and holding circuit is then fed to the grouping point A via the resistor 71.

Der Wellenzug /, der über den Widerstand 61 dem Zusammenfassungspunkt A zugeführt wird, ist in F i g. 3 i dargestellt. Der Wellenzug/, der über den Widerstand 71 dem Zusammenfassungspunkt A zugeführt wird, ist in Fi g. 3 j dargestellt. Der geringstmöglichc Pegel dieser beiden Wcllenzüge ist Null und tritt dann auf, wenn der Transistor 761 im Analogtor 60 und der entsprechende Transistor 761 im Analogtor 70 leitet.The wave train / which is fed to the merging point A via the resistor 61 is shown in FIG. 3 i shown. The wave train / which is fed to the merging point A via the resistor 71 is shown in FIG. 3 j shown. The lowest possible level of these two wave trains is zero and occurs when transistor 761 in analog gate 60 and the corresponding transistor 761 in analog gate 70 conducts.

Der Zusammenfassungspunkt A ist mit einer Emitterfolgeschaltung 80 verbunden, die einen Transistor 81 aufweist, dessen Emitter über einen Widerstand 82 mit Erde verbunden ist und dabei einen Emitterfolgeausgangspunkt 83 speist. Das entsprechende Ausgangssignal k ist als Wcllenzug in Fig. 3k dargestellt.The merging point A is connected to an emitter follower circuit 80, which has a transistor 81, the emitter of which is connected to ground via a resistor 82 and thereby feeds an emitter follower output point 83. The corresponding output signal k is shown as a wave train in FIG. 3k.

Wirkungsweise der ErfindungMode of operation of the invention

IO Das FM-Eingangssignal gemäß der Form des Wellenzuges α wird der Eingangsklcmme 8 zugeführt und entspricht der Darstellung in F i g. 3 a. Dieses Eingangssignal weist Abschnitte auf, die als ungeradstellige Abschnitte P1, P3, P5 usw. und geradstellige Abschnitte P 2, P4 usw. bezeichnet sind. Der Weilenzug gemäß F i g. 3 a wird dem monostabilen Multivibrator 20 als Vorderflanken der Abschnitte Pl, P3 usw. zugeführt, mit denen jeweils die einzclao nen FM-Signalabschnitte beginnen. Pl, P3, P5 usw. beaufschlagen den monostabilen Multivibrator 20, der dabei wie in Fi g. 3 c dargestellt jeweils für eine vorbestimmte Zeit 7 (Impulse I,, I₃ usw.) eingeschaltet wird. Das Ausgangssignal dieses monostabilen »5 Multivibrators 20 wird dem Transistor 743 zugeführt, wobei die ins Positive gehenden Impulse diesen Transistor einschalten und dabei den Kondensator C 41 voll aufladen. Das ursprüngliche FM-Signal gemäß Fig. 3a wird über den Inverter42 geführt, um dabei das Signal 5 zu erzeugen, das der Basis des Transistors 741 zugeführt wird. Die Impulse gemäß Fig. 3c werden des weiteren der Basis des Transistors 742 zugeführt. Dabei sind die beiden Transistoren 741 und 742 während definierter Abschnitte. die als Impulse 71, 73, 75 usw. dargestellt sind, beide ausgeschaltet. Das Potential an der Basis des Transistors 744 wird dadurch angehoben und der Transistor 744 während der definierten Impulszeiten von 71, 73, 75 usw. eingeschaltet. Dabei findet jeweils eine Entladung des Kondensators C41 über den Transistor 744 statt, wobei die jeweilige Dauer dieser Impulse 71. 73, 75 usw. in Abhängigkeit von der Länge der Abschnitte Pl, P3. P5 usw. vermindert um die vorgegebene Schaitzeit 7 des monostabilen Multivibrators 20 steht. Somit ist die Entladung des Kondensators C 41 während der Zeiten (Pl bis 7), (P3 bis 7) usw. im Effekt einer Integrierung gleichkommend, obwohl üblicherweise als Integratoren sich ladende Kondensatoren bezeichnet werden. Eine analoge Abhängigkeit wird aber bei der inversen Funktion, einer Entladung, erreicht. Die jeweils am Kondensator C 41 herrschende Ladung ist in Fi g. 3 g dargestellt. Die Entladeabschnitte des Kondensators sind markiert. Der teilentladene Kondensator C behält seinen jeweils erreichten Pegel während der geradstelligen Abschnitte gemäß Fig. 3g, wobei die vorläufig erreichten Zwischenwerte in Abhängigkeit von der Dauer der vorangegangenen ungeradstelligen Abschnitte stehen. Diese Zwischenpegel werden pcriodisch gehalten, solange der Transistor 744 und auch der Transistor Γ43 nicht mehr eingeschaltet sind. Der Transistor 745 zieht während dieser Haltcabschnitte wegen seiner hohen Eingangsimpedanz praktisch keinen Strom vom Kondensator C41 Des wcitcrcn ist während dieser geradstelligen Abschnitte der Transistor 761 nichtleitend, da die dem Transistor 7'61 mit dem Wcllenzug α zugcführlcn Impulspegcl dabei nicht positiv sind. So wird dem Zusammen- IO The FM input signal according to the shape of the wave train α is fed to the input terminal 8 and corresponds to the illustration in FIG. 3 a. This input signal has sections referred to as odd-digit sections P1, P3, P5, and so on, and even-digit sections P 2, P4, and so on. The course of a while according to FIG. 3a is supplied to the monostable multivibrator 20 as leading edges of the sections Pl, P3, etc., with each of which the single FM signal sections begin. Pl, P3, P5, etc. act on the monostable multivibrator 20, which as in Fi g. 3 c shown in each case for a predetermined time 7 (pulses I ,, I ₃ , etc.) is switched on. The output signal of this monostable »5 multivibrator 20 is fed to the transistor 743 , the positive impulses turning on this transistor and thereby fully charging the capacitor C 41. The original FM signal according to FIG. 3 a is fed through the inverter 42 in order to generate the signal 5 which is fed to the base of the transistor 741. The pulses of FIG. 3c are also applied to the base of transistor 742 . The two transistors 741 and 742 are here during defined sections. shown as pulses 71, 73, 75 , etc., are both turned off. The potential at the base of the transistor 744 is thereby raised and the transistor 744 is switched on during the defined pulse times of 71, 73, 75 etc. In each case, the capacitor C41 is discharged via the transistor 744 , the respective duration of these pulses 71, 73, 75 etc. depending on the length of the sections P1, P3. P5 etc. reduced by the predetermined switching time 7 of the monostable multivibrator 20. Thus, the discharge of the capacitor C 41 during the times (P1 to 7), (P3 to 7) etc. is equivalent in effect to an integration, although capacitors which are charging are usually referred to as integrators. An analogous dependency is achieved with the inverse function, a discharge. The charge prevailing in each case on the capacitor C 41 is shown in FIG. 3 g. The discharge sections of the capacitor are marked. The partially discharged capacitor C maintains its level reached in each case during the even-digit sections according to FIG. 3g, the intermediate values temporarily achieved being dependent on the duration of the preceding odd-digit sections. These intermediate levels are held periodically as long as transistor 744 and transistor Γ43 are no longer switched on. The transistor 745 draws practically no current from the capacitor C 41 because of its high input impedance during these holding sections. The transistor 761 is non-conductive during these even-digit sections , since the pulse levels fed to the transistor 7'61 with the signal train α are not positive. This is how the

fassungspunkt A während der geradstelligen Abschnitte über den Transistor Γ 45 ein Signal zugeführt, dessen Pegel in direkter Abhängigkeit vom jeweiligen Ladezustand des Kondensators C 41 und somit von der Dauer der vorangegangenen ungeradstelligen Abschnitte vermindert um die Schaltzeit T des monostabilen Multivibrators 20 steht. A signal is supplied during the even-digit sections via the transistor Γ 45, the level of which is directly dependent on the respective state of charge of the capacitor C 41 and thus on the duration of the previous odd-digit sections, reduced by the switching time T of the monostable multivibrator 20.

Wie bereits genannt wurde, ist die Integrier- und Halteschaltung 50 mit den Schaltkreisen 40 identisch. Allerdings ist das Signal, das dem Steuereingang 41 zugeführt wird, bei den Schaltkreisen 50 der vom monostabilen Multivibrator 30 abgegebene Wellenzug d. Des weiteren wird hier den Eingängen 42 a und 62 der Wellenzug b vom Inverter IO entsprechend der Fig. 3b zugeführt. Das Ausgangssignal des monostabilen Multivibrators 30 ist in F i g. 3 d dargestellt, und die Impulse Tl, T4 usw. werden ähnlich erzeugt, wie die Impulse Γ1, T3, TS usw., wobei sie den Kondensator C 41 der Schaltkreise 50 entladen. Somit findet im Gegensatz zu den Schaltkreisen 40 die Integration in den Schaltkreisen 50 während der geradstelligen Abschnitte statt oder, genauer gesagt, während der Impulszeiten Tl, T4, T6 usw. Nach dem Ende jeder einzelnen der Abschnitte Pl, PA usw. während der nachfolgenden ungeradstelligen Abschnitte wird das durch die Integrierung jeweils eingestellte Ausgangssignal gehalten und über das Analogtor 70 und den Widerstand 71 zum Zusammenfassungspunkt A hindurchgelassen. Das öffnen des Analogtores 70 wird durch den Wellenzug b gemäß F i g. 3 b bewirkt, und somit der Wellenzug / gemäß Fig. 3j während der ungeradstelligen Ab schnitte zum Ausgang 80 hindurchgelassen.As already mentioned, the integrating and holding circuit 50 is identical to the switching circuits 40. However, the signal which is fed to the control input 41 in the circuits 50 is the wave train d emitted by the monostable multivibrator 30. Furthermore, the inputs 42 a and 62 of the wave train b is fed from the inverter IO according to FIG. 3b. The output of the monostable multivibrator 30 is shown in FIG. 3 d shown, and the pulses Tl, T4 etc. are generated similarly to the pulses Γ1, T3, TS etc., whereby they discharge the capacitor C 41 of the circuit 50. Thus, in contrast to the circuits 40, the integration in the circuits 50 takes place during the even-digit sections or, more precisely, during the pulse times T1, T4, T6 etc. after the end of each of the sections P1, PA etc. during the subsequent odd-digit sections Sections, the output signal set by the integration is held and allowed to pass through the analog gate 70 and the resistor 71 to the merging point A. The opening of the analog gate 70 is caused by wave train b according to FIG. 3 b causes, and thus the wave train / according to FIG. 3j during the odd-numbered sections from the output 80 passed.

Es läßt sich somit erkennen, daß während der un geradstelligen Abschnitte das integrierte AusgangsIt can thus be seen that during the un even-digit sections the integrated output

S signal von den Schaltkreisen 50 dem Zusammen fassungspunkt A zugeführt wird, während die Schaltkreise 40 integrieren und dabei ihr Ausgangssigna über das Analogtor 60 nicht zum Zusammenfassungs punkt A hindurchgelassen wird.S signal is fed from the circuits 50 to the summary point A , while the circuits 40 integrate and thereby their output signal is not allowed to pass through to the summary point A via the analog gate 60.

ίο Während der geradstelligen Abschnitte wird da; integrierte Ausgangssignal der Schaltkreise 40 den Zusammenfassungspunkt A zugeführt, währendden die Schaltkreise 50 gerade integrieren. Das Ausgangs signal des Analogtores 60 gemäß Fig. 3i und da:ίο During the even-digit sections there will be; The integrated output of the circuits 40 is supplied to the summary point A while the circuits 50 are integrating. The output signal of the analog gate 60 according to Fig. 3i and there:

is Ausgangssignal des Analogtores 70 gemäß F i g. 3 is in F i g. 3 k als summiertes Ausgangssignal k darge stellt.is the output signal of the analog gate 70 according to FIG. 3 is in FIG. 3 k as a summed output signal k is Darge.

Es wurde aufgezeigt, daß eine Signalabtastung mi hoher Geschwindigkeit wie bei entsprechenden DeIt has been shown that high speed signal sampling as in corresponding De

ao modulatoren gemäß dem Stande der Technik, bei denen mit einem einzigen Signal, dem FM-Signa selbst, gearbeitet wird, hier nicht erforderlich ist Deshalb werden vorteilhafterweise aufwendige FiI ter überflüssig. Im Gegensatz dazu wird eine rel&tfcao modulators according to the prior art, in which with a single signal, the FM-Signa itself, work is being carried out, is not required here ter superfluous. In contrast, a rel & tfc

as langsame Schalttechnik zwischen zwei Gleichsp;innungspegeln angewandt. Es hat sich gezeigt, daß bei dieser Art der Erzeugung eines quantisierten Signali keine Filter benötigt werden, die das Hindurchdringen von FM-Spannungen verhindern, und das gewonnene Demodulationssignal kann direkt ζ. Β einem Fernsehanzeigegerät zugeführt werden.he slow switching technology between two voltage levels applied. It has been shown that with this type of generation of a quantized Signali no filters are needed to prevent the penetration of FM voltages, and the recovered Demodulation signal can be directly ζ. Β be fed to a television display device.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. A method for demodulating frequency-modulated signals, which consist of wavy lines, the switching edges of which define sections of different lengths depending on the modulation frequency, characterized by the derivation of a first signal (g) whose characteristic section amplitudes depend on the length of the individual odd-digit sections

(Pl, P 3) between two switching edges

of the signal (a) to be demodulated are dependent, by deriving a second signal (h), the characteristic section amplitudes of which depend on the length of time of the individual straight-digit sections (P 2, P 4 ...) between two switching edges of the to demodulating signal (α) are dependent, and by the summation (demodulation signal k) of the characteristic ao see section amplitudes of the first and second derived signals (g, h).

2. The method according to claim 1, characterized in that the characteristic section amplitudes of the two derived signals (g, A) by time integrations during of the sections between two switching edges can be obtained.

3. The method according to claim 2, characterized in that the integrations are carried out only during part of the sections, namely during the respective duration of the sections (P 1, P 2 ...), reduced by a constant time (T) .

4. The method according to claim 2 or 3, characterized in that the obtained integration results of the individual sections (P 1, P2, ...) stored during the next following section and during this for summation can be used.

5. Circuit arrangement for performing the method according to one of the preceding claims, characterized in that for deriving the first and the second signal (g, h) a first and a second circuit branch each with an integrating and holding circuit (40, 50) for the temporal Integration during supplied positive signal sections, the integration sections, and to hold the respective integration result during subsequent negative signal sections, the holding sections, it is provided that the integrating and holding circuit (40) in the first circuit branch receives the signal to be demodulated (α) directly and the Integrating and holding circuit (50) in the second circuit branch is fed via an inverter (10) and that the outputs of the two integrating and holding circuits (40, 50) are each opened via an analog gate (60, 70) that is only open during the holding sections following the integration sections. and one resistance δο each (61, 71) to a summary point (A ) are led to the delivery of the demodulation signal (A).

6. A circuit arrangement according to claim 5, characterized in that the two integrating and holding circuits (40, 50) fed to the signals (α, b) to be integrated are entered via blockable gate inputs (42a) that are only open for positive signal sections that the integrator - and holding circuits (40, 50) each have a gate input (42 β) blocking control input (41) which is connected to the output of a monostable multivibrator (20, 30) of constant pulse time (T) for each circuit branch, and that the impulse inputs of the multivibrators (20, 30) in both circuits * - branches each connected to the gate input (42 a) of its own integrating and holding circuit (40 50) for the signals to be integrated (o, b)

7 Circuit arrangement according to claim 6, characterized in that the signal to be integrated (α, b) in each circuit branch from the gate input (42a) via an inverter (42) to the base of a first transistor (Γ41) and the output pulse from the associated monostable multivibrator (20 , 30) is fed to the base of a second transistor (F42) via the control input (41) blocking the integration, so that the Ba :, cr, of the first and second transistor (41, TU) each via a resistor (R 41, Λ 42 ) connected to eirvr the transistors (Γ41, Γ 42) normally blocking bias voltage (-6 V) and their two emitters are connected together, that four control inputs (41) are also connected to the base of a drutin transistor (Γ43), via whose collector Emitter path in the conductive state from a supply voltage source (+12 Y) to a capacitor (C41) whose full voltage is fed as charging voltage so that the soiu '! The chargeable pole of this capacitor (C41) is connected to the collector of a fourth transistor (T44) so that the base of the fourth transistor (Γ44 ) is normally conductively (+) biased via a resistor (R 48), but this base is also biased to the interconnected Collectors of the first and second transistor (T41, Γ 42) are connected, which lead via their collector-emitter path to blocking potential (earth) for this base, that the emitter of the fourth transistor (Γ44) via a resistor (R 44) with the opposite pole of the capacitor (C 41) are at a common reference potential (earth) that the charging-side connection point of the capacitor (C41) with the emitter of the third transistor (Γ43) and with the collector of the fourth transistor (T 44) also with the base of a fifth transistor (Γ45) is connected, the collector of which is connected to the supply voltage source (+ 12 V) via a resistor (R 45) and the emitter of which is connected to an emitter work ideiatand (R 46) to earth and also via an emitter coupling resistor (R 4T) to the collector of a sixth transistor (T61) and further via the resistor (61, 71) to the common point (A) for both circuit branches for outputting the demodulation signal ( k) is connected, and that the emitter of the sixth transistor (7 "61) is grounded and its base leads via a resistor (R62) to the blocking input (62) of the analog gate (60,70), which in turn leads to the signal to be integrated (α , b) is fed that the integrating and holding circuit (40, 50) is also applied to the gate input (42 a) in both sounding branches.

8. Circuit arrangement according to claim 7, characterized by an emitter follower circuit (80) whose input (base of transistor 81) is connected to the common connection point (A) , and at whose emitter working resistor (82) the demodulation signal (k) is available.