DE1907789B1 - Elektronischer Baustein als Recheneinheit - Google Patents

Description

1 2

Die Erfindung betrifft einen elektronischen Baustein der Art der Codierung der Dezimalziffern abhängt,

als Recheneinheit zur Verarbeitung von zwei nach- da Codes mit 4 oder 5 oder noch mehr Bits je Dezimal-

einander ankommenden binären Informationen sowie ziffern gebräuchlich sind. Günstiger ist es daher, alle

einer Übertragsinformation mit aus Halbleiter- die Elemente zusammenzufassen, die für die Ver-

elementen aufgebautem Eingangsregister, Addierstufe 5 arbeitung eines Bits bzw. zwei miteinander zu ver-

und getaktetem Ausgangsregister. knüpfender Bits notwendig sind, also ein Eingangs-

Bei dem Bau von digitalen Rechenanlagen ist es register mit einem Speicherelement, einer Addierstufe

vielfach erwünscht, weitgehend vorgefertigte Bau- und einem Ausgangsregister mit einem weiteren

gnippen zu verwenden. Für eine rationelle Fertigung Speicherelement. Ein solcher Baustein wird in einer

und Wartung ist es außerdem wichtig, möglichst wenig io Rechenanlage mit Parallelverarbeitung dann immer

verschiedene Baugruppen zu verwenden. Die Bau- mehrmals benötigt, zumindest entsprechend der ver-

gruppen müssen also so entworfen werden, daß sie wendeten Codierung, und er ist daher wegen der

vielseitig verwendbar sind. größeren Stückzahl billiger herzustellen.

Bei Bausteinen, die eine große Anzahl von Bau- Es ist eine nur aus invertierenden Verknüpfungselementen bzw. Funktionen enthalten, ist diese 15 gliedern aufgebaute Addierstufe zur Verknüpfung Forderung besonders schwer einzuhalten. Insbesondere mehrerer Bits parallel bekanntgeworden, die mehrere monolithisch integrierte Bausteine werden zunehmend Steuereingänge besitzt (vgl. USA.-Patentschrift mit einer größeren Anzahl von Funktionen versehen, 3 388 239). Die Steuereingänge dienen jedoch nur dazu, da der Herstellungspreis von dieser Anzahl nur wenig die beiden Eingangsbits auf verschiedene Weise zu abhängt und daher komplexere Bausteine wirtschaft- 20 verknüpfen, z. B. die arithmetische oder die logische licher sind. Nun ist es für solche integrierten Bausteine Summe zu bilden. Es ist jedoch nicht vorgesehen, inzwischen üblich geworden, ein bestimmtes Gehäuse Korrekturgrößen für die verschiedene Codes zu vermit einer maximalen Anzahl von Anschlüssen zu arbeiten, und es ist kein Ausgangsspeicher vorgesehen, verwenden, so daß es nicht möglich ist, die Flexibilität der als Zwischenspeicher dienen kann, so daß die daeines solchen Bausteins durch zusätzliche Eingangs- 25 durch entstehenden Probleme nicht berücksichtigt sind, anschlüsse zu erhöhen. Die Erfindung schafft dagegen in einem Baustein

Bei digitalen Rechenanlagen hat sich für die mit begrenzter Anzahl von Anschlüssen eine voll-Recheneinheit zur Verarbeitung der zwei Eingangs- ständige Addiereinheit mit Eingangs- und Ausgangsinformationen sowie des Übertrages ein allgemein speicher, der gleichzeitig Zwischenspeicher für das üblicher Aufbau herausgebildet, nämlich ein Eingangs- 30 eine der beiden zu verknüpfenden Bits ist, wobei der register (bistabile Kippstufe) führt auf einen Eingang Baustein alle zur zumindest arithmetischen Addition einer Addierstufe (Exklusiv-ODER-Schaltung), und oder Subtraktion zweier binärer Bits notwendigen deren Ausgang führt auf ein Ausgangsregister. Wenn Schaltungsmittel sowie die Schaltungsmittel und die die beiden Eingangsinformationen nacheinander ein- Steuermöglichkeiten für die Verarbeitung der Korrektreffen, wird das Ausgangsregister als Zwischenspeicher 35 turbits in einer Vielzahl von Codes besitzt, und sie ist für die erste Information benutzt. Der Ausgang des dadurch gekennzeichnet, daß der Ausgang des Ein-Ausgangsregisters führt somit auch auf den anderen gangsregisters über eine von außerhalb des Bausteins Eingang der Addierstufe. steuerbare Komplementierstufe sowie Blockierstufe

Eine vollständige Verarbeitung der zwei Informa- mit einem Eingang der Addierstufe verbunden ist, mit tionen erfordert jedoch noch weitere Schaltungs- 4° dem auch der Ausgang einer weiteren Blockierstufe maßnahmen. So werden negative Zahlen oder Sub- verbunden ist, deren Eingang aus dem Baustein heraustraktionen häufig durch Bildung des dualen Komple- geführt ist und die von dem invertierten Ansteuerments dargestellt, wobei jedoch im Ergebnis die signal der Blockierstufe steuerbar ist, daß der Ausgang »flüchtige 1« wieder addiert werden muß. Weiterhin der Addierstufe auf den Eingang des Ausgangsregisters sind in manchen Codes, z. B. im Exzeß-3-Code, noch 45 führt, dessen Ausgang über eine weitere, von außerhalb weitere Korrekturgrößen zu berücksichtigen. Alle dafür des Bausteins steuerbare Komplementierstufe auf den notwendigen Schaltmittel sollten möglichst in dem Eingang der Addierstufe führt, und daß zusätzliche, Baustein enthalten sein. Dadurch sind jedoch eine von außerhalb des Bausteins beaufschlagbare Steuergrößere Anzahl von Steuereingängen notwendig, eingänge zum Erzeugen eines definierten Signals am während der Baustein nur eine sehr begrenzte Anzahl 50 Emgang vorhanden sind,
von Anschlüssen besitzt. In den Unteransprüchen sind besonders vorteilhafte

In größeren Rechenanlagen werden stets mehrere Ausführungsbeispiele der letztgenannten Mittel sowie

Bits parallel verarbeitet, und zwar allgemein die Bits einige der Stufen angegeben.

einer Dezimalziffer, so daß mehrere Addierstufen Einzelheiten der Ausführungsbeispiele werden an

sowie mehrere Speicherelemente für Eingangs- und 55 Hand der Zeichnung erläutert. Es zeigt

Ausgangsregister notwendig sind. Diese können als F i g. 1 das Blockschaltbild eines erfindungsge-

monolithisch integrierte Schaltung aus Herstellungs- mäßen Bausteins mit rückstellbarem Ausgangsregister,

gründen nicht in einem Baustein vereinigt werden, F i g. 2 das Blockschaltbild einer Abwandlung nach

so daß eine Aufteilung in mehrere Bausteine notwendig F i g. 1 mit zusätzlicher Blockierstufe,

ist. Eine Möglichkeit dafür ist, das Eingangsregister 60 F i g. 3 das logische Schaltbild des Blockschalt-

und das Ausgangsregister in je einem Baustein und bildes nach F i g. 2,

die Addierstufen in einem weiteren Baustein zusammen- Fig. 4 das Teilblockschaltbild einer Abwandlung

zufassen. nach F i g. 2 mit weiterer Komplementierstufe,

Dies ist jedoch insofern ungünstig, weil die Bausteine Fig. 5 das logische Schaltbild des Blockschalt-

mit den Speicherelementen nur schwer allgemein ver- 65 bildes nach F i g. 4,

wendbar aufgebaut werden können und der Baustein F i g. 6 das Teilblockschaltbild einer Abwandlung

mit den Addierstufen nur einmal benötigt wird, und nach F i g. 2 mit Blockier- und Komplementierstufe

weil die Anzahl der Speicherelemente je Baustein von für den Übertrag.

In F i g. 1 gelangen ankommende Informationen zunächst in das Eingangsregister LR. Dieses Register ist hier als einfaches iiS-Speicher-Flip-Flop gezeichnet, da es von den Ausgangssignalen des Leseverstärkers eines Magnetkernspeichers direkt angesteuert werden soll und somit als Leseregister für den Magnetkernspeicher dient. Der Ausgang dieses Registers ist an dem Punkt Ql aus dem Baustein herausgeführt, um die ausgelesene Information zum Wiedereinschreiben in den Kernspeicher zur Verfügung zu haben. Das Eingangsregister LR kann jedoch bei anderer Ansteuerung auch in anderer Weise, z. B. als .D-Flip-Flop, aufgebaut sein.

Das Ausgangssignal des Eingangsregisters LR führt weiter über die Gruppe KL, BL, deren Aufbau und Funktion anschließend erläutert wird, auf den einen Informationseingang A der Addierstufe A V. Diese besteht üblicherweise aus einer Exklusiv-ODER-Schaltung, die die Zwischensumme aus den beiden Eingangsinformationen A und B bildet, und einer weiteren Exklusiv-ODER-Schaltung, die aus dieser Zwischensumme und der Übertragsinformation des vorhergehenden Bausteins, die an den Eingang C dem Baustein zugeführt wird, die Endsumme D bildet. Diese Endsumme liegt an dem Vorbereitungseingang des Ausgangsregisters oder Rechenregisters RR an und wird mit einem Taktimpuls an dem Eingang CP in das Register übernommen. Weiterhin enthält die Addierstufe noch weitere Gatter, um die neue Übertragsinformation für die folgende Stufe zu erzeugen, die am Ausgang Q₀ aus dem Baustein herausgeführt wird. Außerdem ist der Ausgang der ersten Exklusiv-ODER-Schaltung über den Ausgang Qc aus dem Baustein herausgeführt, d. h. bevor der Übertrag verarbeitet wird. Hieran wird das Ergebnis eines Vergleiches zwischen den beiden Eingangsinformationen erhalten, wenn eine der Informationen von der anderen subtrahiert wird.

Eine Subtraktion wird allgemein als Addition des binären Komplementwertes des Subtrahenden ausgeführt. Zu diesem Zweck liegen in beiden Informationswegen zu den Eingängen A und B der Addierstufe A V Komplementierstufen KL und KR, die über die entsprechenden Eingänge Kl bzw. Kr von dem Befehlsleitwerk der betreffenden Rechenanlage je nach der auszuführenden Funktion der Recheneinheit angesteuert werden.

Im folgenden soll nun der genaue Funktionsablauf an Hand von einigen Beispielen erläutert werden.

Im ersten Zeitabschnitt wird zunächst die erste Information in das EingangsregisterLR eingeschrieben, z. B. nach Aufruf der entsprechenden Kernspeicheradresse. Diese Information steht dann am Ausgang Ql für verschiedene Zwecke zur Verfügung. Dieselbe Information liegt dann auch am Eingang A der Addierstufe AV, wenn weder der Eingängig noch der Eingang Bl ein Signal erhalten und die Information somit die Stufe KL und die Stufe BL unverändert passieren kann. Am Ausgang D der Addierstufe A V liegt nun die Summe der Eingangsinformationen der Eingänge A, B und C. Wenn die Eingänge B und C keine Information bzw. die Information 0 erhalten, liegt am Ausgang D der Addierstufe A V also die Information des Eingangs A, d. h. die Information des Eingangsregisters LR, die dann mit dem nächsten Taktimpuls am Eingang C_v in das Ausgangsregister RR übernommen werden kann. Es muß also am Eingang B der Addierstufe in allen parallel arbeitenden Recheneinheiten die Information 0 liegen, unabhängig von der vorher gespeicherten Inf ormationim Ausgangs? register RR, dann entsteht automatisch in keiner von ihnen ein Übertrag, so daß für den Übertrag keine Maßnahmen notwendig sind. Eine unter bestimmten Bedingungen mögliche Ausnahme hiervon wird später erläutert.

Die Information 0 am Eingang B der Addierstufe AV wird bei der Schaltung nach Fig. 1 dadurch

ίο erreicht, daß das Ausgangsregister RR über den Eingang Z in die Stellung 0 gebracht wird. Dieses Rücksetzen ist zu einem beliebigen Zeitpunkt bis zum Beginn des Taktsignals CP möglich, z. B. zur gleichen Zeit, während die erste Information in das Eingangsregister LR eingeschrieben wird und bis zum Ausgang D der Addierstufe AV durchläuft.

Im zweiten Zeitabschnitt mit Beginn des Taktimpulses CP wird die unmittelbar vorher an den Ausgang D der Addierstufe AV stehende erste Information in das Ausgangsregister RR übernommen. Damit liegt diese Information auch über der Komplementierstufe Kr an dem Eingang B der Addierstufe AV. Gleichzeitig mit der Übernahme in das Ausgangsregister RR kann bereits die zweite Information in das Eingangsregister LR eingeschrieben werden.

Wenn die Eingänge Kl und Bl weiterhin kein Signal erhalten, gelangt diese zweite Information unverändert an den Eingang A der Addierstufe A V.

Um das Vergleichsergebnis zwischen den beiden Informationen zu erhalten, wird die erste Information vom Ausgang des Ausgangsregisters RR durch ein Signal am Eingang ^Tr in der Stufe KR komplementiert, d. h., die Information B wird von der Information A abgezogen. Das Vergleichsergebnis steht dann in folgender Weise zur Verfügung: Es werden die Ausgänge Qa aller parallel arbeitenden Recheneinheiten geprüft, z. B. durch ein UND-Glied, ob alle Ausgänge Gleichheit anzeigen; falls dies nicht der Fall ist, so gibt der Ausgang Qc der höchstwertigen Recheneinheit an, ob die Information A oder die Information B größer ist.

Wenn die beiden Informationen statt des Vergleichs oder danach vollständig addiert oder voneinander subtrahiert werden sollen, so wird durch Signale an den entsprechenden Eingängen Kl oder Kr oder an beiden angegeben, welche Information mit negativem Vorzeichen zu verarbeiten ist. Das Ergebnis steht in jedem Fall am Ausgang D der Addierstufe AV.

Im dritten Zeitabschnitt wird mit dem nächsten

So Taktimpuls an CP das Ergebnis in das Ausgangsregister RR übernommen. Dadurch verschwindet die vorher in dem Ausgangsregister gespeicherte erste Information, und am Eingang B der Addierstufe liegt nunmehr das Ergebnis. Wie bereits erwähnt, ist dieses Ergebnis in vielen Fällen noch nicht endgültig, z. B. beim Rechnen im Exzess-3-Code, sondern es müssen noch zusätzliche Korrekturwerte addiert werden. Dies geschieht dadurch, daß durch ein Signal am Eingang Bl die im Eingangsregister LR etwa noch vorhandene Information gesperrt und der am Eingang F liegende Korrekturwert über die Stufe BF freigegeben wird. Dadurch entsteht am Ausgang D der Addierstufe AV die vollständige Summe aus dem vorläufigen Ergebnis am Eingang B und dem Korrekrurwert am Eingang A.

Dieses Ergebnis wird mit dem dann folgenden Taktimpuls am Eingang CP in das Ausgangsregister RR übernommen, und die Rechnung ist somit abgeschlossen.

Wenn der nächste Rechenvorgang unmittelbar trags eine Verstärkerstufe vorgesehen, der gleichzeitig folgen soll, muß das Ausgangsregister RR vor dem den Pegel regeneriert. Ein solcher Verstärker wirkt nächsten Taktimpuls am Eingang CP schon wieder zwangläufig invertierend, so daß nach ein NICHT-gelöscht sein, d. h., das endgültige Rechenergebnis Glied 14 nachgeschaltet werden muß, um das Übersteht nur etwa eine halbe Taktzeit lang zur Verfügung. 5 tragssignal in der ursprünglichen Polarität wieder zu Falls diese Zeit für die Weiterverarbeitung des Er- erhalten. Damit ist dann eine weitgehende Entkoppgebnisses zu kurz ist, wird in F i g. 2 eine andere lung der einzelnen Recheneinheiten erreicht.
Möglichkeit dargestellt, ein definiertes Signal am Andererseits liegt in der Recheneinheit mit der Eingang B der Addierstufe A V zu erzeugen. Diese höchsten Wertigkeit das Ergebnis der Rechnung unbesteht darin, daß zwischen der weiteren Komple- 10 günstigstenfalls erst dann vor, wenn der Übertrag der mentierstufe KR und dem Eingang B der Addierstufe ersten Recheneinheit alle dazwischenliegenden Rechen- A V eine weitere, von außerhalb des Bausteins über einheiten durchlaufen hat. Die Rechengeschwindigkeit den Eingang Br steuerbare Blockierstufe BR ge- hängt somit ab von der Laufzeit des Übertrags durch schaltet ist. Da in diesem Falle der Eingang Z in eine Recheneinheit, die im allgemeinen hauptsächlich F i g. 1 entfällt, bleibt die Gesamtzahl der Eingänge 15 von der Anzahl der im Übertragsweg liegenden Verkonstant. Diese Blockierstufe BR wird nur angesteuert stärker abhängt. Es sind daher auch Recheneinheiten bei der Übernahme der ersten Information in das bekannt, in deren Übertragsweg nur ein NICHT-Glied Ausgangsregister RR. Dadurch bleibt das Endergebnis liegt und bei denen somit das Übertragssignal von eine ganze Taktzeit im Ausgangsregister RR erhalten Recheneinheit zu Recheneinheit die Polarität wechselt, und wird nur durch die Übernahme der neuen In- 20 Ein derartiger »alternierender« Übertrag läßt sich nur formation gelöscht, verarbeiten, wenn auch alle anderen Informationen

In der F i g. 3 ist nun eine praktische Ausführung alternierend angelegt werden, d. h. in der Rechendes Blockschaltbildes nach F i g. 2 mit Verknüpfungs- einheit mit der zweiten, vierten usw. Wertigkeit, an gliedern dargestellt. Die einzelnen Gruppen LR, KBL deren Übertragseingang der Übertrag invertiert erusw. sind in F i g. 3 durch gestrichelte Linien ab- 25 scheint, müssen die anderen Informationen, die an den geteilt und mit den gleichen Bezeichnungen versehen Eingängen A und B der Addierstufe anliegen, ebenwie die F i g. 2. Innerhalb der Gruppen KBL und KBR falls invertiert sein. In den Schaltbildern der F i g. 1 sind jedoch in F i g. 3 keine Stufen KL, BL usw. an- bis 3 kann diese Invertierung der Eingangsinformagegeben, da diese in der praktischen Ausführung teil- tionen leicht in den Stufen KL und KR vorgenommen weise zusammenfallen. So wird die Stufe BR in der 30 werden, wobei es freisteht, ob die erste Information Gruppe KBR nur durch zwei zusätzliche Eingänge bei schon vor dem Übernehmen in das Ausgangsregister RR den Verknüpfungsgliedern 9 und 10 gebildet, ebenso in der Stufe KL oder erst danach in der Stufe KR indie Stufe BL in der Gruppe KBL durch zwei zusätzliche vertiert wird. Zur Vereinfachung der Steuerung ist je-Eingänge bei den Verknüpfungsgliedern 4 und 5. Auch doch ersteres vorzuziehen. Die Eingänge Kl sind in die Stufe BF besteht lediglich aus dem Verknüpfungs- 35 diesem Falle von Recheneinheit zu Recheneinheit glied 6 und zusätzlichem Eingang beim Verknüpfungs- alternierend anzusteuern.

glied 8. Auch die Komplementierstufe K_L bzw. Kr Bei alternierendem Übertragssignal ist jedoch bei sind, da sie beide von Flip-Flop-Ausgängen mit korn- der Übernahme der ersten Information zu beachten, plementären Signalen angesteuert werden, nur aus daß bei Blockierung des Einganges B der Addierzwei UND-Gliedern 4 und 5 bzw. 9 und 10 aufgebaut, 40 stufe A V durch die Blockierung BR an deren Ausgang die jeweils einmal direkt von den Komplementier- immer das gleiche Signal erscheint. Bei konsequent ineingängen Kl bzw. Kr und einmal über NICNT-Glie- vertierter Verarbeitung in einer Recheneinheit muß der 3 bzw. 11 angesteuert werden. also auch das Ausgangssignal der Blockierstufe KR in-

Die Addierstufe zeigt den üblichen Aufbau aus zwei vertiert werden. Dies geschieht mit einer zusätzlichen Exklusiv-ODER-Schaltungen, die je aus den Ver- 45 Komplementierstufe KD. Zusätzliche Eingänge von knüpfungsgliedern 15, 16, 17 und den Verknüpfungs- außerhalb des Bausteins sind hierfür nicht erfordergliedern 18, 19, 20 bestehen. Die erstere davon ver- lieh, da diese letzte Komplementierstufe KD nur zuarbeitet die beiden Eingangsvariablen an den Ein- sammen mit der Blockierstufe BR und nur in den gangen A und B, deren Ergebnis für das Vergleichs- Recheneinheiten wirken soll, die alle Informationen ergebnis am Ausgang Qg aus dem Baustein heraus- 50 invertiert verarbeiten und deren Eingang Kl daher ein geführt ist, und die zweite Exklusiv-ODER-Schaltung Signal erhält.

verarbeitet dieses Zwischenergebnis und das Über- In F i g. 4 ist dargestellt, wie diese zusätzliche Kom-

tragssignal, das dem Eingang C zugeführt wird. Der plementierstufe KD angesteuert wird; sie erhält die

neu entstehende Übertrag entsteht im Verknüpfungs- Information aus der Stufe BR und die Steuersignale

glied 13, und für diesen Übertrag gilt nun folgendes: 55 von den Eingängen Br und Kl- Falls jedoch die erste

Wenn in der Recheneinheit für das Bit mit der Information nicht schon bei der Übernahme in das

niedrigsten Wertigkeit ein Übertrag entsteht, wird Ausgangsregister RR invertiert werden soll, wird der

dieser als Eingangssignal der nächsthöheren Rechen- linke Eingang der Stufe KD mit dem Eingang Kr ver-

einheit zugeführt. Dort kann dieser Übertrag erneut bunden. Die praktische Ausführung zeigt F i g. 5,

einen Übertrag höherer Wertigkeit auslösen, der 60 und es stellt sich heraus, daß nur ein zusätzliches Ver-

wieder der nächsthöheren Recheneinheit zugeführt knüpfungsglied 30 und ein NICHT-Glied 31 benötigt

wird usw., so daß der Übertrag alle parallelarbeitenden werden.

Recheneinheiten und damit eine ganze Kette von Eine andere Möglichkeit, bei alternierendem ÜberGattern durchlaufen muß. Die Belastung für die erste tragssignal die erste Information richtig zu überRecheneinheit ist dann zu groß, und es könnte dann 65 nehmen, besteht darin, den Übertrag durch eine zuauch nicht in jedem Baustein die gleiche Verknüp- sätzliche Blockierstufe BC zu sperren und den Überfungsglieddimensionierung verwendet werden. Es ist trag über ein NICHT-Glied KC auf den Übertragsdaher in jedem Verknüpfungsglied im Weg des Über- ausgang zu geben, wie F i g. 6 zeigt. Dabei werden

Blockierstufe BC und NICNT-Glied KC parallel durch ein Blockiersignal am Eingang Rr angesteuert. Die Komplementierstufe KD entfällt in diesem Fall. Auch hier liegt im Übertragsweg dann nur ein NICHT-Glied. Bei der praktischen Realisierung dieser Schalrung kann die Blockierstufe BC in vorhandene Verknüpfungsglieder durch zusätzliche Eingänge mit einbezogen werden.

Claims (7)

Patentansprüche:

1. Elektronischer Baustein als Recheneinheit zur Verarbeitung von zwei nacheinander ankommenden binären Informationen sowie einer Übertragsinformation mit aus Halbleiterelementen auf- gebautem Eingangsregister, Addierstufe und getaktetem Ausgangsregister, dadurch gekennzeichnet, daß der Ausgang des Eingangsregisters (LR) über eine von außerhalb des Bausteins steuerbare Komplementierstufe (KL) sowie Blockierstufe (BL) mit einem Eingang (A) der Addierstufe (AV) verbunden ist, mit dem auch der Ausgang einer weiteren Blockierstufe (BF) verbunden ist, deren Eingang aus dem Baustein herausgeführt ist und die von dem invertierten Ansteuersignal der Blockierstufe (BL) steuerbar ist, daß der Ausgang der Addierstufe (A V) auf den Eingang des Ausgangsregisters (RR) führt, dessen Ausgang (Q₁) über eine weitere, von außerhalb des Bausteins steuerbare Komplementierstufe (KR) auf den Eingang (B) der Addierstufe (A V) führt, und daß zusätzliche, von außerhalb des Bausteins beaufschlagbare Steuereingänge zum Erzeugen eines definierten Signals am Eingang (B) vorhanden sind.

2. Baustein nach Anspruch 1, dadurch gekennzeichnet, daß zum Erzeugen eines definierten Signals am Eingang (B) der Addierstufe (A V) das Ausgangsregister (RR) einen weiteren Eingang von außerhalb des Bausteins zum Einstellen eines bestimmten Zustandes erhält.

3. Baustein nach Anspruch I, dadurch gekennzeichnet, daß zum Einstellen eines definierten Signals am Eingang (5) der Addierstufe (A V) zwischen der weiteren Komplementierstufe (KR) und dem Eingang (B) eine dritte, von außerhalb des Bausteins steuerbare Blockierstufe (BR) geschaltet ist.

4. Baustein nach Anspruch 3, dadurch gekennzeichnet, daß zwischen der dritten Blockierstufe (BR) und dem Eingang (B) der Addierstufe (A V) eine dritte Komplementierstufe (KD) geschaltet ist.

5. Baustein nach Anspruch 4, dadurch gekennzeichnet, daß der Steuereingang der dritten Komplementierstufe (KD) mit der zweiten Komplementierstufe (KR) zusammengeschaltet ist.

6. Baustein nach Anspruch 4, dadurch gekennzeichnet, daß der Steuereingang der dritten Komplementierstuf e (KD) mit der ersten Komplementierstufe (KL) zusammengeschaltet ist.

7. Baustein nach Anspruch 3 zur Verarbeitung eines alternierenden Übertrags, dadurch gekennzeichnet, daß der Übertragseingang (C) über eine vierte Blockierstufe (KC) auf die Addierstufe (AV) und über eine vierte Komplementierstufe (KC) auf den Übertragungsausgang (Qc) führt.

Hierzu 2 Blatt Zeichnungen 009 540/296