[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19958803C1 - Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung - Google Patents

Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung

Info

Publication number
DE19958803C1
DE19958803C1 DE19958803A DE19958803A DE19958803C1 DE 19958803 C1 DE19958803 C1 DE 19958803C1 DE 19958803 A DE19958803 A DE 19958803A DE 19958803 A DE19958803 A DE 19958803A DE 19958803 C1 DE19958803 C1 DE 19958803C1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
carrier substrate
feed
substrate
connection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19958803A
Other languages
English (en)
Inventor
Joerg Bagdahn
Matthias Petzold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19958803A priority Critical patent/DE19958803C1/de
Priority to PCT/DE2000/004359 priority patent/WO2001043168A2/de
Application granted granted Critical
Publication of DE19958803C1 publication Critical patent/DE19958803C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0023Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rectilinearly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung. DOLLAR A Bei dem Verfahren wird das Halbleitersubstrat mit einem Trägersubstrat verbunden, auf dem Trägersubstrat prozessiert und anschließend wieder vom Trägersubstrat gelöst. Zur Trennung vom Trägersubstrat werden ein oder mehrere Anrisse im Verbindungsbereich zwischen dem Halbleitersubstrat und dem Trägersubstrat erzeugt, die sich im Verbindungsbereich ausbreiten und zur Trennung der beiden Substrate führen. DOLLAR A Das Verfahren ermöglicht die einfache Handhabung von dünnen Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung, ohne dass nennenswerte Abfallprodukte entstehen.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Handhaben von Halbleitersubstraten bei der Prozes­ sierung und/oder Bearbeitung, bei dem das zu prozessie­ rende Halbleitersubstrat mit einem Trägersubstrat ver­ bunden, auf dem Trägersubstrat prozessiert und/oder be­ arbeitet und anschließend von dem Trägersubstrat gelöst wird. Die Erfindung betrifft weiterhin eine Vorrichtung zur Trennung von verbundenen Substraten bei der Durch­ führung des Verfahrens.
Für viele Anwendungen von elektronischen Bauele­ menten und insbesondere von integrierten Schaltungen kann es vorteilhaft sein, die Gesamtdicke der Halblei­ terbereiche auf wenige Mikrometer zu beschränken. Der­ art dünne Halbleiterbereiche haben eine sehr geringe Masse und eine sehr geringe Bauhöhe. Sie sind mecha­ nisch flexibel und passen sich dem thermomechanischen Verhalten einer Unterlage an. Gerade in der Mikroelek­ tronik und im Bereich der Mikrosystemtechnik, bei­ spielsweise im Einsatz bei Chipkarten, sind derartige dünne mikroelektronische bzw. mikromechanische Bauele­ mente von großem Interesse.
Für die Herstellung und Handhabung von dünnen Halbleitersubstraten oder Halbleiterwafern sind unter­ schiedliche Verfahren bekannt. In der Siliziumtechnolo­ gie stehen zunächst Wafer zur Verfügung, die eine Dicke von typischer Weise 500-1000 µm bei einem Durchmesser von derzeit 100 mm bis 300 mm aufweisen. Nach der halb­ leitertechnologischen Fertigung zur Erzeugung der Schaltkreise oder Bauelemente werden die Wafer und da­ mit die einzelnen Chips des Wafers auf Restdicken von 200 µm oder darunter gedünnt, um im Gehäuse oder auf Chipkarten eingebaut werden zu können. Eine Prozessie­ rung der Bauelemente oder Schaltkreise auf freitragen­ den, bereits gedünnten Wafern scheidet in der Regel aus, da sich die Wafer mit abnehmender Materialdicke zunehmend verformen oder brechen.
Zum Rückdünnen von Wafermaterial nach der Prozes­ sierung werden mechanische und chemische Verfahren, wie beispielsweise Schleifen oder Ätzen, oder eine Kombina­ tion beider Verfahren eingesetzt. Diese Technik hat je­ doch den Nachteil, dass für das Rückdünnen einerseits ein hoher Zeitaufwand erforderlich ist und andererseits das abgetragene Wafermaterial zerstört wird, so dass es umweltgerecht entsorgt werden muss. Weiterhin besteht die Gefahr, dass die bereits auf dem Wafern prozessier­ ten Bauelemente durch einen fehlerhaften Dünnungspro­ zess zerstört werden. Die Waferrückseite, d. h. die ab­ gedünnte Seite, besitzt eine erhöhte Rauhigkeit, wo­ durch sich die Festigkeit der Bauelemente reduziert.
Ein weiteres bekanntes Verfahren zum Prozessieren dünner Halbleitersubstrate besteht im Einsatz der soge­ nannten SOI-Wafer. Bei einer Ausgestaltung dieser Tech­ nik, der sogenannten BESOI-Technik, werden zwei oxi­ dierte Siliziumwafer durch thermisches Bonden und die damit hergestellten kovalenten Bindungen fest verbun­ den. Anschließend wird einer der beiden Wafer auf die Nutzdicke rückgedünnt. Der auf diese Weise entstandene Verbund aus einem dünnen Halbleitersubstrat auf einem dickeren Trägerwafer wird in der gewünschten Weise pro­ zessiert. Anschließend wird das dünne Halbleitersub­ strat vom Trägerwafer gelöst. Auf diese Weise wird die Gefahr einer Zerstörung der Bauteilschicht durch den Dünnungsprozess vermieden, da die Halbleiterschicht erst nach dem Dünnen prozessiert wird.
Für die Trennung der prozessierten Halbleiterschicht vom Trägersubstrat sind unterschiedliche Verfahren be­ kannt. Die Entfernung des Trägerwafers erfolgt hierbei in der Regel durch Schleifen oder durch nass- oder trockenchemisches Ätzen. Beide Verfahren führen jedoch zu einer vollständigen Zerstörung des Trägerwafers und zu einer Gefährdung der bereits prozessierten Halblei­ terschicht.
Die JP 7-302889 A beschreibt ein Verfahren zur Her­ stellung eines SOI-Wafers, bei dem eine poröse Silizi­ umschicht zwischen der dünnen Halbleiterschicht und dem Trägersubstrat gebildet wird. Bei der Entfernung des Trägersubstrates wird dabei lediglich die poröse Sili­ ziumschicht weggeätzt, so dass das Trägersubstrat un­ versehrt bleibt.
Ein weiteres Verfahren zur Abtrennung einer dünnen Halbleiterschicht von einem Trägersubstrat ist in der DE 196 54 791 A1 beschrieben. Bei diesem Verfahren wird die dünne Halbleiterschicht mit Durchgangslöchern ver­ sehen, die sich bis in eine zwischen der Halbleiter­ schicht und dem Trägersubstrat vorliegenden Trenn­ schicht erstrecken. Anschließend wird ein Ätzmittel zum entfernen der Trennschicht in die Durchgangslöcher ein­ gebracht und die Halbleiterschicht auf diese Weise von dem Trägersubstrat getrennt. Das Verfahren ermöglicht somit ebenfalls die Herstellung bzw. Handhabung eines dünnen Halbleitersubstrates ohne ein Rückschleifen oder Rückätzen eines monokristallinen Wafers.
Die letztgenannten Verfahren erfordern jedoch je­ weils eine spezielle Trennschicht zwischen dem dünnen Halbleitersubstrat und dem Trägersubstrat, die für ein Ätzmittel zugänglich sein muss. Zudem muss diese Trenn­ schicht weggeätzt werden, so dass wiederum Abfallpro­ dukte anfallen, die umweltgerecht entsorgt werden müs­ sen.
Neben den oben angeführten festen Verbindungen zwischen den Substraten können vor der eigentlichen Prozessierung zwei Wafer auch ohne weitere äußere Ein­ wirkung durch reinen mechanischen Kontakt ihrer Ober­ flächen miteinander verbunden werden. Beim mechanischen Kontakt der Wafer wird eine Adhäsion über relativ schwache reversible Bindungen wie Wasserstoffbrücken­ bindungen oder von der Waals-Bindungen erreicht. Bei Restpartikeln oder Kontaminationen in der Verbindungs­ fläche oder bei ungenügender Planarität der Wafer kön­ nen Hohlräume im Verbindungsbereich entstehen, die über IR-Techniken nachweisbar sind. In diesem Fall müssen die Wafer in der Regel wieder voneinander getrennt und gegebenenfalls nochmals gereinigt oder ausgesondert werden. Angesichts der sehr geringen Festigkeit und Re­ versibilität der Bindung zwischen den Wafern kann zu diesem Zeitpunkt die Bondverbindung leicht wieder ge­ trennt werden.
Zur Trennung dieser lockeren Bondverbindungen zwi­ schen zwei Wafern ist es beispielsweise aus der EP 0 824 267 A1 bekannt, die Trennung der Halbleitersubstrate Trennung durch eine seitliche mechanische Belastung der Verbindung mit Klingen oder Schneiden zu unterstützen. Auch die US 5,897,743 sowie die JP 7-240355 A beschreiben vergleichbare Verfahren. Der Waferverbund wird bei die­ sen Verfahren stets nur am Rande belastet, um die Tren­ nung zu initiieren und um Schädigungen der Waferober­ flächen zu vermeiden. So wird in der US 5,897,743 bei­ spielsweise durch die Geometrie der Schneide besonderen Wert darauf gelegt, dass die Schneide nicht zu weit in die Verbindung eindringt. Infolge der geringen Festig­ keit der Verbindung breitet sich der erzeugte Anriss selbständig über die gesamte Waferfläche, d. h. über ei­ ne Länge von ca. 10 cm aus.
Die letztgenannten Verfahren sind für die hier vorliegenden Anwendungsfälle jedoch nicht geeignet, in denen der Waferverbund bereits prozessiert und/oder be­ arbeitet wurde, bevor die Verbindung getrennt wird. Die Festigkeit der Waferbondverbindung ist hierbei wesent­ lich höher. So wird die Festigkeit der Verbindung nach dem Initialkontakt beispielsweise durch nachfolgende Auslagerungen des Verbunds bei erhöhter Temperatur (100°C bis 1100°C) oder auch in Verbindung mit einer Plasmavorbehandlung der Oberfläche wesentlich gestei­ gert. Je höher die Auslagerungstemperatur ist, desto höher steigt die Festigkeit. Dies wird für verschiedene Anwendungen, beispielsweise bei der Verbindungstechnik für Mikrosysteme, gezielt durchgeführt, kann aber auch als Nebeneffekt auftreten, wenn der Waferverbund aus anderen Gründen erwärmt werden muss, z. B. um Oberflä­ chen thermisch zu oxidieren. Wird der Waferverbund als Handlingsystem eingesetzt, müssen auch diese sehr fe­ sten Bondverbindungen wieder getrennt werden. Diese Verbindungen sind bisher nur mit den erstgenannten Ver­ fahren trennbar.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Handhaben von Halbleitersub­ straten bei der Prozessierung und/oder Bearbeitung an zugeben, das die einfache Handhabung von insbesondere dünnen Halbleitersubstraten ohne die Notwendigkeit spe­ zieller Zwischenschichten auf einem Trägersubstrat er­ möglicht und keine nennenswerten Abfallprodukte verur­ sacht.
Die Aufgabe wird mit dem Verfahren nach Patentan­ spruch 1 gelöst. Eine Vorrichtung zur Trennung verbun­ dener Substrate bei der Durchführung des Verfahrens ist in Anspruch 16 angegeben. Vorteilhafte Ausgestaltungen des Verfahrens und der Vorrichtung sind Gegenstand der Unteransprüche.
Beim erfindungsgemäßen Verfahren wird das zu pro­ zessierende Halbleitersubstrat mit einem Trägersubstrat verbunden, auf dem Trägersubstrat prozessiert und/oder bearbeitet und anschließend vom Trägersubstrat getrennt. Zur Trennung vom Trägersubstrat werden eine oder mehrere Schneiden oder Spitzen parallel zu einer Oberfläche des Halbleitersubstrates mit einer Vorschub­ geschwindigkeit in den Verbindungsbereich zwischen dem Halbleitersubstrat und dem Trägersubstrat eingeschoben, die von einem anfänglichen ersten Wert auf einen höhe­ ren zweiten Wert gesteigert wird, so dass zunächst ein oder mehrere Anrisse in dem Verbindungsbereich erzeugt werden, die sich durch weiteres Einschieben der Schnei­ den oder Spitzen vollständig im Verbindungsbereich aus­ breiten und zur Trennung der beiden Substrate führen.
Für diese Trennung ist somit keine spezielle Zwi­ schenschicht zwischen dem Trägersubstrat und dem Halb­ leitersubstrat erforderlich. Die Trennung erfolgt rein mechanisch ohne Einsatz eines Ätzverfahrens. Es entste­ hen daher keine oder nur sehr wenige zu entsorgende Ab­ fallprodukte. Der nicht benötigte Bereich des Träger­ substrates, welcher beim konventionellen Rückdünnen zerstört wird, bleibt beim vorliegenden Verfahren er­ halten und steht als neues Ausgangssubstrat für das Verfahren wieder zur Verfügung. Das erfindungsgemäße Verfahren erlaubt die technologische Prozessierung dün­ ner Halbleitersubstrate, insbesondere Wafer, indem durch die Verbindung mit dem Trägersubstrat ein steife­ rer Verbund erzeugt wird, der sich während der Handha­ bung, d. h. insbesondere bei der Prozessierung und/oder Bearbeitung, nicht verbiegt und eine höhere mechanische Belastbarkeit aufweist. Damit ist das Durchlaufen aller Prozessschritte möglich. Die resultierende Oberfläche an der Rückseite des Halbleitersubstrates besitzt nach der Trennung vom Trägersubstrat eine deutlich geringere Rauhheit als eine rückgeschliffene Waferoberfläche. Das Verfahren eignet sich insbesondere für die Handhabung dünner Halbleitersubstrate bzw. Halbleiterschichten mit einer Dicke unterhalb von 300 µm.
Bei dem vorliegenden Verfahren werden die beiden Substrate zunächst mit einem geeigneten Fügeverfahren miteinander verbunden. Hierbei kann beispielsweise das Verfahren des direkten Waferbondens angewendet werden. Das Halbleitersubstrat ist dabei in der Regel dünner als das Trägersubstrat, das zur Versteifung des entste­ henden Verbundes dient. Die beiden Substrate können aus dem gleichen oder aus unterschiedlichen Materialien be­ stehen. So kann beispielsweise auch ein Trägersubstrat aus einem Glasmaterial eingesetzt werden. Die beiden Substrate können im Bereich der Fügezone auch eine Oberflächenschicht oder eine Oberflächenstrukturierung, wie Vertiefungen oder Gruben, aufweisen. Durch die Aus­ wahl der Parameter bei der Herstellung der Fügeverbin­ dung oder eine gezielte Nachbehandlung (z. B. Auslage­ rung bei einer bestimmten erhöhten Temperatur) ist eine definierte Einstellung der Haftfestigkeit zwischen Halbleiter- und Trägersubstrat möglich.
Nach dem Verbinden der beiden Substrate kann der dadurch entstandene Verbund auf verschiedene Weise pro­ zessiert und/oder bearbeitet werden. So kann das Halb­ leitersubstrat beispielsweise einer Beschichtung, einer Implantation, einer Strukturierung, einer Dotierung, einer Wärmebehandlung oder anderen typischen Bearbei­ tungsschritten der Halbleitertechnologie unterzogen werden. Die Art der Prozessierung ist hierbei nicht auf niedrige Temperaturen beschränkt. Es können vielmehr auch Temperaturen oberhalb von 1000°C auftreten.
Nach der Prozessierung und/oder Bearbeitung werden in der Verbindungsebene bzw. Verbindungsschicht zwi­ schen den beiden Substraten ein oder mehrere Anrisse erzeugt, die sich in definierter Weise in dieser Füge­ verbindung ausbreiten. Dies führt schließlich zur Tren­ nung der beiden Substrate. Die Trennung erfolgt hierbei parallel zur Substrat- oder Waferoberfläche, ohne das Substratmaterial zu beschädigen.
Nach dem Trennen liegen das bearbeitete Halblei­ tersubstrat und das Trägersubstrat einzeln vor. Das Halbleitersubstrat kann nun durch Sägen zu einzelnen Bauelementen bzw. Chips vereinzelt werden. Das Träger­ substrat steht nach einer eventuell notwendigen Ober­ flächenbehandlung, wie Polieren und Reinigen, wieder als neues Trägersubstrat zur Verfügung.
Bei einer Ausgestaltung des Verfahrens erfolgt das Zerteilen in einzelne Chips bereits vor dem Trennen der beiden Substrate durch Sägen des gesamten Verbundes. In diesem Fall werden die Bauelemente bzw. Chips des Halb­ leitersubstrates einzeln von den zerteilten Einheiten des Trägersubstrates gelöst.
Es versteht sich von selbst, dass das Verfahren auch mit einem Halbleitersubstrat durchgeführt werden kann, das die gleiche Dicke wie das Trägersubstrat aufweist. Das Halbleitersubstrat kann beispielsweise auch erst nach dem Verbinden mit dem Trägersubstrat auf eine geringere Dicke rückgedünnt werden.
Die Erzeugung der ein oder mehreren Anrisse im, Verbindungsbereich, d. h. in der Verbindungsebene oder einer Verbindungsschicht zwischen den beiden Substra­ ten, erfolgt mechanisch. Die mechanische Einbringung hat den Vorteil einer guten Kontrolle der Erzeugung der Anrisse.
Die Anrisse werden hierbei durch Ein­ schieben von beispielsweise metallischen Schneiden oder Klingen von der Seite in die Verbindungsebene bzw. Ver­ bindungsschicht zwischen Halbleitersubstrat und Träger­ substrat erzeugt. Durch weiteres Einschieben dieser Spitzen oder Klingen breiten sich die Anrisse schließ­ lich in der gesamten Verbindungszone zwischen beiden Substraten aus, so dass sich die Substrate voneinander lösen.
Besonders vorteilhaft ist es hierbei, wenn die Klingen oder Spitzen zunächst sehr langsam, das heißt mit Vorschubgeschwindigkeiten von ≦ 1 µm/s, in den Ver­ bindungsbereich eingeschoben und mit zunehmender Ein­ dringtiefe schneller vorwärts bewegt werden.
In einer weiteren Ausführungsform des Verfahrens wird die Vorschubgeschwindigkeit beim Einschieben der Klingen oder Spitzen in Stufen erhöht. Nach der ersten Stufe mit langsamer Geschwindigkeit wird zunächst eine Pause eingelegt, während der kein Vorschub erfolgt. In diesem Stadium sorgen Ermüdungseffekte, das sogenannte subkritische Risswachstum, zur Ausbildung von einem oder mehreren Anrissen mit einer Länge von wenigen µm bis zu einigen mm. Die Risswachstumsgeschwindigkeit be­ trägt hierbei zwischen 0,1 nm/s und 100 µm/s. Nach dem Ausbilden dieser Anrisse wird die Vorschubgeschwindig­ keit in Stufen gesteigert, da sich die Risse in diesen Stadien schneller ausbreiten. Bei diesen weiteren Stu­ fen kann ebenfalls vor jeder Erhöhung der Vorschubge­ schwindigkeit eine Vorschubpause eingelegt werden. Durch diese Pausen wird ein kontrolliertes Risswachs­ tum erreicht. Die Risswachstumsgeschwindigkeit kann zu­ sätzlich durch die Erhöhung der Umgebungstemperatur und/oder durch den Zusatz eines geeigneten flüssigen oder gasförmigen Mediums erhöht werden.
In einer weiteren vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens wird die über die Klinge bzw. Spitze auf die Fügeverbindung während des Einschiebens wirkende Kraft gemessen. Die gemessenen Werte werden zur Steuerung der Vorschubgeschwindigkeit eingesetzt. Eine mit zunehmendem Vorschub ansteigende Kraft zeigt an, dass kein Anriss vorhanden ist oder ein vorhandener Anriss langsamer wächst als die Klinge bzw. Spitze in die Fügeverbindung eingeschoben wird. Bei ei­ ner konstanten Kraft sind Riss- und Vorschubgeschwin­ digkeit gleich groß. Bei einer sinkenden Kraft ist die Rissgeschwindigkeit größer als die Vorschubgeschwindig­ keit der Klinge. Die Anrisserzeugung ist beendet, wenn sich ein geeigneter Riss von einigen mm Länge ausgebildet hat. Dies wird durch ein starkes Abfallen der Kraft bei zunehmender Belastung signalisiert.
Nach der Erzeugung eines derart großen Anrisses kann der Trennprozess mit höheren Vorschubgeschwindig­ keiten, beispielsweise 1 bis 10 mm/s, fortgesetzt wer­ den. Der Riss breitet sich dann mit dieser Geschwindig­ keit über den gesamten Substratquerschnitt in der Füge­ zone aus, wodurch die beiden Substrate vollständig von­ einander getrennt werden.
Die dargelegten Zusammenhänge zwischen dem Verhal­ ten der gemessenen Kraft und der Ausbreitung der Anris­ se lässt sich vorteilhaft zur Steuerung der Vorschubge­ schwindigkeit einsetzen. So kann bei einer unter einen vorgebbaren Grenzwert abgesunkenen Kraft die Vorschub­ geschwindigkeit erhöht werden, da sich in diesem Fall der Riss bereits mit einer im Vergleich zur Vorschubge­ schwindigkeit höheren Geschwindigkeit ausbreitet. Eben­ so kann eine Kraftänderung über ein bestimmtes Zeitin­ tervall als Grenzwert für eine Erhöhung oder Erniedri­ gung der Vorschubgeschwindigkeit herangezogen werden. Bei einer Erhöhung der Kraft über einen bestimmten Grenzwert kann die Vorschubgeschwindigkeit reduziert werden, um eine mögliche Zerstörung der Substrate zu verhindern. Unter einer Verringerung der Vorschubge­ schwindigkeit ist in diesem Zusammenhang auch eine Vor­ schubpause (Vorschubgeschwindigkeit = 0) zu verstehen. Die Vorschubpause kann wiederum bei der Unterschreitung eines Grenzwertes für die Kraft beendet und die Vor­ schubgeschwindigkeit entsprechend erhöht werden.
Während des Trennprozesses wird das Halbleitersub­ strat vorzugsweise über einen Vakuumsauger gehalten oder mit einer Zugkraft senkrecht zur Substratoberflä­ che beaufschlagt.
Das Verbinden der beiden Substrate zu Beginn des Verfahrens erfolgt vorzugsweise derart, dass zwischen beiden Substraten nach dem Verbinden entweder nur eine natürliche Oxidschicht (1-3 nm Dicke) oder eine bzw. zwei thermische Oxidschichten mit einer Dicke von typi­ scherweise etwa 500 nm vorliegen. Für die spätere Tren­ nung ist die Art der Verbindung der beiden Substrate unerheblich. Ebenso kann die Verbindung einer Tempera­ turbehandlung unterworfen werden, um die Adhäsion zwi­ schen beiden Substraten zu erhöhen. Auch in diesem Fall lassen sich die beiden Substrate mit dem Trennverfahren problemlos voneinander lösen.
Die Vorrichtung zur Trennung der beiden Substrate besteht aus einer Halterung für die Substrate, zumin­ dest einer Schneide oder Spitze zum Erzeugen des Anris­ ses in dem Verbindungsbereich zwischen den beiden Sub­ straten sowie einer Vorschubeinrichtung zum kontrol­ lierten Einschieben der Schneide oder Spitze in den Verbindungsbereich sowie einer Steuerung zur Steigerung der Vorschubgeschwindigkeit der Vorschubeinrichtung während des Einschiebens der Schneide oder Spitze in den Verbindungsbereich von einem, anfänglichen ersten Wert auf einen höheren zweiten Wert. Vorzugsweise sind mehrere Schneiden oder Spitzen symmetrisch um die Hal­ terung angeordnet. Bei einem Einsatz mehrerer Schneiden haben diese vorzugsweise einen trapezförmigen Umriss, um sie möglichst tief in den Verbindungsbereich zwi­ schen den beiden Substraten einschieben zu können, ohne dass sie dabei aneinander stoßen. Die Dicke der Schnei­ den oder Spitzen liegt im Bereich von unter 1 mm, wobei die Spitze bzw. der spitz zulaufende Bereich der Klinge natürlich deutlich schmäler sein muss.
Das erfindungsgemäße Verfahren sowie die zugehöri­ ge Vorrichtung werden nachfolgend ohne Beschränkung des allgemeinen Erfindungsgedankens nochmals beispielhaft anhand der beiliegenden Figuren erläutert. Hierbei zei­ gen:
Fig. 1 ein erstes Ausführungsbeispiel für die grund­ sätzliche Handhabung des Halbleitersubstrates bei der Durchführung des erfindungsgemäßen Verfahrens;
Fig. 2 ein zweites Beispiel für die grundsätzliche Handhabung des Halbleitersubstrates bei der Durchführung des erfindungsgemäßen Verfah­ rens;
Fig. 3 ein Beispiel für eine Vorrichtung zur Tren­ nung der Substrate beim vorliegenden Verfah­ ren; und
Fig. 4 ein Messdiagramm, das die Kraft, mit der die Klinge der Vorrichtung in die Fügeverbindung gedrückt wird, als Funktion der Zeit für un­ terschiedliche Vorschubgeschwindigkeiten dar­ stellt.
Bei einem ersten Ausführungsbeispiel, wie dies in Fig. 1 dargestellt ist, werden dünne Bauelemente ge­ fertigt, für die ein Prozesswafer bereits in der erfor­ derlichen Dicke vorliegt bzw. gefertigt werden kann. Dieser Prozesswafer 1 mit einer Dicke von beispielswei­ se 200 µm wird mit einem Trägerwafer 2 mit einer Dicke von beispielsweise 525 µm verbunden. Der Trägerwafer besitzt auf der zu fügenden Oberfläche eine dünne Sili­ ziumdioxidschicht (in der Figur nicht zu erkennen), die durch thermische Oxidation erzeugt wurde. Die Verbin­ dung der beiden Wafer erfolgt mit dem Verfahren des di­ rekten Waferbondens (Schritte 1. und 2.). Im nächsten Schritt wird der obenliegende Prozesswafer 1 im Rahmen einer Prozessierung mit den für die herzustellenden Bauelemente erforderlichen mikroelektronischen oder mi­ kromechanischen Strukturen 3 versehen (Schritt 3.).
Anschließend werden die gebondeten Wafer 1, 2 ge­ zielt wieder voneinander gelöst. Hierzu werden die Wa­ fer mit einer mechanischen Belastung in vertikaler und horizontaler Richtung beaufschlagt (Schritt 4.). Dies erfolgt durch eine vertikale Vakuumansaugung und eine kombinierte Anrisserzeugung durch seitlich eingeschobe­ ne Teile (nicht dargestellt). In der gebondeten Grenz­ fläche bzw. in deren Umgebung breitet sich ein Riss parallel zur Waferoberfläche aus, der den Prozesswafer 1 vom Trägerwafer 2 trennt (Schritt 5.). Der abgelöste Trägerwafer kann nach einer eventuell notwendigen Ober­ flächenbehandlung wieder als neuer Trägerwafer für das Verfahren eingesetzt werden. Der Prozesswafer 1 wird anschließend zu Bauelementen vereinzelt (in der Figur nicht gezeigt).
Fig. 2 zeigt eine weitere Variante des vorliegen­ den Verfahrens, mit dem ultra-dünne Bauelemente herge­ stellt werden können, für die kein Prozesswafer in der erforderlichen Dicke vorliegt. Bei diesem Verfahren wird ein verfügbarer dünner Prozesswafer 1 auf gleiche Weise wie beim Ausführungsbeispiel der Fig. 1 mit ei­ nem Trägerwafer verbunden (Schritte 1. und 2.). Der Prozesswafer 1 hat hierbei eine Dicke von beispielswei­ se 200 µm, der Trägerwafer 2 eine Dicke von beispiels­ weise 525 µm. Der Prozesswafer 1 wird im nächsten Schritt durch konventionelle Abdünntechniken weiter bis zur gewünschten Dicke rückgedünnt und nachfolgend po­ liert. Hierdurch kann ein sehr dünner Prozesswafer be­ reitgestellt werden (Schritt 3.). Durch die Verbindung mit dem steifen Trägerwafer 2 wird ein übermäßig star­ kes Durchbiegen bzw. ein Brechen des Prozesswafers 1 vermieden. Die weiteren Verfahrensschritte erfolgen wie bereits in Zusammenhang mit Fig. 1 erläutert, wobei die gleichen Bezugszeichen für die gleichen Elemente verwendet werden. Auf diese Weise können Bauelemente in extrem dünnen Halbleitersubstraten problemlos gefertigt werden.
Fig. 3 zeigt ein Beispiel für ein Trennwerkzeug zur Trennung der beiden Wafer der Ausführungsbeispiele der Fig. 1 oder 2. In der Figur sind die Aufnahme­ vorrichtung 4 für den Waferverbund sowie vier Klingen 5 zum Einschieben in die Fügeverbindung zwischen den Wa­ fern dargestellt. Die Vorrichtung weist weiterhin für jede der Klingen eine Vorschubeinheit 6 auf, mit der geeignete Vorschubgeschwindigkeiten erzielt werden kön­ nen. Als Vorschubeinheiten werden bei diesem Beispiel elektrische Antriebe mit mechanischer Übersetzung ver­ wendet. Die Klingen 5 sind trapezförmig, so dass ein tiefes Einschieben der Klingen in die Fügeverbindung ermöglicht wird, ohne dass sich diese gegenseitig be­ einflussen. Die Klingendicke beträgt im vorliegenden Beispiel 600 µm. Durch die symmetrische Anordnung der Klingen um die Halterung wird eine gleichmäßige Bela­ stung der Fügeverbindung ermöglicht.
Im folgenden Ausführungsbeispiel werden die Para­ meter für die Durchführung der Trennung eines Trägerwa­ fers mit einer Dicke von 525 µm von einem Prozesswafer mit einer Dicke von 250 µm angegeben, wobei beide Wafer auf ihren zu verbindenden Oberflächen mit thermischem Oberflächenoxid mit einer Dicke von 500 nm beschichtet sind. Zur Herstellung der Fügeverbindung wird zunächst eine RCA-Waferreinigung durchgeführt. Das Bonden der beiden Wafer erfolgt bei Raumtemperatur. Bei der nach­ folgenden Prozessierung zur Herstellung der Bauelemente im Prozesswafer, wie dies beispielsweise bei den Aus­ führungsbeispielen der Fig. 1 und 2 erfolgt, treten Prozesstemperaturen bis zu 1100°C auf.
Die Trennung erfolgt in der bereits beschriebenen Weise durch seitlichen Einschub von vier Klingen mit einer Vorrichtung, wie sie in der Fig. 3 dargestellt ist. Die Trennung erfolgt hierbei zwischen den beiden thermischen Oxidschichten.
Zur Trennung ist es notwendig, dass im Anfangssta­ dium des Einschiebens der Klingen Anrisse in der Füge­ zone erzeugt werden. Die Anrisserzeugung erfolgt im vorliegenden Fall durch ein im Vergleich zur eigentli­ chen Trennung langsameres Einschieben der Klingen in die Fügeverbindung. Zusätzlich wird der Vorschub für eine definierte Zeit gestoppt. In diesem Stadium sorgen die Ermüdungseffekte zur Ausbildung von einem oder meh­ reren Anrissen. Die Risswachstumsgeschwindigkeit be­ trägt dabei 0,1 nm/s bis 100 µm/s. Tabelle 1 gibt ein Beispiel für die Vorschubparameter zur Anrisserzeugung an, bei der die Vorschubgeschwindigkeit in Stufen erhöht wird, wobei zwischen den einzelnen Stufen jeweils eine Vorschubpause eingelegt wird.
Tabelle 1
Bei der Anwendung dieser Parameter wird ein her­ vorragendes Trennergebnis erzielt. Eine Messung der über die Klinge auf die Fügeverbindung wirkenden Kraft ergibt die in Fig. 4 aufgezeigte Kurve. In dieser Fi­ gur ist die Kraft, mit der die Klinge in die Fügever­ bindung gedrückt wird, als Funktion der Zeit für die unterschiedlichen Stufen bzw. Vorschubgeschwindigkeiten der Tabelle 1 aufgetragen. Die einzelnen Stufen sind in der Tabelle gekennzeichnet. Man erkennt sehr gut die zu Beginn jeder Steigerung der Vorschubgeschwindigkeit sprunghaft ansteigende Kraft, die sich nach der Ab­ schaltung des Vorschubs jeweils wieder erniedrigt. Bei späteren Stufen ist deutlich der Effekt einer nachlas­ senden Kraft bei konstanter Vorschubgeschwindigkeit zu erkennen, der auf ein schnelleres Risswachstum hin­ weist. Der starke Abfall der Kraft bei zunehmender Be­ lastung von Schritt 4 zu Schritt 5 ist ein deutliches Anzeichen dafür, dass ein geeignet großer Anriss in der Verbindungszone zwischen beiden Wafern entstanden ist. Nach der Erzeugung dieses Anrisses kann der Trennpro­ zess mit höheren Vorschubgeschwindigkeiten von bei­ spielsweise 1-10 mm/s fortgesetzt werden. Der Riss breitet sich dann mit dieser Geschwindigkeit über den gesamten Waferquerschnitt aus, wodurch die beiden Wafer vollständig getrennt werden.
Eine Nachbehandlung des Prozesswafers ist in der Regel nicht erforderlich. Im Bedarfsfall kann das Ober­ flächenoxid durch Polieren oder Ätzen entfernt werden. Der Trägerwafer kann nach einer Reinigung oder gegebe­ nenfalls nach einer Entfernung des Oxides durch Polie­ ren oder Ätzen und einer Neuoxidation erneut als Trä­ gerwafer eingesetzt werden.
Bezugszeichenliste
1
dünner Prozesswafer
2
Trägerwafer
3
Bauelementstruktur
4
Halterung für Wafer
5
Klingen
6
Vorschubeinrichtung

Claims (19)

1. Verfahren zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung, bei dem das zu prozessierende Halbleitersubstrat (1) mit einem Trä­ gersubstrat (2) verbunden, auf dem Trägersubstrat (2) prozessiert und/oder bearbeitet und anschließend vom Trägersubstrat (2) getrennt wird, dadurch gekennzeichnet, daß zur Trennung vom Trägersubstrat (2) eine oder meh­ rere Schneiden (5) oder Spitzen parallel zu einer Ober­ fläche des Halbleitersubstrates (1) mit einer Vorschub­ geschwindigkeit in den Verbindungsbereich zwischen dem Halbleitersubstrat (1) und dem Trägersubstrat (2) ein­ geschoben werden, die von einem anfänglichen ersten Wert auf einen höheren zweiten Wert gesteigert wird, so dass zunächst ein oder mehrere Anrisse in dem Verbin­ dungsbereich erzeugt werden, die sich durch weiteres Einschieben der Schneiden (5) oder Spitzen vollständig im Verbindungsbereich ausbreiten und zur Trennung der beiden Substrate führen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der anfängliche erste Wert bei ≦ 1 µm/s und der hö­ here zweite Wert bei < 1 µm/s liegt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vorschubgeschwindigkeit in Stufen erhöht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß nach der ersten und gegebenenfalls weiteren Stufen der Vorschub für ein bestimmtes Zeitintervall unterbro­ chen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die über die ein oder mehreren Schneiden (5) oder Spitzen auf den Verbindungsbereich ausgeübte Kraft wäh­ rend des Einschiebens gemessen und zur Steuerung der Vorschubgeschwindigkeit herangezogen wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Vorschubgeschwindigkeit erhöht wird, wenn die gemessene Kraft unter einen ersten vorgebbaren Wert ab­ gesunken ist.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Vorschubgeschwindigkeit erniedrigt wird, wenn die gemessene Kraft einen zweiten vorgebbaren Wert er­ reicht hat.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) bei der Trennung mit ei­ ner Zugkraft senkrecht zu einer Oberfläche des Halblei­ tersubstrates (1) beaufschlagt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Verbinden des Halbleitersubstrates (1) mit dem Trägersubstrat (2) durch ein Fügeverfahren erfolgt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Verbinden durch ein Waferbond-Verfahren, wie beispielsweise direktes, anodisches, eutektisches, ad­ häsives oder Glass-Fritt Waferbonden, erfolgt.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Haftfestigkeit zwischen Halbleitersubstrat (1) und Trägersubstrat (2) durch die Wahl der Parameter für das Waferbonden oder eine gezielte Nachbehandlung defi­ niert eingestellt bzw. erhöht wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) und/oder das Trägersub­ strat (2) vor dem Verbinden auf einer Verbindungsfläche mit einer dünnen Oxidschicht versehen wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) nach dem Verbinden mit dem Trägersubstrat (2) rückgedünnt wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Bearbeiten des Halbleitersubstrates (1) das Zersägen in einzelne Einheiten umfasst.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Trennung des Halbleitersubstrats (1) vom Trä­ gersubstrat (2) durch eine definierte Temperaturerhö­ hung und/oder den Zusatz eines flüssigen oder gasförmi­ gen Mediums beschleunigt wird.
16. Vorrichtung zur Trennung zweier verbundener Sub­ strate bei einem Verfahren nach einem der vorangehenden Ansprüche mit
  • - einer Halterung (4) für die verbundenen Substrate;
  • - zumindest einer Schneide (5) oder Spitze zum Erzeugen eines Anrisses in einem Verbindungsbereich zwischen den verbundenen Substraten; und
  • - einer Vorschubeinrichtung (6) zum Einschieben der Schneide (5) oder Spitze in den Verbindungsbereich,
dadurch gekennzeichnet, dass eine Steuerung zur Steigerung der Vorschubge­ schwindigkeit der Vorschubeinrichtung (6) während des Einschiebens der Schneide (5) oder Spitze in den Ver­ bindungsbereich von einem anfänglichen ersten Wert auf einen höheren zweiten Wert vorgesehen ist.
17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß mehrere Schneiden (5) oder Spitzen mit Vorschubein­ richtungen symmetrisch um die Halterung (4) angeordnet sind.
18. Vorrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß an jeder Schneide (5) oder Spitze eine Kraftmes­ seinrichtung vorgesehen ist, die die über die Schneide oder Spitze auf den Verbindungsbereich ausgeübte Kraft während des Einschiebens misst und mit der Steuerung verbunden ist, die die Vorschubeinrichtung(en) (6) in Abhängigkeit von der gemessenen Kraft ansteuert.
19. Vorrichtung nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß die Schneiden (5) trapezförmig ausgestaltet sind.
DE19958803A 1999-12-07 1999-12-07 Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung Expired - Fee Related DE19958803C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19958803A DE19958803C1 (de) 1999-12-07 1999-12-07 Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
PCT/DE2000/004359 WO2001043168A2 (de) 1999-12-07 2000-12-05 Verfahren zum handhaben von halbleitersubstraten bei der prozessierung und/oder bearbeitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19958803A DE19958803C1 (de) 1999-12-07 1999-12-07 Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung

Publications (1)

Publication Number Publication Date
DE19958803C1 true DE19958803C1 (de) 2001-08-30

Family

ID=7931624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19958803A Expired - Fee Related DE19958803C1 (de) 1999-12-07 1999-12-07 Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung

Country Status (2)

Country Link
DE (1) DE19958803C1 (de)
WO (1) WO2001043168A2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003025978A2 (de) * 2001-09-14 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zum trennen zweier zusammengefügter materialschichten
DE10235814B3 (de) * 2002-08-05 2004-03-11 Infineon Technologies Ag Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer
WO2006047326A1 (en) * 2004-10-21 2006-05-04 Fujifilm Dimatix, Inc. Sacrificial substrate for etching
DE102005047509A1 (de) * 2005-10-04 2007-04-05 Sse Sister Semiconductor Equipment Gmbh Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist
DE102005057994A1 (de) * 2005-12-05 2007-06-06 Süss Microtec Lithography Gmbh Verfahren und Vorrichtung zum Bestimmen der Bondfestigkeit gebondeter Wafer
DE102012112989A1 (de) * 2012-12-21 2014-06-26 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
DE102008041250A1 (de) 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
DE102009018156B4 (de) 2009-04-21 2024-08-29 Ev Group Gmbh Vorrichtung und Verfahren zum Trennen eines Substrats von einem Trägersubstrat
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240546A (en) * 1991-04-26 1993-08-31 Sumitomo Electric Industries, Ltd. Apparatus for peeling semiconductor substrate
JPH07240355A (ja) * 1994-02-28 1995-09-12 Sumitomo Sitix Corp 接着ウエーハの剥離方法及び剥離装置
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
DE19654791A1 (de) * 1996-03-18 1997-09-25 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung
EP0824267A1 (de) * 1996-08-12 1998-02-18 Commissariat A L'energie Atomique Abtrennungsverfahren für Platten und Vorrichtung zur Durchführung dieses Verfahrens
US5863375A (en) * 1995-10-31 1999-01-26 Samsung Electronics Co., Ltd. Apparatus and methods for wafer debonding using a liquid jet
US5897743A (en) * 1996-01-22 1999-04-27 Komatsu Electronic Metals Co., Ltd. Jig for peeling a bonded wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
EP0926709A3 (de) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Herstellungsmethode einer SOI Struktur
IL124199A (en) * 1998-04-23 2001-03-19 Sela Semiconductor Enginering Apparatus for cleaving crystals

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240546A (en) * 1991-04-26 1993-08-31 Sumitomo Electric Industries, Ltd. Apparatus for peeling semiconductor substrate
JPH07240355A (ja) * 1994-02-28 1995-09-12 Sumitomo Sitix Corp 接着ウエーハの剥離方法及び剥離装置
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
US5863375A (en) * 1995-10-31 1999-01-26 Samsung Electronics Co., Ltd. Apparatus and methods for wafer debonding using a liquid jet
US5897743A (en) * 1996-01-22 1999-04-27 Komatsu Electronic Metals Co., Ltd. Jig for peeling a bonded wafer
DE19654791A1 (de) * 1996-03-18 1997-09-25 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung
EP0824267A1 (de) * 1996-08-12 1998-02-18 Commissariat A L'energie Atomique Abtrennungsverfahren für Platten und Vorrichtung zur Durchführung dieses Verfahrens

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TONG, QIN-YI et.al.: Reversible Silicon Wafer Bonding for Surface Protection: Water-Enhanced Debonding, In: J. Electrochem. Soc., Vol. 139, No. 11, Nov. 1992, pp. L 101-2 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003025978A2 (de) * 2001-09-14 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zum trennen zweier zusammengefügter materialschichten
WO2003025978A3 (de) * 2001-09-14 2003-08-14 Osram Opto Semiconductors Gmbh Verfahren zum trennen zweier zusammengefügter materialschichten
DE10235814B3 (de) * 2002-08-05 2004-03-11 Infineon Technologies Ag Verfahren zur lösbaren Montage eines zu prozessierenden Halbleitersubstrats auf einem Trägerwafer
WO2006047326A1 (en) * 2004-10-21 2006-05-04 Fujifilm Dimatix, Inc. Sacrificial substrate for etching
US7622048B2 (en) 2004-10-21 2009-11-24 Fujifilm Dimatix, Inc. Sacrificial substrate for etching
EP1814817B1 (de) * 2004-10-21 2011-03-23 Fujifilm Dimatix, Inc. Ätzverfahren mit Verwendung eines Opfersubstrats
DE102005047509A1 (de) * 2005-10-04 2007-04-05 Sse Sister Semiconductor Equipment Gmbh Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist
DE102005047509B4 (de) * 2005-10-04 2017-10-26 Degotec Gmbh Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist
DE102005057994A1 (de) * 2005-12-05 2007-06-06 Süss Microtec Lithography Gmbh Verfahren und Vorrichtung zum Bestimmen der Bondfestigkeit gebondeter Wafer
DE102012112989A1 (de) * 2012-12-21 2014-06-26 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht
AT516064A5 (de) * 2012-12-21 2016-02-15 Ev Group E Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht
AT516064B1 (de) * 2012-12-21 2016-02-15 Ev Group E Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht

Also Published As

Publication number Publication date
WO2001043168A2 (de) 2001-06-14
WO2001043168A3 (de) 2001-12-27

Similar Documents

Publication Publication Date Title
DE19958803C1 (de) Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE112011102435B4 (de) Verfahren und Vorrichtung zum Zusammenbonden von zwei Wafern durch Molekularadhäsion
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
WO2007016895A1 (de) Verfahren zum durchtrennen von spröden flachmaterialien mittels laser entlang einer zuvor erzeugten spur
EP0627764A2 (de) Verfahren zur Vereinzelung von Chips auf einem Wafer
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
WO2017121535A1 (de) Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
DE10355728B4 (de) Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
DE102004045447B4 (de) Mobiler, elektrostatischer Substrathalter und Verfahren zur Halterung eines Substrates auf einem mobilen, elektrostatischen Substrathalter
EP1258919B1 (de) Verfahren zur Herstellung eines Silizium-Wafers
DE10054038B4 (de) Verfahren zum Trennen eines plattenförmigen Körpers, insbesondere eines Halbleiterwafers, in Einzelstücke
DE19811115A1 (de) Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
DE10246053A1 (de) Verfahren und Substratchip
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers
DE4006070C2 (de)
WO2018046307A1 (de) Verfahren zum herstellen eines mikromechanischen bauteils mit einer freigestellten drucksensoreinrichtung und mikromechanisches bauteil
EP0626720B1 (de) Verfahren zur Herstellung eines Plattenstapels aus direkt miteinander verbundenen Siliziumplatten

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120703