[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19929542B4 - Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant - Google Patents

Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant Download PDF

Info

Publication number
DE19929542B4
DE19929542B4 DE19929542A DE19929542A DE19929542B4 DE 19929542 B4 DE19929542 B4 DE 19929542B4 DE 19929542 A DE19929542 A DE 19929542A DE 19929542 A DE19929542 A DE 19929542A DE 19929542 B4 DE19929542 B4 DE 19929542B4
Authority
DE
Germany
Prior art keywords
chip
microelectrodes
substrate
stimulation electrodes
flat arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19929542A
Other languages
German (de)
Other versions
DE19929542A1 (en
Inventor
Volker Dr. Dudek
Heinz Gerhard Dipl.-Phys. Graf
Michael Dipl.-Phys. Graf
Bernd Prof. Dr. Höfflinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STUTTGART MIKROELEKTRONIK
Institut fuer Mikroelectronik Stuttgart
Original Assignee
STUTTGART MIKROELEKTRONIK
Institut fuer Mikroelectronik Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STUTTGART MIKROELEKTRONIK, Institut fuer Mikroelectronik Stuttgart filed Critical STUTTGART MIKROELEKTRONIK
Priority to DE19929542A priority Critical patent/DE19929542B4/en
Priority to PCT/EP2000/004905 priority patent/WO2001001455A2/en
Publication of DE19929542A1 publication Critical patent/DE19929542A1/en
Application granted granted Critical
Publication of DE19929542B4 publication Critical patent/DE19929542B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

Es wird ein Verfahren zur Erzeugung von Mikroelektroden (22) auf einem Chip (10) angegeben, bei dem zunächst auf der Oberfläche (12) eines Substrates (10) eine Passivierungsschicht (16) aufgebracht wird, wobei ausgewählte Bereiche (18) ausgespart werden. Anschließend erfolgt ein selektives epitaktisches Kristallwachstum über den ausgewählten Bereichen (18) des Chips (10), um räumlich hervorstehende Mikroelektroden (22) zu erzeugen, die zwecks einer ausreichenden Leitfähigkeit dotiert werden. Das erfindungsgemäße Verfahren kann in einem CMOS-Prozeß integriert werden, um eine große Anzahl von mikroskopisch kleinen, räumlich von der Oberfläche eines Chips hervorstehenden Mikroelektroden zu erzeugen, die unmittelbar mit Steuerschaltungen kombiniert werden können, die auf dem Chip im Rahmen des CMOS-Prozesses erzeugt werden (Fig. 1).The invention relates to a method for producing microelectrodes (22) on a chip (10), in which a passivation layer (16) is first applied to the surface (12) of a substrate (10), whereby selected areas (18) are left out. A selective epitaxial crystal growth then takes place over the selected areas (18) of the chip (10) in order to produce spatially protruding microelectrodes (22) which are doped for the purpose of sufficient conductivity. The method according to the invention can be integrated in a CMOS process in order to generate a large number of microscopic microelectrodes which spatially protrude from the surface of a chip and which can be directly combined with control circuits which are produced on the chip as part of the CMOS process be (Fig. 1).

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von Stimulationselektroden in Form von Mikroelektroden auf einem Chip mit einem halbleitenden Substrat, bei dem die Mikroelektroden auf einer Oberfläche des Substrates an ausgewählten Bereichen als räumlich hervorstehende Elemente erzeugt werden.The invention relates to a method for generating stimulation electrodes in the form of microelectrodes on a chip with a semiconducting substrate where the microelectrodes on one surface of the substrate at selected Areas as spatial protruding elements are generated.

Die Erfindung betrifft ferner eine flächige Anordnung von Stimulationselektroden auf einem Chip mit einem Substrat, bei der die Stimulationselektroden als Mikroelektroden von einer Oberfläche des Chips räumlich hervorstehen.The invention further relates to a area Arrangement of stimulation electrodes on a chip with a substrate, in which the stimulation electrodes as microelectrodes of one surface of the chip spatially protrude.

Ein derartiges Verfahren und eine derartige flächige Anordnung sind aus der DE 197 05 987 C2 bekannt.Such a method and such a flat arrangement are known from the DE 197 05 987 C2 known.

Ein Verfahren zur Erzeugung von Mikroelektroden auf einem Chip, bei dem die Mikroelektroden auf einer Oberfläche des desselben an ausgewählten Bereichen als räumlich vorstehende Elemente erzeugt werden und ein derartiger Chip sind bekannt aus Buser, R.A., Brugger, J., Linder, C., Rooij, N.F. de „Micromachined silicon cantilevers and tips for bidirectional force microscopy", Dig. Techn. Papers 1991, Int. Conf. Solid State Sens. Act., San Francisco, S. 249–252 (1991), sowie aus Dizon. R., Han, H., Reed, M., „Single-Mask processing of micromechanical piercing structures using ion milling", Proc. Microelectro-mechanical Systems (MEMS), Fort Lauterdale, S. 48–52 (1993). A method of producing microelectrodes on a chip with the microelectrodes on a surface of the the same in selected areas as spatial protruding elements are generated and are such a chip known from Buser, R.A., Brugger, J., Linder, C., Rooij, N.F. de "Micromachined silicon cantilevers and tips for bidirectional force microscopy ", Dig. Techn. Papers 1991, Int. Conf. Solid State Sens. Act., San Francisco, pp. 249-252 (1991), as well as from Dizon. R., Han, H., Reed, M., "Single-Mask processing of micromechanical piercing structures using ion milling ", Proc. Microelectro-mechanical Systems (MEMS), Fort Lauterdale, pp. 48-52 (1993).

Gemäß der beiden im letzten Absatz Dokumente werden dabei von einem Chip räumlich hervorstehende Mikrokontakte durch aufwendige Trocken- und Nassätzprozesse hergestellt.According to the two in the last paragraph Documents are micro-contacts protruding spatially from a chip manufactured by complex dry and wet etching processes.

Die dazu verwendeten Materialien sind in der Regel die Standardmetalle der Halbleiterfertigung, also Aluminium, Nickel, Kupfer und Gold.The materials used for this are usually the standard metals in semiconductor manufacturing, so Aluminum, nickel, copper and gold.

Es handelt sich dabei um sehr aufwendige und komplizierte Herstellungsverfahren; auch ist es nicht möglich, die Herstellung solcher Mikroelektroden oder Mikroelektrodenarrays in einen CMOS-Prozess zu integrieren.It is very complex and complicated manufacturing processes; nor is it possible to Manufacture of such microelectrodes or microelectrode arrays in to integrate a CMOS process.

An sich ist es aus Kapolnek, D. et al.: "Selective area epitaxy of GAN for electron field emmision devices", In: I. of Crystal Grocoth, 170 (1997) 340–343, bekannt Elektroden für Feldemissionsgeräte durch selektive Epitaxie herzustellen.As such, it is from Kapolnek, D. et al .: "Selective area epitaxy of GAN for electron field emission devices ", In: I. of Crystal Grocoth, 170 (1997) 340-343, known electrodes for Field emission devices by selective epitaxy.

Im Rahmen der Entwicklung von subretinalen Netzhautimplantaten ist aus der DE 197 05 987 C2 das Ziel bekannt, bei Patienten, die an Netzhautdegeneration leiden, einen Chip mit einem Sensorarray und mikroskopisch kleinen Stimulationselektroden unterhalb der Retina zu implantieren. Über den Sensorarray des Chips, der beispielsweise aus Mikro- Fotodioden bestehen kann, kann das von dem ansonsten noch intakten Auge auf die Netzhaut abgebildete Licht detektiert werden und über eine Steuerschaltung verarbeitet werden, um über den Array von Stimulationselektroden die darüber liegenden Zellschichten zu stimu lieren, um so dem Patienten wieder ein Sehen zu ermöglichen. Es wird davon ausgegangen, dass eine Pixelzahl in der Größenordnung von einigen Hundert bis etwa Zweitausend Pixeln bereits ausreichend ist, um zumindest eine Erkennung räumlicher Objekte zu ermöglichen. Allerdings soll natürlich die Pixelzahl so groß wie möglich sein, um eine bessere Auflösung beim Sehen zu erreichen.As part of the development of subretinal retinal implants, the DE 197 05 987 C2 the goal is known to implant a chip with a sensor array and microscopic stimulation electrodes below the retina in patients suffering from retinal degeneration. Via the sensor array of the chip, which can consist of micro-photodiodes, for example, the light imaged on the retina by the otherwise intact eye can be detected and processed via a control circuit in order to stimulate the overlying cell layers via the array of stimulation electrodes to enable the patient to see again. It is assumed that a number of pixels on the order of a few hundred to approximately two thousand pixels is already sufficient to at least enable spatial objects to be recognized. However, the number of pixels should of course be as large as possible in order to achieve a better resolution when viewing.

Die elektrische Stimulation bestimmter Zellen oder Zellgruppen hängt sehr stark von den lokalen Gegebenheiten am Ort der Stimulation ab. So hat der Abstand zwischen der Stimulationselektrode und der zu stimulierenden Zelle erheblichen Einfluss auf die Reizschwelle, oberhalb derer eine erfolgreiche Stimulation stattfindet. Da aus versorgungstechnischen und zellverträglichen Gründen die Energie so gering wie möglich sein muss, sollte der Abstand zwischen der Stimulationselektrode und der Zelle so klein wie möglich sein.The electrical stimulation of certain Cells or groups of cells hangs very much from the local conditions at the site of the stimulation from. So the distance between the stimulation electrode and the cell to be stimulated has a significant influence on the stimulus threshold, above which successful stimulation takes place. From there supply-related and cell-compatible reasons the energy so low as possible should be the distance between the stimulation electrode and the cell as small as possible his.

Die unabhängige Beschaltung einer großen Anzahl von Stimulationselektroden ist nur mit Hilfe eines mikroelektronischen Chips möglich.The independent wiring of a large number of stimulation electrodes is only possible with the help of a microelectronic Chips possible.

Die vorstehend genannten Verfahren, die Herstellung von räumlich von einer Chipoberfläche hervorstehenden Mikroelektroden ermöglichen, lassen sich jedoch nicht alle in einen CMOS-Prozess integrieren.The above procedures, the manufacture of spatially protruding from a chip surface Microelectrodes enable however, not all of them can be integrated into a CMOS process.

Da es jedoch geplant ist, die Steuerschaltung im Rahmen eines CMOS-Prozesses herzustellen, führt dies zu einer weiteren Komplikation im Herstellungsverfahren, zu vergrößerten Abmessungen und damit zu späteren Problemen bei der Implantation.However, since it is planned to use the control circuit in the Establishing a CMOS process leads to another Complication in the manufacturing process, too large dimensions and thus to later Implantation problems.

Die Aufgabe der Erfindung besteht somit darin, ein Verfahren zur Erzeugung von Mikroelektroden auf einem Chip anzugeben, mit dem die Mikroelektroden auf möglichst einfache und gut zu kontrollierende Weise als räumlich von der Chipoberfläche hervorstehende Elemente erzeugt werden können. Dabei soll es möglich sein, das Herstellungsverfahren in einen. CMOS-Prozess zu integrieren.The object of the invention is thus in a method for producing microelectrodes specify a chip with which the microelectrodes on as possible simple and easy to control manner as protruding spatially from the chip surface Elements can be created. there should it be possible be the manufacturing process into one. Integrate CMOS process.

Ferner soll eine verbesserte flächige Anordnung von Stimulationselektroden auf einem Chip angegeben werden, von dessen Oberfläche die Stimulationselektroden in Form von Mikroelektroden räumlich hervorstehen, die als Retinol-Implantat verwendet werden können.Furthermore, an improved planar arrangement should be of stimulation electrodes on a chip are indicated by its surface the stimulation electrodes protrude spatially in the form of microelectrodes, that can be used as a retinol implant.

Gelöst wird diese Aufgabe durch das Verfahren des Anspruchs 1, durch die flächige Anordnung des Anspruchs 10 und die Verwendung dieser flächigen Anordnung gemäß Anspruch 13.This task is solved by the method of claim 1, by the flat arrangement of the claim 10 and the use of this flat Arrangement according to claim 13th

Hinsichtlich des Verfahrens wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass die Stimulationselektroden durch Erzeugen von selelektivem epitaktischem Kristallwachstum mit einer CMOS-Steuerschaltung im gleichen Substrat erzeugt werden.With regard to the method, this object is achieved in a method of the type mentioned at the outset in that the stimulation electrodes are produced by generating a selective epitaxial crisis tall grow with a CMOS control circuit are generated in the same substrate.

Hinsichtlich der flächigen Anordnung von Stimulationselektroden auf einem Chip gemäß der eingangs genannten Art wird diese Aufgabe ferner dadurch gelöst, daß die Mikroelektroden aus dem Material des Substrates bestehen und dieselbe Kristallstruktur wie das Substrat aufweisen und an eine CMOS-Steuerschaltung im gleichen Substrat gekoppelt sind.With regard to the flat arrangement of stimulation electrodes on a chip according to the type mentioned this object is further achieved in that the microelectrodes from the Material of the substrate exist and the same crystal structure as have the substrate and to a CMOS control circuit in the same Substrate are coupled.

Ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 und des Anspruchs 10 ist aus der DE 197 05 987 C2 bekannt.A method according to the preamble of claim 1 and claim 10 is known from the DE 197 05 987 C2 known.

Gemäß dem erfindungsgemäßen Verfahren können räumlich vorstehende Mikroelektroden innerhalb eines CMOS-Prozesses herge stellt werden. Dadurch können die Mikroelektroden auf einem mikroelektronischen Steuerchip mit einer an die Mikroelektroden gekoppelten Steuerschaltung angeordnet sein, ohne dass aufwendige Kabel zur Signalübertragung verwendet werden müssen. Auf diese Weise können Mikroelektrodenarrays mit mehreren hundert oder tausend Mikroelektroden beschaltet werden, wobei Probleme der notwendigen Verbindungs- und Operationstechnik bei der Verwendung als Retina-Implantate entfallen. Die Form und Größe der Mikroelektroden lässt sich sehr exakt durch die Prozessparameter definieren, ohne dass dazu zusätzliche Lithographieebenen im Rahmen eines CMOS-Prozesses notwendig sind.According to the method according to the invention, spatially protruding Microelectrodes can be manufactured within a CMOS process. This allows the microelectrodes on a microelectronic control chip a control circuit coupled to the microelectrodes be without using complex cables for signal transmission have to. In this way, microelectrode arrays with several hundred or a thousand microelectrodes, taking problems of the necessary connection and surgical technique omitted when used as retina implants. The shape and Microelectrode size let yourself Define very precisely through the process parameters without this additional Lithography levels are necessary as part of a CMOS process.

Auf diese Weise ergibt sich der erhebliche Vorteil, dass die Mikroelektroden im Rahmen des CMOS-Prozesses unmittelbar mit der Steuerschaltung verbunden werden können, um so für ein Retina-Implantat ein hochauflösendes Sensor Array unmittelbar mit einer Steuerschaltung zu kombinieren, die mit einer der Pixelzahl entsprechenden Anzahl von Mikroelektroden auf der Oberfläche des Chips unmittelbar kombiniert ist.In this way there is the considerable advantage that the microelectrodes are immediately involved in the CMOS process can be connected to the control circuit, so as for a retina implant a high resolution Sensor array can be combined directly with a control circuit that with a number of microelectrodes corresponding to the number of pixels on the surface of the chip is immediately combined.

Auf diese Weise entsteht ein leicht zu handhabendes und gut implantierbarues Retina-Implantat.In this way an easy arises easy-to-use and easily implantable retina implant.

Die Höhe der Elektroden kann an die gewünschten Verhältnisse angepasst werden und im Rahmen von 0 bis 50 Mikrometern gesteuert werden.The height of the electrodes can be compared to the desired conditions can be adjusted and controlled within the range of 0 to 50 micrometers become.

In bevorzugter Weiterbildung des erfindungsgemäßen Verfahrens wird das selektive Kristallwachstum gestoppt, bevor der Kri stall seine ideale Raumstruktur erreicht hat, um abgeflachte Mikroelektroden zu erzeugen.In a preferred further training of inventive method selective crystal growth is stopped before the crystal its ideal spatial structure has reached to flattened microelectrodes to create.

Besteht das Substrat des Chips beispielsweise aus Silizium, so weisen die Mikroelektroden normalerweise die ideale Kristallstruktur auf, sind also pyramidenförmig ausgebildet. Stoppt man jedoch den Epitaxie-Prozess, bevor die <111>-Ebenen aufgefüllt sind, so wachsen die Spitzen der Mikroelektroden nicht vollständig aus. Auf diese Weise wird bei einer Verwendung als Retina-Implantat das Risiko, dass bei Operationen das Gewebe über dem Chip geschädigt wird, vermindert.For example, the substrate of the chip made of silicon, so the microelectrodes usually have the ideal one Crystal structure, so they are pyramid-shaped. If you stop however the epitaxy process before the <111> planes are populated, the tips of the microelectrodes do not grow out completely. In this way, when used as a retinal implant Risk that the tissue above the chip is damaged during surgery, reduced.

Die zur Erzielung einer ausreichenden Leitfähigkeit der Mikroelektroden notwendige Dotierung wird gemäß einer ersten Ausführung der Erfindung in-situ während des epitaktischen Kristallwachstums erzeugt.To achieve sufficient conductivity the necessary doping of the microelectrodes is according to a first execution the invention in situ during of epitaxial crystal growth.

Gemäß einer alternativen Ausführung der Erfindung wird die Dotierung durch Implantation nach der selektiven Epitaxie erreicht.According to an alternative embodiment of the invention is the doping by implantation after the selective epitaxy reached.

Beide Möglichkeiten können in vorteilhafter Weise verwendet werden.Both options can be in be used advantageously.

Da mit einer Implantation allerdings nur Tiefen bis zu etwa einem Mikrometer erreicht werden können, wäre bei größeren Schichtdicken die Dotierung einer tieferen Schicht nicht mehr möglich.Since with an implantation, however only depths of up to about one micrometer could be achieved with larger layer thicknesses doping of a deeper layer is no longer possible.

Aus diesem Grunde werden die Schritte der selektiven Epitaxie und der Implantation gemäß einer weiteren Ausführung der Erfindung sukzessive wiederholt.This is why the steps selective epitaxy and implantation according to another embodiment of the Invention repeated successively.

Auf diese Weise lassen sich gezielt dotierte Mikroelektroden, bei der die Dotierung nach dem selektiven Epitaxiewachstum erfolgt, herstellen, die eine Höhe von mehr als einem Mikrometer aufweisen.This way you can target doped microelectrodes, in which the doping after the selective Epitaxial growth occurs, producing a height of more than one micron exhibit.

Die Passivierung der Oberfläche unter Aussparung der ausgewählten Bereiche, an denen das spätere epitaktische Wachstum erfolgt, erfolgt in zweckmäßiger Ausführung der Erfindung unter Verwendung eines Lithographieverfahrens.Passivation of the surface below Recess the selected one Areas where the later epitaxial growth takes place in an expedient embodiment of the invention using a lithography process.

Als Substrat zur Herstellung des Chips kann gemäß einer weiteren Ausführung der Erfindung Silizium oder ein anderer Halbleiter, etwa ein III-V-, II-VI- oder ein IV-IV-Halbleiter verwendet werden.As a substrate for the production of the Chips can according to one further execution silicon or another semiconductor, such as a III-V, II-VI or an IV-IV semiconductor can be used.

Gemäß einer weiteren Ausführung der Erfindung wird die Passivierungsschicht aus Siliziumoxid hergestellt.According to a further embodiment of the Invention, the passivation layer is made of silicon oxide.

Dies ist ein gängiges Verfahren bei der Verwendung von Silizium als Substrat, jedoch kann die Passivierungsschicht auch aus anderen Materialien hergestellt werden.This is a common method of use of silicon as a substrate, however, the passivation layer can also be made from other materials.

Gemäß einer weiteren Ausführung der Erfindung werden die Mikroelektroden an ihrer Oberfläche mit einer Beschichtung aus einem biokompatiblen Werkstoff versehen.According to a further embodiment of the Invention are the microelectrodes on their surface provided with a coating made of a biocompatible material.

Auf diese Weise wird bei der Verwendung als Retina-Implantat die notwendige Biokompatibilität auf jeden Fall sichergestellt.This way when in use as a retina implant, the necessary biocompatibility for everyone Case ensured.

Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the above mentioned and the features of the invention to be explained below not only in the specified combination, but also in other combinations or alone can be used without to leave the scope of the present invention.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigen:Other features and advantages of Invention result from the following description more preferred embodiments with reference to the drawing. Show it:

1 einen Chip mit einer erfindungsgemäßen Mikroelektrode in schematischer, vereinfachter Darstellung; 1 a chip with a microelectrode according to the invention in a schematic, simplified representation;

2 einen Chip, der zusätzlich mit einer CMOS-Schaltung versehen ist; 2 a chip that is additionally provided with a CMOS circuit;

3 einen Chip mit einer erfindungsgemäßen Mikroelektrode, die eine abgeflachte Pyramidenform aufweist; 3 a chip with a microelectrode according to the invention which has a flattened pyramid shape;

4 eine Anlage, in der der Epitaxie-Prozeß durchgeführt werden kann und 4 a facility in which the epitaxy process can be carried out and

5a) bis 5f) verschiedene Phasen eines sukzessiven Prozesses, bei dem sich jeweils an einen Epitaxie-Schritt ein Implantationsschritt anschließt. 5a) to 5f) Different phases of a successive process, in which an implantation step follows each epitaxial step.

Anhand von 1 wird das Grundprinzip des erfindungsgemäßen Verfahrens im folgenden erläutert.Based on 1 the basic principle of the method according to the invention is explained below.

In 1 ist ein Chip insgesamt mit der Ziffer 10 bezeichnet. Der Chip 10 weist ein Substrat auf, das beispielsweise aus Silizium bestehen kann und mit 14 bezeichnet ist. Auf einer ebenen Oberfläche 12 des Substrates 14 ist eine Passivierungsschicht 16 vorgesehen, in der ein ausgewählter Bereich 18 ausgespart ist. Durch diesen ausgesparten Bereich 18 kann durch selektives Epitaxiewachstum von der Oberfläche 12 des Substrates 14 aus allmählich ein räumlich hervorstehendes Element 20 erzeugt werden, das aus demselben Material wie das Substrat 14 besteht und dieselbe Kristallstruktur aufweist. Im Falle von Silizium ergibt sich somit die in 1 dargestellt Pyramidenform, bei der die <111>-Ebene mit der Ziffer 24 angedeutet ist und die einen Spitzenwinkel von 35,3° aufweist.In 1 is a chip in total with the digit 10 designated. The chip 10 has a substrate that can consist of silicon, for example, and with 14 is designated. On a flat surface 12 of the substrate 14 is a passivation layer 16 provided in the selected area 18 is spared. Through this recessed area 18 can be achieved by selective epitaxial growth from the surface 12 of the substrate 14 gradually a spatially protruding element 20 are generated using the same material as the substrate 14 exists and has the same crystal structure. In the case of silicon, this results in the 1 shown pyramid shape, in which the <111> plane with the number 24 is indicated and which has a tip angle of 35.3 °.

Damit das räumlich hervorstehende Element 20 als Mikroelektrode dienen kann, wird es, wie nachfolgend noch näher erläutert wird, auf geeignete Weise dotiert, um eine ausreichende elektrische Leitfähigkeit zu erreichen.So that the spatially protruding element 20 can serve as a microelectrode, as will be explained in more detail below, it is doped in a suitable manner in order to achieve sufficient electrical conductivity.

In 2 ist eine erste Variante des so herstellbaren Chips schematisch dargestellt und insgesamt mit der Ziffer 10a bezeichnet. Dabei ist unterhalb der Mikroelektrode 22a im Substrat 14 eine CMOS-Schaltung 26 vorgesehen, die als Steuerschaltung zur Ansteuerung der Mikroelektrode 22a dient.In 2 a first variant of the chip that can be produced in this way is shown schematically and overall with the number 10a designated. It is below the microelectrode 22a in the substrate 14 a CMOS circuit 26 provided as a control circuit for controlling the microelectrode 22a serves.

In 2 ist zusätzlich noch schematisch angedeutet, daß die Oberfläche der Mikroelektrode 22a mit einer Beschichtung 28 aus einem biokompatiblen Werkstoff, beispielsweise aus Titanoxid oder Gold versehen sein kann, sofern der Chip 10a als Retina-Implantat verwendet wird.In 2 is additionally indicated schematically that the surface of the microelectrode 22a with a coating 28 can be provided from a biocompatible material, for example titanium oxide or gold, provided the chip 10a is used as a retina implant.

In 3 ist eine leicht abgewandelte Ausführungsform der Ausführung gemäß 2 dargestellt und insgesamt mit der Ziffer 10b bezeichnet.In 3 is a slightly modified embodiment of the execution according to 2 shown and overall with the digit 10b designated.

Hierbei weist die Mikroelektrode 22b eine von der idealen Pyramidenform abweichende Form auf, nämlich die Form einer Pyramide mit abgeflachter Spitze.Here, the microelectrode 22b a shape that deviates from the ideal pyramid shape, namely the shape of a pyramid with a flattened tip.

Eine solche Form kann erzeugt werden, indem der Epitaxie-Prozeß abgebrochen wird, bevor die <111>-Ebenen des Kristalls vollständig aufgefüllt sind.Such a shape can be created by canceling the epitaxy process will before the <111> planes of the crystal Completely are filled.

Je nach Größe der ausgesparten Bereiche 18 und je nach Zeitpunkt des Abstoppens des Epitaxie-Wachstums lassen sich auf diese Weise Mikroelektroden unterschiedlicher Größe und Form herstellen.Depending on the size of the recessed areas 18 and depending on the time at which epitaxial growth stops, microelectrodes of different sizes and shapes can be produced in this way.

Die Mikroelektroden 22b mit abgeflachter Spitze weisen besondere Vorteile bei der Verwendung bei einem Retina-Implantat auf.The microelectrodes 22b with a flattened tip have particular advantages when used with a retina implant.

In 4 ist ein Reaktor schematisch dargestellt und insgesamt mit der Ziffer 40 bezeichnet, der zur Durchführung der Gasphasenepitaxie geeignet ist.In 4 a reactor is shown schematically and overall with the number 40 referred to, which is suitable for performing the gas phase epitaxy.

Bei der Epitaxie handelt es sich bekanntlich um eine Art der Abscheidung eines Materials aus der Gasphase. Das besondere an diesem Verfahren ist die Fortsetzung des Kristallgitters des Substrates in der abgeschiedenen Schicht, wodurch das Substrat und die neue Schicht einen größeren Einkristall bilden.The epitaxy is as is known, it is a way of separating a material from the gas phase. The special thing about this process is the continuation of the crystal lattice of the substrate in the deposited layer, whereby the substrate and the new layer has a larger single crystal form.

Epitaxie ist eine allgemeine Bezeichnung, unter der im Laufe der Zeit verschiedene Variationen des Grundprinzips zusammengefaßt wurden. Solche Verfahren sind z.B. die Molekularstrahlepitaxie (MBE), die metallorganische Gasphasenepitaxie (MOCVD) oder die metallorganische Molekularstrahlenepitaxie (MOMBE). All diese Varianten sind im Prinzip für das erfindungsgemäße Verfahren verwendbar, jedoch soll an dieser Stelle nur die allgemeine Gasphasenepitaxie anhand von 4 erläutert werden.Epitaxy is a general term under which various variations of the basic principle have been summarized over time. Such methods are, for example, molecular beam epitaxy (MBE), organometallic gas phase epitaxy (MOCVD) or organometallic molecular beam epitaxy (MOMBE). In principle, all of these variants can be used for the method according to the invention, but only the general gas phase epitaxy based on FIG 4 are explained.

Wird anstelle eines ganzflächigen Substrates eine Siliziumprobe verwendet, deren Oberfläche teilweise z.B. mit Siliziumdioxid bedeckt ist, so erfolgt das einkristalline Wachstum nur in den Bereichen, in denen die Siliziumoberfläche frei liegt. Auf den anderen Gebieten erfolgt entweder ein Wachsen von polykristallinem Silizium oder es erfolgt gar kein Wachstum. Im letzteren Fall wird von selektiver Epitaxie gesprochen. Der erste Fall kann dann eintreten, wenn die Wachstumsrate zu hoch gewählt wurde. Durch Variation der Prozeßtemperatur, der Dotier stoffmenge und der Gasflüsse kann die selektive Epitaxie jedoch in sehr kontrollierbaren Bahnen gesteuert werden.Instead of a full-surface substrate uses a silicon sample, the surface of which e.g. with silicon dioxide is covered, the single-crystalline growth occurs only in the areas in which the silicon surface is free. The other areas either grow of polycrystalline silicon or there is no growth at all. In the latter case, one speaks of selective epitaxy. The first Fall can occur if the growth rate is chosen too high. By varying the process temperature, The amount of dopant and the gas flows can cause selective epitaxy however, be controlled in very controllable trajectories.

Der Reaktor 40 gemäß 4 kann beispielsweise aus einem Gasgefäß bestehen; er besitzt eine Heizung 44 und ist mit einer Vakuumpumpe 46 verbunden.The reactor 40 according to 4 can consist, for example, of a gas vessel; it has heating 44 and is with a vacuum pump 46 connected.

Innerhalb des Reaktors 40 befindet sich ein Suszeptor 42, auf den das zu behandelnde Substrat 14 aufgelegt wird.Inside the reactor 40 there is a susceptor 42 on which the substrate to be treated 14 is launched.

Auf dem Substrat 14 werden vor dem Beginn der Epitaxie zunächst die ausgewählten Bereiche 14 ausgespart und die übrigen Bereiche der Oberfläche 12 mit der Passivierungsschicht 16 versehen, was zweckmäßigerweise unter Verwendung eines Litographieverfahrens erfolgt.On the substrate 14 Before the epitaxy begins, the selected areas 14 recessed and the remaining areas of the surface 12 with the passivation layer 16 provided what is conveniently done using a lithography process.

Der Druck innerhalb des Reaktors 40 wird nun mittels der Pumpe 46 auf einen geeigneten Wert (etwa 60 mbar) reduziert und mittels der Heizung 44, die beispielsweise induktiv ausgebildet sein kann, auf die Prozeßtemperatur von ca. 1000–1100°C gebracht.The pressure inside the reactor 40 becomes now using the pump 46 reduced to a suitable value (about 60 mbar) and by means of the heating 44 , which can be formed inductively, for example, to the process temperature of approximately 1000-1100 ° C.

Vor der Wachstumsphase kann das Substrat (der Wafer) zurückgeätzt werden, um die Oberfläche 12 in der gewünschten Weise zu konditionieren. Anschließend werden die Prozeßgase in den Reaktor 40 eingeführt, in dem dann das selektive epitaktische Wachstum kontrolliert erfolgt.Before the growth phase, the substrate (the wafer) can be etched back to the surface 12 to condition in the desired manner. The process gases are then fed into the reactor 40 introduced, in which the selective epitaxial growth then takes place in a controlled manner.

Besteht das Substrat 14 beispielsweise aus Silizium, so wird Siliziumtetrachlorid mit Wasserstoff zu Wasserstoffchlorid und festem Silizium reduziert. Dabei können Wachstumsraten etwa im Bereich zwischen 200 nm/min und 1 μm/min erreicht werden.Exists the substrate 14 for example made of silicon, silicon tetrachloride is reduced with hydrogen to hydrogen chloride and solid silicon. Growth rates in the range between 200 nm / min and 1 μm / min can be achieved.

Soll bei der selektiven Epitaxie in-situ die Dotierung durchgeführt werden, so werden dem Prozeßgas Zusätze in Form von Phosphin oder Diboran beigemischt, wie in 4 angedeutet ist. Nach der chemischen Reaktion werden die entstandenen Phosphor- und Bohratome in das Kristallgitter eingebaut.If doping is to be carried out in situ during selective epitaxy, additives in the form of phosphine or diborane are added to the process gas, as in 4 is indicated. After the chemical reaction, the resulting phosphorus and drilling atoms are built into the crystal lattice.

Das epitaktische Wachstum kann vorzeitig beendet werden, bevor die <111>-Ebenen vollständig aufgefüllt sind, um abgeflachte Mikroelektroden 22b gemäß 3 zu erzeugen.The epitaxial growth can be stopped prematurely before the <111> planes are completely filled by flattened microelectrodes 22b according to 3 to create.

In alternativer Weise kann die Dotierung auch nach der selektiven Epitaxie durchgeführt werden.Alternatively, the doping can also after the selective epitaxy.

Da mit der Dotierung durch Implantation nur Tiefen bis zu etwa einem Mikrometer erreicht werden können, wird bei Mikroelektroden, die eine größere Höhe aufweisen, die Dotierung sukzessive durchgeführt, indem abwechselnd zunächst epitaktisches Wachstum durchgeführt wird, dann ein Implantationsschritt erfolgt und anschließend ein weiterer Epitaxieschritt durchgeführt wird, an den sich wiederum eine Implantation anschließt. Auf diese Weise können große Höhen erzeugt werden, sofern der Prozeß entsprechend oft widerholt wird.As with the doping by implantation only depths down to about one micron can be achieved for microelectrodes that have a greater height, the doping is carried out successively by alternating first epitaxial growth carried out an implantation step is carried out and then a another epitaxy step is carried out, which in turn is a Implantation. That way you can size Heights created provided the process is appropriate is often repeated.

Die verschiedenen Phasen eine solchen sukzessiven Verfahrens sind anhand von 5a) bis f) schematisch dargestellt.The different phases of such a successive procedure are based on 5a) to f) shown schematically.

Gemäß 5a) wird auf einem Substrat 50 zunächst durch selektive Epitaxie eine Schicht 52 abgeschieden.According to 5a) is on a substrate 50 first a layer by selective epitaxy 52 deposited.

In einem nachfolgenden Schritt erfolgt gemäß 5b) auf der Oberfläche der Schicht 52' eine Implantation, wie durch die Pfeile schematisch angedeutet ist.In a subsequent step, according to 5b) on the surface of the layer 52 ' an implantation, as indicated schematically by the arrows.

Im nachfolgenden Ausheilschritt gemäß 5c) wird die zunächst intrinsisch gewachsene und dann an ihrer Oberfläche implantierte Schicht 52' zu einer dotierten Schicht 52''.In the subsequent healing step according to 5c) becomes the layer that has initially grown intrinsically and then implanted on its surface 52 ' to a doped layer 52 '' ,

In einem anschließenden Epitaxie-Schritt gemäß 5d) wird auf der Oberfläche der dotierten Schicht 52'' eine weitere intrinsische Schicht 54 abgeschieden, die im nachfolgenden Schritt gemäß 5e) wiederum an ihrer Oberfläche implantiert wird, so daß eine Schicht 54' entsteht, die im nachfolgenden Ausheilschritt gemäß 5f) zu einer weiteren dotierten Schicht 54'' wird.In a subsequent epitaxy step according to 5d) is on the surface of the doped layer 52 '' another intrinsic layer 54 deposited, according to the subsequent step 5e) in turn is implanted on their surface so that a layer 54 ' arises, which in the subsequent healing step 5f) to another doped layer 54 '' becomes.

Diese Folge von Schritten wird sukzessive wiederholt, bis die betreffenden Mikroelemente ihre gewünschte räumliche Ausdehnung erreicht haben.This sequence of steps is repeated successively, until the micro-elements in question reach their desired spatial extent to have.

Claims (13)

Verfahren zur Erzeugung von Stimulationselektroden in Form von Mikroelektroden (22, 22a, 22b) auf einem Chip (10, 10a) mit einem halbleitenden Substrat (14), bei dem die Mikroelektroden (22, 22a, 22b) auf einer Oberfläche (12) des Substrates an ausgewählten Bereichen (18) als räumlich hervorstehende Elemente (20) erzeugt werden, dadurch gekennzeichnet, daß die Stimulationselektroden durch Erzeugen von selektivem epitaktischem Kristallwachstum mit einer CMOS-Steuerschaltung im gleichen Substrat erzeugt werden.Process for the production of stimulation electrodes in the form of microelectrodes ( 22 . 22a . 22b ) on a chip ( 10 . 10a ) with a semiconducting substrate ( 14 ) where the microelectrodes ( 22 . 22a . 22b ) on one surface ( 12 ) of the substrate at selected areas ( 18 ) as spatially protruding elements ( 20 ), characterized in that the stimulation electrodes are produced by producing selective epitaxial crystal growth with a CMOS control circuit in the same substrate. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das selektive Kristallwachstum gestoppt wird, bevor der Kristall seine ideale Raumstruktur erreicht hat, um abgeflachte Mikroelektroden (22, 22a, 22b) zu erzeugen.A method according to claim 1, characterized in that the selective crystal growth is stopped before the crystal has reached its ideal spatial structure in order to flattened microelectrodes ( 22 . 22a . 22b ) to create. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Dotierung der Mikroelektroden in-situ während des epitaktischen Kristallwachstums erfolgt.A method according to claim 1 or 2, characterized in that that a Doping of the microelectrodes in-situ during the epitaxial crystal growth he follows. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Dotierung der Mikroelektroden durch Implantation nach der selektiven Epitaxie erfolgt.A method according to claim 1 or 2, characterized in that that a Doping of the microelectrodes by implantation after the selective Epitaxy occurs. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schritte der selektiven Epitaxie und der Implantation sukzessive wiederholt werden.A method according to claim 4, characterized in that the Steps of selective epitaxy and implantation successively be repeated. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die ausgewählten Bereiche durch Passivierung der Oberfläche unter Aussparung der ausgewählten Bereiche unter Verwendung eines Lithographieverfahrens erzeugt werden.Method according to one of the preceding claims, characterized characterized that the chosen Areas by passivating the surface while leaving out the selected areas using a lithography process. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Substrat (14) aus Silizium zur Herstellung des Chips (10, 10a) verwendet wird.Method according to one of the preceding claims, characterized in that a substrate ( 14 ) made of silicon for the production of the chip ( 10 . 10a ) is used. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Passivierung der Oberfläche durch eine aus Siliziumoxid hergestellte Passivierungsschicht (16) erfolgt.Method according to one of the preceding claims, characterized in that the passivation of the surface by a passivation layer made of silicon oxide ( 16 ) he follows. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Mikroelektroden (22a) an ihrer Oberfläche mit einer Beschichtung (28) aus einem biokompatiblen Werkstoff versehen werden.Method according to one of the preceding claims, characterized in that the micro electrodes ( 22a ) on their surface with a coating ( 28 ) made of a biocompatible material. Flächige Anordnung von Stimulationselektroden auf einem Chip (10, 10a) mit einem halbleitenden Substrat (14), bei der die Stimulationselektroden in Form von Mikroelektroden (22, 22a, 22b) von einer Oberfläche des Substrates (14) räumlich hervorstehen, dadurch gekennzeichnet, daß die Mikroelektroden (22, 22a, 22b) aus dem Material des Substrates (14) bestehen und dieselbe Kristallstruktur wie das Substrat aufweisen und an eine CMOS-Steuerschaltung im gleichen Substrat gekoppelt sind.Flat arrangement of stimulation electrodes on a chip ( 10 . 10a ) with a semiconducting substrate ( 14 ), in which the stimulation electrodes are in the form of microelectrodes ( 22 . 22a . 22b ) from a surface of the substrate ( 14 ) protrude spatially, characterized in that the microelectrodes ( 22 . 22a . 22b ) from the material of the substrate ( 14 ) exist and have the same crystal structure as the substrate and are coupled to a CMOS control circuit in the same substrate. Flächige Anordnung von Stimulationselektroden auf einem Chip (10, 10a) nach Anspruch 10, dadurch gekennzeichnet, daß die Mikroelektroden (22b) eine gegenüber der idealen Kristallform abgeflachte Form aufweisen.Flat arrangement of stimulation electrodes on a chip ( 10 . 10a ) according to claim 10, characterized in that the microelectrodes ( 22b ) have a flattened shape compared to the ideal crystal shape. Flächige Anordnung von Stimulationselektroden auf einem Chip (10, 10a) nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß der Chip (10, 10a, 10b) aus einem Substrat (14) aus Silizium hergestellt ist.Flat arrangement of stimulation electrodes on a chip ( 10 . 10a ) according to one of claims 10 or 11, characterized in that the chip ( 10 . 10a . 10b ) from a substrate ( 14 ) is made of silicon. Verwendung einer flächigen Anordnung von Stimulationselektroden auf einem Chip (10, 10a) nach einem der Ansprüche 10–12 als Retina-Implantat.Use of a flat arrangement of stimulation electrodes on a chip ( 10 . 10a ) according to one of claims 10-12 as a retina implant.
DE19929542A 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant Expired - Fee Related DE19929542B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19929542A DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant
PCT/EP2000/004905 WO2001001455A2 (en) 1999-06-28 2000-05-30 Chip with protruding microelectrodes and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19929542A DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant

Publications (2)

Publication Number Publication Date
DE19929542A1 DE19929542A1 (en) 2001-01-11
DE19929542B4 true DE19929542B4 (en) 2004-09-23

Family

ID=7912800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19929542A Expired - Fee Related DE19929542B4 (en) 1999-06-28 1999-06-28 Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant

Country Status (2)

Country Link
DE (1) DE19929542B4 (en)
WO (1) WO2001001455A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4053546A1 (en) 2007-12-06 2022-09-07 Genalyte, Inc. Device and method for performing label-free monitoring of processes.
US9846126B2 (en) 2008-10-27 2017-12-19 Genalyte, Inc. Biosensors based on optical probing and sensing
CA2816995C (en) 2010-11-05 2019-12-31 THE BOARD OF TRUSTEES OF THE UNIVERSITY OF ILLINOIS, a body corporate and politic Optical analyte detection systems and methods of use
WO2014143637A1 (en) 2013-03-15 2014-09-18 The Board Of Trustees Of The University Of Illinois Methods and compositions for enhancing immunoassays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529371A1 (en) * 1995-08-10 1997-02-13 Nmi Univ Tuebingen Microelectrode arrangement
US5865839A (en) * 1996-12-30 1999-02-02 Doorish; John F. Artificial retina
DE19705987C2 (en) * 1996-10-23 1999-09-09 Univ Eberhard Karls Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134454A (en) * 1990-09-26 1992-07-28 Purdue Research Foundation Self-aligned integrated circuit bipolar transistor having monocrystalline contacts
JP2744350B2 (en) * 1990-11-22 1998-04-28 キヤノン株式会社 Semiconductor substrate and method of manufacturing the same
JP3149030B2 (en) * 1991-06-13 2001-03-26 富士通株式会社 Semiconductor quantum box device and method of manufacturing the same
JPH0521467A (en) * 1991-07-09 1993-01-29 Hitachi Ltd Manufacture of field-effect transistor
JPH07183486A (en) * 1993-12-24 1995-07-21 Toshiba Corp Semiconductor device and its manufacture
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529371A1 (en) * 1995-08-10 1997-02-13 Nmi Univ Tuebingen Microelectrode arrangement
DE19705987C2 (en) * 1996-10-23 1999-09-09 Univ Eberhard Karls Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant
US5865839A (en) * 1996-12-30 1999-02-02 Doorish; John F. Artificial retina

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
BRUGGER, J. *
BUSER, R.A. *
BUSER, R.A.; BRUGGER, J.; LINDER, C.; ROOIJ, N.F.: "Micromachined Silicon cantilevers and tips for Bidirectional Force Microscopy",Dig.Techn. Papers 1991, Int.Conf. Solid-State Sens.Act., San Fran- cisco, S. 249-252 (1991)
DIZON, R., HAN, H., REED, L.M.: Single-Mask Processing of Micromechanical Piercing Structures Using Ion Milling. Proc. Microelectromechanical Systems (MEMS), Fort Lauderdale, S. 48-52 (1993) *
KAPOLNEK, D., et al.: "Selective area epitaxy of GaN for electron field emission devices", In: Journal of Crystal Growth 170 (1997) 340-343 *
KASU, M., et al.: "Nanometer-scale selective area GaAs growth on nitrogen-passivated surfaces using STM and MOMBE" In: Journal of Crystal Growth 173 (1997) 589-591 *
LINDER, C. *
ROOIJ, N.F.:"Micromachined Silicon cantilevers and tips for Bidirectional Force Microscopy",Dig.Techn. Papers 1991, Int.Conf. Solid-State Sens.Act., San Fran- cisco, S. 249-252 (1991) *
SEIFERT, W., et al.: "In situ growth of nano- structures by metal-organic vapour phase epitaxy", In: Journal of Crystal Growth 170 (1997) 39-46
SEIFERT, W., et al.: "In situ growth of nano- structures by metal-organic vapour phase epitaxy",In: Journal of Crystal Growth 170 (1997) 39-46 *
SHIBATA, H., et al.: In: IEDM 1987, S. 590-593 *

Also Published As

Publication number Publication date
WO2001001455A2 (en) 2001-01-04
WO2001001455A3 (en) 2002-10-10
DE19929542A1 (en) 2001-01-11

Similar Documents

Publication Publication Date Title
DE69738218T2 (en) CVD APPLICATION OF FRUORCARBON POLYMER THIN FILMS
DE69216710T2 (en) Diamond-coated field emission electron source and manufacturing method therefor
DE102011053018B4 (en) Electrode for medical applications, system with such an electrode and method for producing such an electrode
DE69204940T2 (en) Diamond-coated, cast field emission electron emitter and method of manufacturing the same.
DE69333600T2 (en) Apparatus for producing thin layers, for filling fine-pored substrates
DE102008015333B4 (en) Nanowire structural element, process for its production, microreactor system and catalyst system
EP1448264B1 (en) Retina implant comprising an electrode arrangement for electrically stimulating biological material
DE19820223C1 (en) Variable doping epitaxial layer manufacturing method
DE19803490A1 (en) Electrodeposition unit for semiconductor wafer coating
DE2313219B2 (en) Process for the production of a semiconductor arrangement with a metallization lying on several levels
EP0951312A1 (en) Optically controllable microelectrode arrangement for stimulating cells, in particular a retina implant
DE102006007293A1 (en) Method for manufacturing quasi-substrate wafer, which is used in manufacturing semiconductor body, involves connecting epitaxial growth substrate wafer with auxiliary support wafer
DE102006007431A1 (en) Sample carrier formed by semiconductor silicon processing technology
WO2008131714A2 (en) Method and arrangement for electrically contacting an object surrounded by a membrane, using an electrode
DE19929542B4 (en) Flat arrangement of stimulation electrodes on a chip and manufacturing process therefor and use as a retina implant
DE2231891A1 (en) METHOD FOR MANUFACTURING AMORPHERIC SEMICONDUCTOR FILMS
DE10142637A1 (en) Implant with a surface structure
DE102020118446A1 (en) fastener
DE102004058412A1 (en) Multiple mask and method for producing differently doped regions
DE102012108473B4 (en) Method for producing a semiconductor device
DE102017121684A1 (en) Method for creating a structured surface
DE10241066A1 (en) Semiconductor device and method
EP1180795B1 (en) Method for making a first electrode and a second electrode, electronic component and electronic memory element
DE19538019B4 (en) A method of forming a metal wiring of a semiconductor device
DE102010053782B4 (en) Segmented nanowires with polycrystalline structure and process for their preparation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee