[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19910886B4 - Method for producing a shallow trench isolation for electrically active components - Google Patents

Method for producing a shallow trench isolation for electrically active components Download PDF

Info

Publication number
DE19910886B4
DE19910886B4 DE19910886A DE19910886A DE19910886B4 DE 19910886 B4 DE19910886 B4 DE 19910886B4 DE 19910886 A DE19910886 A DE 19910886A DE 19910886 A DE19910886 A DE 19910886A DE 19910886 B4 DE19910886 B4 DE 19910886B4
Authority
DE
Germany
Prior art keywords
chf3
dry etching
trench isolation
shallow trench
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19910886A
Other languages
German (de)
Other versions
DE19910886A1 (en
Inventor
Ines Dipl.-Ing. Uhlig
Jens Dipl.-Phys. Zimmermann
Stephan Dipl.-Phys. Wege
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19910886A priority Critical patent/DE19910886B4/en
Priority to PCT/DE2000/000716 priority patent/WO2000054326A1/en
Priority to DE50014729T priority patent/DE50014729D1/en
Priority to EP00926679A priority patent/EP1166349B1/en
Priority to PCT/DE2000/000805 priority patent/WO2000054327A1/en
Publication of DE19910886A1 publication Critical patent/DE19910886A1/en
Priority to US09/953,614 priority patent/US6583020B2/en
Application granted granted Critical
Publication of DE19910886B4 publication Critical patent/DE19910886B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente im kristallinen Silizium durch Trockenätzen, wobei die flache Grabenisolation abgeschrägte Seitenwände aufweist, die durch Trockenätzen mit einer Maske hergestellt werden, indem zur Passivierung der Seitenwände des Trenches Prozeßgase mit verstärkter Polymerbildung eingesetzt werden, umfassend die Schritte:
– Herstellen des Trenches durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von CHF3 und wenig NF3; und nachfolgend
– Verrunden der Ecken am Übergang vom Boden des Trenches zu den Seitenwänden durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von NF3.
A method for making a shallow trench isolation for electrically active devices in crystalline silicon by dry etching, the shallow trench isolation having sloped sidewalls prepared by dry etching with a mask by using process gases with enhanced polymer formation to passivate the sidewalls of the trench, comprising the steps :
- Trenching by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant proportion of CHF3 and low NF3; and below
- Rounding the corners at the transition from the bottom of the trench to the side walls by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant proportion of NF3.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer flachen Grabenisolation (Shallow Trench Isolation) für elektrisch aktive Bauelemente im kristallinen Silizium.The The invention relates to a method for producing a shallow trench isolation (Shallow trench isolation) for electrically active components in crystalline silicon.

Bei der Fertigung von Halbleiterchips auf Wafern durchlaufen diese bekanntermaßen eine Vielzahl von Prozeßschritten zur Strukturierung der Halbleiterchips. Dabei erfolgt jeweils nacheinander ein Schichtaufbau mit nachfolgender Strukturierung. Für den Schichtaufbau kommen beispielsweise CVD-Prozeßschritte und für die Strukturierung photolithographische Prozeßschritte in Verbindung mit Trockenätzverfahren in Betracht. Bei der Strukturierung wird ein Photoresist belichtet und dieser in einem nachfolgenden Ätzprozeß sowie mindestens die unter dem Photoresist befindliche Schicht strukturiert.at The production of semiconductor chips on wafers they are known to undergo a variety of process steps for structuring the semiconductor chips. One takes place one after the other Layer structure with subsequent structuring. For the layer structure For example, CVD process steps come and for structuring photolithographic process steps in conjunction with dry into consideration. During structuring, a photoresist is exposed and this in a subsequent etching process and at least under the photoresist layer is structured.

Eine Reihe dieser Prozeßschritte muß bei sehr hohen Prozeßtemperaturen ausgeführt werden, bei denen der Wafer einem erheblichen Wärmestreß insbesondere während der Aufheiz- und der Abkühlphasen ausgesetzt wird. Dabei entstehen mechanische Spannungen im Wafer, die Fehler in der Kristallgitterstruktur zur Folge haben können. An solchen Stellen entstehen Spannungskonzentrationsstellen, die Auslöser für die Bildung von Versetzungen sein können. Derartige Versetzungen können dann zu elektrischen Defekten, z. B. Leckströmen, führen. Diese Leckströme verursachen eine verminderte Ladungserhaltungszeit (Retention Time), so daß die aktiven Bauelemente (Transistor, Speicherzelle) in ihrer Funktion eingeschränkt sind.A Series of these process steps must be at very high process temperatures accomplished be in which the wafer a considerable heat stress, in particular during the Heating and cooling phases is suspended. This creates mechanical stresses in the wafer, which may cause errors in the crystal lattice structure. At Such places create stress concentration points, the trigger for the formation of displacements. Such dislocations can then to electrical defects, z. B. leakage currents lead. Cause these leakage currents a reduced charge retention time (retention time), so that the active Components (transistor, memory cell) are limited in their function.

In der modernen CMOS-Technologie erfolgt die Isolation der elektrisch aktiven Bauelemente mit Hilfe von flachen Isolationsgräben, also einer Shallow Trench Isolation (STI). Die Herstellung dieser STI erfolgt durch Trockenätzen und nachfolgende Auffüllung mit einem Oxid als Isolator. Anschließend wird der Wafer durch chemisch mechanisches Polieren (chemical mechanical polish – CMP) planarisiert, wonach dann der weitere Strukturaufbau erfolgen kann.In The modern CMOS technology is the isolation of the electrical active components with the help of shallow isolation trenches, ie a shallow trench isolation (STI). The production of this STI takes place by dry etching and subsequent replenishment with an oxide as insulator. Subsequently, the wafer by chemical planarized mechanical polishing (CMP), after which then the further structure structure can take place.

Shallow Trench Isolationen sind beispielsweise aus US 5 807 789 A (bekannt. Derartige Shallow Trench Isolationen dienen auch der lateralen Isolierung von Halbleiterspeicherzellen mit Grabenkondensatoren (siehe US 5 389 559 A , US 5 545 583 A , US 5 360 758 A , DE 197 03 611 A1 ), wobei die Shallow Trench Isolationen zumindest teilweise im Siliziumsubstrat hergestellt werden. Ätzverfahren zum Ätzen von Silizium sind beispielsweise in US 5 770 484 A , US 4 729 815 A , JP 05 259 269 A , EP 0 200 951 A2 , US 4 855 017 A , JP 61 247 032 A und dem Fachartikel von M. Tsuchiaki et al., "Impact of Reactive Ion Etching Induced Carbon Contamination an Oxidation of Silicon", J. Electrochem. Soc., Vol. 143, No. 7, Juli 1996, Seiten 2378-2387 beschrieben, wobei aus den genannten Druckschriften US 4 729 815 A und EP 0 200 951 A2 bekannt ist, CHF3, NF3 und N2 zu verwenden.Shallow trench isolations are for example off US 5 807 789 A (Such Shallow Trench Isolations are also used for the lateral isolation of semiconductor memory cells with trench capacitors (see US 5,389,559 A . US 5,545,583 A . US 5,360,758 A . DE 197 03 611 A1 ), wherein the shallow trench isolations are at least partially produced in the silicon substrate. Etching methods for etching silicon are, for example, in US 5,770,484 A. . US 4 729 815 A . JP 05 259 269 A . EP 0 200 951 A2 . US 4,855,017 . JP 61 247 032 A and the article by M. Tsuchiaki et al., "Impact of Reactive Ion Etching Induced Carbon Contamination on Oxidation of Silicon", J. Electrochem. Soc., Vol. 143, no. 7, July 1996, pages 2378-2387, where from the cited references US 4 729 815 A and EP 0 200 951 A2 it is known to use CHF3, NF3 and N2.

Die Trockenätzung über eine Maske bestimmt dabei die Form, sowie Breite und Tiefe des STI, wobei der Trench zumindest am Boden zwischen Boden und Wand einen Winkel von ca. 90° und damit scharfe Kanten aufweist. Diese Kanten können Ausgangspunkte für die beschriebenen Störungen in der Kristallgitterstruktur sein.The Dry etching over a Mask determines the shape, as well as width and depth of the STI, where the trench at least on the ground between floor and wall an angle of about 90 ° and so has sharp edges. These edges can be starting points for the described disorders be in the crystal lattice structure.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung einer flachen Grabenisolation für Speicherzellen zu schaffen, bei der das Entstehen von Störungen in der Kristallgitterstruktur zuverlässig verhindert wird.Of the The invention is therefore based on the object, an improved method to create a shallow trench isolation for memory cells, in the emergence of disorders is reliably prevented in the crystal lattice structure.

Die der Erfindung zugrundeliegende Aufgabenstellung wird durch ein Verfahren gemäß Anspruch 1 gelöst.The The problem underlying the invention is achieved by a method according to claim 1 solved.

Mit einer derart hergestellten flachen Grabenisolation kann das Entstehen von Störungen in der Kristallgitterstruktur zuverlässig verhindert werden. Die Realisierung eines kontinuierlichen Überganges kann mit einfachen Mitteln während des Trockenätzprozesses des STI erfolgen, wobei der Übergang zwischen dem Boden und den Seitenwänden abgerundet wird.With Such a flat trench insulation produced in this way can arise of disorders be reliably prevented in the crystal lattice structure. The Realizing a continuous transition can be easy Means during the dry etching process the STI, the transition between the floor and the side walls is rounded off.

Gemäß der Erfindung weist der Graben für die Shallow Trench Isolation getaperte, d. h. abgeschrägte Seitenwände auf, so daß der Winkel zwischen dem Boden und den Seitenwänden 75° < a < 90° beträgt.According to the invention points the ditch for the Shallow trench isolation taped, d. H. bevelled sidewalls on, so that the Angle between the floor and the side walls is 75 ° <a <90 °.

Bei einer solchen Grabenisolation wird das Entstehen von Störungen in der Kristallgitterstruktur zuverlässig verhindert. Weiterhin besitzen getaperte Seitenwände den besonderen Vorteil, daß das nach dem Trockenätzen notwendige Auffüllen des STI mit einem Oxid wesentlich verbessert wird.at such a trench isolation is the emergence of disturbances in the crystal lattice structure reliably prevented. Farther have taped sidewalls the particular advantage that the after dry etching necessary filling up of the STI is significantly improved with an oxide.

Gemäß der Erfindung ist eine Kombination der Kantenabrundung in Verbindung mit der Herstellung getaperter Seitenwände vorgesehen.According to the invention is a combination of edge rounding in connection with manufacturing tapered sidewalls intended.

Konkret wird die der Erfindung zugrundeliegende Aufgabenstellung gelöst durch ein Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente im kristallinen Silizium durch Trockenätzen, wobei die flache Grabenisolation abgeschrägte Seitenwände aufweist, die durch Trockenätzen mit einer Maske hergestellt werden, indem zur Passivierung der Seitenwände des Trenches Prozeßgase mit verstärkter Polymerbildung eingesetzt werden, umfassend die Schritte:

  • – Herstellen des Trenches durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von CHF3 und wenig NF3; und nachfolgend
  • – Verrunden der Ecken am Übergang vom Boden des Trenches zu den Seitenwänden durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von NF3.
Specifically, the object of the invention is achieved by a method for producing a shallow trench isolation for electrically active devices in crystalline silicon by dry etching, wherein the shallow trench isolation has beveled side walls, which are prepared by dry etching with a mask, by passivation of the side walls of the trench Process gases are used with increased polymer formation, comprising the steps:
  • - Preparation of Trenches by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant share of CHF3 and little NF3; and below
  • - Rounding the corners at the transition from the bottom of the trench to the side walls by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant proportion of NF3.

Dabei werden als Prozeßgase CHF3, NF3 und N2 eingesetzt, wobei zusätzlich ein Trockenätzen durch magnetfeldverstärktes reaktives Ionenätzen mit ICP (Inductive Coupled Plasma Source) bzw. mit ECR (Electrical Cyclotron Resonance) vorgesehen werden kann.there be as process gases CHF3, NF3 and N2 are used, with additionally a dry etching by magnetic reinforced reactive ion etching with ICP (Inductive Coupled Plasma Source) or with ECR (Electrical Cyclotron Resonance) can be provided.

In einer Variante des erfindungsgemäßen Verfahrens wird zum Trockenätzen eine getaperte Maske verwendet.In a variant of the method according to the invention is used for dry etching used a taped mask.

Gemäß dem erfindungsgemäßen Verfahren wird nach der Herstellung des getaperten Trenches durch Trockenätzen eine Verrundung der Ecken am Übergang vom Boden des Trenches zu den Seitenwänden vorgenommen.According to the inventive method is after the preparation of the taped trench by dry etching a Rounding of the corners at the transition made from the bottom of the trench to the side walls.

Das Trockenätzen zum Verrunden der Ecken wird dabei mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von NF3 vorgenommen.The dry for rounding the corners is doing with a gas mixture of NF3, CHF3, N2 with a predominant Share of NF3 made.

Beim erfindungsgemäßen Verfahren erfolgt das Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von CHF3 und wenig NF3.At the inventive method the dry etching takes place with a gas mixture of NF3, CHF3, N2 with a predominant Share of CHF3 and little NF3.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The Invention will be explained in more detail below using an exemplary embodiment. In the associated Drawings show:

1 eine flache Grabenisolation (Shallow Trench Isolation) gemäß einem nicht-erfindungsgemäßen Beispiel mit abgerundeten Kanten am Boden; und 1 a shallow trench isolation according to a non-inventive example with rounded edges on the ground; and

2 eine erfindungsgemäß hergestellte flache Grabenisolation (Shallow Trench Isolation) mit abgerundeten Kanten am Boden und zusätzlichen abgeschrägten Seitenwänden. 2 a shallow trench isolation produced according to the invention with rounded edges on the bottom and additional beveled sidewalls.

Wie aus den zugehörigen Zeichnungsfiguren ersichtlich ist, ist der Boden B des Grabens für die Shallow Trench Isolation STI so gestaltet daß dieser kontinuierlich in die Seitenwände SW übergeht. Vorzugsweise ist der Übergang zwischen dem Boden und den Seitenwänden abgerundet (1). Obwohl damit bereits ein weitgehender Abbau von thermisch bedingten Spannungen in der Kristallgitterstruktur des polykristallinen und des kristallinen Siliziums erreicht werden kann, ist erfindungsgemäß vorgesehen, den Graben für die Shallow Trench Isolation zusätzlich mit getaperten, d. h. abgeschrägten Seitenwänden zu versehen. Der Winkel a zwischen dem Boden und den Seitenwänden SW sollte dabei zwischen 75° < a < 90° liegen. Ein besonderer Vorteil getaperter Seitenwände ist auch in der verbesserten Geometrie zur Auffüllung des Grabens mit einem Oxid zu sehen.As can be seen from the accompanying drawing figures, the bottom B of the shallow trench isolation trench STI is designed so that it continuously merges into the side walls SW. Preferably, the transition between the floor and the side walls is rounded ( 1 ). Although this already a substantial degradation of thermally induced stresses in the crystal lattice structure of the polycrystalline and crystalline silicon can be achieved, the invention provides for the trench for the shallow trench isolation additionally provided with tapered, ie bevelled side walls. The angle a between the bottom and the side walls SW should be between 75 ° <a <90 °. A particular advantage of taped sidewalls is also seen in the improved geometry for filling the trench with an oxide.

Beide erfindungsgemäßen Maßnahmen können miteinander kombiniert angewendet werden.Both inventive measures can be used together.

Die erfindungsgemäße Herstellung einer Grabenisolation wird nachfolgend an einem Beispiel näher erläutert werden. In diesem Beispiel dient die Grabenisolation zur Isolierung zweier benachbarter Trench-Kondensatoren, die in das Si-Substrat geätzt wurden und nach Bilden eines Kondensatordielektrikums und eines Collars an der unteren bzw. oberen Trench-Wand mit Polysilizium aufgefüllt sind. Die Grabenisolation überlappt die Trench-Kondensatoren teilweise, wie in den Figuren ersichtlich.The inventive production Trench isolation will be explained in more detail by an example. In this example, the trench isolation serves to isolate two adjacent trench capacitors etched into the Si substrate and formed a capacitor dielectric and a collar at the bottom or upper trench wall are filled with polysilicon. The trench isolation overlaps the trench capacitors partially, as shown in the figures.

Dazu werden in diesem Fall zunächst das Pad Nitride PN (Si3N4), ggf. auch andere Reste einer Trench-Ätzmaske, und anschließend das polykristalline und kristalline Silizium mit hoher Selektivität zur Lackmaske geätzt. Mit der gleichen Ätzrate muß auch der Collar C geätzt werden. Die Herstellung des STI kann in einem mehrstufigen oder auch einem einstufigen Verfahren erfolgen. Dazu werden zur Trockenätzung der getaperten Seitenwände des STI als Prozeßgase CHF3, NF3 und N2 eingesetzt, wobei zusätzlich ein Trockenätzen durch magnetfeldverstärktes reaktives Ionenätzen vorgesehen werden kann. Zusätzlich kann zum Trockenätzen eine getaperte Maske verwendet werden.To will be in this case first the pad nitride PN (Si3N4), possibly also other residues of a trench etching mask, and subsequently the polycrystalline and crystalline silicon with high selectivity to the resist mask etched. With the same etching rate must also the Collar C etched become. The production of the STI can be in a multi-level or also a one-step process. These are used for dry etching of tapped sidewalls of the STI as process gases CHF3, NF3 and N2 are used, with additionally a dry etching by magnetic reinforced reactive ion etching can be provided. additionally can dry-dry a taped mask can be used.

Anschließend daran wird eine Verrundung der Ecken am Übergang vom Boden des Trenches zu den Seitenwänden vorgenommen. Das hierfür vorgesehene Trockenätzen wird dabei mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von NF3 vorgenommen, so daß eine isotrope Prozeßführung erreicht wird.Afterwards will be a rounding of the corners at the transition from the bottom of the trench to the side walls performed. That for this intended dry etching is doing with a gas mixture of NF3, CHF3, N2 with a predominant Proportion of NF3 made so that an isotropic process control achieved becomes.

Das Trockenätzen mit einer Prozeßführung mit verstärkter Passivierung wird mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von CHF3 und wenig NF3 vorgenommen.The dry with a process control with reinforced Passivation is using a gas mixture of NF3, CHF3, N2 with a predominant Share of CHF3 and little NF3 made.

Nachfolgend wird der geätzte Graben mit Siliziumoxid, bspw. mit TEOS, aufgefüllt. In vielen Fällen wird vor dem weiteren Strukturaufbau eine Planarisierung mittels CMP durchgeführt, bei der die auf der Oberfläche des (mono-)kristallinen Si-Substrats noch befindlichen Schichten (hier das ganzflächig aufgebrachte TEOS und vorzugsweise auch die Pad-Nitridschicht) vorzugsweise vollständig entfernt werden.following is the etched Digging with silica, for example with TEOS, filled. In many cases will prior to further structure building a planarization using CMP carried out, at the on the surface of the (mono) crystalline Si substrate yet located layers (here the whole surface applied TEOS and preferably also the pad-nitride layer) preferably completely be removed.

Claims (3)

Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente im kristallinen Silizium durch Trockenätzen, wobei die flache Grabenisolation abgeschrägte Seitenwände aufweist, die durch Trockenätzen mit einer Maske hergestellt werden, indem zur Passivierung der Seitenwände des Trenches Prozeßgase mit verstärkter Polymerbildung eingesetzt werden, umfassend die Schritte: – Herstellen des Trenches durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von CHF3 und wenig NF3; und nachfolgend – Verrunden der Ecken am Übergang vom Boden des Trenches zu den Seitenwänden durch Trockenätzen mit einer Gasmischung aus NF3, CHF3, N2 mit einem überwiegenden Anteil von NF3.Method for producing a shallow trench isolation for electric active components in crystalline silicon by dry etching, wherein the shallow trench isolation has beveled sidewalls which are dry etched with a mask are made by passivation of the side walls of the Trenches process gases with reinforced Polymer formation can be used, comprising the steps: - Produce Trenches by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant Share of CHF3 and little NF3; and below - rounding the corners at the transition from the bottom of the trench to the side walls by dry etching with a gas mixture of NF3, CHF3, N2 with a predominant fraction of NF3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Trockenätzen durch magnetfeldverstärktes reaktives Ionenätzen mit ICP bzw. ECR erfolgt.Method according to claim 1, characterized in that that this dry by magnetic field enhanced reactive ion etching with ICP or ECR. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Trockenätzen eine getaperte Maske verwendet wird.Method according to claim 1 or 2, characterized that to dry a taped mask is used.
DE19910886A 1999-03-11 1999-03-11 Method for producing a shallow trench isolation for electrically active components Expired - Fee Related DE19910886B4 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19910886A DE19910886B4 (en) 1999-03-11 1999-03-11 Method for producing a shallow trench isolation for electrically active components
PCT/DE2000/000716 WO2000054326A1 (en) 1999-03-11 2000-03-07 Trench isolation for electrically active components
DE50014729T DE50014729D1 (en) 1999-03-11 2000-03-13 METHOD FOR PRODUCING A GRAIN INSULATION FOR ELECTRICALLY ACTIVE COMPONENTS
EP00926679A EP1166349B1 (en) 1999-03-11 2000-03-13 Method of producing a trench isolation for electrically active components
PCT/DE2000/000805 WO2000054327A1 (en) 1999-03-11 2000-03-13 Method of producing a trench isolation for electrically active components
US09/953,614 US6583020B2 (en) 1999-03-11 2001-09-11 Method for fabricating a trench isolation for electrically active components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19910886A DE19910886B4 (en) 1999-03-11 1999-03-11 Method for producing a shallow trench isolation for electrically active components

Publications (2)

Publication Number Publication Date
DE19910886A1 DE19910886A1 (en) 2000-09-28
DE19910886B4 true DE19910886B4 (en) 2008-08-14

Family

ID=7900622

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19910886A Expired - Fee Related DE19910886B4 (en) 1999-03-11 1999-03-11 Method for producing a shallow trench isolation for electrically active components
DE50014729T Expired - Lifetime DE50014729D1 (en) 1999-03-11 2000-03-13 METHOD FOR PRODUCING A GRAIN INSULATION FOR ELECTRICALLY ACTIVE COMPONENTS

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50014729T Expired - Lifetime DE50014729D1 (en) 1999-03-11 2000-03-13 METHOD FOR PRODUCING A GRAIN INSULATION FOR ELECTRICALLY ACTIVE COMPONENTS

Country Status (4)

Country Link
US (1) US6583020B2 (en)
EP (1) EP1166349B1 (en)
DE (2) DE19910886B4 (en)
WO (2) WO2000054326A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265278A1 (en) * 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
KR100595065B1 (en) * 2001-06-22 2006-06-30 동경 엘렉트론 주식회사 Dry-etching method
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
US8120094B2 (en) * 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247032A (en) * 1985-04-24 1986-11-04 Toshiba Corp Taper etching method
EP0200951A2 (en) * 1985-05-06 1986-11-12 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JPH05259269A (en) * 1992-03-11 1993-10-08 Sharp Corp Method for forming element separating region
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5389559A (en) * 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs
US5545583A (en) * 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
DE19703611A1 (en) * 1997-01-31 1998-08-06 Siemens Ag Application-specific integrated semiconductor product with dummy elements
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690525A (en) * 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
US4386887A (en) * 1980-06-30 1983-06-07 Southern California Edison Company Continuous harmonic shrouding
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
DE19631729A1 (en) 1996-08-06 1998-02-12 Bayer Ag Electrochromic system
JP3252780B2 (en) * 1998-01-16 2002-02-04 日本電気株式会社 Silicon layer etching method
US6110792A (en) * 1998-08-19 2000-08-29 International Business Machines Corporation Method for making DRAM capacitor strap
TW392305B (en) * 1998-12-28 2000-06-01 United Microelectronics Corp Method of making self-aligned contact for via hole

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247032A (en) * 1985-04-24 1986-11-04 Toshiba Corp Taper etching method
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
EP0200951A2 (en) * 1985-05-06 1986-11-12 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
JPH05259269A (en) * 1992-03-11 1993-10-08 Sharp Corp Method for forming element separating region
US5389559A (en) * 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5545583A (en) * 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
DE19703611A1 (en) * 1997-01-31 1998-08-06 Siemens Ag Application-specific integrated semiconductor product with dummy elements
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TSUCHIAKI,M. (u.a.): Impact of Reactive Ion Etching Induced Carbon Contamination on Oxidation of Silicon. In: J. Electrochem. Soc., Vol. 143, No. 7, July 1996, S. 2378-2387 *

Also Published As

Publication number Publication date
WO2000054326A1 (en) 2000-09-14
EP1166349B1 (en) 2007-10-24
DE50014729D1 (en) 2007-12-06
WO2000054327A1 (en) 2000-09-14
US20020086478A1 (en) 2002-07-04
EP1166349A1 (en) 2002-01-02
US6583020B2 (en) 2003-06-24
DE19910886A1 (en) 2000-09-28

Similar Documents

Publication Publication Date Title
DE102015114904B4 (en) Semiconductor device structures and method for forming a semiconductor device structure
DE10209989B4 (en) Method of making small diameter DRAM trench capacitor structures using SOI technology
DE10003014B4 (en) Process for producing a planar and densely structured silicon on insulator structure
DE102012025831B3 (en) Interpoly dielectric in a shield-gate MOSFET device and method of making the same
DE10226883B4 (en) Etching selectivity inversion for etching along crystal directions in silicon
DE112005000704T5 (en) Non-planar Bulk Transistor with strained channel with increased mobility and method of manufacture
DE19906030A1 (en) Trench isolation structure of a semiconductor device and method for producing a trench isolation structure with polysilicon contact
DE112005003123T5 (en) A semiconductor device and method of making a semiconductor device having a plurality of stacked hybrid orientation layers
DE102014119639B4 (en) METHOD FOR FORMING A VERTICAL STRUCTURE
DE102015211087B4 (en) A method of making a high resistance semiconductor on insulator substrate
EP0293641B1 (en) Process for the manufacture of a full self-aligned bipolar transistor
DE102019117277A1 (en) Process for forming thin Soi substrates
DE102014118559A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT WITH A BORED EDGE CLOSURE
DE69033602T2 (en) Process for the production of isolation structures with variable width
DE102018108007B4 (en) SPACER STRUCTURE WITH HIGH PLASMA RESISTANCE FOR SEMICONDUCTOR DEVICES AND METHOD FOR THE PRODUCTION THEREOF
DE19910886B4 (en) Method for producing a shallow trench isolation for electrically active components
WO2015150023A1 (en) Method for producing a dielectric magneto resistor in a substrate trench, a corresponding substrate, and a power transistor
WO1997014182A1 (en) Process for producing trench insulation in a substrate
DE102014116834B4 (en) Single semiconductor chip having a masking structure which is part of chip-singulation-kerf areas and defines these, method for forming a semiconductor chip and associated wafers
DE112013005837T5 (en) A semiconductor device having a vertical superfine structure MOSFET and a method of manufacturing the same
DE102013100636B4 (en) Semiconductor component with contact structure and method for its production
DE102020107236B4 (en) METHOD OF MAKING A SEMICONDUCTOR ON INSULATOR (SOI) SUBSTRATE
DE102013112862B9 (en) Method for producing a semiconductor device
DE60216646T2 (en) Method for producing a monocrystalline substrate and integrated circuit with such a substrate
DE102012201025B4 (en) Method for producing semiconductor devices with local contacts

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee