[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19633486C1 - Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung - Google Patents

Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung

Info

Publication number
DE19633486C1
DE19633486C1 DE19633486A DE19633486A DE19633486C1 DE 19633486 C1 DE19633486 C1 DE 19633486C1 DE 19633486 A DE19633486 A DE 19633486A DE 19633486 A DE19633486 A DE 19633486A DE 19633486 C1 DE19633486 C1 DE 19633486C1
Authority
DE
Germany
Prior art keywords
connection
circuit board
contact
solder
contact plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19633486A
Other languages
English (en)
Inventor
Matthias Muziol
Karlheinz Dr Wienand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Electro Nite International NV
Original Assignee
Heraeus Sensor Nite GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Sensor Nite GmbH filed Critical Heraeus Sensor Nite GmbH
Priority to DE19633486A priority Critical patent/DE19633486C1/de
Priority to TW086108309A priority patent/TW343426B/zh
Priority to JP9222051A priority patent/JPH10117063A/ja
Priority to KR1019970037943A priority patent/KR19980018524A/ko
Priority to US08/908,608 priority patent/US6226864B1/en
Application granted granted Critical
Publication of DE19633486C1 publication Critical patent/DE19633486C1/de
Priority to US09/850,509 priority patent/US6469614B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • Y10T29/49794Dividing on common outline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53796Puller or pusher means, contained force multiplying operator
    • Y10T29/53848Puller or pusher means, contained force multiplying operator having screw operator
    • Y10T29/53852C-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und gut lötbaren Anschluß-/Kontaktierungsbereichen sowie deren Verwendung.
Aus der DE 41 13 335 C1 ist ein Verfahren zur Herstellung einer Sensoranordnung auf einem Substrat mit einem elektrischen Verbindungselement bekannt, wobei ein Ausgangssubstrat mit dem eigentlichen Substrat und einem erweiterten Substrat einstückig erstellt wird; dabei werden Sensoren und Leiterbahnen des elektrischen Verbindungselements in gemeinsamer durchge­ hender Struktur auf einer Oberfläche des Ausgangssubstrats in integrierter Form erzeugt und das erweiterte Substrat wird sodann vom eigentlichen Substrat abgetrennt und vom anhaften­ den zweiten Teil des Verbindungselements abgezogen; die Leiterbahnen überragen das Substrat in einem zweiten Teil des elektrischen Verbindungselements freitragend und werden an ihren freien Enden mit Kontaktstellen einer Leiterplatte durch Lötung verbunden; die freitra­ genden Leiterbahnen weisen einen gemeinsamen Rahmen auf, wobei zwischen den freitragen­ den Leiterbahnen und dem gemeinsamen Rahmen Sollbruchstellen vorgesehen sind; somit ist es möglich, die auf einer Substratoberfläche angeordneten Sensoren mittels eines elektrischen Verbindungselements direkt mit Kontaktstellen einer Leiterplatte zu verbinden. Die Sensoranord­ nung läßt sich als Mehrfachnutzen fertigen, wobei sich ein verhältnismäßig aufwendiger Aufbau ergibt.
Als problematisch erweist es sich, daß nach der DE 41 13 335 eine zusätzliche freitragende Lei­ terbahn zwischen dem Schichtelement und Lötkissen erforderlich ist.
Weiterhin ist aus der DE 24 10 849 B2 ein Verfahren zum Auflöten von Miniaturbauelementen, die mit verzinnbaren Anschlußflächen versehen sind, auf Trägerplättchen mit Leiterbahnen bekannt, wobei nach Auflage der jeweiligen Bauelemente das Lötzinn wieder verflüssigt wird; um eine genaue Positionierung des aufzubringenden Bauelements und eine zuverlässige Lö­ tung zu erzielen, werden Trägerbleche verwendet, bei denen die Vorverzinnung einer Kontakt­ fläche in einer derartigen Form ausgeführt ist, daß zwei oder mehrere Löttropfen entstehen, auf denen das Bauelement mit einer Anschlußseite aufliegt. Eine Kontaktierung der Leiterbahn mit Anschlußdrähten oder Litzen ist dabei nicht vorgesehen.
Weiterhin ist aus der DE 41 23 251 C2 ein metallischer Dünnschichtwiderstand auf einem isolie­ renden Substrat bekannt, bei dem Kontaktflächen zur Befestigung von Anschlußdrähten bis an die Ränder des Substrats heranreichen; dabei weist jede Kontaktfläche einen Bereich mit insel­ förmigen, voneinander isolierten Metallflächen auf, der sich jeweils längs der Ränder des Substrats erstreckt; aufgrund der Dünnschicht-Konstruktion erscheint eine direkte Kontaktierung der jeweiligen Kontaktflächen mit Anschlußdrähten oder Litzen als äußerst problematisch.
Aus der DE 38 38 968 A1 ist weiterhin ein Verbundwerkstoff auf der Basis von Kohlenstoff-Fa­ sern als Bewehrungsgerüst und einer metallischen Matrix als Füllstoff bekannt, bei dem die Ma­ trix aus einem Aktivlot auf der Basis von Gold oder Nickel oder Kupfer und/oder Silber mit weite­ ren Zusätzen von Titan, Zirkon, Chrom und Vanadin besteht; der Verbundwerkstoff ist vorzugs­ weise als Substrat für elektrisch und thermisch hoch beanspruchte Leistungshalbleiter-Bauele­ mente vorgesehen, um die Problematik des Stromübergangs und der Wärmeabfuhr zwischen dem eigentlichen Halbleiterbauelement (Silizium) und dem Substrat (Stromzufuhr) zu lösen. Ei­ ne Kontaktierung zwischen eventuellen Leiterbahnen und Anschlußdrähten bzw. Litzen ist nicht vorgesehen.
Weiterhin beschreibt die DE 33 45 219 A1 eine flächenhafte Lötfolie zur spannungsfreien Ver­ bindung von Keramikkörpern mit Metall, die zwei Schichten eines Aktivlots mit einer dazwischen liegenden, Spannungen aufnehmenden Zwischenschicht aufweist, wobei die Zwischenschicht aus Kupfer, Eisen, Nickel einer Cu-Be-Legierung oder Ni-Fe-Legierung besteht und zwischen der Zwischenschicht und dem Aktivlot jeweils eine Sperrschicht aus Silber angeordnet ist; die DE 33 45 219 A1 ist insbesondere auf einen Metall-Keramikverbund gerichtet, wobei ein verhältnis­ mäßig aufwendiger Schichtenaufbau zur stabilen Verbindung zwischen einem Stahlkörper und einem Keramikplättchen vorgesehen ist.
Aus dem deutschen Gebrauchsmuster 80 03 431 ist ein Meßwiderstand für Widerstandsthermo­ meter bekannt, der ein Keramikplättchen aufweist, auf dem eine dünne Widerstandsschicht auf­ gebracht ist; die für die elektrische Kontaktierung erforderlichen Zuleitungsdrähte sind durch Bohrungen eines Isolierkörpers geführt und mit diesem an das Keramikplättchen mittels einer Glasurfritte angeschmolzen, wobei die Widerstandsbahn mit einer eingebrannten Isolierschicht aus Glaskeramik abgedeckt ist.
Als problematisch erweist sich bei der bekannten Anordnung der verhältnismäßig komplexe Auf­ bau, der für eine Massenfertigung preisgünstiger Meßwiderstände kaum geeignet ist.
Weiterhin ist aus der DE 30 02 112 A1 eine Paste mit vorgegebener elektrischer Leitfähigkeit bekannt, bei der ein elektrisch nicht leitendes Trägermaterial mit Zusatzstoffen vorgesehen ist, um eine vorgegebene Leitfähigkeit zu erzielen; eine solche Paste wird beispielsweise als Kon­ takt- und Lötmasse für Schichtschaltungen in Heizelementen oder Sensoren eingesetzt; sie kann in üblichen Verarbeitungsverfahren wie beispielsweise Siebdruck aufgebracht werden.
In der Praxis erweisen sich solche im Siebdruck aufgebrachte Anschlußstellen aufgrund ihrer geringen Schichtdicke nur für die Verbindung mit dünnen Drähten bzw. Bonddrähten oder dün­ nen Bändern im Weichlotverfahren als geeignet. Bei Einsatz üblicher Anschlußdrähte bzw. Lit­ zen, wie sie für Kabelverbindungen üblich sind, muß mit einer geringen mechanischen Festig­ keit zwischen Anschlußdraht bzw. Kabel-Leiter und dem Kontaktfeld auf dem Substrat gerech­ net werden, woraus sich insbesondere bei erhöhter Temperatur bzw. bei mechanisch hoher Zugbeanspruchung eine rasche Ablösung ergeben kann; bei Einsatz eines dünnen Bond-Drah­ tes muß dieser dann weiter verlängert werden, woraus sich Schwierigkeiten in automatisierten Verfahren ergeben können.
Zweck der Erfindung ist es, eine möglichst einfache Verbindungsmöglichkeit zwischen Dünn­ schichtelementen (Kontaktierungsbereich) und Anschlußdrähten bzw. Anschlußlitzen zu schaf­ fen, so daß der Einsatz zusätzlicher Bonddrähte oder Leiterbahnen zwischen dem Dünnschich­ telement und dem Kontaktierungsbereich vermieden werden kann.
Die Erfindung stellt sich die Aufgabe, die Herstellung einer Leiterplatte mit einer metallischen Leiterbahn in Dünn- bzw. Dickschichttechnik und Anschlußstellen anzugeben, wobei solche Anschlußstellen vorzusehen sind, daß ein üblicher Anschluß-Kontakt eines Anschluß-Leiters di­ rekt aufgesteckt oder eine Litze direkt hartgelötet oder direkt aufgeschweißt werden können; der Draht oder die Litze sollen darüber hinaus der üblichen makroskopischen Anschlußtechnik genügen, d. h. mit beliebigem Isoliermaterial wie beispielsweise Glasseide oder Silikon ummantelt sein; weiterhin sollen Ver­ wendungen einer solchen Leiterplatte angegeben werden.
Die Aufgabe wird verfahrensgemäß durch die Merkmale des Anspruchs 1 gelöst.
Als vorteilhaft erweist es sich, daß die für spätere Anschluß-Kontakte vorgesehenen Kontakt­ plättchen durch die Lücken der Anschlußbereiche direkt mit der elektrisch isolierenden Oberflä­ che des Substrats verbunden werden, so daß eine feste Verbindung entsteht.
In einer bevorzugten Ausführungsform des Verfahrens wird das Kontaktplättchen als Kontakt­ fahne aufgebracht; hierbei erweist sich die einfache Anschlußmöglichkeit an eine Strukturverbin­ dung als vorteilhaft.
In einer bevorzugten Ausgestaltung des Verfahrens gemäß Anspruch 1 werden Hilfs- und Trägerstege der metallischen Teile durch Sägen, Brechen und Abreißen entfernt.
Weitere vorteilhafte Ausgestaltungen des Verfahrens sind in den Ansprüchen 3 bis 9 angegeben.
Als vorteilhaft erweist sich die verhältnismäßig einfache Aufbringung von Kontaktflächen bei ei­ ner Vielzahl von Meßelementen in Form eines Nutzens auf ein zusammenhängendes Kera­ miksubstrat in einem einzigen Verfahrensschritt; darüber hinaus ist eine statistische Qualitäts­ kontrolle auf besonders einfache Weise möglich, da sämtliche Meßwiderstände nach dem glei­ chen Verfahren kontaktiert werden.
Als vorteilhaft erweist sich weiterhin die einfache äußere Kontaktierung, so daß nun übliche An­ schlußdrähte oder Litzen direkt hartgelötet oder verschweißt mit den Anschlüssen der Leiterplat­ te verbunden werden können, woraus sich eine vereinfachte Montage und eine hohe Zuverläs­ sigkeit ergeben.
In einer bevorzugten Ausführungsform sind die Kontaktplättchen aus einer Nickel- bzw. Nickel- Eisen-Legierung erstellt, woraus sich vorteilhafterweise hohe Temperaturbeständigkeit, gute Schweiß-Lötbarkeit und ein geringer Übergangswiderstand ergibt.
Die elektrisch isolierende Oberfläche des Substrats besteht vorzugsweise aus Aluminiumoxid- Keramik, die Lücken der auf der Substrat-Oberfläche aufgebrachten Anschlußbereiche sind in Form von fensterartigen Öffnungen ausgeführt, so daß eine sichere und stabile Verbindung zwi­ schen der Keramik und den aufgelöteten Kontaktplättchen entsteht.
Die Aufgabe wird verwendungsgemäß durch die Ansprüche 10 und 11 gelöst.
Beim Einsatz der Leiterplatte als Meßwiderstand erweist sich die rasche Ansprechzeit als be­ sonders vorteilhaft, da die Leiterbahn als Dünnschicht-Element nur eine geringe thermische Trägheit enthält.
Die Leiterbahn ist in einer vorteilhaften Ausgestaltung als Dünnschicht bzw. Dünnfilm aus Platin­ gruppen-Metall im photolithographischen Verfahren aufgebracht.
Nachfolgend ist der Gegenstand der Erfindung anhand der Fig. 1a, 1b, 2a und 2b näher erläutert.
Fig. 1a zeigt als Meßwiderstand ausgebildete Leiterplatten-Element in einer Feldanordnung auf einer zusammenhängenden Substrat-Platte, die einen sogenannten Nutzen bildet, wobei auf Anschlußbereiche der als Widerstände ausgebildeten Leiterbahnen ein metallischer Kontakt-Rohling mit Kontaktplättchen aufzubringen ist. Der Kontakt-Rohling ist vorzugsweise als Stanzteil ausgebildet, er kann jedoch auch durch Ätzen, Erodieren oder Laserbehandlung hergestellt sein.
Fig. 1b zeigt in einem bruchstückhaften Ausschnitt des Nutzens die flächenhafte Anordnung der mäanderförmigen Struktur der Leiterbahn als Widerstandsschicht zusammen mit ihren An­ schlußbereichen mit fensterartigen Lücken in einer rein schematischen Darstellung.
Fig. 2a zeigt den mit aufgelöteten Kontaktelementen versehenen Nutzen vor der Vereinze­ lung; Fig. 2b zeigt eine Leiterplatte nach der Vereinzelung.
Gemäß Fig. 1a befinden sich die mit jeweils einer Widerstandsschicht als Leiterbahn 1 verse­ henen einzelnen Leiterplatten 4 als Rohlinge in einer Feldanordnung auf einer zusammenhän­ genden Substrat-Platte 2 aus Keramik, wobei diese Anordnung auch als Nutzen bezeichnet wird; die Widerstandsschichten bzw. Leiterbahnen 1 können gemäß der schematischen Dar­ stellung in Fig. 1b in einer mäanderförmigen Struktur ausgebildet sein, wobei sie an jeweils einem Ende mit zwei nebeneinanderliegenden Anschlußbereichen 3′, 3′′ versehen sind, die ihrerseits fensterartige Lücken 5 aufweisen, die die Oberfläche der Substrat-Platte 2 freigeben; die Anschlußbereiche 3′, 3′′ werden mit Aktivlot versehen, worauf anschließend Kontaktplätt­ chen 6 sowohl mit den Anschlußbereichen 3′, 3′′ als auch mit der durch die Lücken 5 freigege­ benen, aus Keramik bestehenden Oberfläche der Substrat-Platte 2 verlötet werden; d. h, diese Anschlußbereiche 3′, 3′′ sollen zwecks späterer Kontaktierung mit hier nicht dargestellten An­ schlußleitungen - beispielsweise in Form von Kabelenden - mit eigenen Kontaktplättchen 6 ver­ sehen werden, die eine Verlötung bzw. Verschweißung mit Anschlußleitungen ermöglichen. Hierzu wird die Substrat-Platte 2 bzw. der Nutzen von einem metallischen Kontakt-Rohling 7 wenigstens teilweise überdeckt. Wie aus Fig. 1a zu entnehmen ist, weist der metallische Kon­ takt-Rohling 7 einen Rahmen 8 auf, der eine Vielzahl von aufzubringenden, vorgefertigten Löt­ flächen bzw. Kontaktplättchen 6 enthält, welche nach Fig. 1a auf den zum Anschluß vorgese­ henen Anschlußbereichen der jeweiligen Leiterplatte 4 - beispielsweise eines Meßwiderstandes so aufzubringen sind, daß die Anschlußbereiche 3′, 3′′ alle zusammen von den Kontaktflächen 6 abgedeckt werden. Der metallische Kontakt-Rohling 7 besteht vorzugsweise aus Nickel oder einer Nickel-Eisen-Legierung.
Vor der Verbindung der Lötflächen bzw. Kontaktplättchen 6 mit den Anschlußbereichen 3′, 3′′ der Leiterbahn 1 wird auf die als Anschlußbereiche 3′, 3′′ vorgesehenen Teile der Leiterbahnen 1 bzw. der Widerstandsschichten im Siebdruckverfahren eine Lotpaste aufgebracht, wobei die im Siebdruck bedruckten Flächen der Anschlußbereiche, mindestens den die Substrat-Platte berührenden Flächen der später aufgebrachten Kontaktplättchen 6 entsprechen.
In einer bevorzugten Ausgestaltung des Verfahrens wird zur verbesserten elektrischen Verbin­ dung der Kontaktplättchen zwischen den Anschlußbereichen 3′, 3′′ der Leiterbahnen und der Aktivlotpaste eine platinmetallhaltige Paste auf Teile der Anschlußbereiche in einem zusätzli­ chen Verfahrensschritt durch Siebdrucken aufgebracht. Nach Aufbringen des metallischen Kon­ takt-Rohlings 7 wird der so vorbereitete Nutzen, d. h. Kontaktplättchen und Substratplatte 2 in einen Vakuum- oder Schutzgas-Lötofen eingebracht und mittels Wärmezufuhr die Lötflächen bzw. Kontaktplättchen 6 mit der durch Siebdruck aufgebrachten Aktivlotpaste in den Anschluß­ bereichen 3′, 3′′ der Leiterbahn 1 elektrisch und mechanisch fest verbunden.
Nach der festen Verbindung zwischen Kontaktflächen 6 und den Anschlußbereichen 3′, 3′′ so­ wie den von den Lücken 5 freigegebenen Substrat-Oberfläche-Bereichen der Leiterplatte wer­ den die Hilfs- und Trägerstege des metallischen Kontakt-Rohlings 7 gemäß Fig. 2a entfernt und nach Vereinzeln der ursprünglichen Leiterplatten-Rohlinge, die gemäß Fig. 2b nun mit Zif­ fer 9 bezeichnet sind, liegt eine anschlußfertige Leiterplatte als Meßwiderstand mit Substrat vor. Die Vereinzelung der ursprünglichen Leiterplatten-Rohlinge erfolgt durch Sägen oder Brechen.
Nach der Vereinzelung stehen die mit den Anschlußbereichen der Leiterbahn verbundenen Kontaktplättchen 6 für eine sichere und zuverlässige, hochtemperaturfeste Kontaktierung der Leiterplatte 9 mit Anschlußleitern bereit.

Claims (11)

1. Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und gut lötbaren An­ schluß-/Kontaktierungsbereichen durch die Verfahrensschritte:
  • - Ausbilden von strukturierten, d. h. mit durchgehenden Aussparungen, Ausnehmungen versehenen elektrisch leitenden Anschluß-/Kontaktierungsbereichen auf einem kera­ mischen Substrat,
  • - Beschichten der Anschluß-/Kontaktierungsbereiche mit an sich bekannten Aktivloten,
  • - Aufbringen eines metallischen Kontaktplättchens (Anschlußkontakt) auf die mit Aktiv­ lot versehenen Anschluß-/Kontaktierungsbereiche und
  • - Verlöten dieses Verbundes, wobei die Kontaktplättchen mit den Leiterbahnen und an den Aussparungen mit der Substratoberfläche verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Kontaktplättchen als Kon­ taktfahne aufgebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Kontaktplättchen als Ende eines langgestreckten Leiters aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Aktivlot als Paste, als Lot-Formteil oder als aufplattierte Schicht eines Kontaktplättchens aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Aktivlot als dispensierbares Material mittels Dosiereinrichtung aufgebracht wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Aktivlot als elek­ trisch leitende Paste wenigstens teilweise auf die ein Metall der Platingruppe enthaltende Leiterbahn im Siebdruckverfahren aufgebracht wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Leiterplat­ ten im Nutzen hergestellt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Kontaktplättchen im Nutzen (7) auf die Leiterplatte nach Anspruch 7 aufgebracht werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Kontakt­ plättchen (6) im Vakuum oder in Intergasatmosphäre mit der Aktivlotpaste verlötet werden.
10. Verwendung der nach dem Verfahren der Ansprüche 1 bis 9 hergestellten Leiterplatte als Meßwiderstand oder Heizelement, wobei die Leiterbahn als Widerstand ausgebildet ist.
11. Verwendung der nach dem Verfahren der Ansprüche 1 bis 9 hergestellten Leiterplatte für Kapazitätsmessungen, wobei die Leiterbahn als Elektrodenstruktur ausgebildet ist.
DE19633486A 1996-08-20 1996-08-20 Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung Expired - Fee Related DE19633486C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19633486A DE19633486C1 (de) 1996-08-20 1996-08-20 Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung
TW086108309A TW343426B (en) 1996-08-20 1997-06-16 Process for producing a circuit board at least having a metal layer, circuit board thereof and its use
JP9222051A JPH10117063A (ja) 1996-08-20 1997-08-05 少なくとも一つの金属層を有する回路板の製造方法および回路板ならびにその使用方法
KR1019970037943A KR19980018524A (ko) 1996-08-20 1997-08-08 최소한 한 금속-적층을 가진 기판의 제조방법 및 프린트기판과 그의 적용
US08/908,608 US6226864B1 (en) 1996-08-20 1997-08-08 Process for producing printed circuit boards with at least one metal layer, printed circuit board and use thereof
US09/850,509 US6469614B2 (en) 1996-08-20 2001-05-07 Printed circuit boards having at least one metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19633486A DE19633486C1 (de) 1996-08-20 1996-08-20 Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung

Publications (1)

Publication Number Publication Date
DE19633486C1 true DE19633486C1 (de) 1998-01-15

Family

ID=7803090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19633486A Expired - Fee Related DE19633486C1 (de) 1996-08-20 1996-08-20 Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung

Country Status (5)

Country Link
US (2) US6226864B1 (de)
JP (1) JPH10117063A (de)
KR (1) KR19980018524A (de)
DE (1) DE19633486C1 (de)
TW (1) TW343426B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005001727A1 (de) * 2005-01-13 2006-07-27 Robert Seuffer Gmbh & Co. Kg Elektrische Vorrichtung mit wenigstens einem an einer Leiterplatte oberflächenmontierten elektrischen Bauelement
CN108323007A (zh) * 2018-01-29 2018-07-24 上海康斐信息技术有限公司 一种印制电路板拼接结构及其拼接方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0309017B1 (pt) * 2002-04-04 2015-02-18 Monsanto Technology Llc Máquina automática para manusear e manipular peças individuais de material particulado
US6936793B1 (en) 2002-04-17 2005-08-30 Novastar Technologiesm Inc. Oven apparatus and method of use thereof
TWI387191B (zh) * 2009-06-02 2013-02-21 Richtek Technology Corp 電壓模式切換式電源供應電路、及其控制電路與方法
TWI381170B (zh) * 2009-09-17 2013-01-01 Cyntec Co Ltd 電流感測用電阻裝置與製造方法
AT12722U1 (de) * 2010-03-16 2012-10-15 Austria Tech & System Tech Verfahren und verbund zum bearbeiten bzw. behandeln einer mehrzahl von leiterplatten sowie verwendung hiefür
US9305687B2 (en) * 2010-05-13 2016-04-05 Cyntec Co., Ltd. Current sensing resistor
CN105430918A (zh) * 2015-12-07 2016-03-23 惠州Tcl移动通信有限公司 Pcb板的制作方法
TWI706142B (zh) * 2017-08-07 2020-10-01 聯華電子股份有限公司 電性測試結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2410849B2 (de) * 1974-03-07 1979-12-06 Blaupunkt-Werke Gmbh, 3200 Hildesheim Verfahren zum Auflöten von Miniatur-Bauelementen
DE8003431U1 (de) * 1980-02-09 1980-05-14 Deutsche Gold- Und Silber-Scheideanstalt Vormals Roessler, 6000 Frankfurt Messwiderstand fuer widerstandsthermometer
DE3002112A1 (de) * 1980-01-22 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Paste mit vorgebbarer elektrischer leitfaehigkeit
DE3838968A1 (de) * 1988-01-22 1989-07-27 Asea Brown Boveri Verbundwerkstoff auf der basis von kohlenstoff-fasern als bewehrungsgeruest und einer metallischen matrix als fuellstoff und verfahren zu dessen herstellung
DE4113335C1 (de) * 1991-04-24 1992-11-05 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut, De
DE4123251C2 (de) * 1991-07-13 1994-03-10 Mannesmann Ag Metallischer Dünnschichtwiderstand

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3332912A (en) * 1963-12-18 1967-07-25 Ibm Component with standoff and method of making same
US3882059A (en) * 1973-05-11 1975-05-06 Technical Ceramics Inc Method of making ceramic capacitor
US3916515A (en) * 1974-09-26 1975-11-04 Northern Electric Co Method of producing printed circuit board in multiple units
US4312896A (en) * 1978-08-07 1982-01-26 Graham Magnetics, Inc. Novel soldering process comprising coating a dielectric substrate with electroconductive metal protected by nickel carbide
US4434134A (en) * 1981-04-10 1984-02-28 International Business Machines Corporation Pinned ceramic substrate
DE3345219C1 (de) 1983-12-14 1985-03-21 Daimler-Benz Ag, 7000 Stuttgart Lötfolie zur spannungsfreien Verbindung von Keramikkörpern mit Metall
US4525644A (en) * 1984-04-09 1985-06-25 Sigurd Frohlich Piezoelectric-enhanced circuit connection means
US4759490A (en) * 1986-10-23 1988-07-26 Fujitsu Limited Method for soldering electronic components onto a printed wiring board using a solder paste
KR970004752B1 (ko) * 1989-03-07 1997-04-03 로-무 가부시기가이샤 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
JP3011433B2 (ja) * 1990-05-25 2000-02-21 株式会社東芝 セラミックス回路基板の製造方法
US5242225A (en) * 1990-06-11 1993-09-07 Murata Manufacturing Co., Ltd. Temperature sensor
DE4020383C2 (de) * 1990-06-27 1999-04-01 Bosch Gmbh Robert Verfahren zum Schutz von Katalysatoren für die Abgasreinigung sowie Wärmetönungssensor zur Durchführung des Verfahrens
DE4025715C1 (de) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5573692A (en) * 1991-03-11 1996-11-12 Philip Morris Incorporated Platinum heater for electrical smoking article having ohmic contact
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
DE19540194C1 (de) * 1995-10-30 1997-02-20 Heraeus Sensor Gmbh Widerstandsthermometer aus einem Metall der Platingruppe
US5778520A (en) * 1996-07-03 1998-07-14 Kim; Jong Tae Method of making an assembly package in an air tight cavity and a product made by the method
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2410849B2 (de) * 1974-03-07 1979-12-06 Blaupunkt-Werke Gmbh, 3200 Hildesheim Verfahren zum Auflöten von Miniatur-Bauelementen
DE3002112A1 (de) * 1980-01-22 1981-07-23 Robert Bosch Gmbh, 7000 Stuttgart Paste mit vorgebbarer elektrischer leitfaehigkeit
DE8003431U1 (de) * 1980-02-09 1980-05-14 Deutsche Gold- Und Silber-Scheideanstalt Vormals Roessler, 6000 Frankfurt Messwiderstand fuer widerstandsthermometer
DE3838968A1 (de) * 1988-01-22 1989-07-27 Asea Brown Boveri Verbundwerkstoff auf der basis von kohlenstoff-fasern als bewehrungsgeruest und einer metallischen matrix als fuellstoff und verfahren zu dessen herstellung
DE4113335C1 (de) * 1991-04-24 1992-11-05 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut, De
DE4123251C2 (de) * 1991-07-13 1994-03-10 Mannesmann Ag Metallischer Dünnschichtwiderstand

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005001727A1 (de) * 2005-01-13 2006-07-27 Robert Seuffer Gmbh & Co. Kg Elektrische Vorrichtung mit wenigstens einem an einer Leiterplatte oberflächenmontierten elektrischen Bauelement
DE102005001727B4 (de) * 2005-01-13 2018-01-18 Seuffer gmbH & Co. KG Elektrischer Bauelementträger
CN108323007A (zh) * 2018-01-29 2018-07-24 上海康斐信息技术有限公司 一种印制电路板拼接结构及其拼接方法

Also Published As

Publication number Publication date
US6469614B2 (en) 2002-10-22
TW343426B (en) 1998-10-21
JPH10117063A (ja) 1998-05-06
US20010015287A1 (en) 2001-08-23
KR19980018524A (ko) 1998-06-05
US6226864B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
DE19640058C2 (de) Leiterplatte mit Zugentlastung für Anschluß-Kabel, Verfahren zu deren Herstellung und Verbindung sowie deren Verwendung
DE4339551C1 (de) Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
EP0972288B1 (de) Verfahren zur herstellung einer sensoranordnung für die temperaturmessung
EP1756537B1 (de) Temperaturfühler und verfahren zu dessen herstellung
DE69030223T2 (de) Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen
WO2016012311A1 (de) Sensorelement, sensoranordnung und verfahren zur herstellung eines sensorelements und einer sensoranordnung
DE19633486C1 (de) Verfahren zur Herstellung einer Leiterplatte mit dünnen Leiterbahnen und Anschluß-Kontaktierungsbereichen sowie deren Verwendung
WO2016012310A1 (de) Sensorelement, sensoranordnung und verfahren zur herstellung eines sensorelements
EP4115158B1 (de) Temperatursensorverbund und verfahren zur herstellung eines temperatursensorverbundes
DE202012004434U1 (de) Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE19936924C1 (de) Vorrichtung zur Hochtemperaturerfassung und Verfahren zur Herstellung derselben
EP0905493B1 (de) Elektrischer Sensor, insbesondere Temperatur-Sensor, mit Leiterplatte
DE19621001A1 (de) Sensoranordnung zur Temperaturmessung und Verfahren zur Herstellung der Anordnung
DE69733806T2 (de) Verfahren zum befestigen eines elektrischen kontakts auf einer keramikschicht und ein auf diese weise gefertigtes widerstandselement
EP4062138B1 (de) Sensorelement und verfahren zur herstellung eines sensorelements
EP0484756B1 (de) Widerstandsanordnung in SMD-Bauweise
AT511506B9 (de) Temperatursensor als Flip-Chip auf Leiterplatte
DE1465736B2 (de) Funktionsblock, insbesondere für datenverarbeitende Anlagen
AT511498B1 (de) Temperatursensoren mit Flip-Chips
DE10230712B4 (de) Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
DE102022206412A1 (de) Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
DE2518969B1 (de) Leiterbahn und kontaktflaeche fuer duennschichtschaltungen
EP1345271A1 (de) Verfahren zum Herstellen elektrischer Schaltkreise
DD220711A1 (de) Kontaktanordnung fuer elektrische messungen bei hohen temperaturen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HERAEUS ELECTRO-NITE INTERNATIONAL N.V., HOUTHALEN

8328 Change in the person/name/address of the agent

Free format text: KUEHN, H., PAT.-ASS., 63450 HANAU

8339 Ceased/non-payment of the annual fee