DE19631972C2 - Verfahren zum Überwachen der Funktionsfähigkeit eines zur Digitalisierung von Analogsignalen ausgelegten Analog/-Digital Wandlers - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1, d. h. ein Verfahren zum Überwachen der Funktionsfähigkeit eines zur Digitalisierung von Analogsignalen ausgelegten Analog/Digital-Wandlers.

Verfahren dieser Art sind beispielsweise aus der DE 36 21 937 A1, der US 5 063 383 und der EP 0 579 235 A2 bekannt. Den in diesen Druckschriften beschriebenen Verfahren ist gemeinsam, daß an den zu überwachenden Analog/Digital-Wandler (A/D-Wand­ ler) in besonderen Testphasen bekannte analoge Testsignale angelegt werden und daß die aus diesen Testsignalen durch den zu überwachenden A/D-Wandler generierten Digitalwerte mittels eines Vergleichs mit den bekannten Sollwerten auf deren Rich­ tigkeit überprüft werden.

Während derartiger Überprüfungen (Testphasen) von A/D-Wandlern sind diese für "normale A/D-Wandlungen nicht oder allenfalls eingeschränkt einsetzbar. Insbesondere aus diesem Grund kann die Überprüfung auch nicht kontinuierlich, sondern nur in relativ großen zeitlichen Abständen erfolgen.

Eine Möglichkeit zur Behebung dieses Problems bestünde darin, daß parallel zum zu überwachenden A/D-Wandler ein mehr oder weniger identischer zweiter A/D-Wandler vorgesehen wird, und daß die von den A/D-Wandlern generierten Digitalwerte auf de­ ren Übereinstimmung überprüft werden. Die praktische Reali­ sierung eines derartigen Überwachungsverfahrens erfordert je­ doch insbesondere wegen des Vorsehens zweier A/D-Wandler einen relativ großen technischen Aufwand und ist dement­ sprechend teuer.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß dadurch auf einfache Art und Weise eine kontinuierliche Überwachung des zu überwachenden A/D-Wandlers während dessen "normalen" Betriebes ermöglicht wird.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.

Demnach ist vorgesehen, daß außerhalb des Analog/Digital-Wandlers, basierend auf einem durch den Analog/Digital-Wandler zu digitalisierenden Analogsignal, eine Folge von digitalen Impulsen generiert wird, von welchen zumindest die Breite oder die Folgefrequenz analogsignalabhängig sind, und daß überprüft wird, ob diese Impulsfolge und der auf der Basis desselben Analogsignals durch den Analog/Digital-Wandler generierte Digitalwert einander entsprechen.

Ein zu digitalisierendes Analogsignal wird also einerseits durch den zu überwachenden A/D-Wandler digitalisiert und andererseits einer (davon verschiedenen) Signalverarbeitung mit analogsignalabhängigem Ergebnis unterworfen, wobei diese Signalverarbeitung in einer separaten, vom zu überwachenden A/D-Wandler unabhängigen Signalverarbeitungsschaltung erfolgt, welche - verglichen mit einem A/D-Wandler - erkenn­ bar relativ einfach aufgebaut sein kann.

Aus dem ausgewählten Analogsignal werden demnach unabhängig voneinander zwei das Analogsignal auf verschiedene Weise repräsentierende Digitalsignale gebildet, die einander bei ordnungsgemäßer Funktion des A/D-Wandlers und der besagten Signalverarbeitungsschaltung insoweit entsprechen, als sie auf identische Analogsignale rückführbar sind.

Die Tatsache, daß die Überwachung der Funktionsfähigkeit des A/D-Wandlers letztlich durch eine Gegenüberstellung zweier unabhängig voneinander aktuell erzeugter Signale erfolgt, ermöglicht es, auf das Einschleusen vorbestimmter Testsignale zu verzichten; das ausgewählte Analogsignal kann vielmehr ein beliebiges der im "normalen" Betrieb des A/D-Wandlers zu wan­ delnden Analogsignale sein.

Die Überwachung der Funktionsfähigkeit des A/D-Wandlers kann dadurch kontinuierlich und gänzlich ohne einen wie auch immer gearteten Eingriff in den "normalen" Wandlungsprozeß erfol­ gen.

Es wurde mithin ein Verfahren gefunden, durch welches auf äußerst einfache Art und Weise eine kontinuierliche Über­ wachung des zu überwachenden A/D-Wandlers während dessen "normalen" Betriebes ermöglicht wird.

Die Überwachung nach dem erfindungsgemäßen Verfahren zeichnet sich ferner durch eine bislang einzigartige Fehlererkennungs­ möglichkeit aus. Die Tatsache, daß aus dem ausgewählten Analogsignal unabhängig voneinander zwei das Analogsignal auf verschiedene Weise repräsentierende Digitalsignale gebildet werden, ermöglicht nämlich neben der Erkennung von Störungen im A/D-Wandler auch die Erfassung von Fehlern in der Kon­ struktion des A/D-Wandlers.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen

Fig. 1 ein erstes Ausführungsbeispiel einer zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Schaltungsanord­ nung,

Fig. 2 zeitliche Signalverläufe zur Erläuterung der Funktion der in der Fig. 1 gezeigten Schaltungsanordnung,

Fig. 3 eine Konstantstromquelle zur zeitlich konstanten Ent­ ladung eines Kondensators,

Fig. 4 ein zweites Ausführungsbeispiel einer zur Durchfüh­ rung des erfindungsgemäßen Verfahrens geeigneten Schaltungs­ anordnung, und

Fig. 5 ein drittes Ausführungsbeispiel einer zur Durchfüh­ rung des erfindungsgemäßen Verfahrens geeigneten Schaltungs­ anordnung.

Die zu überwachenden A/D-Wandler sind in den nachfolgend be­ schriebenen Ausführungsbeispielen jeweils in einer Zentral­ einheit (Mikroprozessor, Mikrocontroller, Signalprozessor etc.) integriert, welche den Hauptrechner eines Kraftfahr­ zeugsteuergerätes bilden möge.

Die jeweiligen Zentraleinheiten weisen jeweils eine Vielzahl von (in den Figuren nur teilweise dargestellten) Analog­ signalanschlüssen ADx auf, an welche eine Vielzahl von durch den A/D-Wandler zu digitalisierenden Analogsignalen anlegbar ist.

Bei den zu digitalisierenden Analogsignalen möge es sich um Ausgangssignale von Sensoren handeln, beispielsweise um das Ausgangssignal des Sollwertpotentiometers eines Pedalwert­ gebers in einem Kraftfahrzeug.

Allerdings besteht hierauf keine Einschränkung. Der zu über­ wachende A/D-Wandler muß weder in einer Zentraleinheit inte­ griert sein, noch muß die den zu überwachenden A/D-Wandler enthaltende Zentraleinheit mehrere Analogsignalanschlüsse aufweisen. Der A/D-Wandler muß auch nicht zur KFZ-Steuerung dienen. Dementsprechend kann es sich bei den zu digitali­ sierenden Analogsignale um beliebige Analogsignale beliebiger Herkunft handeln.

Die den zu überwachenden A/D-Wandler enthaltende Zentralein­ heit ist in der Fig. 1 mit dem Bezugszeichen ZE bezeichnet. Das durch den selbst nicht gezeigten A/D-Wandler zu digitali­ sierende Analogsignal wird über einen Analogsignalanschluß AD1 der Zentraleinheit in diese eingegeben.

Das zu digitalisierende Analogsignal wird der in der Fig. 1 gezeigten Schaltungsanordnung über eine Eingangsklemme E zugeführt. Es durchläuft zunächst ein aus Widerständen R1 und R2 sowie einem Kondensator C1 bestehendes Eingangsnetzwerk und gelangt dann zu einem Verzweigungspunkt V. Von diesem Verzweigungspunkt V aus gelangt das im folgenden als UA bezeichnete Analogsignal einerseits zu dem bereits erwähnten Analogsignalanschluß AD1 der Zentraleinheit ZE und anderer­ seits in eine durch einen gepunkteten Rahmen gekennzeichnete Signalverarbeitungsschaltung SV.

Das an den an den Analogsignaleingang AD1 der Zentraleinheit ZE gelangende Analogsignal UA wird durch den in der Zentral­ einheit integrierten, in der Figur nicht gezeigten A/D-Wand­ ler digitalisiert.

Gleichzeitig wird es, wie nachfolgend im einzelnen beschrie­ ben wird, in der vom A/D-Wandler getrennt vorgesehenen Signalverarbeitungsschaltung SV zu einer analogsignalabhängi­ gen digitalen Impulsfolge verarbeitet, welche in einen für die Eingabe von Digitalsignalen ausgelegten Eingangsanschluß (Port) P2 der Zentraleinheit ZE eingegeben wird.

Die digitale Impulsfolge ist so beschaffen, daß sie das Analogsignal UA, basierend auf welchem sie generiert wurde, eindeutig repräsentiert und mithin geeignet ist, dem durch den A/D-Wandler generierten Digitalwert zu Vergleichszwecken gegenübergestellt zu werden. Bei dieser Gegenüberstellung wird (innerhalb der Zentraleinheit ZE) überprüft, ob die einander gegenübergestellten, das Analogsignal auf verschie­ dene Weise repräsentierenden Signale (Digitalwert bzw. Impulsfolge) einander entsprechen, d. h. auf das selbe Analog­ signal zurückgehen.

Wird bei dem Vergleich festgestellt, daß die einander gegen­ übergestellten Signale einander entsprechen, so kann davon ausgegangen werden, daß sowohl der A/D-Wandler als auch die Signalverarbeitungsschaltung fehlerfrei arbeiten.

Stellt sich bei dem Vergleich hingegen heraus, daß die Signale einander nicht entsprechen, so liegt im A/D-Wandler und/oder in der Signalverarbeitungsschaltung SV ein Fehler vor, auf den es (beispielsweise durch Abschalten des Gerätes oder Ausführen einer speziell für solche Fälle vorgesehenen Störfall-Steuerung) entsprechend zu reagieren gilt.

Es werden nun die Funktion der Signalverarbeitungsschaltung SV und die durch diese generierte Impulsfolge beschrieben.

Das in die Signalverarbeitungsschaltung SV eingegebene Analogsignal UA wird - wenn und so lange eine Diode D1 nicht sperrt - über einen als Spannungsfolger dienenden Operations­ verstärker OP1, einen Widerstand R3 und die Diode D1 auf einen Haltefunktion ausübenden Kondensator CH1 gegeben, wel­ cher dadurch auf eine der Analogspannung entsprechende Spannung UCH aufgeladen wird.

Wird die Diode D1 auf eine später noch genauer beschriebene Weise in den Sperrzustand versetzt, so ist der Kondensator CH1 von der Analogspannungsquelle abgekoppelt und entlädt sich mehr oder weniger schnell über einen dazu parallel ge­ schalteten Widerstand RH1. Die am Kondensator CH1 anliegende Spannung beginnt dadurch zu sinken.

Der Kondensator CH1 ist mit einem ersten Eingangsanschluß eines Komparators KOMP1 verbunden. Der zweite Eingangs­ anschluß des Komparators KOMP1 ist mit einer Schwellen­ spannung UT beaufschlagt, welche von einem aus Widerständen R4 und R5 gebildeten Spannungsteiler abgegriffen wird.

Der Komparator KOMP1 vergleicht die an ihm anliegenden Spannungen, d. h. die (veränderliche) Kondensatorspannung UCH und die (zeitlich konstante) Schwellenspannung UT.

Das Ausgangssignal des Komparators KOMP1, welches zugleich das Ausgangssignal der Signalverarbeitungsschaltung SV ist, hat hohen Pegel, wenn und so lange die Kondensatorspannung UCH größer ist als die Schwellenspannung UT; hierfür sorgt ein zwischen den Ausgang des Komparators KOMP1 und eine Ver­ sorgungsspannung VCC geschalteter Komparatorwiderstand RK1. Fällt die Kondensatorspannung UCH - beispielsweise bedingt durch die nach dem Sperren der Diode D1 einsetzende Entladung des Kondensators CH1 über den Widerstand RH1 - unter die Schwellenspannung UT, so schaltet der Komparator um, und dessen Ausgangssignal wechselt vom hohen Pegel auf den nied­ rigen Pegel.

Je höher die Spannung UCH am Kondensator CH1 zum Zeitpunkt des Sperrens der Diode D1 war, desto länger dauert es, bis diese als Folge der Entladung auf einen Wert absinkt, der kleiner ist als die Schwellenspannung UT. Dieser, sich auch im Ausgangssignal der Signalverarbeitungsschaltung nieder­ schlagende Effekt ermöglicht, wie später noch ausführlicher beschrieben werden wird, die Verwendung des Ausgangssignals der Signalverarbeitungsschaltung SV zur A/D-Wandler-Über­ wachung.

Das Umschalten der Diode D1 vom Durchlaßzustand in den Sperr­ zustand und umgekehrt wird durch ein über einen Ausgangs­ signalanschluß P1 der Zentraleinheit ZE ausgegebenes Steuer­ signal veranlaßt.

Dieses Steuersignal wird an die Basis eines mit Widerständen R6 und R7 beschalteten Transistors T1 angelegt, dessen Emit­ ter mit Masse verbunden ist und dessen Kollektor mit der Ver­ bindung zwischen dem Widerstand R3 und der Diode D1 verbunden ist. So lange das Steuersignal auf niedrigem Pegel liegt, sperrt der Transistor T1, und die Diode D1 ist und bleibt im Durchlaßzustand. Wechselt das Steuersignal auf den hohen Pegel, schaltet der Transistor T1 durch und zieht die Verbin­ dung zwischen dem Widerstand R3 und der Diode D1 auf Masse­ potential, was wiederum ein Umschalten der Diode D1 in den Sperrzustand zur Folge hat.

Bemerkenswert ist hier, daß das Sperren der Diode D1, also die Trennung des Kondensators CH1 von der Analogspannung auf eine Art und Weise erfolgt, die die zur A/D-Wandlung über den Analogsignalanschluß AD1 in die Zentraleinheit ZE eingegebene Analogspannung UA (hier aufgrund des zwischengeschalteten Spannungsfolgers OP1) völlig unbeeinflußt läßt und die Digi­ talisierung dieses Signals durch den A/D-Wandler mithin nicht im geringsten beeinflußt bzw. stört.

Mit dem Umschalten der Diode D1 in den Sperrzustand beginnt die Entladung des Kondensators CH1, welche, wie vorstehend bereits erläutert wurde, schließlich zu einem Umschalten des Ausgangssignals der Komparators vom hohen Pegel auf den nied­ rigen Pegel führt.

Die Zeit, die vom Umschalten der Diode D1 in den Sperrzustand bis zum Umschalten des Ausgangssignals der Komparators vom hohen Pegel auf den niedrigen Pegel vergeht, ist erkennbar ein Maß für die anfängliche Differenz zwischen der Analog­ spannung und der Schwellenspannung; im Idealfall liegt sogar eine direkte Proportionalität zwischen der besagten Zeit und der besagten Spannungsdifferenz vor. Bei Kenntnis der besag­ ten Zeit und der Größe der Schwellenspannung kann die Größe der zugrundeliegenden Analogspannung ermittelt werden. Dies wiederum ermöglicht es, den durch den zu überwachenden A/D-Wandler auf der Basis des selben Analogsignals generierten Digitalwert auf Richtigkeit (Entsprechung) zu überprüfen.

Die besagte Zeit läßt sich in der Zentraleinheit ZE bei Kenntnis des Zeitpunktes des Umschaltens der Diode D1 in den Sperrzustand und bei Kenntnis des Zeitpunktes des Umschaltens des Ausgangssignals des Komparators vom hohen Pegel auf den niedrigen Pegel leicht ermitteln. Der Zeitpunkt des Umschal­ tens der Diode D1 in den Sperrzustand ist der Zentraleinheit ZE bekannt, da diese selbst das die Umschaltung veranlassende Steuersignal über den Port P1 ausgibt. Der Zeitpunkt des Um­ schaltens des Ausgangssignals des Komparators vom hohen Pegel auf den niedrigen Pegel kann von der Zentraleinheit durch eine Überwachung des Pegels dieses (in den Port P2 der Zen­ traleinheit ZE eingegebenen) Signals ermittelt werden.

Die Schwellenspannung UT ist durch den aus den Widerständen R4 und R5 bestehenden Spannungsteiler fest eingestellt und möge der Zentraleinheit bekannt sein.

Die Zentraleinheit ZE ist aufgrund der ihr bekannten Daten und durch die Auswertung des ihr von der Signalverarbeitungs­ schaltung übergebenen analogsignalabhängigen Ausgangssignals derselben in der Lage, den integrierten A/D-Wandler während dessen "normalen" Betriebs quasi in Echtzeit hinsichtlich dessen Funktionsfähigkeit zu überwachen.

Zur Erläuterung weiterer Einzelheiten wird nachfolgend unter Bezugnahme auf Fig. 2 der genaue zeitliche Ablauf der in der Signalverarbeitungsschaltung SV stattfindenden Vorgänge detailliert beschrieben.

Zunächst werden nur das aus dem Port P1 der Zentraleinheit ZE ausgegebene, hier ebenfalls mit P1 bezeichnete Steuersignal, die über dem Kondensator CH1 anliegende Kondensatorspannung UCH und die in den Port P2 der Zentraleinheit ZE eingegebene und hier ebenfalls mit P2 bezeichnete Ausgangsspannung UK des Komparators KOMP1 betrachtet. Der mit P2' bezeichnete Signalverlauf betrifft eine Abwandlung der in der Fig. 1 gezeigten Signalverarbei­ tungsschaltung SV und wird später beschrieben.

Vor einem in Fig. 2 mit T0 bezeichneten Zeitpunkt befindet sich das über den Port P1 der Zentraleinheit ZE ausgegebene Steuersignal (Signal P1) auf niedrigem Pegel. Die Diode D1 ist demzufolge im Durchlaßzustand und die am Kondensator CH1 anliegende Kondensatorspannung UCH folgt und entspricht im wesentlichen der in die Signalverarbeitungsschaltung SV ein­ gegebenen Analogspannung UA, welche während des in der Figur dargestellten Zeitraumes konstant und relativ hoch sein möge. Die Ausgangsspannung UK (Signal P2) des Komparators KOMP1 be­ findet sich, da die Kondensatorspannung UCH größer als die Schwellenspannung UT ist, auf hohem Pegel.

Zum Zeitpunkt T0 wechselt das über den Port P1 der Zentral­ einheit ZE ausgegebene Steuersignal (Signal P1) vom niedrigen Pegel auf den hohen Pegel. Dadurch wird die Diode D1 vom Durchlaßzustand in den Sperrzustand geschaltet, was wiederum ein Trennen des im wesentlichen auf die Analogspannung aufge­ ladenen Kondensators CH1 von der Analogspannung bewirkt.

Der Kondensator CH1 beginnt sich deshalb über den Widerstand RH1 zu entladen, was einen Abfall der auch in den Komparator KOMP1 anliegenden Kondensatorspannung UCH zur Folge hat. So lange die Kondensatorspannung UCH noch größer ist als die Schwellenspannung UT, bleibt die in den Port P2 der Zentral­ einheit ZE eingegebene Ausgangsspannung UK (Signal P2) des Komparators KOMP1 auf hohem Pegel.

Zum Zeitpunkt T1 unterschreitet die Kondensatorspannung UCH die Schwellenspannung UT. Dies hat zur Folge, daß das Aus­ gangssignal UK (Signal P2) des Komparators KOMP1 vom hohen Pegel auf den niedrigen Pegel wechselt.

Zum Zeitpunkt T2 fällt das über den Port P1 der Zentral­ einheit ZE ausgegebene Steuersignal (Signal P1) wieder auf den niedrigen Pegel zurück. Dies hat zur Folge, daß die Diode D1 vom Sperrzustand in den Durchlaßzustand geschaltet wird, wodurch auf den Kondensator CH1 und den Komparator KOMP1 wie­ der die Analogspannung durchgeschaltet wird. Dies wiederum bewirkt daß die Ausgangsspannung UK (Signal P2) des Kompara­ tors KOMP1 vom niedrigen auf den hohen Pegel ansteigt und der Kondensator CH1 auf eine der Analogspannung entsprechende Spannung aufgeladen wird.

Damit ist wieder der vor dem Zeitpunkt T0 herrschende Zustand erreicht, und es kann (durch den erneuten Wechsel des aus dem Port P1 der Zentraleinheit ZE ausgegebenen Steuersignals auf den hohen Pegel) der nächste Vergleichszyklus gestartet wer­ den. Bei wiederholtem Durchführen solcher Vergleichszyklen wird durch die Signalverarbeitungsschaltung eine Folge von Impulsen generiert, deren Breite analogsignalabhängig ist und die eine kontinuierliche Überwachung der Funktionsfähigkeit der A/D-Wandlers ermöglichen, ohne dessen "normalen" Betrieb durch Einschleusen von definierten Testsignalen oder derglei­ chen unterbrechen zu müssen.

Die in der Fig. 1 gezeigte Signalverarbeitungsschaltung SV kann dahingehend abgewandelt werden, daß der Komparatorwider­ stand RK1 nicht wie in der Fig. 1 gezeigt mit der Versor­ gungsspannung VCC beaufschlagt, sondern mit dem Port P1 der Zentraleinheit ZE verbunden ist.

Dies hat zur Folge, daß das Ausgangssignal UK der Komparators KOMP1 während Zeiten, zu denen die Kondensatorspannung UCH größer ist als die Schwellenspannung UT, den jeweiligen Pegel des aus dem Port P1 der Zentraleinheit ZE ausgegebenen Steuersignals annimmt. Im Ergebnis erhält man damit an Port P2 der Zentraleinheit ZE einen Spannungsverlauf wie er in der Fig. 2 bei P2' dargestellt ist.

Im Unterschied zu der in der Fig. 1 gezeigten Ausführung der Signalverarbeitungsschaltung wird damit an Port P2 ein Spannungsverlauf erhalten, welcher die Ermittlung der zur Analogsignalrekonstruierung benötigten Zeit (Zeit zwischen T0 und T1) unter alleiniger Berücksichtigung dieses Signals, d. h. ohne zusätzliche Berücksichtigung des zeitlichen Ver­ laufs des aus dem Port P1 ausgegebenen Steuersignals erlaubt; die gesuchte Zeit entspricht hier nämlich genau der Dauer der Hochpegelphase des in den Port P2 eingegebenen Signals.

Eine derart abgewandelte Ausführung der Signalverarbeitungs­ schaltung ist insbesondere dann vorteilhaft, wenn die Zen­ traleinheit ZE wie beispielsweise die 80C166/167 über einen sogenannten Gated-Timer-Mode verfügt.

Eine unabhängig von der soeben beschriebenen ersten Abwand­ lung der in der Fig. 1 gezeigten Signalverarbeitungsschal­ tung SV vorsehbare zweite Abwandlung derselben besteht darin, daß der Widerstand RH1, über den sich der Kondensator CH1 entlädt, durch eine Konstantstromquelle ersetzt wird.

Eine mögliche Ausführungsform einer geeigneten Konstantstrom­ quelle ist in Fig. 3 dargestellt.

Die in der Fig. 3 gezeigte Konstantstromquelle besteht aus Widerständen R11, R12, R13 und R14 (beispielsweise mit Werten von 26, 1 kΩ, 1 kΩ, 1 kΩ und 1 kΩ), einem Operationsverstär­ ker OP11 (beispielsweise LM2904) und einem Transistor T11 (beispielsweise BCW60), die wie in der Fig. 3 gezeigt ver­ schaltet sind.

Diese, aber selbstverständlich auch jede anders aufgebaute und anders dimensionierte Konstantstromquelle kann den Kon­ densator CH1 mit einem konstanten Strom entladen. Der in der Fig. 2 gezeigte Verlauf der Kondensatorspannung UCH beim Entladen der Kondensators CH1 kann auf diese Weise bei Bedarf linearisiert, d. h. einer Gerade angenähert werden. Dies wie­ derum hat den positiven Effekt, daß ein linearer Zusammenhang zwischen Analogspannungs-Schwellenspannungs-Differenz und der Zeitspanne zwischen T0 und T1 hergestellt wird.

Ein zweites Ausführungsbeispiel einer zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Schaltungsanordnung ist in Fig. 4 dargestellt.

Im Gegensatz zur Darstellung in der Fig. 1 beschränkt sich die Darstellung in der Fig. 4 im wesentlichen auf die Signalverarbeitungsschaltung SV. Wenngleich dies in der Fig. 4 nicht gezeigt ist, wird aber auch hier das zu digitalisie­ rende Analogsignal UA einerseits direkt in die Zentraleinheit ZE bzw. den darin integrierten A/D-Wandler und andererseits in die Signalverarbeitungsschaltung SV eingegeben.

Die in die Signalverarbeitungsschaltung eingegebene Analog­ spannung UA wird bei der in der Fig. 4 gezeigten Schaltungs­ anordnung direkt in einen Komparator KOMP2 eingegeben. In den anderen Eingangsanschluß des Komparators wird wiederum eine Schwellenspannung eingegeben, welche hier jedoch im Gegensatz zum ersten Ausführungsbeispiel und wie später noch genauer beschrieben werden wird, in Abhängigkeit von der Zeit variiert.

Die Ausgangsspannung des Komparators KOMP2 wird wie beim ersten Ausführungsbeispiel als Eingangssignal in einem Port P2 der Zentraleinheit ZE eingegeben. Ein Komparatorwiderstand RK2 ist (wie bei der ersten Abwandlung des ersten Ausfüh­ rungsbeispiels) zwischen dem Port P1 und dem Port P2 der Zentraleinheit vorgesehen und sorgt so dafür, daß das Aus­ gangssignal des Komparators KOMP2 während Zeiten, zu denen die variable Schwellenspannung größer ist als die Analog­ spannung, den Pegel des aus dem Port P1 der Zentraleinheit ausgegebenen Steuersignals annimmt. Der Komparatorwiderstand RK2 könnte statt dessen aber auch wie der Komparatorwider­ stand RK1 in Fig. 1 mit der Versorgungsspannung VCC verbun­ den werden.

Durch das aus dem Port P1 ausgegebene Steuersignal wird im vorliegenden Ausführungsbeispiel bestimmt, ob der Kondensator CH2 mit der Versorgungsspannung VCC verbunden oder von dieser getrennt ist.

Wenn und so lange das aus dem Port P1 ausgegebene Steuer­ signal einen niedrigen Pegel aufweist, ist der Kondensator CH2 durch den dann leitenden Transistor T21, der wie gezeigt mit Widerständen R21 und R22 verschaltet ist, mit der Versor­ gungsspannung VCC verbunden und wird über einen Widerstand R23 auf eine der Versorgungsspannung VCC entsprechende Spannung aufgeladen. Die Versorgungsspannung ist dabei zu­ mindest gleich groß wie, vorzugsweise aber größer als die maximal auftretende Analogspannung.

Der Vergleichszyklus beginnt wie schon beim ersten Ausfüh­ rungsbeispiel mit dem Wechsel des aus dem Port P1 ausgegebe­ nen Steuersignals vom niedrigen Pegel auf den hohen Pegel. Dies bewirkt ein Sperren des Transistors T21 und damit ein Trennen des Kondensators CH2 von der Versorgungsspannung VCC. Gleichzeitig beginnt sich der Kondensator über den parallel dazu vorgesehenen Widerstand RH2 zu entladen.

Die Kondensatorspannung ist, wie aus der Fig. 4 ersichtlich ist, zugleich die in den Komparator KOMP2 eingegebene Schwel­ lenspannung.

So lange in dieser Phase, d. h. während der Hochpegelphase des aus dem Port P1 der Zentraleinheit ZE ausgegebenen Steuer­ signals die Schwellenspannung größer ist als die Analog­ spannung, liegt das Ausgangssignal des Komparators auf hohem Pegel (dem Pegel des Steuersignals, mit dem es über den Widerstand RK2 verbunden ist). Unterschreitet die Schwellen­ spannung infolge der fortschreitenden Entladung des Kondensa­ tors CH2 die Analogspannung, fällt das Ausgangssignal des Komparators auf den niedrigen Pegel ab.

Eine vorbestimmte Zeit, nachdem das aus dem Port P1 der Zen­ traleinheit ZE ausgegebene Steuersignal auf den hohen Pegel anstieg, fällt es wieder auf den niedrigen Pegel zurück, wo­ durch der Kondensator CH2 wieder auf die Versorgungsspannung VCC aufgeladen wird. Der betrachtete Vergleichszyklus ist da­ mit beendet.

Je höher die Analogspannung ist, desto kürzer ist die Zeit, die vergeht, bis diese von der infolge Entladung des Konden­ sators CH2 sinkenden Schwellenspannung unterschritten wird.

Im Ergebnis wird am Port P2 der Zentraleinheit ZE ein Span­ nungsverlauf erhalten wie er bei P2' in Fig. 2 dargestellt ist. Die Hochpegelphase dieses Signals entspricht im vorlie­ genden Ausführungsbeispiel jedoch der Zeit, während welcher die allmählich absinkende Schwellenspannung größer ist als die Analogspannung.

Die besagte Zeit ist wie schon beim ersten Ausführungsbei­ spiel ein Maß für die anfängliche Differenz zwischen der Analogspannung und der Schwellenspannung. Dementsprechend kann auch hier bei Kenntnis der besagten Zeit und der (anfänglichen) Größe der Schwellenspannung, also der Größe der Versorgungsspannung VCC die Größe der zugrundeliegenden Analogspannung ermittelt werden. Dies wiederum ermöglicht es, den durch den zu überwachenden A/D-Wandler auf der Basis des selben Analogsignals generierten Digitalwert auf Richtigkeit (Entsprechung) zu überprüfen. Bezüglich weiterer Einzelheiten wird auf die entsprechenden Ausführungen zum zuvor beschrie­ benen ersten Ausführungsbeispiel verwiesen.

Wie schon beim ersten Ausführungsbeispiel wird auch bei dem soeben beschriebenen zweiten Ausführungsbeispiel bei wieder­ holtem Durchführen der beschriebenen Vergleichszyklen durch die Signalverarbeitungsschaltung eine Folge von Impulsen ge­ neriert, deren Breite analogsignalabhängig ist und die eine kontinuierliche Überwachung der Funktionsfähigkeit der A/D-Wandlers ermöglichen, ohne dessen "normalen" Betrieb durch Einschleusen von definierten Testsignalen oder dergleichen unterbrechen zu müssen.

Um eine bessere Linearität zwischen der anfänglichen Analog­ spannungs-Schwellenspannungs-Differenz und der Dauer der Hochpegelphase des in Port P2 eingegebenen Spannungsverlaufs zu erhalten, kann wie schon beim ersten Ausführungsbeispiel auch hier in Betracht gezogen werden, den Widerstand RH2, über welchen sich der Kondensator CH2 entlädt, durch eine Konstantstromquelle zu ersetzen, welche den Stromfluß bei der Kondensatorentladung konstant hält und damit für eine gleich­ mäßig schnelle Entladung des Kondensators sorgt. Hierfür kommt beispielsweise die in der Fig. 3 gezeigte und vor­ stehend bereits beschriebene Konstantstromquelle in Frage.

Das unter Bezugnahme auf die Fig. 4 beschriebene zweite Aus­ führungsbeispiel weist gegenüber dem ersten Ausführungsbei­ spiel insbesondere die Vorteile auf, daß

• 1) die zur Überwachung der Funktionsfähigkeit des A/D-Wand­ lers heranziehbaren Analogspannungen keinen Beschränkungen hinsichtlich ihrer Größe unterworfen sind, und
• 2) der erforderliche Bauelemente-Aufwand auf ein Minimum re­ duziert ist.

Es wird nun unter Bezugnahme auf Fig. 5 ein drittes Ausfüh­ rungsbeispiel einer zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Schaltungsanordnung beschrieben.

Wie die Darstellung in der Fig. 4 beschränkt sich auch die Darstellung in der Fig. 5 im wesentlichen auf die Signal­ verarbeitungsschaltung SV. Wenngleich dies in der Fig. 5 nicht gezeigt ist, wird auch hier das zu digitalisierende Analogsignal UA einerseits direkt in die Zentraleinheit ZE bzw. den darin integrierten A/D-Wandler und andererseits in die Signalverarbeitungsschaltung SV eingegeben.

In der Signalverarbeitungsschaltung SV gelangt das in diese eingegebene Analogsignal über einen durch einen entsprechend verschalteten Operationsverstärker OP31 gebildeten Spannungs­ folger an einen spannungsgesteuerten Frequenzoszillator VCO. Der Frequenzoszillator generiert eine als Eingangssignal in den Port P2 der Zentraleinheit eingegebene Impulsfolge, deren Frequenz von der Größe der daran angelegten Spannung, d. h. der Analogspannung abhängt.

Der Frequenzoszillator VCO besteht im vorliegenden Ausfüh­ rungsbeispiel aus Widerständen R31 bis R36, einem Kondensator C31 und einem Operationsverstärker OP32, die wie in der Fig. 5 gezeigt verschaltet sind.

Die in der Fig. 5 gezeigte Signalverarbeitungsschaltung SV weist den Vorteil auf, daß nur ein Port, d. h. hier der Port P2 der Zentraleinheit ZE benötigt wird. Der Port P1 und des­ sen in der Fig. 5 dargestellte Beschaltung (Widerstände R37 bis R39, Transistor T31 und Diode D31) werden nicht unbedingt benötigt bzw. können weggelassen werden.

Daß sie gemäß der Darstellung in der Fig. 5 doch verwendet bzw. vorgesehen sind, dient der Erläuterung einer vorteilhaf­ ten Weiterbildung, deren Vorsehen jedoch keine Voraussetzung für die ordnungsgemäße Funktion der gezeigten Schaltungs­ anordnung darstellt. Auf die gezeigte Art und Weise läßt sich nämlich eine Normierung des Oszillators VCO, genauer gesagt eine Eliminierung der Toleranz der Kondensators C31 bewerk­ stelligen.

Wird nämlich über den Port P1 ein Signal mit hohem Pegel aus­ gegeben, so bewirkt dies ein Durchschalten des Transistors T31, wodurch seinerseits wiederum die Diode D31 in den Sperr­ zustand versetzt wird. Ermittelt man in diesem Stadium, in welchem der Oszillator VCO infolge der sperrenden Diode D31 durch eine Spannung von ungefähr 0V angesteuert wird, die vom Oszillator generierte und ausgegebene Frequenz und normiert basierend darauf die in der Zentraleinheit ZE erfolgende Fre­ quenz-Analogspannungs-Zuordnung, so gestattet dies die Elimi­ nierung von gegebenenfalls vorhandenen Bauelemente-Toleran­ zen, und zwar nicht nur herstellungsbedingter, sondern auch durch Alterung und Umgebungseinflüsse verursachter Toleran­ zen.

Die Auswertung des in den Port P2 eingegebenen Spannungsver­ laufs kann entweder unter Ermittlung der Frequenz oder - wenn das Tastverhältnis konstant ist - wie beim ersten und bei zweiten Ausführungsbeispiel unter Auswertung der Dauer der jeweiligen Hochpegel- und/oder Niedrigpegelphasen erfolgen.

Unabhängig davon läßt sich aus der durch die von der Signal­ verarbeitungsschaltung generierten analogsignalabhängigen Impulsfolge das dieser zugrundeliegende Analogsignal rekon­ struieren, so daß auch dieses Signal zur kontinuierlichen Überwachung der Funktionsfähigkeit des A/D-Wandlers während dessen "normalen" Betriebs geeignet ist.

Claims (10)

1. Verfahren zum Überwachen der Funktionsfähigkeit eines zur Digitalisierung von Analogsignalen ausgelegten Analog/-Digi­ tal-Wandlers, dadurch gekennzeichnet, daß außerhalb des Analog/Digital-Wandlers, basierend auf einem durch den Analog/Digital-Wandler zu digitalisierenden Analogsignal (UA), eine Folge von digitalen Impulsen (P2) generiert wird, von welchen zumindest die Breite oder die Folgefrequenz analog­ signalabhängig sind, und daß überprüft wird, ob diese Impuls­ folge und der auf der Basis desselben Analogsignals durch den Analog/Digital-Wandler generierte Digitalwert einander entsprechen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zu überwachende Analog/Digital-Wandler in einer Zentraleinheit (ZE) integriert ist, welche eine Vielzahl von Analogsignalanschlüssen aufweist, an welche durch den Analog/Digital-Wandler zu digitalisierende Analogsignale (UA) anlegbar sind, und daß eine die Impulsfolge generierende Signalverarbei­ tungsschaltung (SV) außerhalb der Zentraleinheit vorgesehen ist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß durch die Signalverarbeitungsschaltung (SV) wiederholt Ver­ gleichszyklen ausgeführt werden, deren Anfang und Ende je­ weils durch ein von der Zentraleinheit (ZE) an die Signal­ verarbeitungsschaltung ausgegebenes Steuersignal (P1) be­ stimmbar ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in einem Vergleichszyklus jeweils der Zeitpunkt ermittelt wird, zu dem ein vor Beginn des Vergleichszyklus im wesent­ lichen auf die Analogspannung (UA) aufgeladener und mit dem Beginn des Vergleichszyklus von der Analogspannung getrennter Kondensator (CH1) so weit entladen ist, daß er eine zeitlich konstant gehaltene Schwellenspannung (UT) unterschreitet.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Trennung des Kondensators (CH1) von der Analogspannung (UA) an einer solchen Stelle innerhalb der Signalverarbei­ tungsschaltung (SV) oder auf eine solche Art und Weise er­ folgt, daß eine Beeinflussung des auch in die Zentraleinheit (ZE) zur Digitalisierung eingegebenen Analogsignals verhin­ dert wird.

6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in einem Vergleichszyklus jeweils der Zeitpunkt ermittelt wird, zu dem ein vor Beginn des Vergleichszyklus auf eine Versorgungsspannung (VCC), die größer als die maximale Analogspannung (UA) ist, aufgeladener und mit dem Beginn des Vergleichszyklus von der Versorgungsspannung getrennter Kon­ densator (CH2) so weit entladen ist, daß er die Analog­ spannung unterschreitet.

7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch ge­ kennzeichnet, daß dafür gesorgt wird, die jeweils zu entla­ denden Kondensatoren (CH1; CH2) mit einem konstanten Strom entladen werden.

8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch ge­ kennzeichnet, daß zu den ermittelten Zeitpunkten jeweils ein Wechsel des innerhalb eines jeweiligen Vergleichszyklus an­ sonsten unverändert gehalten Pegels des die Impulsfolge re­ präsentierenden Ausgangssignals (P2) aus der Signalverarbei­ tungsschaltung (SV) erfolgt.

9. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Analogspannung (UA) als Steuerspannung für einen spannungsgeregelten Frequenzoszillator (VCO) verwendet wird.

10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch ge­ kennzeichnet, daß das die Impulsfolge repräsentierende Aus­ gangssignal (P2) aus der Signalverarbeitungsschaltung (SV) in einen Digitalsignaleingangsanschluß der Zentraleinheit (ZE) zur Auswertung eingegeben wird.