[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19607323A1 - Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse - Google Patents

Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse

Info

Publication number
DE19607323A1
DE19607323A1 DE19607323A DE19607323A DE19607323A1 DE 19607323 A1 DE19607323 A1 DE 19607323A1 DE 19607323 A DE19607323 A DE 19607323A DE 19607323 A DE19607323 A DE 19607323A DE 19607323 A1 DE19607323 A1 DE 19607323A1
Authority
DE
Germany
Prior art keywords
circuit board
conductive layer
embossing
semiconductor package
hardening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19607323A
Other languages
English (en)
Inventor
Jaechul Ryu
Wonsik Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of DE19607323A1 publication Critical patent/DE19607323A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/004—Surface-active compounds containing F
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/16—Organic compounds
    • C11D3/20—Organic compounds containing oxygen
    • C11D3/2003—Alcohols; Phenols
    • C11D3/2006—Monohydric alcohols
    • C11D3/2017—Monohydric alcohols branched
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • C23G5/02—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents using organic solvents
    • C23G5/032—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents using organic solvents containing oxygen-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1233—Methods or means for supplying the conductive material and for forcing it through the screen or stencil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/16—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Computer Hardware Design (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Emergency Medicine (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Sub­ strates bzw. Trägermateriales für ein Halbleitergehäuse gemäß Anspruch 1. Insbesondere betrifft die Erfindung ein Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse durch das Ausbilden von Mustern unter Verwendung leitfähiger Tinte.
Üblicherweise weist ein Halbleitergehäuse einen Chipträger (Zwischenchip) auf, der auf einer Platte mit einem gedruckten Schaltkreis angeordnet ist. Leiterrahmen bzw. Bleirahmen wer­ den bevorzugterweise als Chipträger verwendet. Im Hinblick auf den Trend zur Miniaturisierung der Gehäuse ist in neuerer Zeit die Auflöt- bzw. Aufschweißtechnik entwickelt worden, bei wel­ cher der Leiterrahmen funktionell auf der Platte des gedruck­ ten Schaltkreises integriert wird, so daß die Chips direkt auf der Platte ohne Verwendung des Leiterrahmens angeordnet werden können. Im Hinblick auf diesen Trend sind die Forschungsbemü­ hungen betreffend das Konzept der Drahtverbindungen (Verdrah­ tungen) nach der Chipmontage auf der Platte erhöht worden.
Platten mit gedruckten Schaltkreisen bzw. gedruckte Schalt­ kreisplatten für die Auflöttechnik werden üblicherweise mit­ tels eines Ätzverfahrens gestaltet. Beim Ätzverfahren wird die Schaltkreisplatte durch ein Kupferplattieren auf einem Isola­ tor hergestellt. Der Isolator wird mit Polymerharz auf einem Basismaterial laminiert. Nicht nötige Anteile der Kupferplat­ tierung werden aufgelöst und mittels Chemikalien entfernt, um ein Leitungsmuster auszubilden.
Die Platten für Halbleitergehäuse können unter Verwendung der oben beschriebenen Ätzmethode in großem Maße hergestellt wer­ den. Jedoch umfaßt das Ätzverfahren mehr als 30 Verfahrens­ schritte, was einen großen Geräteaufwand und hohe Produktions­ kosten sowie hohe Aufbereitungskosten für Abwasser mit sich bringt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Substrates bzw. Trägermaterials für ein Halbleitergehäuse (Halbleiterbaugruppe bzw. -modul) zu schaf­ fen, das die zuvor erläuterten Nachteile bekannter Verfahren ausräumen kann.
Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruches 1.
Insbesondere umfaßt das erfindungsgemäße Verfahren folgende Schritte:
Ausbilden einer leitfähigen Schicht mit einem gewünschten Schaltkreismuster auf dem Substrat;
Aushärten der leitfähigen Schicht;
Prägen der gehärteten leitfähigen Schicht, um die Oberfläche der leitfähigen Schicht im wesentlichen einheitlich bzw. gleichmäßig (glatt) zu gestalten.
Die Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung er­ geben sich aus nachfolgender Beschreibung von Ausführungsbei­ spielen anhand der Zeichnung.
Es zeigt:
Fig. 1 ein Flußdiagramm zur Erläuterung der Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung ei­ ner gedruckten Schaltkreisplatte für ein Halbleiterge­ häuse (Halbleiteranordnung);
Fig. 2 eine schematisch vereinfachte Querschnittsdarstellung einer gedruckten Schaltkreisplatte vor und nach dem Prägen, wenn der Prägevorgang der gedruckten Schalt­ kreisplatte nach dem ersten Aushärten oder nach dem zweiten Aushärten gemäß der Ausführungsform des erfin­ dungsgemäßen Verfahrens ausgeführt wird;
Fig. 3 eine der Fig. 2 entsprechende Darstellung einer ge­ druckten Schaltkreisplatte vor und nach dem Prägen, wenn das Prägen der gedruckten Schaltkreisplatte nach der Nickelplattierung gemäß der Ausführungsform und des erfindungsgemäßen Verfahrens ausgeführt wird; und
Fig. 4 ein Flußdiagramm eines bekannten Verfahrens zur Her­ stellung einer gedruckten Schaltkreisplatte für ein Halbleitergehäuse.
Nachfolgend wird zunächst auf Fig. 1 Bezug genommen.
Eine Platte mit einem gedruckten Schaltkreis (gedruckte Lei­ terplatte) wird zunächst gebohrt, um Durchgangsöffnungen und Sacklöcher anzubringen. Ein gewünschtes Leitungsmuster (Lei­ tungsschema) wird vorzugsweise mittels Siebdruck auf der Plat­ te mit einer Druckschablone aufgebracht, wobei leitfähige Tin­ ten mit Metallanteilen, wie Kupfer, Silber und/oder Blei ver­ wendet werden. Danach wird die Platte zum ersten Mal gehärtet ("erstes Härten"); dann zum zweiten Mal gehärtet ("zweites Härten"); mit Nickel (Ni) plattiert; mit Gold (Au) plattiert; und dann für eine Verwendung als Halbleitergehäuse zugeschnit­ ten. Bevorzugterweise wird der erste Härtevorgang bei einer Temperatur von 50°C bis 150°C und der zweite Härtevorgang bei einer Temperatur von 100°C bis 250°C durchgeführt. Um die rauhe Oberfläche des leitfähigen (Tinten-) Musters zu glätten, wird ein Prägevorgang nach dem ersten Härtevorgang oder dem zweiten Härtevorgang durchgeführt, was in Fig. 2 verdeutlicht ist.
Alternativ wird der Prägevorgang nach dem Plattieren mit Ni unter Verwendung eines Prägestempels ausgeführt, wie dies in Fig. 3 gezeigt ist. Wenn der Prägevorgang nach dem Plattieren mit Nickel unter Verwendung des mit einer Teflonbeschichtung versehenen Prägestempels ausgeführt wird, kann verhindert wer­ den, daß Fremdmaterialien an der Oberfläche des leitfähigen Musters anhaften.
Nach Überprüfung der Leiterplatte mit dem gewünschten in der zuvor beschriebenen Art und Weise angebrachten Leitungsmuster wird die Leiterplatte vorzugsweise im Siebdruck mit einem Löt­ mittel unter Verwendung eines Siebdruckschirms weiterverarbei­ tet und anschließend mit einem Klebemittel beschichtet. Danach können Komponenten auf der Leiterplatte angebracht werden. Ferner wird die Leiterplatte mit den darauf angebrachten Kom­ ponenten getrocknet, warmgelötet, gewaschen und vergossen, um ein Halbleitergehäuse herzustellen.
Die zuvor beschriebene Ausführungsform der Erfindung wird an­ hand der folgenden Beispiele weiter erläutert. Diese Beispiele haben einen exemplarischen Charakter, dienen jedoch nicht zur Begrenzung des Umfanges vorliegender Erfindung.
Beispiel 1
Eine gedruckte Leiterplatte einer Größe von 6′′ X 6′′ wurde ge­ bohrt, um Durchgangsausnehmungen und Sacklöcher zu schaffen und das gewünschte Leitungsmuster wurde mittels Siebdruck auf der Leiterplatte mit einer leitfähigen Tinte, die Kupfer ent­ hält, unter Verwendung eines Siebdruckschirmes versehen. Ein Prägevorgang wurde nach dem ersten Härtevorgang ausgeführt. Nach dem zweiten Härtevorgang wurde die gehärtete Leiterplatte mit Nickel (Ni) und mit Gold (Au) plattiert und geformt, um eine Au-plattierte Leiterplatte für ein Halbleitergehäuse bzw. ein Halbleiterbauteil herzustellen.
Nach Überprüfung wurde die gedruckte Leiterplatte mit dem ge­ wünschten Leitungsmuster mit einem Lötmittel unter Verwendung eines Siebdruckschirmes einem Siebdruckverfahren unterworfen und mit einem Klebemittel beschichtet. Dann wurden Komponenten auf der beschichteten Leiterplatte aufgebracht und die Leiter­ platte mit den Komponenten wurde getrocknet, warmgelötet und vergossen, um das Halbleitergehäuse herzustellen.
Beispiel 2
Ein Halbleitergehäuse wurde auf die gleiche Art und Weise wie beim Beispiel 1 hergestellt, mit der Ausnahme, daß der Präge­ vorgang nach dem zweiten Härtevorgang ausgeführt wurde.
Beispiel 3
Ein Halbleitergehäuse wurde auf die gleiche Art und Weise wie im Beispiel 1 hergestellt, mit der Ausnahme, daß der Prägevor­ gang nach dem Plattieren mit Nickel (Ni) ausgeführt wurde.
Beispiel 4
Eine Leiterplatte einer Größe von 6′′ X 6′′ wurde gebohrt, um Durchgangsausnehmungen und Sacklöcher auszubilden und mit Kupfer durch einen chemischen und einen elektrischen Galvani­ siervorgang plattiert. Die plattierte Leiterplatte wurde mit­ tels einer Mischung aus 2% Natriumkarbonat, Alkohol und Trichlen gereinigt; danach wurde mit Wasser gewaschen, dann mit 10% Salzsäure eine Minute lang und dann wiederum mit Was­ ser gewaschen. Danach wurde die Leiterplatte geschliffen (oder poliert), mit Wasser gewaschen und getrocknet, um ein Laminat auszubilden. Dann wurde ein lichtunempfindlicher (photoresi­ stenter) Film auf dem Laminat ausgebildet und bei einer Tempe­ ratur von 50°C bis 60°C 40 Minuten lang getrocknet. Dann wird ein Siebdruckschirm mit dem gewünschten Leitungsmuster auf dem getrockneten Laminat angeordnet und für zwei Minuten belich­ tet. Das belichtete Laminat wird unter Verwendung einer Ent­ wicklungslösung entwickelt und getrocknet. Das entwickelte Laminat wird mit einem Lötmittel plattiert; die lichtunemp­ findliche Schicht wird abgezogen. Die gedruckte Leiterplatte wird unter Verwendung von Eisenchlorid bei einer Temperatur von 30°C geätzt; schließlich wird das plattierte Lötmittel abgezogen.
Nach Überprüfung wurde die gedruckte Leiterplatte mit einem Lötabdecklack beschichtet und unter Verwendung eines Sieb­ druckschirms belichtet. Die belichtete Leiterplatte wurde ent­ wickelt, um den Lötabdecklack zu drucken. Dann wurden die not­ wendigen Teile der Leiterplatte unter Verwendung eines Sieb­ druckschirmes markiert; die erforderlichen Anschlußteile wur­ den plattiert; schließlich wurden die Teile, die nicht mit dem Lötabdecklack beschichtet wurden, unter Verwendung eines Warm­ lötmittels verlötet.
Danach wurden die Komponenten auf der gedruckten Leiterplatte angeordnet. Die Leiterplatte, die mit den Komponenten versehen wurde, wurde getrocknet, in ein Lötmittelbad eingetaucht und die überschüssigen Leiter wurden abgeschnitten und die Leiter­ platte wurde gewaschen und vergossen, um das Halbleitergehäuse bzw. das Halbleiterbauelement herzustellen.
Um eine gedruckte Leiterplatte mit einem aufgedruckten Muster aus leitfähiger Tinte herzustellen, um die Verwendung eines Leiterrahmens zu vermeiden und die Auflöttechnik zu ermögli­ chen, vermindert das erfindungsgemäße Verfahren wie zuvor be­ schrieben die Anzahl der Herstellungsschritte und vermindert somit die Produktionskosten im Vergleich zum konventionellen Verfahren unter Verwendung eines Ätzvorganges. Ferner können die Komponenten effektiver auf der Leiterplatte angebracht werden, da das Leitungsmuster direkt auf der Oberfläche der Leiterplatte angebracht wird.
Wenn die gedruckte Leiterplatte unter Verwendung leitfähiger Tinten mit dem Leitungsmuster versehen wird, tendiert die Oberfläche der Leiterplatte dazu, rauh zu werden, da die leit­ fähige Tinte Metallpartikel, Harze und Lösungsmittel enthält, und zwar im Vergleich zum üblichen Verfahren, bei dem das Mu­ ster der Platte nur unter Verwendung von Metallen hergestellt wird. Dieses Problem wird durch die Viskosität der leitfähigen Lösung erhöht. Diese Rauheit (oder Ungleichmäßigkeit) der Oberfläche tritt typischerweise nach dem Anbringen des Musters auf, und sie muß korrigiert werden, um eine ausreichend glatte Oberfläche für die anschließende Drahtverbindung herzustellen.
Um die Oberfläche der Schicht aus leitfähigem Lack gleichmäßig zu machen, wird die Fläche der Schicht aus leitfähigem Lack erfindungsgemäß unter Verwendung eines Prägestempels nach dem Härten oder Nickelplattieren geprägt. Damit eine glatte Ober­ fläche herstellbar ist, können die Komponenten effektiv und sicher auf der Leiterplatte befestigt und verdrahtet werden.
Wie zuvor beschrieben vermindert das erfindungsgemäße Verfah­ ren zur Herstellung einer gedruckten Leiterplatte für ein Halbleitergehäuse erheblich die Anzahl der Verfahrensschritte, was zu niedrigen Herstellungskosten und niedrigem Geräteauf­ wand im Vergleich zu bisher bekannten Ätzverfahren führt.
Zusammenfassend ist folgendes festzustellen:
Die Erfindung betrifft ein Verfahren zum Herstellen eines Sub­ strates für ein Halbleitergehäuse bzw. eine Halbleiteranord­ nung. Das Verfahren umfaßt das Ausbilden einer leitfähigen Schicht mit einem gewünschten Schaltkreismuster auf dem Sub­ strat. Die leitfähige Schicht wird gehärtet (nachbehandelt) und die gehärtete bzw. nachbehandelte leitfähige Schicht wird geprägt, um ihre Oberfläche gleichförmig und glatt auszubil­ den. Die gehärtete leitfähige Schicht kann mit Nickel (Ni) und anschließend mit Gold (Au) plattiert bzw. galvanisiert und ausgeformt bzw. zugeschnitten werden, um eine goldplattierte Leiterplatte herzustellen.

Claims (7)

1. Verfahren zum Herstellen eines Substrates für ein Halblei­ tergehäuse mit folgenden Verfahrensschritten:
  • - Ausbilden einer leitfähigen Schicht mit einem gewünsch­ ten Schaltkreismuster auf dem Substrat;
  • - Härten der leitfähigen Schicht; und
  • - Prägen der gehärteten leitfähigen Schicht, um die Ober­ fläche der leitfähigen Schicht im wesentlichen gleich­ förmig zu machen.
2. Verfahren nach Anspruch 1, gekennzeichnet durch den Ver­ fahrensschritt des Plattierens der gehärteten leitfähigen Schicht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Härteschritt folgende Schritte umfaßt:
  • - Erstes Härten der leitfähigen Schicht bei einer Tempera­ tur von 50 bis 150°C; und anschließend
  • - Zweites Härten der gehärteten leitfähigen Schicht bei einer Temperatur von 100 bis 250°C.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß der Prägeschritt unter Verwendung eines Prägestempels ausgeführt wird, dessen Oberfläche mit Tef­ lon beschichtet ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß der Prägeschritt nach dem Plattier­ schritt ausgeführt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß der Prägeschritt nach dem ersten Aushär­ teschritt ausgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß der Prägeschritt nach dem zweiten Aus­ härteschritt ausgeführt wird.
DE19607323A 1995-08-11 1996-02-27 Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse Withdrawn DE19607323A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024814A KR0172000B1 (ko) 1995-08-11 1995-08-11 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법

Publications (1)

Publication Number Publication Date
DE19607323A1 true DE19607323A1 (de) 1997-02-13

Family

ID=19423331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19607323A Withdrawn DE19607323A1 (de) 1995-08-11 1996-02-27 Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse

Country Status (5)

Country Link
US (1) US5739055A (de)
JP (1) JP2796270B2 (de)
KR (1) KR0172000B1 (de)
CN (1) CN1090439C (de)
DE (1) DE19607323A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347737A1 (de) * 2003-09-30 2005-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem metallisierten Träger
DE10323224B4 (de) * 2002-05-27 2012-11-22 Yamaichi Electronics Co., Ltd. Verfahren zum Wiederherstellen von Kontaktflächen einer Elektrode

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042873A (ko) * 2001-11-26 2003-06-02 주식회사 심텍 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법
EP1521312A3 (de) * 2003-09-30 2008-01-16 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement mit einem metallisierten Träger
US20050176270A1 (en) * 2004-02-11 2005-08-11 Daniel Luch Methods and structures for the production of electrically treated items and electrical connections
US20100193367A1 (en) * 2004-02-11 2010-08-05 Daniel Luch Methods and structures for the production of electrically treated items and electrical connections
KR100852406B1 (ko) * 2007-01-26 2008-08-14 넥스콘 테크놀러지 주식회사 인쇄회로기판의 제조방법
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
WO2010122918A1 (ja) * 2009-04-24 2010-10-28 住友電気工業株式会社 プリント配線板用基板、プリント配線板、及びそれらの製造方法
KR20120051991A (ko) * 2010-11-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN103929884A (zh) * 2013-01-16 2014-07-16 深圳市牧泰莱电路技术有限公司 一种具有台阶槽孔的印刷电路板的制作方法
JP6484218B2 (ja) * 2014-03-20 2019-03-13 住友電気工業株式会社 プリント配線板用基板及びプリント配線板
CN106134298B (zh) 2014-03-27 2019-02-22 住友电气工业株式会社 印刷线路板用基板、印刷线路板以及制造印刷线路板用基板的方法
CN107211537A (zh) 2015-01-22 2017-09-26 住友电气工业株式会社 印刷线路板用基材、印刷线路板以及印刷线路板的制造方法
CN106793500B (zh) * 2016-11-15 2021-11-26 智恩电子(大亚湾)有限公司 一种线路板文字印刷方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3520054A (en) * 1967-11-13 1970-07-14 Mitronics Inc Method of making multilevel metallized ceramic bodies for semiconductor packages
JPS52147771A (en) * 1976-06-03 1977-12-08 Ngk Insulators Ltd Method of printing side surface of ceramic substrate
JPS606001A (ja) * 1983-06-22 1985-01-12 Mazda Motor Corp ロ−タリピストンエンジンの潤滑油供給装置
US4569876A (en) * 1984-08-08 1986-02-11 Nec Corporation Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5073518A (en) * 1989-11-27 1991-12-17 Micron Technology, Inc. Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
DE69219529T2 (de) * 1991-08-06 1997-12-11 Nippon Electric Co Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE69215176T2 (de) * 1991-08-30 1997-03-27 Canon Kk Solarzelle und deren Herstellungsmethode
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
JPH07161905A (ja) * 1993-12-13 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法
US5547902A (en) * 1995-01-18 1996-08-20 Advanced Micro Devices, Inc. Post hot working process for semiconductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10323224B4 (de) * 2002-05-27 2012-11-22 Yamaichi Electronics Co., Ltd. Verfahren zum Wiederherstellen von Kontaktflächen einer Elektrode
DE10347737A1 (de) * 2003-09-30 2005-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem metallisierten Träger

Also Published As

Publication number Publication date
CN1143304A (zh) 1997-02-19
JP2796270B2 (ja) 1998-09-10
JPH0955451A (ja) 1997-02-25
KR0172000B1 (ko) 1999-05-01
US5739055A (en) 1998-04-14
CN1090439C (zh) 2002-09-04
KR970014487A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE4113954A1 (de) Matrix-verbindungsglied
DE19607323A1 (de) Verfahren zum Herstellen eines Substrates für ein Halbleitergehäuse
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE4125879A1 (de) Gedruckte leiterplatten und verfahren zu ihrer herstellung
DE2739494B2 (de) Verfahren zum Herstellen elektrischer Leiterplatten
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE3502744C2 (de)
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
WO1998041070A1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee