DE19603221C1 - Schaltungsanordnung zur signalübertragenden Kopplung von Datennetzen - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur si­ gnalübertragenden, insbesondere leitungsgebundenen Kopplung von Datennetzen nach dem Oberbegriff des Anspruchs 1. Sie bezieht sich insbesondere auf Anordnungen, bei denen die Kopplung der Datennetze über Lichtwellenleiter erfolgt. Speziell in diesem Fall sind die jeweils zwischen das Datennetz und die Kopplungs­ leitung geschalteten Treibereinheiten gebräuchlich, wobei auf der Seite des Kopplungsleitungspaares den beiden Anschlüssen ei­ ner Treibereinheit jeweils ein Lichtwellensender und ein Licht­ wellenempfänger zugeordnet sind. Mit einer derartigen Anordnung können beispielsweise CAN-Netzwerke oder auch andere im Zwei­ drahtbetrieb drahtgebunden betriebene Datennetze gekoppelt wer­ den, wobei im Fall der Verwendung von Lichtwellenleitern als Kopplungsleitungen eine Potentialtrennung gegeben ist. Alterna­ tiv kann auch eine Kopplung über eine Richtfunkstrecke vorgese­ hen sein.

Die genannten leitungsgebundenen Datennetze enthalten typischer­ weise einen zweiadrigen Datenbus, an den eine Vielzahl von Teil­ nehmern angeschlossen ist. Dabei sind als Schnittstellen zu ei­ ner Steuerelektronik Treibereinheiten vorgesehen, die neben den beiden Anschlüssen für die Gegentaktsignale des Datenbusses ei­ nen Signaleingang zur Pegeländerung auf dem Datenbus und einen Signalausgang besitzen, der den Signalzustand auf den beiden Da­ tenbusadern als gemessene Komparatorfunktion ausgibt. Solange alle Datenteilnehmer annähernd das gleiche Potential ihrer Stromversorgungen besitzen, hängen sie an einem gemeinsamen Bus­ leitungspaar. Für gewisse Anwendungsfälle, wie in Elektrofahr­ zeugen, Hochspannungsanlagen, EMV-Absorberhallten etc. oder zur Überbrückung großer Entfernungen, besteht jedoch die Notwendig­ keit, zwei oder mehrere Datennetze vorzugsweise über Lichtwel­ lenleiterübertragungssysteme miteinander zu verbinden. Dabei können systemspezifische Übertragungsprobleme mit positiver Rückkopplung entstehen. Derartige Probleme, wie Rückkopplung und Selbsthalteeffekt, werden beispielsweise in dem Buch "CAN con­ troller area network: Grundlagen und Praxis", Hrsg. Wolfhard La­ wrenz, Verlag Hüthig GmbH, Heidelberg, 1994 im Kapitel 5.7 in Zusammenhang mit einem sogenannten elektrischen Repeater ange­ sprochen.

In der Offenlegungsschrift DE 41 06 726 A1 ist ein Kommunikati­ onsnetzwerk für Kraftfahrzeuge beschrieben, das zur Datenverbin­ dung einer Vielzahl von Steuergeräten und Endstellen dient, wo­ bei das Netzwerk hybrid aufgebaut ist und ein übergeordnetes er­ stes elektrisches Leiternetz zur Verbindung der Steuergeräte un­ tereinander sowie mehrere untergeordnete Lichtwellenleiter-Netze aufweist, die jeweils eine Mehrzahl von Endstellen mit einem der Steuergeräte verbinden; wobei in den Endstellen und den Steuer­ geräten geeignete optoelektrische Wandler angeordnet sind.

Der Erfindung liegt als technisches Problem die Bereitstellung einer Schaltungsanordnung zur signalübertragenden Kopplung von Datennetzen der eingangs genannten Art zugrunde, bei der uner­ wünschte, rückkopplungsbedingte Übertragungsstörungen unter­ drückt werden und welche somit die ungestörte Integration mehre­ rer Datennetze über wenigstens zwei Signalübertragungskanäle, insbesondere ein Lichtwellenleiterpaar, zuläßt.

Dieses Problem wird durch eine Schaltungsanordnung mit den Merk­ malen des Anspruchs 1 gelöst. Die Schaltungsanordnung beinhaltet eine in die wenigstens zwei Signalübertragungskanäle einge­ schleifte, logische Kopplungssteuereinheit, die bei Auftreten einer vorgegebenen Blockiersignalinformation, z. B. eines vorge­ gebenen Signalpegels oder einer vorgegebenen Folge von Signalpe­ geln wie eines seriell übertragenen Blockier-Erkennungsmusters, auf dem einen Signalübertragungskanal den Signalpfad auf dem an­ deren Signalübertragungskanal blockiert. Damit wird vermieden, daß ein über den einen Signalübertragungskanal übertragenes, do­ minantes Signal von der empfangsseitigen Treibereinheit gespie­ gelt über den anderen Signalübertragungskanal rückübertragen wird, was zu unerwünschten Blockierungseffekten oder bei fehler­ hafter Auslegung zu Kipp- bzw. Schwingungseffekten führen würde.

Eine nach Anspruch 2 weitergebildete Schaltungsanordnung ermög­ licht eine verzögerte Freigabe eines jeweils blockierten Si­ gnalübertragungskanals nach Beenden des vorgegebenen Signal­ pegels auf dem anderen Signalübertragungskanal. Damit wird eine zuverlässige Funktion der Schaltungsanordnung auch in dem Fall gewährleistet, in welchem die Signale auf den beiden kopplungs­ leitungsseitigen Anschlüssen der Treibereinheiten aufgrund von deren interner Schaltungsstruktur und wegen Übertragungslaufzei­ ten um einen gewissen Betrag zeitlich gegeneinander versetzt er­ scheinen. Bei Bedarf kann zudem ein unverzögertes Blockieren ei­ nes jeweiligen Signalübertragungskanals vorgesehen sein.

Eine schaltungstechnisch einfache Realisierungsmöglichkeit für die Mittel zum unverzögerten Blockieren einerseits sowie zum verzögerten Freigeben andererseits ist durch eine Ausgestaltung der Erfindung nach Anspruch 3 gegeben. Falls ein unverzögertes Blockieren nicht benötigt wird, können die Dioden entfallen.

Eine bevorzugte Ausführungsform der Erfindung sowie zu deren besserem Verständnis dienende, herkömmliche Beispiele sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:

Fig. 1 ein Schaltbild einer erfindungsgemäßen schematischen Schaltungsanordnung zur Kopplung zweier CAN-Datennetze mit logischer Kopplungssteuereinheit,

Fig. 2 ein Schaltbild einer erfindungsgemäßen schaltungstechni­ schen Realisierung der schematischen Anordnung von Fig. 1,

Fig. 3 Kennlinien des zeitlichen Spannungsverlaufs an verschie­ denen Punkten der Schaltungsanordnung von Fig. 2 zur Er­ läuterung eines Beispiels einer Signalübertragung,

Fig. 4 ein Schaltbild einer herkömmlichen, in den Anordnungen der Fig. 1 bis 3 verwendeten Treibereinheit als Schnitt­ stelle zwischen einem CAN-Datennetz und einem Kopplungs­ leitungspaar,

Fig. 5 Kennlinien von zeitlichen Spannungsverläufen an den An­ schlüssen der Treibereinheit von Fig. 4 zur Veranschauli­ chung von deren Funktionsweise und

Fig. 6 ein schematisches Schaltbild einer nicht gegen störende Rückkopplungseffekte geschützten Schaltungsanordnung zur Kopplung zweier CAN-Datennetze.

Um die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung besser zu verstehen, sei zunächst die Funktionsweise einer her­ kömmlichen CAN-Treibereinheit anhand der Fig. 4 und 5 erläutert. Die Treibereinheit (1) besitzt gemäß Fig. 4 je einen Anschluß für die H-Pegelleitung (11) und die L-Pegelleitung (12) des zu­ gehörigen CAN-Datenbusses, die über einen ersten Widerstand (11a) bzw. über einen zweiten Widerstand (12a) geführt sind und zwischen die ein dritter Widerstand (13) geschaltet ist, wobei die Werte dieser drei Widerstände geeignet auf die Innenwider­ stände der Treibereinheit (1) abgestimmt sind, sowie auf der da­ tennetzabgewandten Seite einen logischen Signaleingang (Tx₀), der über eine entsprechende Schaltungsstufe (16) zwei als Schaltele­ mente fungierende Bipolartransistoren (14, 15) ansteuert. Die beiden Transistorschalter (14, 15) werden leitend geschaltet, wenn am Signaleingang (Tx₀) der niedrigere von zwei logischen Si­ gnalpegeln anliegt, z. B. eine Spannung von 0 V. In diesem Fall verbindet der eine Transistorschalter (14) die H-Pegelleitung (11) mit der höheren Versorgungsspannung, z. B. +5 V, während der andere Transistorschalter (15) die L-Pegelleitung (12) mit der niedrigen Versorgungsspannung, z. B. 0 V verbindet. Ein Komparator (17) der Treibereinheit (1) mißt die Spannungsdifferenz zwischen H-Pegelleitung (11) und L-Pegelleitung (12) und gibt sie mit ei­ ner für die Treibereinheit (1) charakteristischen Verzögerung (τ), repräsentiert durch eine entsprechende Verzögerungsstufe (18), an einen logischen Signalausgang (Rx₀) auf der datennetz­ abgewandten Seite der Treibereinheit (1) ab.

In Fig. 5 ist die Funktionsweise der Treibereinheit (1) von Fig. 4 nochmals diagrammatisch veranschaulicht. Der obere der drei gezeigten Pegelverläufe entspricht dem Signal (U(Tx0)) am logi­ schen Signaleingang (Tx₀) wobei beispielhaft zunächst der höhere Spannungspegel angenommen ist, der den rezessiven Zustand reprä­ sentiert, von dem aus dann für eine vorgegebene Zeitdauer in den niedrigen Spannungspegel gewechselt wird, der dem dominanten Zu­ stand entspricht. Im mittleren Teil von Fig. 5 ist der Zeitver­ lauf der Spannungen auf der L-Pegelleitung (12) bzw. der H-Pe­ gelleitung (11) des angeschlossenen CAN-Datennetzwerks wiederge­ geben. Im unteren Teil von Fig. 5 ist der resultierende Span­ nungsverlauf am logischen Signalausgang (Rx₀) der Treibereinheit (1) veranschaulicht. Ersichtlich hinkt dieses Spannungssignal (U(Rx₀)) um eine charakteristische Zeitverzögerung (τ) dem Span­ nungssignal (U(Tx₀)) des logischen Signaleingangs (Tx₀) nach.

In Fig. 6 ist eine Schaltungsanordnung mit zwei CAN-Treiberein­ heiten (30, 31) dargestellt, die direkt ohne weitere Maßnahmen über ein Kopplungsleitungspaar (36, 37) miteinander verbunden sind, um zwei zugehörige CAN-Datennetzwerke (34, 35) miteinander zu koppeln. Dabei ist jeweils der logische Signaleingang (Tx₀) der einen Treibereinheit mit dem logischen Signalausgang (Rx₀) der anderen Treibereinheit verbunden, so daß eine gerichtete Si­ gnalübertragung vorliegt, in die eine Lichtwellenleiterverbin­ dung oder ein Optokoppler eingebaut werden kann, ohne die Funk­ tion zu verändern. Dies stellt eine im Sinne der klassischen Nachrichtentechnik aufgebaute Vierdrahtübertragungsstrecke zwi­ schen zwei Zweidraht-Datenbussystemen dar, wobei die Masserück­ leiter nicht explizit gezeigt sind. Dieser Aufbau besitzt das wesentliche Problem, daß eine Entkopplung des jeweils abgehenden Signals vom ankommenden Signal auf der Vierdrahtseite fehlt, wie z. B. eine Gabelschaltung. Durch diese bleibt die Verstärkung des Vierdrahtkreises kleiner als eins, was z. B. bei CAN-Treiberein­ heiten mit ihren hochverstärkenden Komparatoren nicht der Fall ist. Die Schaltung von Fig. 6 kippt vielmehr beim kleinsten An­ stoß in den dominanten Zustand und bleibt dort fest, so daß die beiden Busleitungen jedes der zwei verkoppelten CAN-Netzwerke (34, 35) blockiert werden.

Die genannte Schwierigkeit wird erfindungsgemäß durch eine Schaltungsanordnung behoben, wie sie in Fig. 1 schematisch dar­ gestellt ist. Bei der Schaltungsanordnung von Fig. 1 ist in das zur Kopplung zweier CAN-Datennetze (34, 35) vorgesehene Paar von Kopplungsleitungen (36, 37), welche den logischen Signaleingang (Tx₀) der jeweils einen CAN-Treibereinheit (30 bzw. 31) mit dem logischen Signalausgang (Rx₀) der jeweils anderen CAN-Treiberein­ heit (31 bzw. 30) verbinden, eine logische Kopplungssteuerein­ heit (20) eingeschleift, die aus zwei Teilen (21, 22) besteht, für die beispielhaft zur Erläuterung von deren Funktionsweise jeweils ein Relais gewählt ist. Dabei liegt jeweils der Relais­ steuerteil (41, 43) in der einen Kopplungsleitung dem zugehöri­ gen, in die andere Kopplungsleitung eingeschleiften Relaisschal­ ter (42, 44) gegenüber. Die Schaltungsanordnung sei ohne Be­ schränkung der Allgemeinheit so ausgelegt, daß ein dominantes Signal auf einer der Kopplungsleitungen (36, 37) das zugehörige Relais ansprechen läßt, wodurch die andere Übertragungsrichtung, d. h. die andere Kopplungsleitung, für die Dauer des dominanten Signals unterbrochen wird. Im rezessiven Zustand, in welchem kein Strom über das Kopplungsleitungspaar (36, 37) fließt, sind beide Übertragungsrichtungen offen, und es geschieht nichts, da der rezessive Spannungspegel am logischen Signaleingang (Tx₀) je­ der Treibereinheit (30, 31) keine Wirkung auf die angeschlosse­ nen CAN-Netzwerke (34, 35) hat. Dadurch hat jedes CAN-Netzwerk die Möglichkeit, in diesem Zustand ein dominantes Signal einzu­ speisen, das übertragen wird und die Gegenseite erreicht. Somit ist die im CAN-System vorgesehene Arbitrierung durch Auswertung unterschiedlich langer Folgen von dominanten oder rezessiven Adreßbits in einem Adreßblock fester Länge vollständig gewähr­ leistet, auch zwischen den gekoppelten CAN-Netzwerksystemen.

Fig. 2 zeigt eine praktische Umsetzung der in Fig. 1 funktions­ schematisch beschriebenen, erfindungsgemäßen Schaltungsanord­ nung, die eine Rückkopplungsunterdrückung für die dominanten Si­ gnale bereitstellt. Das Kopplungsleitungspaar zwischen den bei­ den CAN-Treibereinheiten (30, 31) beinhaltet hier einen Licht­ wellenleiterabschnitt (58), wobei an jeden der beiden Lichtwel­ lenleiter passend zur jeweiligen Übertragungsrichtung auf der einen Seite ein Lichtwellenleitersender (53, 63) und auf der an­ deren Seite ein Lichtwellenleiterempfänger (54, 64) angekoppelt sind. Die Lichtwellenleiterempfänger (54, 64) geben logische Spannungssignale ab, die den logischen Spannungssignalen ent­ sprechen, welche von dem zugehörigen Lichtwellenleitersendern (53, 63) in den Lichtwellenleiterabschnitt (58) eingespeist wer­ den. Die beiden Lichtwellenleitersender (53, 63) sind jeweils vom Ausgangssignal eines beispielsweise in CMOS-Technologie aus­ geführten NAND-Gatters (52, 62) beaufschlagt, dessen einer Ein­ gang über einen Inverter (51, 61) mit dem jeweiligen logischen Signalausgang (Rx₀) der entsprechenden Treibereinheit (30, 31) verbunden ist. Der andere Eingang der NAND-Gatter (52, 62) ist einerseits über eine Parallelschaltung eines Widerstands (55, 65) und einer Diode (56, 66) an die gegenüberliegende Kopplungs­ leitung, genauer an den logischen Signaleingang (Tx₀) der betref­ fenden Treibereinheit (30 bzw. 31), und zum anderen über einen Kondensator (57 bzw. 67) an die niedrige Spannungspegelversor­ gung angeschlossen. Der Inverter (51 bzw. 61), das NAND-Gatter (52 bzw. 62) und die Parallelschaltung aus Widerstand (55 bzw. 65) und Diode (56 bzw. 66) sowie der Kondensator (57 bzw. 67) bilden mit ihrer beschriebenen, schaltungstechnischen Verknüp­ fung den jeweiligen Teil (21′ bzw. 22′) der praktisch realisier­ ten, zweiteiligen logischen Kopplungssteuereinheit (20′) für dieses konkrete Ausführungsbeispiel.

Empfängt nun beispielsweise die CAN-Treibereinheit (30) von ih­ rem zugehörigen CAN-Datennetzwerk ein dominantes Signal, und be­ findet sich die andere Treibereinheit (31) im rezessiven Zu­ stand, so liegt am logischen Signaleingang (Tx₀) der erstgenann­ ten Treibereinheit (30) der höhere Spannungspegel an, wodurch das NAND-Gatter (52) entsperrt ist und dem Lichtwellenleitersen­ der (53) den niedrigen Signalpegel des logischen Steuersignal­ ausgangs (Rx₀) der erstgenannten Treibereinheit (30) übergibt, welcher dem im zugehörigen Inverter (51) invertierten, dominan­ ten Signal des entsprechenden CAN-Netzwerkes entspricht. Der zu­ gehörige Lichtwellenleiterempfänger (54) empfängt dieses Signal, und der Kondensator (67) des auf dieser Seite liegenden Teils (22′) der logischen Kopplungssteuereinheit (20′) entlädt sich rasch über die Diode (66), wodurch ohne merkliche Verzögerung das NAND-Gatter (62) dieses Teils (22′) der Kopplungssteuerein­ heit (20′) gesperrt wird. Damit ist der Signalpfad auf der be­ treffenden Kopplungsleitung blockiert, und der Signalpegel am Signaleingang (Tx₀) der erstgenannten Treibereinheit (30) wird für die Dauer eines dominanten Signals auf dem hohen Spannungs­ pegel festgehalten.

Im Gegensatz zur praktisch unverzögerten Blockierung der jeweils gegenüberliegenden Kopplungsleitung erfolgt das Aufheben dieser Blockierung, d. h. das Entsperren des jeweiligen NAND-Gatters (52 bzw. 62), verzögert. Dies wird durch die als eingebaute Freiga­ beverzögerungsmittel fungierenden Schaltkreise der Kopplungs­ steuereinheit (20′) mit dem jeweiligen Widerstand (55, 65) und dem jeweiligen Kondensator (57 bzw. 67) vor dem jeweiligen NAND- Gatter (52 bzw. 62) erreicht. Diese Freigabeverzögerung sei an dem in Fig. 3 wiedergegebenen Beispiel veranschaulicht. Hier ist ohne Beschränkung der Allgemeinheit angenommen, daß die in Fig. 2 rechte CAN-Treibereinheit (31) ein dominantes Signal (U(Rx₀)) über ihren Signalausgang (Rx₀) an den Signaleingang (Tx₀) der an­ deren CAN-Treibereinheit (30) sende, siehe das unterste und oberste Diagramm von Fig. 3. Wie oben in Verbindung mit den Fig. 4 und 5 beschrieben, erscheint dieses Signal zeitverzögert ge­ spiegelt am logischen Signalausgang (Rx₀) der linken Treiberein­ heit (30), siehe das zweitoberste Diagramm von Fig. 3. Ohne wei­ tere Gegenmaßnahmen bestünde die Gefahr, daß dieses Signal zu­ rück an die in Fig. 2 rechte Treibereinheit (31) gelangen und das auf dieser Seite gelegene NAND-Gatter (62) und damit die Übertragungsrichtung von der rechten (31) zur linken Treiberein­ heit (30) blockieren würde, was eine unerwünschte Kippschwingung des gesamten Systems zur Folge haben könnte.

Der Freigabeverzögerungsschaltkreis mit dem jeweiligen Wider­ stand (55, 65) und dem jeweiligen Kondensator (57, 67) verhin­ dert dies dadurch, daß sich der betreffende Kondensator (57, 67) nur langsam und damit verzögert über den Widerstand (55, 65) auflädt, so daß nach Ende eines auf der einen Kopplungsleitung übertragenen, dominanten Signals die Spannung am betreffenden Eingang des in der gegenüberliegenden Kopplungsleitung liegenden NAND-Gatters erst zeitverzögert wieder auf den höheren Span­ nungspegel ansteigt, siehe das mittlere Diagramm von Fig. 3. Wi­ derstand (55 bzw. 65) und Kondensator (57, 67) sind dabei so di­ mensioniert, daß die betreffende Verzögerungszeit zur erneuten Freigabe des angesteuerten NAND-Gatters (52 bzw. 62) mindestens so groß ist wie die Zeitverzögerung des am Signalausgang (Rx₀) der Treibereinheit (30) gespiegelt erscheinenden Spannungssi­ gnals gegenüber dem an deren Signaleingang (Tx₀) ankommenden Si­ gnal. Für das konkrete Beispiel von Fig. 3 bedeutet dies, daß die verzögerte Kondensatoraufladung zu einem Spannungssignal (U(57)) am betreffenden Eingang des NAND-Gatters (52) führt, das erst dann wieder den dieses NAND-Gatter (52) entsperrenden Si­ gnalpegel erreicht, nachdem bereits zuvor das Spannungssignal (U(Rx₀)) am Signalausgang (Rx₀) der in Fig. 2 linken Treiberein­ heit (30) wieder ihren rezessiven, hohen Spannungspegel erreicht hat. Damit bleibt die Spannung (U(Tx₀)) am Signaleingang (Tx₀) der in Fig. 2 rechten Treibereinheit (31) kontinuierlich und un­ gestört auf dem höheren Signalpegel, beispielsweise auf +5 V ge­ genüber einem niedrigen Signalpegel von beispielsweise 0 V. Für die umgekehrte Signalübertragungsrichtung gelten ersichtlich die analogen Überlegungen.

Die beschriebene, erfindungsgemäße Schaltungsanordnung ermög­ licht somit die Signalübertragung auf der Kopplungsleitung zwi­ schen den Treibereinheiten zweier CAN- oder anderer leitungsge­ bundener Zweidraht-Datennetze ohne störende Rückkopplungs- und Kippschwingungseffekte. Es versteht sich, daß statt dem konkret gezeigten Freigabeverzögerungs-Schaltkreis andere schaltungs­ technische Mittel mit derselben Wirkung vorgesehen sein können. Mit der erfindungsgemäßen Schaltungsanordnung lassen sich grö­ ßere Datennetzwerkteile mit vielen Teilnehmern zusammenschalten, und die Zeitbedingungen können geeignete Maßnahmen beim Übergang vom dominanten auf den rezessiven Signalzustand erfüllt werden. Alle störenden Rückkopplungen werden ausgeblendet, und der tech­ nische Realisierungsaufwand ist verhältnismäßig gering.

Claims (4)

1. Schaltungsanordnung zur Kopplung von Datennetzen über we­ nigstens zwei Signalübertragungskanäle, mit

• - Treibereinheiten (30, 31), die jeweils einem Datennetz (34, 35) zugeordnet sind und auf ihrer datennetzabgewandten Seite we­ nigstens einen logischen Signaleingang (Tx₀) und wenigstens einen logischen Signalausgang (Rx₀) aufweisen, wobei
• - zur signalübertragenden Kopplung jeweils zweier Datennetze der Signaleingang (Tx₀) bzw. der Signalausgang (Rx₀) der dem einen Datennetz zugeordneten Treibereinheit (30) mit dem Signalausgang (Rx₀) bzw. dem Signaleingang (Tx₀) der dem anderen Datennetz zu­ geordneten Treibereinheit (31) über je einen koppelnden Signal­ übertragungskanal (36, 37) verbunden ist,

gekennzeichnet durch

• - eine in die wenigstens zwei koppelnden Signalübertragungskanä­ le (36, 37) eingeschleifte logische Kopplungssteuereinheit (20′), die bei Auftreten einer vorgegebenen Blockiersignalinfor­ mation auf dem einen koppelnden Signalübertragungskanal den Si­ gnalpfad auf dem anderen koppelnden Signalübertragungskanal blockiert.

2. Schaltungsanordnung nach Anspruch 1, weiter dadurch gekennzeichnet, daß die logische Kopplungssteuereinheit Mittel (52, 55, 56, 57 bzw. 62, 65, 66, 67) zur jeweils verzögerten Freigabe eines blockier­ ten Signalübertragungskanals nach Beenden des vorgegebenen Si­ gnalpegels auf dem anderen Signalübertragungskanal aufweist.

3. Schaltungsanordnung nach Anspruch 2, weiter dadurch gekennzeichnet, daß die logische Kopplungssteuereinheit (20′) zwei Steuerteile (21′, 22′) umfaßt, von denen jeder ein in einen jeweiligen Signalüber­ tragungskanal in Form einer elektrischen Kopplungsleitung mit einem Eingang und seinem Ausgang eingeschleiftes NAND-Gatter (52, 62) sowie einen mit dem anderen Eingang des NAND-Gatters (52, 62) verbundenen Schaltkreis enthält, der diesen Gatterein­ gang einerseits über eine aus einem Widerstand (55, 65) und ei­ ner Diode (56, 66), die mit vom Gattereingang abführender Durch­ laßrichtung eingeschleift ist, bestehenden Parallelschaltung mit der gegenüberliegenden Kopplungsleitung sowie andererseits über einen Kondensator (57, 67) mit der niedrigen Spannungspegelver­ sorgung verbindet.