DE1951169A1

DE1951169A1 - Circuit arrangement

Info

Publication number: DE1951169A1
Application number: DE19691951169
Authority: DE
Inventors: Ekkehard Berchner
Original assignee: Scharpenack & Co
Current assignee: Scharpenack & Co
Priority date: 1969-10-10
Filing date: 1969-10-10
Publication date: 1971-04-22

Description

S chaltuns anordnnng" Die Erfindung betrifft eine Schaltungsanordnung für eine Zeitverzögerungsstufe, insbesondere für Verstärker. Circuit arrangement "The invention relates to a circuit arrangement for a time delay stage, especially for amplifiers.

Es sind Verstärker mit einer Zeitverzögerungsstufe bekannt geworden, wobei letztere mit Elektrolytkondensatoren ausgerüstet sind. Dies hat sich jedoch als nachteilig erwiesen, weil Elektrolytko4densatoren nicht beständig sind und infolge des großen Reststromes mit kleinem Ladewiderstand gearbeitet werden muß, was zur Folge hat, daß bei einer vorgegebenen Zeit die kapazität groß gemacht werden muß. Daraus resultiert außerdem eine vergleichsweise lange LöschzeitZ Diese bekannten Verstärker mit nachgeschalteter Zeitverzögerungsstufe sind außerdem sehr empfindlich gegen kurzzeitige Spitzenspannungen am Eingang, d. h. also am Verstärker, welche durch Schaltvorgänge von anderen Geräten hervorgerufen werden. Diese kurzzeitigen Spitzenspannungen lassen den Verstärker ansprechen, obwohl kein echtes Eingangssignal vorliegt, so daß Fehlschaltungen auftreten können.Amplifiers with a time delay stage have become known, the latter being equipped with electrolytic capacitors. However, this has been the case proved to be disadvantageous because electrolytic capacitors are not stable and as a result the large residual current must be worked with a small charging resistor, which leads to The result is that the capacity must be made large for a given time. This also results in a comparatively long deletion timeZ These known Amplifiers with a downstream time delay stage are also very sensitive against short-term peak voltages at the input, d. H. So on the amplifier, which one caused by switching operations from other devices. These short-term Peak voltages cause the amplifier to respond even though there is no real input signal is present, so that incorrect switching can occur.

Von diesem Stand der Technik ausgehend liegt der Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung für eine Zeitverzögerungsstufe, insbesondere für Verstärker, zu schaffen, welche in einfacher Weise mit sehr geringem Aufwand herzustellen ist und überdies eine einwandfreie Wirkungsweise aufweist.On the basis of this prior art, the object of the invention is to be found based on a circuit arrangement for a time delay stage, in particular for amplifiers, which can be created in a simple manner with very little effort is to be produced and moreover has a perfect mode of operation.

Gemaß der Erfindung wird dies dadurch erreicht, daß die Zeitverzögerungsstufe einen Transistor aufweist, dessen Kollektor an einer Reihenschaltung von Widerständen und einem Kondensator liegt, an welche Reihenschaltung die Basis eines transistors angeschlossen ist, dessen Emitter über eine Z-Diode an der Basiseines Transistors liegt. Eine derartige Zeitverzögerungsstufe läßt sich in die verschiedensten Geräte, insbesondere in Verstärker für Steuerungen beliebiger Art einbauen. Durch die erfindungsgemäße Schaltungsanordnung wird die Schaltschwelle hochgelegt. Hierdurch ist es möglich, einen wesentlich kleineren Kondensator und einen entsprechend großen Ladewiderstand zu verwenden5 so daß die Idsohzeit erheblich ringer ist. Nunmehr kann ein Kondensator mit festem Dielektrikum verwendet werden.According to the invention this is achieved in that the time delay stage comprises a transistor whose collector is connected to a series connection of resistors and a capacitor is connected to which series connection is the base of a transistor whose emitter is connected to the base of a transistor via a Zener diode lies. Such a time delay stage can be used in a wide variety of devices, install in particular in amplifiers for controls of any kind. By the invention Circuit arrangement, the switching threshold is raised. This makes it possible a much smaller capacitor and a correspondingly large charging resistor to use5 so that the idsoh time is considerably shorter. Now a capacitor can be used with solid dielectric.

Die Idschung des gondensatsrs erfolgt über den Eingangstransistor der Z eitver zö gerungs stufe und einen Widerstand.The gondensat is created via the input transistor the time delay stage and a resistance.

Vorteilhaft ist der Zeitverzögerungsstufe eine 3R-C-Eombination als Filter vorgeschaltet, welche Spannungsspitzen, wie sie durch Schaltvorgange anderer Geräte hervorgerufen werden, unterdrückt und anfolgedessën Fehlschaltungen nicht mehr möglich sind.A 3R-C combination is advantageous as the time delay stage Filters connected upstream, which voltage peaks, as caused by switching processes of others Devices are caused, suppressed and consequently incorrect switching are no longer possible.

Ein Ausführungsbeispiel der Erfindung ist an Rand einer Schaltungsanordnung für einen Universalverstärker naher erläutert.One embodiment of the invention is at the edge of a circuit arrangement for a universal amplifier explained in more detail.

Mit 1 ist der Eingang bezeichnet, welcher einen an sich bekannten Verstärker, nämlich einen sog. Schmitt-Xrigger zeigt.1 with the input is referred to, which is a known per se Amplifier, namely a so-called Schmitt Xrigger shows.

An diese Eingangsstufe 1 schließt sich eine Filterstufe 2 an, welche aus der Kombination der EoBdenæatoren 3 und der Widerstände 4 gebildet ist. Durch dieses Filter 2 wird das Eindringen von Spannungsspitzen in der nachgeschaltete Zeitverzögerungsstufe 5 verhindert.This input stage 1 is followed by a filter stage 2, which from the combination of the EoBdenæatoren 3 and the resistors 4 is formed. By this filter 2 will prevent the ingress of voltage spikes in the downstream Time delay level 5 prevented.

Die Zeitverzögerungsstufe 5 weist einen Transistor 6 auf, dessen Kollektor 7 an eine Reihenschaltung 8 von Widerständen 9 und einem Kondensator 10 liegt. Die Rethenschaltung 8 ist an die Basis 11 eines weiteren Transistors 12 angeschlossen, dessen Emmter 13 über die Z-Diode 14 an der Basis 15 des Transistors 16 liegt.The time delay stage 5 has a transistor 6 whose collector 7 is connected to a series circuit 8 of resistors 9 and a capacitor 10. the Rethenschaltung 8 is connected to the base 11 of a further transistor 12, whose Emmter 13 is connected to the base 15 of the transistor 16 via the Zener diode 14.

Durch diese Schaltungsanordnung wird bewirkt, daß die Schaltschwelle hochgelegt ist. Durch Hochlegen der Schaltschwelle kann nunmehr der Kondensator 10 als gondensator-mit festem Dielektrikum ausgebildet sein, so dafl dieser wesentlich kleiner gehalten werden kann als bisherr und außerdem die Idschzeit erheblich herabgesetzt wird. Die Lschung dieses Kondensators 10 -erfolgt über den Transistor 6 als Schalter sowie den unteren Widerstand 9 der Reihenschaltung 8.This circuit arrangement has the effect that the switching threshold is high. By raising the switching threshold, the capacitor can now 10 be designed as a capacitor with a solid dielectric, so that this is essential can be kept smaller than before and also the idsch time is considerably reduced will. This capacitor 10 is deleted via the transistor 6 as a switch and the lower resistor 9 of the series circuit 8.

An die Zeitverzögerungsstufe schließt sich die eigentliche Schaltstufe an, welche im unteren Teil der Zeichnung fortgesetzt ist. Da es sich hierbei um eine bekamite Schaltungsanordnung handelt, ebenso wie bei der Ein gangsstafe 1, sind diese nicht weiter erläuterteThe actual switching stage follows the time delay stage which is continued in the lower part of the drawing. Since this is a gotite circuit arrangement is involved, as is the case with entrance level 1, are these not further explained

Claims

P a t e n t a n s p r ü c h e 1.) Circuit arrangement for a time delay stage, especially for amplifiers, characterized in that the time delay stage ) has a transistor (6) whose collector (7) is connected to a series circuit (8) of resistors (9) and a capacitor (10) is connected to which series connection the base (11) of a transistor (12) is connected, the emitter (13) of which is connected a Zener diode (14) is connected to the base (15) of a transistor (16).

2.) Circuit arrangement according to claim 1, characterized in that the time delay stage (5) is preceded by an R- ¢ combination as a filter (2) is, Blank page