DE19501558A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents
Halbleitervorrichtung und Verfahren zu deren HerstellungInfo
- Publication number
- DE19501558A1 DE19501558A1 DE19501558A DE19501558A DE19501558A1 DE 19501558 A1 DE19501558 A1 DE 19501558A1 DE 19501558 A DE19501558 A DE 19501558A DE 19501558 A DE19501558 A DE 19501558A DE 19501558 A1 DE19501558 A1 DE 19501558A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- electrode
- contact opening
- semiconductor device
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 52
- 238000009413 insulation Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000011109 contamination Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft im allgemeinen eine
Halbleitervorrichtung und insbesondere eine
Halbleitervorrichtung mit einer verminderten
Flächenbelegung. Weiterhin betrifft die vorliegende
Erfindung ein Verfahren zur Herstellung dieser
Halbleitervorrichtung.
Eine hohe Integration einer Halbleitervorrichtung wird
dadurch erreicht, daß die von einer Einheitszelle belegte
Fläche erheblich vermindert wird. Ein Element wie ein
MOSFET, welches die meiste Fläche in einer integrierte
Schaltung einer Halbleitervorrichtung einnimmt, ist so
aufgebaut, daß es eine Sourceelektrode aufweist, welche mit
einer Substratelektrode der integrierten Schaltung verbunden
ist.
Um den Hintergrund der vorliegenden Erfindung besser zu
verstehen, wird im folgenden eine bekannte Technik unter
Bezugnahme auf einige Figuren beschrieben.
Fig. 2A zeigt ein typisches Schaltungsdiagramm eines PMOS
in einer integrierten Schaltung. Wie zu sehen ist, ist VDD
mit einer Sourceelektrode des PMOS und einer
Substratelektrode verbunden, während ein Drain des PMOS
geerdet oder mit einer anderen Elektrode verbunden ist.
Fig. 2B zeigt ein typisches Schaltungsdiagramm eines NMOS
einer integrierten Schaltung. Dabei ist VSS mit einer
Sourceelektrode des NMOS und einer Substratelektrode
verbunden, während ein Drain des NMOS mit Vcc oder einer
anderen Elektrode verbunden ist.
In Fig. 3 ist der PMOS nach Fig. 1A dargestellt, welcher auf
einer Halbleitervorrichtung in bekannter Technik hergestellt
ist.
Ein Halbleitersubstrat 100 weist einen N-Graben 10 auf.
Isolationsschichten 2 zur Isolierung von Bauelementen sind
in vorbestimmten Gebieten des Halbleitersubstrats 100
gebildet, wodurch das Halbleitersubstrat in aktive Bereiche
und in Feldbereiche aufgeteilt wird. Dann werden
aufeinanderfolgend ein Gateoxid 3 und eine Gateelektrode 4
auf jedem der aktiven Bereiche gebildet. Unter Verwendung
der Gatestruktur als Maske werden P-Typ Verunreinigungen zur
Bildung einer Sourceelektrode 15A und einer Drainelektrode
15B in den P-Graben implantiert. Darauffolgend werden
Verunreinigungen vom gleichen Typ wie der Graben, d. h. P-Typ
Verunreinigungen, in einen Bereich implantiert, der durch
die Isolationsschichten zur Bauelementeisolierung isoliert
ist, um eine Substratelektrode 15C zu bilden. Als nächstes
wird eine Deckenzwischenisolationsschicht 6 auf der
erhaltenen Struktur aufgetragen und anschließend werden
durch selektives Ätzen drei Kontaktlöcher gebildet, die die
Sourceelektrode 15A, die Drainelektrode 15B und die
Substratelektrode 15C freilegen. Um die Sourceelektrode 15A
mit der Substratelektrode 15C zu verbinden, wird ein beide
Kontaktlöcher füllender, leitfähiger Leiter 35A gebildet.
Weiterhin wird ein weiterer leitfähiger Leiter 35B gebildet,
um die Drainelektrode 15B zu kontaktieren.
Wie obenstehend erwähnt, hat eine solche bekannte
Halbleitervorrichtung eine vergrößerte Einheitenfläche, da
eine zusätzliche Substratelektrode in einem zusätzlichen
aktiven Bereich benachbart zu dem aktiven Bereich, in dem
die Sourceelektrode sich befindet, und entsprechende
Kontaktlöcher zur Kontaktierung der Substratelektroden
gebildet werden müssen.
Demzufolge ist es faktisch unmöglich, den aktiven Bereich
für die Sourceelektrode in Anbetracht vieler Hindernisse
gemäß der bekannten Technik zu reduzieren. Solche
Hindernisse sind Fadenkreuzausrichtungen einer Maske für
Sourceelektrode, einer Maske für Substratelektrode und einer
Maske für Gateelektrode, eine Fehlanordnungstoleranz bei der
Maskierung und eine CD-Toleranz.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
den bei dem bekannten Stand der Technik auftretenden
Nachteilen zu begegnen und eine Halbleitervorrichtung mit
verminderter Einheitenfläche bereitzustellen.
Eine weitere Aufgabe der vorliegenden Erfindung ist, ein
Verfahren zur Herstellung der Halbleitervorrichtung
bereitzustellen.
Gemäß eines Aspekts der vorliegenden Erfindung wird eine
Halbleitervorrichtung bereitgestellt, welche aufweist: einen
MOSFET, welcher aus einem Substrat und einer Gateelektrode,
einer Sourceelektrode und einer Drainelektrode gebildet ist;
eine Zwischenschichtisolationsschicht, die über dem MOSFET
aufgetragen ist; eine Grabenkontaktöffnung, welche sich
durch die Zwischenschichtisolationsschicht und die
Sourceelektrode bis zu einem Gebiet des Substrats erstreckt;
eine unterhalb der Grabenkontaktöffnung gebildeten
Substratelektrode, welche vom gleichen Verunreinigungstyp
wie das Substrat ist; und einen in die Grabenkontaktöffnung
eingefüllten, leitfähigen Leiter, wobei Sourceelektrode und
Substrat elektrisch miteinander durch den Leiter verbunden
sind.
Gemäß eines weiteren Aspekts der vorliegenden Erfindung,
wird ein Verfahren zur Herstellung einer
Halbleitervorrichtung bereitgestellt, welches die folgenden
Schritte aufweist: Bilden einer MOSFET-Struktur aus einem
Gateoxid, einer Gateelektrode, einer Sourceelektrode und
einer Drainelektrode in einem aktiven Bereich einer
Halbleitervorrichtung; Bilden einer
Zwischenschichtisolationsschicht auf der MOSFET-Struktur;
selektives Ätzen eines Gebietes der
Zwischenschichtisolationsschicht, der Sourceelektrode und
des Substrates zur Bildung einer Grabenkontaktöffnung;
Bilden einer Substratelektrode unterhalb der
Grabenkontaktöffnung, wobei die Substratelektrode vom
gleichen Verunreinigungstyp wie das Substrat ist; und Füllen
der Grabenkontaktöffnung mit einem leitfähigen Leiter zur
Verbindung von Substratelektrode und Sourceelektrode.
Im folgenden wird ein vorteilhaftes Ausführungsbeispiel der
Erfindung anhand der in der Zeichnung beigefügten Figuren
näher erläutert und beschrieben.
Es zeigen:
Fig. 1A bis 1C schematische Querschnitte zur Darstellung eines
Verfahrens zur Herstellung einer
Halbleitervorrichtung gemäß Fig. 2A entsprechend
zur vorliegenden Erfindung;
Fig. 2A ein Schaltkreisdiagramm zur Darstellung einer
elektrisch mit VDD verschalteten Sourceelektrode
in einer integrierten Schaltung einer
Halbleitervorrichtung;
Fig. 2B ein Schaltkreisdiagramm zur Darstellung einer
mit VSS elektrisch verschalteten Sourceelektrode
in einer integrierten Schaltung einer
Halbleitervorrichtung; und
Fig. 3 einen schematischen Querschnitt zur Darstellung
einer Halbleitervorrichtung nach Fig. 1A, welche
durch eine bekannte Technik hergestellt ist.
Im folgenden bezeichnen gleiche Bezugszeichen gleiche oder
entsprechende Teile.
Fig. 1 zeigen bevorzugte Verfahrensschritte zur
Herstellung einer Halbleitervorrichtung eines PMOS
entsprechend zur Fig. 2A auf einem Halbleitersubstrat gemäß
der vorliegenden Erfindung. Die bevorzugten
Verfahrensschritte werden im Detail in Verbindung mit den
Fig. 1A bis 1C beschrieben.
Nach Fig. 1A wird ein PMOS-Transistor gebildet. Dazu wird
auf einem Halbleitersubstrat 100 anfänglich ein N-Graben 10
ausgebildet. In einem vorbestimmten Gebiet des N-Grabens 10
wird eine Isolationsschicht 2 zur Trennung von Bauelementen
gebildet, welche das Substrat aufteilt. Eine Gateoxidschicht
3 ist über einem auf diese Weise abgeteilten aktiven Bereich
gebildet. Darauffolgend wird eine Gateelektrode 4 auf der
Gateoxidschicht 3 gebildet. Unter Verwendung der
Gatestruktur als Maske werden P-Typ Dotierungsmittel in dem
aktiven Bereich implantiert, um in dem N-Graben eine
Sourceelektrode 15A und eine Drainelektrode 15B zu bilden.
Als Ergebnis wird ein PMOS-Transistor erhalten. Anschließend
wird diese PMOS-Transistorstruktur durch eine
Deckenzwischenisolationsschicht 6 überdeckt, welche
beispielsweise aus Bor-Phosphor-Silikatglas (BPSG) gebildet
ist.
In Fig. 1B ist eine Grabenkontaktöffnung 17 und anschließend
eine Substratelektrode 15C unterhalb der
Grabenkontaktöffnung 17 gebildet. Für die
Grabenkontaktöffnung 17 wurde ein selektiver Ätzschritt
unter Verwendung einer Kontaktmaske (nicht dargestellt) so
lange durchgeführt, bis ein Gebiet des N-Grabens 10 entfernt
wurde. Bei diesem selektiven Ätzen wurden ebenfalls ein
Gebiet der Zwischenisolationsschicht 6 und der
Sourceelektrode 15A entfernt. Als Ergebnis durchdringt die
Grabenkontaktöffnung 17 die Zwischenisolationsschicht 6 und
die Sourceelektrode 15A bis zum N-Graben 10 und weist eine
Tiefe von ungefähr 0,1 bis 0,5 µm auf. Darauffolgend werden
Dotierungsmittel vom gleichen Verunreinigungstyp wie der N-
Graben, d. h. N-Typ Dotierungsmittel, in das freigelegte
Gebiet des N-Grabens 10 implantiert, um die
Substratelektrode 15C unterhalb der Grabenkontaktöffnung 17
zu bilden.
Fig. 1C zeigt einen Querschnitt der Halbeitervorrichtung
nach Bilden einer Kontaktöffnung zum Freilegen der
Drainelektrode 15B und nach Auffüllen der Kontaktöffnungen
mit Leitern 35A, 35B. Als Ergebnis ist die Sourceelektrode
15A elektrisch mit der Substratelektrode 15C durch den
Leiter 35A verbunden, welcher die Grabenkontaktöffnung 17
auffüllt.
Wie vorstehend beschrieben wurde, ist die Substratelektrode
unterhalb der Grabenkontaktöffnung gebildet, welche durch
die Sourceelektrode einer MOSFET-Vorrichtung bis zum
Substrat durchgeführt ist, um das Gebiet der
Halbleitervorrichtung in einfacher Weise zu reduzieren.
Dabei sind die Substratelektrode und die Sourceelektrode
elektrisch miteinander durch einen in der Kontaktöffnung
aufgetragenen Leiter verbunden, wodurch der Integrationsgrad
der Halbleitervorrichtung verbessert wird.
Es sei angemerkt, daß die vorliegende Erfindung ebenso zur
Bildung eines NMOS-Transistors in einem P-Typ Substrat oder
in einem P-Graben verwendbar ist.
Weitere Merkmale, Vorteile und Ausführungsbeispiele der
vorliegenden Erfindung ergeben sich für einen Fachmann
aufgrund der vorangehenden Darstellung. Demzufolge sind
verschiedene Variationen und Modifikationen des
beschriebenen Ausführungsbeispiels innerhalb des
Schutzumfangs der Erfindung möglich.
Claims (9)
1. Eine Halbleitervorrichtung, gekennzeichnet durch:
einen MOSFET-Transistor, welcher ein Substrat und eine Gate-, Source- und Drainelektrode aufweist;
eine über dem MOSFET-Transistor aufgetragene Zwischenisolationsschicht (6);
eine durch die Zwischenisolationsschicht (6) und die Sourceelektrode (15A) bis zu einem Gebiet des Substrats (100) durchgreifende Grabenkontaktöffnung (17);
eine unterhalb der Grabenkontaktöffnung (17) gebildeten Substratelektrode (15C), welche vom gleichen Verunreinigungstyp wie das Substrat ist; und
einen in die Grabenkontaktöffnung (17) eingefüllten leitfähigen Leiter, welcher Sourceelektrode (15C) und Substrat miteinander elektrisch verbindet.
einen MOSFET-Transistor, welcher ein Substrat und eine Gate-, Source- und Drainelektrode aufweist;
eine über dem MOSFET-Transistor aufgetragene Zwischenisolationsschicht (6);
eine durch die Zwischenisolationsschicht (6) und die Sourceelektrode (15A) bis zu einem Gebiet des Substrats (100) durchgreifende Grabenkontaktöffnung (17);
eine unterhalb der Grabenkontaktöffnung (17) gebildeten Substratelektrode (15C), welche vom gleichen Verunreinigungstyp wie das Substrat ist; und
einen in die Grabenkontaktöffnung (17) eingefüllten leitfähigen Leiter, welcher Sourceelektrode (15C) und Substrat miteinander elektrisch verbindet.
2. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß Sourceelektrode (15A) und
Drainelektrode (15B) vom gleichen Verunreinigungstyp
entgegensetzt zu dem Verunreinigungstyps des Substrats
(100) sind.
3. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß das Substrat (100) einen Graben
(10) aufweist, welcher vom gleichen Verunreinigungstyp
wie die Substratelektrode (15C) und entgegengesetzt
zum Typ sowohl von Sourceelektrode (15A) als auch
Drainelektrode (15B) ist.
4. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Grabenkontaktöffnung (17)
ungefähr 0,1 bis 0,5 µm tief ist.
5. Verfahren zur Herstellung einer Halbleitervorrichtung,
gekennzeichnet durch die folgenden Schritte:
Bilden einer MOSFET-Struktur aus Gateoxid (3), Gateelektrode (4), Sourceelektrode (15A) und Drainelektrode (15B) auf einem aktiven Bereich einer Halbleitervorrichtung;
Bilden einer Zwischenisolationsschicht (6) auf der MOSFET-Struktur;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6), der Sourceelektrode (15A) und des Substrates (100) zur Bildung einer Grabenkontaktöffnung (17);
Bilden einer Substratelektrode (15C) unterhalb der Grabenkontaktöffnung (17), wobei die Substratelektrode (15C) vom gleichen Verunreinigungstyp wie das Substrat (100) ist; und
Füllen der Grabenkontaktöffnung (17) mit einem Leiter zur Verbindung von Substratelektrode (15C) und Sourceelektrode (15A).
Bilden einer MOSFET-Struktur aus Gateoxid (3), Gateelektrode (4), Sourceelektrode (15A) und Drainelektrode (15B) auf einem aktiven Bereich einer Halbleitervorrichtung;
Bilden einer Zwischenisolationsschicht (6) auf der MOSFET-Struktur;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6), der Sourceelektrode (15A) und des Substrates (100) zur Bildung einer Grabenkontaktöffnung (17);
Bilden einer Substratelektrode (15C) unterhalb der Grabenkontaktöffnung (17), wobei die Substratelektrode (15C) vom gleichen Verunreinigungstyp wie das Substrat (100) ist; und
Füllen der Grabenkontaktöffnung (17) mit einem Leiter zur Verbindung von Substratelektrode (15C) und Sourceelektrode (15A).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Substratelektrode (15C) vom entgegengesetzten
Verunreinigungstyp wie Sourceelektrode (15A) und
Drainelektrode (15B) ist.
7. Verfahren nach Anspruch 5, gekennzeichnet durch den
weiteren Schritt:
Bilden eines Grabens (10) vor Bilden der MOSFET- Struktur, welcher Graben vom gleichen Verunreinigungstyp wie die Substratelektrode (15C) ist.
Bilden eines Grabens (10) vor Bilden der MOSFET- Struktur, welcher Graben vom gleichen Verunreinigungstyp wie die Substratelektrode (15C) ist.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Grabenkontaktöffnung (17) bis zu einer Tiefe von
ungefähr 0,1 bis 0,5 µm ausgebildet wird.
9. Verfahren zur Herstellung einer Halbleitervorrichtung,
gekennzeichnet durch die folgenden Schritte:
Bilden einer MOSFET-Struktur aus Gateoxid (3), einer Gateelektrode (4), einer Source-Elektrode (15A) und einer Drainelektrode (15B) auf einem aktiven Bereich einer Halbleitervorrichtung;
Bilden einer Zwischenisolationsschicht (6) über der MOSFET-Struktur;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6) der Sourceelektrode (15A) und des Substrates (100) zur Bildung einer Grabenkontaktöffnung (17);
Bilden einer Substratelektrode (15C) unterhalb der Grabenkontaktöffnung (17), wobei die Substratelektrode (15C) vom gleichen Verunreinigungstyp wie das Substrat (100) ist;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6) zur Bildung einer Kontaktöffnung, welche die Drainelektrode (15B) freilegt; und
Füllen der Grabenkontaktöffnung (17) und der Kontaktöffnung mit entsprechenden Leitern zur Verbindung von Substratelektrode (15C) mit Sourceelektrode (15A) und zur Kontaktierung der Drainelektrode (15B) mit einem Leiter.
Bilden einer MOSFET-Struktur aus Gateoxid (3), einer Gateelektrode (4), einer Source-Elektrode (15A) und einer Drainelektrode (15B) auf einem aktiven Bereich einer Halbleitervorrichtung;
Bilden einer Zwischenisolationsschicht (6) über der MOSFET-Struktur;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6) der Sourceelektrode (15A) und des Substrates (100) zur Bildung einer Grabenkontaktöffnung (17);
Bilden einer Substratelektrode (15C) unterhalb der Grabenkontaktöffnung (17), wobei die Substratelektrode (15C) vom gleichen Verunreinigungstyp wie das Substrat (100) ist;
Selektives Ätzen eines Gebietes der Zwischenisolationsschicht (6) zur Bildung einer Kontaktöffnung, welche die Drainelektrode (15B) freilegt; und
Füllen der Grabenkontaktöffnung (17) und der Kontaktöffnung mit entsprechenden Leitern zur Verbindung von Substratelektrode (15C) mit Sourceelektrode (15A) und zur Kontaktierung der Drainelektrode (15B) mit einem Leiter.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-973 | 1994-01-19 | ||
| KR1019940000973A KR0137975B1 (ko) | 1994-01-19 | 1994-01-19 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19501558A1 true DE19501558A1 (de) | 1995-08-17 |
| DE19501558B4 DE19501558B4 (de) | 2005-06-09 |
Family
ID=19375952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19501558A Expired - Fee Related DE19501558B4 (de) | 1994-01-19 | 1995-01-19 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5643832A (de) |
| KR (1) | KR0137975B1 (de) |
| DE (1) | DE19501558B4 (de) |
| GB (1) | GB2285884A (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183729B1 (ko) * | 1995-08-18 | 1999-04-15 | 김광호 | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 |
| JPH10223775A (ja) * | 1997-01-31 | 1998-08-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2000349096A (ja) | 1999-06-01 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 化合物電界効果トランジスタおよびその製造方法 |
| DE10008572B4 (de) * | 2000-02-24 | 2007-08-09 | Infineon Technologies Ag | Verbindungseinrichtung für Leistungshalbleitermodule |
| KR100424172B1 (ko) * | 2001-06-29 | 2004-03-24 | 주식회사 하이닉스반도체 | 정전기 보호장치가 구비된 반도체 장치의 제조방법 |
| KR100908545B1 (ko) * | 2007-08-20 | 2009-07-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US9818857B2 (en) | 2009-08-04 | 2017-11-14 | Gan Systems Inc. | Fault tolerant design for large area nitride semiconductor devices |
| US9029866B2 (en) | 2009-08-04 | 2015-05-12 | Gan Systems Inc. | Gallium nitride power devices using island topography |
| KR20120041237A (ko) | 2009-08-04 | 2012-04-30 | 갠 시스템즈 인크. | 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터 |
| EP2559064A4 (de) | 2010-04-13 | 2018-07-18 | GaN Systems Inc. | Galliumnitridvorrichtungen von hoher dichte mit inseltopologie |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689871A (en) * | 1985-09-24 | 1987-09-01 | Texas Instruments Incorporated | Method of forming vertically integrated current source |
| JPS6355960A (ja) * | 1986-08-27 | 1988-03-10 | Hitachi Ltd | 半導体装置 |
| US5077228A (en) * | 1989-12-01 | 1991-12-31 | Texas Instruments Incorporated | Process for simultaneous formation of trench contact and vertical transistor gate and structure |
| JPH03227065A (ja) * | 1990-01-31 | 1991-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5455190A (en) * | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
-
1994
- 1994-01-19 KR KR1019940000973A patent/KR0137975B1/ko not_active IP Right Cessation
-
1995
- 1995-01-19 US US08/374,847 patent/US5643832A/en not_active Expired - Lifetime
- 1995-01-19 GB GB9500996A patent/GB2285884A/en not_active Withdrawn
- 1995-01-19 DE DE19501558A patent/DE19501558B4/de not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| IEDM, 84, pp. 240-243 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2285884A (en) | 1995-07-26 |
| KR950024272A (ko) | 1995-08-21 |
| DE19501558B4 (de) | 2005-06-09 |
| US5643832A (en) | 1997-07-01 |
| GB9500996D0 (en) | 1995-03-08 |
| KR0137975B1 (ko) | 1998-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19501557C2 (de) | CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE3011982C2 (de) | ||
| DE69113579T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator. | |
| DE3587780T2 (de) | Elektronisches Bauelement und Verfahren zur Herstellung. | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| DE3106202A1 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
| DE19727232A1 (de) | Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
| DE69231484T2 (de) | Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE19501558B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE4426311A1 (de) | Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung | |
| DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
| DE3142448C2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
| DE10246682A1 (de) | Halbleiter-Vorrichtung | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE19525576B4 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
| DE2703618C2 (de) | Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises | |
| DE19736754A1 (de) | Überspannungsschutzelement | |
| DE19802056A1 (de) | Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten | |
| DE19503389C2 (de) | Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung | |
| DE2738049A1 (de) | Integrierte halbleiterschaltungsanordnung | |
| DE2453528C2 (de) | Maskierungsverfahren | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140801 |