DE1211335B - Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturing - Google Patents
Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturingInfo
- Publication number
- DE1211335B DE1211335B DEJ22108A DEJ0022108A DE1211335B DE 1211335 B DE1211335 B DE 1211335B DE J22108 A DEJ22108 A DE J22108A DE J0022108 A DEJ0022108 A DE J0022108A DE 1211335 B DE1211335 B DE 1211335B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- junction
- silicon oxide
- boron
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
AUSLEGESCHRIFTEDITORIAL
Int. α.:Int. α .:
HOIlHOIl
Nummer: 1211335Number: 1211335
Aktenzeichen: J 22108 VIII c/21 gFile number: J 22108 VIII c / 21 g
Anmeldetag: 16. Juli 1962 Filing date: July 16, 1962
Auslegetag: 24. Februar 1966Opening day: February 24, 1966
Das Sperrverhalten eines pn-Übergangs ist bekanntlich um so besser, je geringer sein Sperrstrom und je größer die Durchbruchspannung ist. Die Durchbruchspannung eines pn-Übergangs beruht bekanntlich auf der Erscheinung des sogenannten Lawinendurchbruchs, der bei einer bestimmten Sperrspannung an der Oberfläche des Halbleiterkörpers einsetzt. Auf Grund dieser Erscheinung ist das Sperrverfialten eines pn-Übergangs stark abhängig von den Oberflächeneigenschaften des Halbleiterkörpers, welche sich während der Herstellung und einer Alterung noch stark ändern können.The blocking behavior of a pn junction is known to be better, the lower its blocking current and the greater the breakdown voltage. The breakdown voltage of a pn junction is based as is well known on the appearance of the so-called avalanche breakthrough, which occurs at a certain Reverse voltage sets in on the surface of the semiconductor body. Because of this phenomenon the blocking of a pn junction is strongly dependent on the surface properties of the semiconductor body, which can change significantly during production and aging.
Es sind Halbleiterbauelemente bekannt, deren pn-Übergänge durch eine Oberflächenschicht aus Siliziumoxyd geschützt sind. So ist beispielsweise ein Verfahren bekannt, bei dem eine Siliziumoxydschicht auf einem Siliziumkörper erzeugt und mit Durchbrüchen versehen wird, durch die Dotierungsstoffe in den Halbleiterkörper diffundiert werden. Danach verbleibt die Oxydschicht als Schutzschicht über den bei der Diffusion erzeugten pn-Übergängen. Es ist ferner ein Verfahren bekannt, bei dem eine isolierende Oxydschicht auf einem Halbleiterbauelement mit einem Halbleiterkörper aus Silizium durch anodische Oxydation in einem schwach sauren Elektrolyt mit Borsäure hergestellt wird.Semiconductor components are known whose pn junctions are made up of a surface layer Silicon oxide are protected. For example, a method is known in which a silicon oxide layer is generated on a silicon body and provided with breakthroughs, through the dopants in the semiconductor body are diffused. The oxide layer then remains as a protective layer over the pn junctions generated by diffusion. It is also known a method in which an insulating Oxide layer on a semiconductor component with a semiconductor body made of silicon by anodic Oxidation is produced in a weakly acidic electrolyte with boric acid.
Es sind auch Halbleiterbauelemente bekannt, die durch eine dotierende Verunreinigungen enthaltende Oxydschicht geschützt sind. Bei einem bekannten Verfahren wird beispielsweise aus einem Borglas als Oberflächenbelag Bor in einen Halbleiterkörper diffundiert. Die verwendeten Borgläser enthalten wesentlich mehr als lfl/oBor und werden nach der Diffusion zumindest an der Stelle der an die Oberfläche tretenden pn-Übergänge entfernt. Oxydische Oberflächenschichten mit Borzusätzen von wesentlich mehr als l%Bor, wie sie zur Herstellung von diffundierten pn-Ubergängen verwendet werden müssen, sind als Schutzschichten über pn-Übergängen ungeeignet. Ferner ist noch ein Halbleiterbauelement bekannt, dessen in Flußrichtung betriebener pn-übergang durch eine Phosphor enthaltende Siliziumoxydschicht abgedeckt bleibt, die als Quelle für einen Diffusionsprozeß diente.Semiconductor components are also known which are protected by an oxide layer containing doping impurities. In a known method, for example, boron is diffused from a boron glass as a surface coating into a semiconductor body. The boron glasses used contain significantly more than 1 fl / o boron and are removed after diffusion at least at the point of the pn junctions that come to the surface. Oxide surface layers with boron additions of significantly more than 1% boron, as they have to be used to produce diffused pn junctions, are unsuitable as protective layers over pn junctions. Furthermore, a semiconductor component is known whose pn junction operated in the flow direction remains covered by a phosphorus-containing silicon oxide layer, which served as a source for a diffusion process.
Bekanntlich kann der ungünstige Einfluß sich verändernder Oberflächeneigenschaften auf das Sperrverhalten
von pn-Ubergängen in Silizium-Halbleiterkörpern durch thermische Oxydation der Oberfläche
vermindert werden. Je nach der Vorbehandlung der Halbleiterkörper haben jedoch ganz allgemein die
durch thermische Oxydation erzeugten Oberflächen-Halbleiterbauelement mit mindestens einem
pn-übergang und mit einer Oberflächenschicht
aus Siliziumoxyd und Verfahren zum HerstellenIt is known that the unfavorable influence of changing surface properties on the blocking behavior of pn junctions in silicon semiconductor bodies can be reduced by thermal oxidation of the surface. Depending on the pretreatment of the semiconductor bodies, however, in general the surface semiconductor components produced by thermal oxidation have at least one
pn junction and with a surface layer
of silicon oxide and method of manufacture
Anmelder:Applicant:
Intermetall Gesellschaft für MetallurgieIntermetall Society for Metallurgy
und Elektronik m. b. H.,and electronics m. b. H.,
Freiburg (Breisgau), Hans-Bunte-Str. 19Freiburg (Breisgau), Hans-Bunte-Str. 19th
Als Erfinder benannt:Named as inventor:
Dr. Dieter Just,Dr. Dieter Just,
Richard Rüfenacht, Freiburg (Breisgau)Richard Rüfenacht, Freiburg (Breisgau)
schichten einen ungünstigen Einfluß auf das Sperrverhalten. stratify an unfavorable influence on the blocking behavior.
Es ist schließlich noch ein Verfahren zur thermischen Oxydation von Siliziumoberflächen bekannt, bei dem der Halbleiterkörper in einer wasserdampfhaltigen Atmosphäre erhitzt wird. Die wasserdampfhaltige Atmosphäre wird durch kochendes Wasser erzeugt und der entstehende Wasserdampf über die Halbleiteranordnung geleitet. Auch dieses Verfahren stabilisiert zwar mit den Oberflächeneigenschaften das Sperrverhalten des pn-Übergangs; es müssen jedoch niedrigere Abbruchspannungen und höhere Sperrströme in Kauf genommen werden.Finally, a process for the thermal oxidation of silicon surfaces is known, in which the semiconductor body is heated in an atmosphere containing water vapor. The water vapor containing The atmosphere is created by boiling water and the resulting water vapor over the Conducted semiconductor device. This process also stabilizes with the surface properties the blocking behavior of the pn junction; however, lower and higher breakdown voltages are required Reverse currents are accepted.
Ein weiterer Nachteil der mit Hilfe der bekannten Verfahren erzeugten Oberflächenschichten aus Siliziumoxyd besteht darin, daß das Sperrverhalten verschiedener pn-Übergänge trotz gleicher Behandlung erheblichen Streuungen unterworfen ist. Die der vorliegenden Erfindung zugrunde liegende Aufgabenstellung besteht deshalb zunächst darin, derartige Streuungen des Sperrverhaltens von pn-Übergängen zu vermindern.Another disadvantage of the surface layers produced with the aid of the known method Silicon oxide is that the blocking behavior of different pn junctions despite the same treatment is subject to considerable variations. The problem on which the present invention is based is therefore first of all to find such spreads in the blocking behavior of pn junctions to diminish.
Die vorliegende Erfindung beruht auf der Beobachtung, daß das Sperrverhalten von Siliziumdioden mit einer hochohmigen p-Zone verbessert wird, wenn die zur Erzeugung der oxydierenden Wasserdampfatmosphären verwendeten Gefäße, in denen das Wasser verkocht wird, aus einem borhaltigen Glas (Jenaer Glas) bestehen. Es wurde ferner beobachtet, daß dieser Effekt sich vor allem bei neuen Gefäßen einstellt, da der Borgehalt des mit dem Wasser in Berührung stehenden Teiles des Gefäßes im Laufe der Zeit sich verringert. Da die in Frage kommendenThe present invention is based on the observation that the blocking behavior of silicon diodes with a high-resistance p-zone is improved if the generation of the oxidizing water vapor atmosphere used vessels, in which the water is boiled, made of a boron-containing glass (Jenaer Glas) exist. It has also been observed that this effect is particularly evident in the case of new vessels adjusts, as the boron content of the part of the vessel in contact with the water in the course of the Time decreases. As the eligible
609 509/272609 509/272
oxydischen Borverbindungen mit Wasserdampf flüchtig sind, wurde vermutet, daß Bor in die thermisch erzeugte oxydische Oberflächenschicht eingebaut wird und die Ursache für eine Verbesserung des Sperrverhaltens der Siliziumdioden ist. Experimentell 5 bestätigt wurde diese Vermutung dadurch, daß es gelang, reproduzierbar die Streuungen des Sperrverhaltens der Dioden durch einen Zusatz von Borsäure zum Wasserdampf zu verbessern. Da sich eine oberflächliche Diffusion von Bor in den Silizium-Halbleiterkörper während der thermischen Oxydation nicht vermeiden läßt, könnte die überraschende Verringerung der Streuungen des Sperrverhaltens der Dioden auch auf eine oberflächliche Diffusion von Bor in den Halbleiterkörper zurückgeführt werden.Oxydic boron compounds are volatile with water vapor, it has been suggested that boron enters the thermally generated oxidic surface layer is incorporated and the cause of an improvement in the Blocking behavior of the silicon diodes is. Experimental 5 this assumption was confirmed by the fact that it was possible to reproducible the scatter of the blocking behavior of the diodes due to the addition of boric acid to improve water vapor. Because there is a superficial diffusion of boron in the silicon semiconductor body during thermal oxidation cannot avoid the surprising reduction the scattering of the blocking behavior of the diodes is also due to a superficial diffusion of boron are fed back into the semiconductor body.
Die Erfindung betrifft somit ein Halbleiterbauelement mit mindestens einem pn-übergang an einer hochohmigen p-Zone eines Halbleiterkörpers aus Silizium und einer Oberflächenschicht aus Siliziumoxyd über dem an die Oberfläche tretenden pn-Übergang. Erfindungsgemäß enthält das Siliziumoxyd Bor in geringen Mengen von weniger als 1 Gewichtsprozent. The invention thus relates to a semiconductor component having at least one pn junction on one high-resistance p-zone of a semiconductor body made of silicon and a surface layer made of silicon oxide above the pn junction rising to the surface. According to the invention, the silicon oxide contains boron in small amounts of less than 1 percent by weight.
Das Verfahren zum Herstellen von pn-Übergängen nach der Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.The method for producing pn junctions according to the invention is illustrated below using an exemplary embodiment explained.
Zum Herstellen von Siliziumdioden wird zunächst in eine hochohmige Siliziumplatte vom p-Typ in bekannter Weise durch Diffusion von Verunreinigungen vom p-Typ ein pn-übergang erzeugt.' Nach dem Diffusionsprozeß wird die Siliziumplatte einseitig zum Entfernen der diffundierten Schicht abgeätzt und in einzelne Plättchen erforderlicher Abmessung zerlegt, vorzugsweise ebenfalls unter Anwendung bekannter Ätzmittel. Die zerlegten Plättchen' werden vor Anwendung der thermischen Oxydation zur Reir nigung leicht geätzt. Zur thermischen Oxydation werden die plättchenförmigen Halbleiterkörper in eine Wasserdampfatmosphäre mit einem Zusatz von Borsäure gebracht. Die thermische Oxydation erfolgt bei 10000C und sollte mindestens 1 Stunde lang durchgeführt werden. Zum Erzeugen des Borsäurezusatzes in der Wasserdampfatmosphäre wird in einem Glaskolben Wasser mit einem Zusatz von H3BO3 bzw. B2O3 zum Sieden gebracht und die mit dem Wasserdampf flüchtige Borsäure über die plättchenförmigen Halbleiterkörper geleitet. Versuche ergaben, daß ein Zusatz von weniger als 100 mg pro Liter Wasser die günstigsten Ergebnisse brachte.To produce silicon diodes, a pn junction is first produced in a known manner in a high-resistance silicon plate of the p-type by diffusion of impurities of the p-type. ' After the diffusion process, the silicon plate is etched on one side to remove the diffused layer and broken down into individual platelets of the required dimensions, preferably also using known etching agents. The dismantled platelets are lightly etched for cleaning prior to the application of thermal oxidation. For thermal oxidation, the platelet-shaped semiconductor bodies are placed in a water vapor atmosphere with an addition of boric acid. The thermal oxidation takes place at 1000 ° C. and should be carried out for at least 1 hour. To generate the addition of boric acid in the steam atmosphere, water with an addition of H 3 BO 3 or B 2 O 3 is brought to the boil in a glass flask and the boric acid, which is volatile with the steam, is passed over the platelet-shaped semiconductor body. Tests have shown that an addition of less than 100 mg per liter of water gave the best results.
Gemäß einer Weiterbildung des Verfahrens nach der Erfindung werden die Halbleiterkörper in einer feuchten Stickstoffatmosphäre, vorzugsweise mit 40% relativer Feuchtigkeit über 4 Stunden bei etwa 300° C, getempert. Schließlich werden die Oxydschichten auf den oberen und unteren Flächen der plättchenförmigen Halbleiterkörper zur Kontaktierung entfernt. Die Oberflächenoxydschicht über den pn-übergang bleibt dabei erhalten.According to a development of the method according to the invention, the semiconductor bodies are in a humid nitrogen atmosphere, preferably with 40% relative humidity for 4 hours at about 300 ° C, annealed. Eventually the oxide layers will be on the top and bottom surfaces of the flake-shaped semiconductor body removed for contacting. The surface oxide layer over the pn junction is retained.
Durch die Temperierung der Halbleiterkörper nach der thermischen Oxydation ergibt sich zusätzlich der Vorteil, daß die Sperrströme der pn-Übergänge stark vermindert und die Abbrachspannungen zum Teil erheblich erhöht werden. Nach dem Verfahren der Erfindung konnten Silizium-Halbleiterdioden mit Abbruchspannungen von mehreren 1000 Volt und Sperrströme bis unterhalb von 1 μΑ hergestellt werden.The tempering of the semiconductor body after the thermal oxidation also results in the The advantage is that the reverse currents of the pn junctions are greatly reduced and the break-off voltages are sometimes considerable increase. According to the method of the invention, silicon semiconductor diodes with breakdown voltages could of several 1000 volts and reverse currents to below 1 μΑ produced will.
Die überraschend günstigen Eigenschaften des pn-Übergangs mit einer Oberflächenoxydschicht nach der Erfindung können mit einer Kompensation erhöhter Oberflächenleitfähigkeit der Halbleiterkörper erklärt werden. Eine weitere Erklärungsmöglichkeit wäre dadurch gegeben, daß durch einen Zusatz von Bor zur Oberflächenoxydschicht deren Wachstum bzw. Struktur in besonders günstiger Weise beeinflußt wird. Weiterhin könnte die Verbesserung des Sperrverhaltens durch eine Getterwirkung der Oberflächenschicht auf metallischer Verunreinigung mit ungünstigen Wirkungen auf das Sperrverhalten erklärt werden. Schließlich könnten mehrere der genannten Möglichkeiten die Ursache für einen Kombinationseffekt hinsichtlich der Verbesserung des Sperrverhaltens sein. Die Ursachen für die überraschend günstige Wirkungsweise der Oberflächenoxydschicht nach der Erfindung sind zur Zeit noch nicht vollständig geklärt.The surprisingly favorable properties of the pn junction with a surface oxide layer of the invention can compensate for increased surface conductivity of the semiconductor body be explained. Another possible explanation would be that by adding Boron for the surface oxide layer influences the growth or structure of which in a particularly favorable manner will. Furthermore, the barrier behavior could be improved by a getter effect of the surface layer explained on metallic contamination with unfavorable effects on the barrier behavior will. Finally, several of the possibilities mentioned could be the cause of a combination effect regarding the improvement of the blocking behavior. The causes of the surprising favorable mode of action of the surface oxide layer according to the invention are currently still not fully clarified.
Claims (5)
Deutsche Auslegeschrift Nr. 1 093 910;
USA.-Patentschrift Nr. 2 794 846;
französische Patentschriften Nr. 1 254 861,
263 548.Considered publications:
German Auslegeschrift No. 1 093 910;
U.S. Patent No. 2,794,846;
French patent specification No. 1 254 861,
263 548.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEJ22108A DE1211335B (en) | 1962-07-16 | 1962-07-16 | Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturing |
| FR928826A FR1351843A (en) | 1962-07-16 | 1963-03-21 | P n-pass semiconductor device with a surface oxide layer and method for its manufacture |
| GB28001/63A GB1037227A (en) | 1962-07-16 | 1963-07-15 | Silicon semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEJ22108A DE1211335B (en) | 1962-07-16 | 1962-07-16 | Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1211335B true DE1211335B (en) | 1966-02-24 |
Family
ID=7200812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEJ22108A Pending DE1211335B (en) | 1962-07-16 | 1962-07-16 | Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturing |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE1211335B (en) |
| GB (1) | GB1037227A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2794846A (en) * | 1955-06-28 | 1957-06-04 | Bell Telephone Labor Inc | Fabrication of semiconductor devices |
| DE1093910B (en) * | 1956-06-21 | 1960-12-01 | Siemens Ag | Method for manufacturing an electrical semiconductor device |
| FR1254861A (en) * | 1955-11-04 | 1961-02-24 | Fairchild Semiconductor | Transistor and its manufacturing process |
| FR1263548A (en) * | 1959-07-14 | 1961-06-09 | Ericsson Telefon Ab L M | PNPN-type semiconductor device and its manufacturing process |
-
1962
- 1962-07-16 DE DEJ22108A patent/DE1211335B/en active Pending
-
1963
- 1963-07-15 GB GB28001/63A patent/GB1037227A/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2794846A (en) * | 1955-06-28 | 1957-06-04 | Bell Telephone Labor Inc | Fabrication of semiconductor devices |
| FR1254861A (en) * | 1955-11-04 | 1961-02-24 | Fairchild Semiconductor | Transistor and its manufacturing process |
| DE1093910B (en) * | 1956-06-21 | 1960-12-01 | Siemens Ag | Method for manufacturing an electrical semiconductor device |
| FR1263548A (en) * | 1959-07-14 | 1961-06-09 | Ericsson Telefon Ab L M | PNPN-type semiconductor device and its manufacturing process |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1037227A (en) | 1966-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1564963C3 (en) | Method for manufacturing a stabilized semiconductor component | |
| DE1614540A1 (en) | Semiconductor device | |
| DE2038564C3 (en) | Quartz glass device part, in particular quartz glass tube, with nuclei that promote crystal formation contained in its outer surface layer for use at high temperatures, in particular for carrying out semiconductor technology processes | |
| DE2425382A1 (en) | METHOD OF MANUFACTURING INSULATING LAYER FIELD EFFECT TRANSISTORS | |
| DE1148024B (en) | Diffusion process for doping a silicon semiconductor body for semiconductor components | |
| DE2252904A1 (en) | PROCESS FOR REDUCING THE SOLUBILITY OF LEAD IN LEAD-CONTAINING GLAZES AND FRIES | |
| DE2720639A1 (en) | GLASS, PREFERABLY FOR PASSIVATION OF SEMI-CONDUCTOR DEVICES, PROCESS FOR ITS MANUFACTURING AND SEMICONDUCTOR DEVICE WITH SUCH A GLASS LAYER | |
| DE1160547B (en) | Method for electrolytic etching of a semiconductor component with an essentially single-crystalline semiconductor body and a pn junction emerging on the surface | |
| DE1211335B (en) | Semiconductor component with at least one pn junction and with a surface layer made of silicon oxide and method for manufacturing | |
| DE1521503A1 (en) | Semiconductor device with silicon nitride layers and manufacturing process therefor | |
| DE1193766B (en) | Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching | |
| DE1250006B (en) | ||
| DE2031884A1 (en) | Method for forming a silicate gas layer on the surface of a silicon plate of a semiconductor component | |
| DE976468C (en) | Method for producing an excess semiconductor from a defect semiconductor | |
| DE1521163A1 (en) | Process for electroless nickel plating of silicon surfaces | |
| DE1186950B (en) | Method for removing unwanted metals or interference points from a semiconductor body | |
| DE1261842B (en) | Process for producing high purity silicon | |
| DE1589900B2 (en) | SEMICONDUCTOR COMPONENT WITH SURFACE PROTECTION LAYER AND METHOD FOR ITS MANUFACTURING | |
| DE1521953C (en) | Process for producing an oxide coating on a preferably single-crystal body made of semiconductor material | |
| DE1184423B (en) | Method for producing a protective layer on a semiconductor component | |
| DE1521952C (en) | Method for producing an oxide coating on a preferably single-crystal semiconductor body | |
| DE1131324B (en) | Alloying process for making rectifiers and transistors | |
| DE1913616C3 (en) | Process for etching a semiconductor wafer attached to a holder | |
| DE2520334A1 (en) | METHOD FOR PRODUCING A MAGNETIZABLE LAYER FOR A MAGNETIC ARRANGEMENT WITH DOMA | |
| DE972888C (en) | Process for the production of a copper conductor with an insulating sleeve |