DE1249926B - Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage - Google Patents

Description

- BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

GlIc

Deutsche Kl.: 21 al-37/00

Nummer: 1249 926

Aktenzeichen: R 33290IX d/21 al

Anmeldetag: 7. August 1962

Auslegetag: 14. September 1967

Die Erfindung betrifft eine Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zugänglichen Hauptspeichers in einer Datenverarbeitungsanlage.

Beliebig zugängliche Speicher, wie sie in elektro- S nischen Datenverarbeitungsanlagen und Ziffernrechnern verwendet werden, sind aus Speicherelementen, wie Ferritkernen, Dünnschichten, Ferritplättchen, Metallblechen, cryoelektrischen Elementen usw., aufgebaut. Es ist ebenso kostspielig wie herstellungstechnisch schwierig, solche Speicher so auszuführen, daß sie ausschließlich nur einwandfreie Speicherelemente und Speicherstellen aufweisen. Beispielsweise bei Magnetkernspeichern, wo neuerdings immer winzigere Speicherlemente verwendet werden, sind die Magnetkerne nicht nur von äußerst kleinen Abmessungen, sondern auch spröde, so daß sie beim Durchziehen der Drähte leicht beschädigt werden können. Selbst wenn ein solcher Fehler vor der Fertigstellung und dem Einbau der Speicheranordnung entdeckt wird, läßt er sich außerordentlich schwierig reparieren, namentlich wenn der Fehler irgendwo im Inneren auftritt, indem z. B. etwa der 25. Kern einer 50-Bit-Speicherstelle berm Durchziehen des dritten Drahtes beschädigt worden ist. Eine nachträgliche Reparatur gestaltet sich noch viel schwieriger, da derartige Speicher in der Regel dreidimensional aufgebaut und mitunter äußerst kompliziert verschaltet und ausgelegt sind. Darüber hinaus gibt es Speicherausführungen, wie z. B. cryoelektrische und Dünnschichtspeicher, bei denen fehlerhafte Speicherstellen überhaupt nicht repariert werden können.

Obwohl also fehlerhafte Speicherstellen bei der Herstellung sich kaum oder nur mit untragbar großem Kostenaufwand vermeiden oder nachträglich reparieren lassen, legen natürlich sowohl die Hersteller als auch die Benutzer von Datenverarbeitungsanlagen größten Wert auf Speicher, die frei von Fehlerstellen sind, weil dann die Leistungsfähigkeit bei der Programmierung und Datenverarbeitung erheblich größer ist. Wenn man nämlich an Stelle eines einwandfreien einen fehlerhaften Speicher verwendet, so ergeben sich für die Anlage und/oder den Programmierer den Betrieb störende Diskontinuitäten in der numerischen Reihenfolge der brauchbaren Speicherstellen. Bisher ist es noch nicht gelungen, praktische Lösungen für ein Umgehen der Speicherdiskontinuitäten bei der Programmierung zu finden oder Verarbeitungsschaltungen zu entwickeln, mit denen solche Diskontinuitäten beherrscht werden können. Dies gilt besonders für massengefertigte Anlagen.

Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zugänglichen Hauptspeichers in einer Datenverarbeitungsanlage

Anmelder:

Radio Corporation of America, New York, N. Y. (V. St. A.)

Vertreter:

Dr.-Ing. E. Sommerfeld

und Dr. D. v. Bezold, Patentanwälte, München 23, Dunantstr. 6

Als Erfinder benannt:

Joseph A. Weisbecker, Erlton, N. J. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 8. August 1961 (130081)

An sich könnte man versuchen, dieser Schwierig-keit dadurch Herr zu werden, daß man den Speicheradressenentschlüsseler der Anlage so modifiziert, daß er die Adresse einer fehlerhaften Speicherstelle akzeptiert und statt dessen den Speicher mit einer Ersatzadresse beliefert, die einer einwandfreien Speicherstelle entspricht. Dies würde aber voraussetzen, daß der Entschlüsseier nicht nur in seiner Verschaltung ohne weiteres modifiziert werden kann, sondern auch in sich so ausgelegt ist, daß bestimmte Speicherstellen ohne weiteres umgangen werden können. Normale Speicheradressenentschlüsseler erfüllen diese Voraussetzungen nicht. Selbst wenn sich aber eine solche Lösung in der Praxisrealisieren ließe, würde dies bedeuten, daß die einzelnen Anlagen eines bestimmten Fabrikationstyps jeweils unterschiedlich verdrahtete Speicheradressenentschlüsseler sowie unterschiedliche Verschaltungen zwischen dem Entschlüsseier und dem Speicher aufweisen. Es liegt auf der Hand, daß dies besonders im Hinblick auf die Wartung und etwaige Reparatur der Anlage äußerst unerwünscht oder nahezu untragbar wäre.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung zu schaffen, mittels derer die fehlerhaften Speicherstellen im Hauptspeicher umadressiert werden, so daß das betreffende Wort in eine Ersatzspeicherstelle eingeschrieben wird, und zwar ohne

709 647/390

daß hierzu der Speicheradressenentschlüsseler sowie dessen Verschaltung mit dem Speicher verändert werden muß.

Die Einrichtung, mit der erfindungsgemäß diese Aufgabe gelöst wird, ist dadurch gekennzeichnet, daß das jeweilige Adressenwort außer in den Hauptspeicher in einen für jede fehlerhafte Speicherstelle des Hauptspeichers jeweils das zugehörige Adressenwort speichernden inhaltsadressierten Speicher eingegeben wird, der das eingegebene Adressenwort mit sämtlichen in ihm gespeicherten Adressenwörtern vergleicht und bei Gleichheit des eingegebenen Adressenwortes mit einem der gespeicherten Adressenwörter ein einer einwandfreien Speicherstelle des Hauptspeichers entsprechendes Ersatzadressenwort erzeugt, das dem Hauptspeicher zugeleitet wird und diesen so adressiert, daß die betreffende Information in die einwandfreie Speicherstelle eingeschrieben bzw. aus dieser abgelesen wird. Vorzugsweise wird dabei das Adressenwort gleichzeitig in den Hauptspeicher und in den inhaltsadressierten Speicher eingegeben.

In Ausgestaltung der Erfindung erfolgt das Umadressieren des Hauptspeichers mit der Ersatzadresse während eines zusätzlichen Lesevorgangs des Speicherzyklus, welcher zusätzliche Lesevorgang dann und nur dann eingeleitet wird, wenn der inhaltsadressierte Speicher Gleichheit des eingegebenen mit einem der gespeicherten Adressenwörter anzeigt. Der zusätzliche Lesevorgang umfaßt dabei vorzugsweise ein gleich langes Zeitintervall wie der normale Lesevorgang des Zyklus.

Durch diese Maßnahmen wird erreicht, daß das Umgehen und Aussparen der fehlerhaften Speicherstellen vollautomatisch erfolgt, ohne daß dabei die Programmierung des Speichers oder der sonstige Operationsablauf in der Anlage irgendwie gestört wird. Zwar ist der erfindungsgemäße Vorschlag mit einem gewissen zusätzlichen Schaltungsaufwand, nämlich für den inhaltsadressierten Speicher, verbunden; dies ist aber in den allermeisten Fällen, besonders wenn der Hauptspeicher ein solcher großer Kapazität ist, das bei weitem kleinere Übel, verglichen mit dem für die Herstellung eines fehlstellenfreien Hauptspeichers erforderlichen Aufwand und mit der nachträglichen Reparatur des Hauptspeichers, die bei bestimmten Speicherausführungen noch dazu gar nicht möglich ist. Selbst wenn sich — etwa bei Auftreten neuer Fehlerstellen im Hauptspeicher — die Notwendigkeit ergeben sollte, den inhaltsadressierten Speicher durch Aufnahme einer oder auch mehrerer zusätzlicher Adressen zu erweitern, ist dies wegen der konstruktiv vergleichsweise einfachen Ausbildung des inhaltsadressierten Speichers in aller Regel immer noch sehr viel leichter und sicherer zu bewerkstelligen als das Ausbessern der fehlerhaften Speicherstellen im Hauptspeicher.

Zusammenfassend ist also festzustellen, daß der mit der erfindungsgemäßen Einrichtung verbundene Aufwand in den meisten Fällen gegenüber dem Aufwand, den ein nachträglicher Eingriff in den Hauptspeicher, wenn überhaupt möglich, mit sich bringt, kaum ins Gewicht fällt.

Nachstehend wird an Hand der Zeichnungen ein Ausführungsbeispiel der Erfindung beschrieben und erläutert. Es zeigt

F i g. 1 das Blockschaltbild eines herkömmlichen Speichers mit Verarbeitungsteil,

Fig. 2 ein die Arbeitsweise der Anlage nach F i g. 1 erläuterndes Zeitsteuerdiagramm,

F i g. 3 das Blockschaltbild einer Anlage nach Fig. 1 mit Einschluß der erfindungsgemäßen Einrichtung,

F i g. 4 das Blockschaltbild bestimmter Steuerschaltungen in der Anlage nach F i g. 3.

Fig. 5 ein die Arbeitsweise der Anlage nach Fig. 3 und 4 erläuterndes Zeitsteuerdiagramm und

F i g. 6 ein teilweise in Blockform dargestelltes Schaltschema eines Teils des inhaltsadressierten Speichers nach F i g. 3.

Einander entsprechende Teile sind in sämtliche Figuren jeweils mit gleichen Bezugszeichen bezeichnet.

Die in den verschiedenen Figuren gezeigten Blöcke stellen an sich bekannte Schaltungen dar. Die von den Blöcken umfaßten Schaltungen werden durch elektrische Signale gesteuert. Ein derartiges Signal stellt, wenn es einen bestimmten Pegel hat, die Binärziffer »1« dar, und .wenn es einen anderen Pegel hat, die Binärziffer »0« dar. Im vorliegenden Fall soll willkürlich angenommen werden, daß ein positives Signal die Binärziffer »1« und ein negatives Signal die Binärziffer »0« darstellt. Ferner wird der Einfachheit halber gelegentlich statt von einem elektrischen Signal von einer »1« oder einer »0«, die dem betreffenden Block oder der betreffenden logischen Stufe zugeleitet wird, gesprochen.

In den Figuren sind jeweils Großbuchstaben sowie Kleinbuchstaben für Binärziffern darstellende Signale verwendet. In einigen Fällen stellt ein Großbuchstabe ein aus Binärziffern zusammengesetztes Wort dar. Beispielsweise stellt INC eine Binärziffer dar. Y₁ stellt ein aus Binärziffern zusammengesetztes Wort dar. X stellt ebenfalls ein aus Binärziffern zusammengesetztes Wort dar.

Die gezeigten Flip-Flops haben Vorschalt- und Rückschalteingänge sowie Eins- und Null-Ausgänge. Dabei soll vorausgesetzt werden, daß, wenn ein Flip-Flop vorgeschaltet wird, sein »1«-Ausgang eine hohe, die Anwesenheit der Binärziffer »1« darstellende Spannung annimmt. Wird ein Flip-Flop rückgeschaltet, so nimmt sein »O«-Ausgang eine hohe Spannung an, was die Anwesenheit der Binärziffer »0« anzeigt. Die beiden Ausgänge haben jeweils komplementäre Pegel, d. h., wenn der eine hoch ist, ist der andere niedrig, und umgekehrt. Eines der gezeigten Flip-Flops hat ferner eine Tasteingangsklemme Γ. Wenn auf diesen Tasteingang ein Impuls gelangt, so ändert das Flip-Flop seinen Zustand.

Der Einfachheit halber sind in den Figuren jeweils viele der für den Betrieb der gezeigten Schaltungen benötigten üblichen Elemente zu einem einzigen Block zusammengefaßt. Beispielsweise enthält der als Speicher bezeichnete Block ein Speicheradressenregister, einen Speicheradressenentschlüsseler, eine Matrize von Speicherelementen sowie ein Speicherregister.

Ferner sind die Verbindungen zwischen den verschiedenen Blöcken des Rechners als Kabel oder aber als Einzelleitungen dargestellt, wie jeweils aus den Beschriftungen in Fig. 1 und 3 hervorgeht. Dabei ist jedes Kabel natürlich aus einer Mehrzahl von Adern oder Leitern zusammengesetzt.

Der normale Zeitsteuerzyklus für den Rechner ist in den Figuren vereinfacht wiedergegeben, indem lediglich zwei Taktimpulse, nämlich T₁, der den

Lesevorgang einleitet, und T₂, der den Schreibvorgang einleitet, gezeigt sind.

In F i g. 1 ist ein Speicher mit dazugehörigem Verarbeitungsteil gemäß dem Stand der Technik gezeigt. Der Verarbeitungsteil enthält einen Adressenzähler 10, der ein aus α Ziffern zusammengesetztes Binärwort, das eine Speicheradresse darstellt, speichert. Es kann daher der Zähler jeweils eine beliebige von 2" verschiedenen Adressen speichern. Im allgemeinen schaltet der Adressenzähler jeweils um eine Binärziffer (Bit) vor.

Die im Zähler 10 gespeicherte Aresse gelangt zu einem Und-Gatter 12. Sind zur gleichen Zeit zwei weitere Signale, nämlich T₁ und AAC, anwesend, so durchläuft die Adresse das Und-Gatter 12 und gelangt zum Eingang X des Speichers 14. Das Taktsignal T₁ wird durch einen Taktimpulsgenerator 15 erzeugt, der in der Zeichnung rechts unten gezeigt ist und seinerseits durch die vom Taktgeber 16 erzeugten Uhrimpulse e synchronisiert wird. Das Signal AAC wird von den Steuerstufen 18 des Verarbeitungsteils erzeugt. Die Steuerstufe 18, die vom Taktgeber 16 synchronisiert wird, erzeugt verschiedene Steuerspannungen, die für die Operation des Rechners, die durch die das »Programm« beinhaltende Folge von gespeicherten Instruktionen gefordert wird, benötigt werden.

Die Bitgruppierung des durch das Und-Gatter 12 laufenden Adressenwortes gelangt über das Kabel 19 zum Speicher. Dieses Adressenwort definiert in eindeutiger Weise eine ganz bestimmte Speicherzelle und wird von dem im Speicherblock 14 vorhandenen j Adressenschlüsseler entschlüsselt, um die betreffende Wortspeicherzelle zu wählen. Der Block 14 enthält ein j Adressenregister zum Speichern des entschlüsselten Adressenwortes. Dieses Adressenregister wird jeweils vor dem Speicherzyklus durch geeignete Mittel, bei-I spielsweise einen verzögerten Taktimpuls T₂, gelöscht. Es sei angenommen, daß der Speicher aus Ferrit-J kernen aufgebaut ist, obwohl natürlich auch ander-I weitige' Speicherelemente Verwendung finden könlaen. Beim Wählen einer Wortspeicherstelle wird !sämtlichen Kernen, die das betreffende Wort spei-I ehern, ein Wählstrom in einem solchen Sinn zuge-J feitet, daß alle diese Kerne rückgestellt werden. Es jsei angenommen, daß jedes Wort aus dBits zusam-Jaaengestellt ist, so daß d Kerne den Rückstellstrom jenpfangen. (Der Wert von d, der von der Größe des !Speichers abhängt, kann zwanzig, dreißig, fünfzig |<ader mehr Bits betragen.) so

Die Rückstellung der zu einem gegebenen" Wort !gehörigen Kerne hat zur Folge, daß die zuvor in der rch das betreffende Adressenwort bestimmten peicherstelle gespeicherte Bitgruppierung zu einem jräteren Zeitpunkt als wiedergefundenes Wort am eicherausgang Z erscheint. Diese Bits erscheinen paralleler Darstellung. Sie können durch ein |I2atter, beispielsweise das Und-Gatter 34, einem der egister, beispielsweise dem Register 28, im Rechner |aageleitet werden.

Die obige Folge von Schritten bildet den Lesergang des Speicherzyklus und wird durch das Aufbieten des Impulses T₁ eingeleitet.

Der Zeitpunkt, zu dem der gespeicherte Inhalt aer Wortspeicherstelle am Ausgang Z verfügbar «ird, hängt von der Anzahl der zum Speichern des ^treffenden Wortes verwendeten Kerne ab. Man ShIt daher das Zeitintervall für die Erzeugung des Schreib-Taktimpulses T₂ so, daß es demjenigen Zeitraum entspricht, der maximal benötigt wird, bis am Ausgang Z ein Signal erscheint. Der Impuls T₂ wird demnach eine bestimmte feste Zeitspanne nach dem Impuls T₁, und zwar durch den gleichen Taktimpulsgenerator 15 erzeugt. Die Zeitdifferenz zwischen dem Impuls T₁ und dem Impuls T₂ umfaßt den Zeitraum, der benötigt wird, um die den Lesevorgang des Speicherzyklus beinhaltende Folge von Vorgängen durchzuführen.

Der Schreibvorgang des Speicherzyklus umfaßt die Speicherung eines Datenwortes in der gewählten Speicherzelle und wird durch den der Speichersteuerschaltung 20 zugeleiteten Impuls T₂ eingeleitet. Das zu speichernde Wort wird in paralleler Darstellung dem Eingang Y des Speichers 14 zum Zeitpunkt des Auftretens des Impulses T₂ präsentiert. Dieser Zeitpunkt folgt auf den Lesevorgang des Speicherzyklus. Die Ströme, welche die Binärbits des zu speichernden Wortes darstellen, bewirken, daß die Kerne der gewählten Wortspeicherstelle so eingestellt werden, daß ihr Zustand die Bitgruppierung des betreffenden Wortes wiedergibt.

Bei dem zu speichernden Wort kann es sich um das am Ausgang Z erscheinende ursprünglich gespeicherte Wort, das während des vorausgegangenen Lesevorgangs aus dem Speicher gelöscht worden ist, handeln. Die Rückkopplungsschleife für eine derartige Rückspeicherung enthält ein Und-Gatter 24 und ein Oder-Gatter 26. Das Und-Gatter wird durch den Impuls T₂ und ein von der Steuerstufe 18 des Verarbeitungsteils geliefertes Wiederherstellkommando SEDR (»Datenregister einstellen«) geöffnet.

Andererseits kann das zu speichernde Wort auch ein neues Wort sein, das einer Quelle außerhalb des Speichers entstammt. In F i g. 1 ist dies als ein in einem Datenregister 28 gespeichertes Wort veranschaulicht. Um ein derartiges Wort zu speichern, erzeugt die Steuerstufe des Verarbeitungsteils ein Kommando SEDR = 0 sowie ein zweites Kommando SDR (»Daten im Register speichern«) = 1. Bei Anwesenheit von SDR = 1 und T₂ wird das Und-Gatter 30 geöffnet, und das im Datenregister gespeicherte Wort gelangt durch das Und-Gatter 30 sowie das Oder-Gatter 26 zum Speicher 14. Die Zeitdifferenz zwischen dem Auftreten des Impulses T₂ und dem nächsten Impuls T₁ entspricht der Zeit, die für den Schreibvorgang des Speicherzyklus benötigt wird.

Ein neuer Zyklus wird eingeleitet, wenn das Und-Gatter 36 ein Ausgangssignal INC erzeugt. Dieses Und-Gatter liefert dann einen Ausgang, wenn es zugleich mit dem Empfang eines Impulses T₁ einen Eingang vom Oder-Gatter 38 empfängt Das Oder-Gatter 38 empfängt die Ausgänge SEDR und SDR der Steuerstufe 18. Es wird daher ein neuer Zyklus eingeleitet, nachdem entweder das aus dem Speicher abgelesene Wort zurückgespeichert ist oder ein neues Wort eingespeichert ist.

Die oben erläuterte Folge von Vorgängen ist im Zeitsteuerdiagramm nach F i g. 2 veranschaulicht. Die Uhr- oder Zeitgeberimpulse e sind synchron, d. h., sie treten in festen zeitlichen Abständen auf. Das einen neuen Zyklus einleitende Kommando INC tritt zum Zeitpunkt des Auftretens des Impulses T₁ auf. Das Wiederherstellkommando SEDR wird durch die Steuerstufe 18 eingeleitet, wenn das gleiche Wort, das gerade herausgelesen worden ist, wieder zurückgespeichert werden soll. Dieses Kommando beginnt

zu einem dem Impuls T₁ entsprechenden Zeitpunkt und dauert über einen vollständigen Lese-Schreib-Zyklus an. Das Kommando SDR wird während des Speicherzyklus durch die Steuerstufe 18 zu einem dem Taktimpuls T₁ entsprechenden Zeitpunkt eingeleitet und kann während eines gesamten Speicherzyklus andauern.

Eine Datenverarbeitungsanlage kann viele Adressenzähler 10 und viele Datenregister 28 enthalten. Um die Zeichnung zu vereinfachen, sind in Fig. 1 nur je eine der genannten Einrichtungen gezeigt. Ferner bestehen die an die Kabel angeschalteten Und-Gatteranordnungen jeweils aus mehreren Und-Gattern, deren jedes ein Bit empfängt. Die Taktsignale, beispielsweise T₁ oder T₂, werden sämtlichen dieser Gatter parallel zugeleitet. Ebenso gelangen die Steuersignale aus der Steuerstufe des Verarbeitungsteiles parallel auf sämtliche dieser Gatter.

Eine Anlage mit den erfindungsgemäßen Merkmalen ist in F i g. 3 gezeigt. Sie enthält sämtliche der in F i g. 1 gezeigten Schaltungselemente, die auch hier mit den gleichen Bezugszeichen versehen sind. Zusätzlich enthält die Anlage einen inhaltsadressierten Speicher 40, der das im Kabel 19 erscheinende Adressenwort empfängt. Ein inhaltsadressierter Speieher ist dadurch gekennzeichnet, daß er bei Empfang eines Eingangswortes, das gleich ist einem in ihm gespeicherten Wort oder einem Teil eines solchen Wortes, ein Ausgangswort erzeugt.

Der hier verwendete inhaltsadressierte Speicher speichert die Adressen sämtlicher fehlerhaften Wortspeicherstellen im Hauptspeicher. Die fehlerhaften Speicherstellen können durch entsprechende Programmierung der Maschine lokalisiert werden. Beispielsweise kann man bekannte Bitgruppierungen in die einzelnen Speicherstellen einspeichern und anschließend wieder herauslesen. Von denjenigen Speicherstellen, die falsche Ausgangswörter liefern, kann angenommen werden, daß sie fehlerhaft sind.

Im allgemeinen ist die Anzahl der fehlerhaften Speicherstellen verhältnismäßig klein. Beispielsweise kann, wenn der Speicher etwa 10 000 Wörter speichert, angenommen werden, daß nicht mehr als fünfhundert fehlerhafte Speicherstellen vorhanden sind. Die ankommende Adresse wird im inhaltsadressierten Speicher 40 mit den dort gespeicherten Adressen der fehlerhaften Speicherstellen verglichen, und wenn Gleichheit, vorhanden ist, erzeugt der inhaltsadressierte Speicher eine Ersatzadresse für den Hauptspeicher 14. Ferner erzeugt der inhaltsadressierte Speicher einen Ausgangsimpuls, der dem Impulsgenerator 42 zugeleitet wird. Der Impulsgenerator 42 erzeugt bei Empfang eines Eingangsimpulses einen Ausgangsimpuls DL. Der Impuls DL wird dazu verwendet, eine andere Folge von Taktimpulsen zu erzeugen, und er kann ferner dazu verwendet werden, das Adressenregister des Speichers 14 zu löschen.

Die Anlage enthält ferner ein Und-Gatter 44, das unter bestimmten Bedingungen dem Hauptspeicher 14 über das Oder-Gatter 46 ein Ersatzwort zuleitet. Außerdem enthält die Anlage ein Oder-Gatter 48, dessen Zweck noch erläutert werden wird.

Bestimmte Steuerschaltungen der Anlage nach F i g. 3 sind in F i g. 4 gezeigt. Der Zeitgeber 16 der in regelmäßigen Zeitintervallen auftretenden Uhroder Zeitgeberimpulse ist analog der gleichbezifferten Stufe in Fig. 1.

Der Taktimpulsgenerator 15 a enthält ein Flip-Flop 53 mit einem Rückschalteingang R, dem der Impuls DL vom Impulsgenerator 42 zugeleitet wird, sowie einem Tasteingang T, auf den die Uhrimpulse e gelangen. Der »!.«-Ausgang des Flip-Flops 53 ist an eine Impulsformerstufe 49 angeschaltet. Der Impulsformer 49 kann beispielsweise eine Differenzierschaltung enthalten, die gleichzeitig mit der Vorderfront des positiven Ausgangssignals (Binärziffer»!«) des »!«-Ausganges einen positiven Impuls erzeugt. Der Differenzierschaltung kann z.B. ein Sperrschwinger oder eine anderweitige signalformende Einrichtung nachgeschaltet sein, so daß jedesmal, wenn die Klemme »1« positiv wird, ein langdauernder positiver Impuls erzeugt wird.

Der »0«-Ausgang des Flip-Flops-53 ist an einen Impulsformer 51 angeschaltet, der in seinem Aufbau und in seiner Arbeitsweise dem Impulsformer 49 entspricht und jedesmal, wenn der »0 «-Ausgang positiv wird, einen Ausgangsimpuls T₂ erzeugt.

Der Taktimpulsgenerator 15 a enthält ferner ein Flip-Flop 54. Der vom Generator 42 gelieferte Impuls DL (F i g. 3) gelangt auf den Vorschalteingang S dieses Flip-Flops. Die Impulse T₁ und T₂ gelangen über das Oder-Gatter 56 auf den Rückschalteingang R des Flip-Flops 54.

Schließlich enthält der Taktimpulsgenerator 15 a noch Und-Gatter 50 und 52. Das Und-Gatter 50 empfängt ein Signal h vom »1 «-Ausgang des Flip-Flops 54 und ein Signal / vom Impulsformer 49. Das Und-Gatter 52 empfängt ein Signal i vom »0«-Ausgang des Flip-Flops 54 sowie ebenfalls das Signal /.

Es sei angenommen, daß die Flip-Flops 53 und 54 anfänglich rückgeschaltet sind. Bei Abwesenheit eines Impulses DL schaltet der erste Uhrimpuls e das Flip-Flop 53 vor. Daraufhin schickt der Impulsformer 49 einen positiven Impuls / nach den Und-Gattern 50 und 52. Das Signal i ist positiv, und das Signal h ist negativ, so daß das Und-Gatter 52 geöffnet und das Und-Gatter 50 gesperrt wird. Das geöffnete Gatter

52 erzeugt einen Ausgangsimpuls T₁.

Der Impuls T₁ gelangt über das Oder-Gatter 56 zum Rückschalteingang R des Flip-Flops 54. Dadurch bleibt dieses Flip-Flop im rückgeschalteten Zustand. Durch den nächstfolgenden Uhrimpulse wird das Flip-Flop 53 rückgeschaltet, woraufhin der Impulsformer 51 einen Ausgangsimpuls T₂ erzeugt. Während dieses Zeitintervalls ist der Impuls/ nicht anwesend, so daß die Und-Gatter 50 und 52 gesperrt sind.

Zusammenfassend ergibt sich, daß bei Abwesenheit des Impulses DL der Zeitsteuerzyklus T₁, T₂ ist. Dieser Zyklus wird fortdauernd wiederholt. _:

Es sei nun angenommen, daß die gleichen Anfangsbedingungen herrschen, d. h. daß die Flip-Flops 53 und 54 rückgeschaltet sind. Es sei ferner angenommen, daß der Taktimpuls T₁ erzeugt worden ist, so daß das Flip-Flop 53 vorgeschaltet wird, während das Flip-Flop 54 rückgeschaltet bleibt. Unmittelbar vor Eintreffen des nächstfolgenden Uhrimpulses e erscheint nunmehr ein Impuls DL. Durch diesen Impuls wird das Flip-Flop 54 vorgeschaltet und das Flip-Flop 53 rückgeschaltet.

Der Impuls DL gelangt ferner als Sperrsignal zum Impulsformer 51 und verhindert, daß dieser Impulsformer einen Ausgangsimpuls T₂ erzeugt. Die Sperrschaltung kann ein dem »0«-Ausgang des Flip-Flops

53 nachgeschaltetes Gatter (nicht gezeigt) enthalten,

wobei das Sperrsignal einer entsprechenden Sperrklemme des Gatters zugeleitet wird.

Der nächstfolgende Uhrimpuls e schaltet nunmehr das Flip-Flop 53 vor. Daraufhin erzeugt der Impulsformer 49 einen Impuls/. Das Flip-Flop 54 ist vorgeschaltet, so daß h positiv und i negativ ist. Es wird daher das Und-Gatter50 geöffnet, so daß ein Ausgangssignal MT₁ erscheint.

Der Eingangsimpuls DL hört auf, sobald MT₁ erscheint (s. Fig. 5). Durch den nächstfolgenden Uhrimpuls e nach MT₁ wird das Flip-Flop 53 rückgeschaltet, so daß der »O«-Ausgang des Flip-Flops 53 positiv wird. Der Impulsformer 51 erzeugt einen Ausgangsimpuls T₂. Durch den Impuls T₂ wird das Flip-Flop 54 rückgeschaltet, so daß die Schaltung 15 a sich wieder in ihrem ursprünglichen Zustand befindet.

Wenn also nach dem Auftreten des Impulses T₁ und kurz vor dem Auftreten des nächstfolgenden Uhrimpulses e ein Impuls DL erscheint, erscheinen ao die von der Stufe 15 a erzeugten Taktimpulse in der Reihenfolge T₁, MT₁, T₂.

Die Wirkungsweise der in F i g. 3 und 4 gezeigten Schaltungen wird am besten durch das Zeitsteuerdiagramm nach F i g. 5 veranschaulicht. Ein normaler Speicherzyklus (Abfragen eines Wortes vom Speicher, Zurückspeichern desselben Wortes in den Speicher) ist in Spalte 60 der F i g. 5 veranschaulicht. Die Uhrimpulse sind bei e gezeigt. Das Kommando SDR (»Daten im Register speichern«) ist »0«. Das Kornmando SEDR (»Datenregister einstellen«) ist »1«. Das Kommando AAC (»Adressieren mit Zähler«) ist »1«.

Der erste Impuls e bewirkt, daß ein Lese-Taktimpuls T₁ erzeugt wird. Bei Empfang des Impulses T₁ durchläuft die im Zähler 10 gespeicherte Adresse das geöffnete Und-Gatter 12 und gelangt über das Oder-Gatter 46 zum Eingang X des Hauptspeichers 14. Zugleich gelangt diese Adresse zum Eingang V des inhaltsadressierten Speichers 40. In diesem Fall soll die Adresse einer einwandfreien Speicherstelle im Speicher 14 entsprechen. Diese Adresse ist daher nicht zuvor im inhaltsadressierten Speicher 40 gespeichert worden, so daß am Ausgang W des inhaltsadressierten Speichers kein Ausgangssignal erscheint. Bei Abwesenheit eines Signals am Ausgang W erzeugt der Impulsgenerator 42 keinen Ausgangsimpuls DL. Als nächstfolgender Taktimpuls tritt T₂ auf, wie bereits erläutert.

Der Ausgang SEDR = 1 der Steuerstufe 18 des so Verarbeitungsteils gelangt über das Oder-Gatter 38 und das geöffnete Und-Gatter 36 zum Oder-Gatter 48. Das Oder-Gatter 48 liefert einen Ausgang INC=I, wie in Fig. 5 gezeigt, der zur Speichersteuerstufe 20 gelangt. Es herrschen daher solche Bedingungen, daß sämtliche Kerne, die das durch das betreffende Adressenwort adressierte Datenwort bilden, rückgestellt oder gelöscht werden.

Sobald der Schreib-Taktimpuls T₂ auftritt, wird er der Speichersteuerstufe 20 zugeleitet, woraufhin das vom Hauptspeicher 14 abgefragte Wort am Speicherausgang Z verfügbar wird. Dieses Wort gelangt durch das geöffnete Und-Gatter 34 zum Datenregister 28. Ferner wird dieses Wort über das Und-Gatter 24, das durch T₂ und SEDR geöffnet worden ist, sowie durch das Oder-Gatter 26 zum Eingang Y des Hauptspeichers 14 geleitet. Es wird daher das betreffende Wort an die gleiche Stelle des Speichers 14, von der es herausgelesen worden ist, zurückgespeichert.

Wie bereits erwähnt, handelt es sich bei dem obigen Vorgang um einen Normalvorgang, bei dem die vom Adressenzähler 10 gelieferte Adresse einer einwandfreien Speicherstelle im Speicher 14 entspricht. Es sei nun angenommen, daß die zum Zeitpunkt T₁ im Kabel 19 erscheinende Ausgangsadresse des Zählers 10 die Adresse einer fehlerhaften Wortspeicherstelle im Speicher 14 ist. Es sei ferner angenommen, daß ein Speicherzyklus, bei dem das vom Speicher 14 abgefragte Wort in der eben beschriebenen Weise zurückgespeichert wird, durchlaufen werden soll. Die sich ergebende Folge von Vorgängen ist in Spalte 62 der Fi g. 5 veranschaulicht.

Das Adressenwort gelangt über das Oder-Gatter 46 zum Eingang X des Hauptspeichers und ferner zum Eingang V des inhaltsadressierten Speichers 40. Da dieses Wort einer fehlerhaften Wortspeicherstelle im Speicher 14 entspricht, ist das bei V eingehende Wort gleich einem zuvor im inhaltsadressierten Speicher 40 gespeicherten Wort, so daß im Ausgangskabel 64 eine Ersatzadresse erscheint. Ferner erscheint in der Ausgangsleitung 68 ein positiver Impuls. Dieser positive Impuls erscheint vor dem T₂ entsprechenden Zeitpunkt und hat zur Folge, daß der Impulsgenerator 42 einen Ausgangsimpuls DL (»Fehlerhafte Speicherstelle«) liefert. Der nächstfolgende Uhrimpuls e bewirkt dann, daß an Stelle von T₂ ein Taktimpuls MT₁ erscheint, wie bereits erörtert.

Der Impuls MT₁ durchläuft das Oder-Gatter 48 als Kommando INC (»Neues Kommando einleiten«). MT₁ gelangt ferner als Auftastsignal zum Und-Gatter 44. Es gelangt daher das Ersatzadressenwort vom inhaltsadressierten Speicher nunmehr durch das Und-Gatter 44 und das Oder-Gatter 46 zum Eingang X des Hauptspeichers. Das Speicheradressenregister im Speicher speichert diese Adresse. Da T₁ nicht anwesend ist, ist das Und-Gatter 12 gesperrt, so daß der Adressenzähler 10 vom Speicher isoliert ist.

Es sei noch einmal daran erinnert, daß zum Zeitpunkt T₁ dem Hauptspeicher 14 sowie dem inhaltsadressierten Speicher 40 eine Adresse zugeleitet wird, die einer fehlerhaften Speicherstelle entspricht. Der inhaltsadressierte Speicher nimmt wahr, daß die Adressse einer fehlerhaften Speicherstelle entspricht, und erzeugt bei W eine Ersatzadresse. Während des nächstfolgenden Zeitintervalls, das mit dem Signal MT₁ beginnt, wird die Ersatzadresse über das Und-Gatter 44 und das Oder-Gatter 46 dem Speicher zugeleitet. ^x

Der dritte Teil des Speicherzyklus bei fehlerhafter Speicherstelle, der in Spalte 62 der Fig. 5 veranschaulicht ist, wird eingeleitet, wenn vom Zeitgeber 16 ein dritter Uhrimpuls e erzeugt wird. Dieser Impuls bewirkt, daß ein Taktimpuls T₂ erscheint, wie bereits erläutert; Der Impuls T₂ gelangt zur Speichersteuerstufe 20 und bewirkt, daß der Schreibvorgang des Speicherzyklus eingeleitet wird. Durch den Impuls T₂ werden die Und-Gatter 24 und 34 aufgetastet. SEDR ist »1«. Es gelangt daher das Ausgangswort bei Z durch das Und-Gatter 34 zum Datenregister 28. Zugleich wird dieses Ausgangswort durch die Rückkopplungsschleife mit dem Und-Gatter 24 und dem Oder-Gatter 26 an die gleiche Stelle im Speicher, d. h. die Ersatzstelle, von der es herausgelesen worden ist, zurückgespeichert.

709 647/390

Claims (4)

Jl leitung 68 eine positive Spannung. Diese positive Spannung wird dem Impulsgenerator 42 zugeleitet, so daß dieser einen Ausgangsimpuls DL erzeugt. Wie bereits erörtert, stellt die erste Zeile des Markierungsteils das Binärwort 0001 dar. Die Diode 82 dieses Wortes ist mit ihrer Kathode an die negative Leitung 102 und mit ihrer Anode über den Lastwiderstand 86 an die positive Klemme 84 ange einfacher Teil eines solchen Speichers gezeigt. Der io nachstehend gezeigt werden wird, erscheint am Ausinhaltsadressierte Speicher ist in diesem Fall durch gangsleiter 2° des Datenteils eine negative Spannung, eine Entschlüsseier-Verschlüsseier-Kombination, die Das im Kabel 64 am Ausgang W des Speichers eraus geeigneten Diodenmatrizen aufgebaut ist, reali- scheinende Binärwort ist daher 1110 = 14, d. h. die siert. Obwohl in der Praxis das Adressenwort zwan- Ersatzadresse für. die fehlerhafte Adresse 5. Zur zig, dreißig oder mehr Bits lang sein kann, sei hier 15 gleichen Zeit, wie die Ausgangsadresse 14 erscheint, angenommen, daß es nur vier Bits enthält. Ferner leitet die Diode 126 und erscheint in der Ausgangssei angenommen, daß die Adressen 1, .5 und 12 (entsprechend den Binäradressen 0001, 0101 bzw. 1100) fehlerhaft sind. Schließlich sei angenommen daß die Ersatzadressen für 1, 5 und 12 die Adressen 20 13 (Binäradresse 1101), 14 (Binäradresse 1110) bzw. 15 (Binäradresse 1111) sind. Der inhaltsadressierte Speicher enthält ein Eingangsregister 70, das aus vier Flip-Flops mit der Bezeichnung 2°, 21 usw. besteht. Jedes dieser Flip-Flops 25 schaltet. Diese Diode leitet daher, wenn ein Einspeichert ein Binärbit anderen Stellenwertes, wie gangswort 0101 in den inhaltsadressierten Speicher durch die Bezifferungen angedeutet. Der Speicher gelängt. Wenn die Diode 82 leitet, bildet sie einen enthält ferner einen Markierungsteil und einen Da- niedrigen Widerstand zwischen dem Zeilenleiter 1 tenteil, jeweils bestehend aus einer Diodenmatrize, und dem Leiter 102. Es erscheint daher im Zeilen-Die Matrize für den Markierungsteil enthält Spal- 30 leiter 1 eine negative Spannung. Durch diese Spantenleiter und Zeilenleiter. Die »1«- und »0«-Aus- nung wird die Diode 130 in Zeile 1 des Datenteils gänge der Flip-Flops sind an die Spaltenleiter ange- und im Spaltenleiter 2° dieses Teils verriegelt, schaltet. Die Anzahl ■ der Zeilenleiter ist gleich der Ferner leitet, wenn das Eingangswort 0101 zum Anzahl der fehlerhaften Stellen im Hauptspeicher. Register gelangt, die Diode 132 in Zeile 3 des Mar-Dioden 80, 82 usw..sind zwischen die verschiedenen 35 kierungsteils des Speichers. Es führt daher der Zei-Spalten- und Zeilenleiter in noch zu erläuternder lenleiter 3 eine negative Spannung. Es wird folglich die Diode, die im Datenteil zwischen Zeile 3 und Spalte 2° geschaltet ist, gleichfalls gesperrt. Folglich gelangt die an der Klemme 92 anstehende negative Spannung über den Widerstand 97 zum Ausgangsleiter 2° des Datenteils. Im Datenteil ist eine Diode zwischen jeden Zeilenleiter und den Leiter 68 geschaltet. Dies bedeutet, daß jedesmal, wenn der inhaltsadressierte Speicher werden wird. Die Spaltenleiter werden von der 45 mit einem im Markierungsteil des Speichers gespei-Klemme 92 einer Spannungsquelle über Lastwider- cherten Wort adressiert wird, in der Leitung 68 eine stände 94 bis 98 mit negativer Spannung gespeist. Die Zeile 1 der Markierungsmatrize repräsentiert das Binärwort 0001, in dem eine Diode 80 zwischen den»10«-Ausgangsleiterl00und den Leiter der Zeile so 1, eine Diode 82 zwischen den »O«-Ausgangsleiter 102 und den Leiter der Zeile 1, eine Diode 106 zwischen den »O«-Ausgangsleiter 104 und den Leiter der Zeile 1 und eine Diode 108 zwischen den »!«-Ausgangsleiter 110 und den Leiter der Zeile 1 geschal- 55 eine Adresse erzeugt wird, die einer einwandfreien tet ist. In entsprechender Weise sind Dioden an die Speicherstelle entspricht. Wie man aus Fig.5 sieht, Zeilen 2 und 3 so angeschaltet, daß die Adressen wird der Zeitsteuerzyklus dann und nur dann ver-0101 (5) und 1100 (ί2) dargestellt werden. längert, wenn eine Adresse erzeugt wird, die einer Die Arbeitsweise des inhaltsadressierten Speichers fehlerhaften Speicherstelle entspricht. Diese Verlänsoll erläutert werden unter der Annahme, daß ein 6° gerung beträgt genau die Hälfte der Normalzeit eines Eingangswort 0101 vorhanden sei. Dieses Wort stellt Zyklus. Auf diese Weise wird es möglich, Speichel die Adresse einer fehlerhaften Speicherstelle 5 dar. Das Eingangswort erzeugt eine Spannungsgruppierung, wie sie am Ausgang der Flip-Flops gezeigt ist. Das heißt, die Flip-Flops 22 und 2° werden vorge- 65 schaltet, während die Flip-Flops 21 und 23 rückgeschaltet bleiben. Der Kathode der Diode 112 wird eine positive Spannung zugeleitet, so daß diese Diode Weise geschaltet. Die Zeilenleiter werden von der Klemme 84 einer Spannungsquelle über Lastwiderstände 86, 88 und 90 mit positiver Spannung gespeist. Die Dioden der Matrize des Datenteils sind zwischen die verschiedenen Spalten- und Zeilenleiter so geschaltet, daß jeweils die entsprechenden Ersatzadressen dargestellt. werden, wie noch erläutert positive Spannung erscheint. Das heißt, jedesmal wenn eine fehlerhafte Speicherstelle adressiert wird, wird ein Impuls DL erzeugt. Zu beächten ist, daß durch die Verwendung des inhaltsadressierten Speichers 40 nach Fig. 3 eine Verlängerung der normalen Arbeitszeit oder eine Erniedrigung der Arbeitsgeschwindigkeit des Rechners dann nicht auftritt, wenn vom Adressenzähler 10 zu verwenden, die fehlerhafte Speicherstellen aufweisen, ohne daß dadurch die Arbeit des Rechners nachteilig beeinflußt wird. Patentansprüche:

1. Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zugänglichen Haupt-

Speichers in einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß das jeweilige Adressenwort außer in den Hauptspeicher (14) in einen für jede fehlerhafte Speicherstelle des Hauptspeichers jeweils das zugehörige Adressenwort speichernden inhaltsadressiertcn Speicher (40) eingegeben wird, der das eingegebene Adressenwort mit sämtlichen in ihm gespeicherten Adressenwörtern vergleicht und bei Gleichheit des eingegebenen Adressenwortes mit einem der gespeicherten Adressenwörter ein einer einwandfreien Speicherstelle des Hauptspeichers entsprechendes Ersatzadressenwort erzeugt, das dem Hauptspeicher zugeleitet wird und diesen so adressiert, daß die betreffende Information in die einwandfreie Speicherstelle eingeschrieben bzw. aus dieser abgelesen wird.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Adressenwort gleichzeitig in den Hauptspeicher (14) und in den inhaltsadressierten Speicher (40) eingegeben wird.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Umadressieren des Hauptspeichers mit der Ersatzadresse während eines zusätzlichen Lesevorgangs des Speicherzyklus erfolgt, welcher zusätzliche Lesevorgang dann und nur dann eingeleitet wird, wenn der inhaltsadressierte Speicher Gleichheit des eingegebenen mit einem der gespeicherten Adressenwörter anzeigt.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der zusätzliche Lesevorgang ein gleich langes Zeitintervall wie der normale Lesevorgang des Zyklus umfaßt.

Hierzu 2 Blatt Zeichnungen

709 647/390 9. 67 © Bundesdruckerei Berlin