[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112017007982B4 - Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung - Google Patents

Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung Download PDF

Info

Publication number
DE112017007982B4
DE112017007982B4 DE112017007982.9T DE112017007982T DE112017007982B4 DE 112017007982 B4 DE112017007982 B4 DE 112017007982B4 DE 112017007982 T DE112017007982 T DE 112017007982T DE 112017007982 B4 DE112017007982 B4 DE 112017007982B4
Authority
DE
Germany
Prior art keywords
sealing resin
semiconductor device
power semiconductor
semiconductor element
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017007982.9T
Other languages
English (en)
Other versions
DE112017007982T5 (de
Inventor
Taishi Sasaki
Yuki Yoshioka
Hiroyuki Harada
Yusuke KAJI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007982T5 publication Critical patent/DE112017007982T5/de
Application granted granted Critical
Publication of DE112017007982B4 publication Critical patent/DE112017007982B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8492—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Leistungs-Halbleitervorrichtung (101, 102, 103), aufweisend:- ein Halbleiterelement (4, 6);- einen Anschluss (9), der an eine obere Oberfläche des Halbleiterelements (4, 6) gebondet ist;- einen Baugruppenträger (14), der das Halbleiterelement (4, 6) und den Anschluss (9) beherbergt; und- ein Versiegelungsharz (21, 22), das das Halbleiterelement (4, 6) und den Anschluss (9) im Baugruppenträger (14) versiegelt, wobei:- das Versiegelungsharz (21, 22) aufweist:- ein erstes Versiegelungsharz (21), das zumindest das Halbleiterelement (4, 6) bedeckt; und- ein zweites Versiegelungsharz (22), das auf einem oberen Teilbereich des ersten Versiegelungsharzes (21) ausgebildet ist,- bei einer Betriebstemperatur des Halbleiterelements (4, 6)- das erste Versiegelungsharz (21) einen kleineren linearen Ausdehnungskoeffizienten als das zweite Versiegelungsharz (22) aufweist und- eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem ersten Versiegelungsharz (21) und dem Anschluss (9) kleiner ist als eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem zweiten Versiegelungsharz (22) und dem Anschluss (9), und- eine innere seitliche Oberfläche des Baugruppenträgers (14) einen konkaven Teilbereich (15) aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Leistungs-Halbleitervorrichtung und ein Verfahren zum Herstellen der Leistungs-Halbleitervorrichtung.
  • Hintergrundtechnik
  • Eine herkömmliche Leistungs-Halbleitervorrichtung umfasst eine Basisplatte, ein auf der Basisplatte vorgesehenes Gehäuse und ein in das Gehäuse gefülltes Versiegelungsharz. Patentdokument 1 beschreibt eine Leistungs-Halbleitervorrichtung, in der eine aus einem Cu- oder Fe-Material bestehende Verstärkungsplatte in einer aus einer Al-Legierung bestehenden Basisplatte eingebettet ist, wodurch ein linearer Ausdehnungskoeffizient der Basisplatte reduziert wird und ein Verzug der Basisplatte, derart dass deren rückwärtige Oberfläche gewölbt wird, reduziert wird.
  • Jedoch bestehen in der Leistungs-Halbleitervorrichtung im Patentdokument 1 insofern Probleme, als durch Einbringen eines unterschiedlichen Materials in die Basisplatte Kosten zunehmen und ein Wärmewiderstand in einem Kontaktteilbereich zwischen den verschiedenen Materialien abnimmt.
  • Dokumente nach dem Stand der Technik
  • Patentdokumente
  • Patentdokument 1: Offengelegte japanische Patentanmeldung JP 2006- 100 320 A
  • Die DE 11 2012 002 165 T5 zeigt ein Leistungshalbleitermodul, bei welchem ein Abdichtmaterial verwendet wird, das der Temperatur der Umgebung eines Siliziumkarbidelements des Leistungshalbleitermoduls und der Temperatur eines äußeren Umfangs des Leistungshalbleitermoduls standhält. Das Leistungshalbleitermodul weist Folgendes auf: eine Isolierschicht; ein Kupferbasissubstrat mit einem ersten Kupferblock und einem zweiten Kupferblock, von denen jeder auf einer der beiden Seiten der Isolierschicht fixiert ist; mehrere Leistungshalbleiterelemente, von denen jedes mit einer Seite durch eine leitende Bondschicht auf dem ersten Kupferblock fixiert ist und Siliziumkarbid verwendet; mehrere Implantierungspins, die durch eine leitende Bondschicht auf der anderen Seite jedes der mehreren Leistungshalbleiterelemente fixiert sind; eine Leiterplatte, die an den Implantierungspins fixiert ist und so angeordnet ist, dass sie den Leistungshalbleiterelementen zugewandt ist; ein erstes Abdichtmaterial, das keinen Flammhemmer enthält und mindestens zwischen den Leistungshalbleiterelementen und der Leiterplatte angeordnet ist; und ein zweites Abdichtmaterial, das einen Flammhemmer enthält und so angeordnet ist, dass es das erste Abdichtmaterial bedeckt.
  • Die JP H10- 270 609 A offenbart eine Leistungshalbleitervorrichtung, die konfiguriert ist, um die Zuverlässigkeit zu verbessern, indem ein Reißen und ein Ablösen der Grenzfläche von Silikonharz verhindert wird. Ein Leistungshalbleiterelement, das durch eine Isolierplatte auf eine Basisplatte gebondet ist, und eine Steuerplatte, die beabstandet von dem Leistungshalbleiterelement angeordnet sind, werden in einem Gehäuse eingeschlossen, und dann werden das Leistungshalbleiterelement und die Steuerplatte durch eine Silikonharzschicht versiegelt. Die Siliziumharzschicht ist in eine erste Siliziumharzschicht auf dem Leistungshalbleiterelement und eine zweite Siliziumharzschicht auf der Steuerplatinenseite an der Endfläche der Leistungshalbleiterelementseite der Steuerplatine oder an der Grenzfläche zwischen der Steuerplatine und der Steuerplatine unterteilt Leistungshalbleiterelement. Die Steuerplatine wird elastisch von der Basisplatine oder dem Gehäuse getragen.
  • Die DE 34 15 446 A1 beschreibt eine mit Harz vergossene Halbleitervorrichtung. An eine Anschlussplatte innerhalb eines zylindrischen Gehäuses angelötete Diodenchips sind von einem wärmehärtenden Harz umgeben, welches eine geringe Wärmeausdehnung und eine große Wärmeleitfähigkeit hat. Dieses wärmehärtende Harz wiederum ist von einem flexiblen Harz abgedeckt, welches einen großen Wärmeausdehnungskoeffizienten und einen kleinen Wärmeleitkoeffizienten hat. Dieses flexible Harz wiederum ist durch ein anderes wärmehärtendes Harz abgedeckt. Elastische Leitungsdrähte, die an die Dioden angelötet und in das flexible Harz eingebettet sind, verlaufen durch die obere Harzschicht durch weitere Anschlussplatten. Solch eine Konstruktion erhöht die Wärmeableitung und reduziert die thermische Beanspruchungskonzentration, um dadurch einen Ermüdungsausfall der Lötverbindungen zu vermeiden.
  • Zusammenfassung
  • Durch die Erfindung zu lösende Probleme
  • In letzter Zeit wird für eine Leistungs-Halbleitervorrichtung eine Garantie für einen Betrieb bei hoher Temperatur verlangt. Eine Differenz eines linearen Ausdehnungskoeffizienten zwischen einem Versiegelungsharz und einem durch das Versiegelungsharz versiegelten inneren Material verursacht eine Spannung, die dem Versiegelungsharz bei hoher Temperatur beaufschlagt wird, wodurch ein Riss erzeugt wird.
  • Eine Aushärtungstemperatur des Versiegelungsharzes zu erhöhen wird als ein Verfahren in Betracht gezogen, um den linearen Ausdehnungskoeffizienten des Versiegelungsharzes nahe an den linearen Ausdehnungskoeffizienten des inneren Materials zu bringen, um die Spannung zu reduzieren. Wenn jedoch die Aushärtungstemperatur des Versiegelungsharzes erhöht wird, nimmt ein Umfang einer Härtungskontraktion zu, so dass es ein Problem insofern gibt, als sich die Leistungs-Halbleitervorrichtung signifikant verzieht. Wie oben beschrieben wurde, gibt es eine Zielkonfliktbeziehung zwischen einer Reduzierung von Rissen im Versiegelungsharz und einer Reduzierung eines Verzugs in der Leistungs-Halbleitervorrichtung.
  • Die vorliegende Erfindung wurde daher gemacht, um die obigen Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, in einer Leistungs-Halbleitervorrichtung eine Reduzierung von Rissen in einem Versiegelungsharz und eine Reduzierung eines Verzugs in der Halbleitervorrichtung zu erzielen.
  • Mittel zum Lösen des Problems
  • Die der Erfindung zu Grunde liegende Aufgabe wird bei einer Leistungs-Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 1, alternativ bei einer Leistungs-Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 8 und bei einem Herstellungsverfahren erfindungsgemäß mit den Merkmalen des Anspruchs 9 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Eine Leistungs-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Halbleiterelement, einen an eine obere Oberfläche des Halbleiterelements gebondeten Anschluss, einen Baugruppenträger, der das Halbleiterelement und den Anschluss beherbergt, und ein Versiegelungsharz, das das Halbleiterelement und den Anschluss im Baugruppenträger versiegelt. Das Versiegelungsharz umfasst ein erstes Versiegelungsharz, das zumindest das Halbleiterelement bedeckt, und ein zweites Versiegelungsharz, das auf einem oberen Teilbereich des ersten Versiegelungsharzes ausgebildet ist. Bei einer Betriebstemperatur des Halbleiterelements weist das erste Versiegelungsharz einen kleineren linearen Ausdehnungskoeffizienten als das zweite Versiegelungsharz auf, und eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem ersten Versiegelungsharz und dem Anschluss ist kleiner als eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem zweiten Versiegelungsharz und dem Anschluss.
  • Dabei weist eine innere seitliche Oberfläche des Baugruppenträgers einen konkaven Teilbereich auf.
  • Alternativ oder zusätzlich ist eine Polyimidschicht zwischen dem ersten Versiegelungsharz und dem zweiten Versiegelungsharz ausgebildet.
  • Effekte der Erfindung
  • In der Leistungs-Halbleitervorrichtung gemäß der vorliegenden Erfindung besteht das Versiegelungsharz aus einem zumindest das Halbleiterelement bedeckenden ersten Versiegelungsharz und einem auf einem oberen Teilbereich des ersten Versiegelungsharzes ausgebildeten zweiten Versiegelungsharz. Es ist bei einer Betriebstemperatur des Halbleiterelements festgelegt, dass das erste Versiegelungsharz einen kleineren linearen Ausdehnungskoeffizienten als das zweite Versiegelungsharz aufweist und eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem ersten Versiegelungsharz und dem Anschluss kleiner ist als eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem zweiten Versiegelungsharz und dem Anschluss. Im ersten Versiegelungsharz, das das Halbleiterelement leicht beeinflusst, ist die Spannung, die durch die Differenz des linearen Ausdehnungskoeffizienten mit dem Anschluss hervorgerufen wird, geringer als diejenige im zweiten Versiegelungsharz, so dass der durch die Spannung hervorgerufene Riss unterdrückt werden kann. Das zweite Versiegelungsharz weist den größeren linearen Ausdehnungskoeffizienten als das erste Versiegelungsharz auf, so dass die Aushärtungstemperatur niedrig eingestellt werden kann. Somit kann der Kontraktionsbetrag im zweiten Versiegelungsharz zur Zeit einer thermischen Aushärtung reduziert werden, und ein Verzug der Leistungs-Halbleitervorrichtung kann unterdrückt werden.
  • Figurenliste
    • [1] Eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung veranschaulicht.
    • [2] Eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung gemäß einem Vergleichsbeispiel zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung veranschaulicht.
    • [3] Eine Zeichnung, die eine Temperaturabhängigkeit eines linearen Ausdehnungskoeffizienten eines Versiegelungsharzes für jede Aushärtungstemperatur des Versiegelungsharzes veranschaulicht.
    • [4] Ein Diagramm, das einen Schritt zum Herstellen einer Leistungs-Halbleitervorrichtung erläutert.
    • [5] Eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
    • [6] Eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • <A. Ausführungsform 1>
  • <A-1. Konfiguration>
  • 1 ist eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung 101 zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung veranschaulicht. Die Leistungs-Halbleitervorrichtung 101 ist beispielsweise für elektrische Heimgeräte, Industrie, Automobile und Züge weitverbreitet. Die Konfiguration der Leistungs-Halbleitervorrichtung 101 wird unter Bezugnahme auf 1 beschrieben.
  • Die Leistungs-Halbleitervorrichtung 101 umfasst eine isolierende Struktur 1, eine leitfähige Struktur 2, einen IGBT-Chip 4, einen Diodenchip 6, innere Rahmen 9 und 12, einen Hauptanschluss 10, eine Aluminiumverdrahtung 11, einen Signalanschluss 13, ein Einsetzgehäuse 14 und eine Abstrahl-Stift-Lamelle 16. Die beiden leitfähigen Strukturen 2 sind auf einer oberen Oberfläche der isolierenden Struktur 1 ausgebildet, und der IGBT-Chip 4 und der Diodenchip 6, von denen jeder ein Halbleiterelement ist, sind mittels Lötmetalle 3 und 5 auf diese leitfähigen Strukturen 2 gebondet.
  • Der innere Rahmen 9 ist mittels eines Lötmetalls 7 an eine obere Oberfläche des IGBT-Chips 4 gebondet und ist mittels eines Lötmetalls 8 an eine obere Oberfläche des Diodenchips 6 gebondet. Der innere Rahmen 9 ist zum Beispiel aus Kupfer gebildet und ist das gleiche Bauteil wie der Hauptanschluss 10.
  • Die Aluminiumverdrahtung 11 ist an die obere Oberfläche des IGBT-Chips 4 gebondet. Ein Ende der Aluminiumverdrahtung 11 ist an die obere Oberfläche des IGBT-Chips 4 gebondet, und deren anderes Ende ist an den inneren Rahmen 12 gebondet. Der innere Rahmen 12 ist zum Beispiel aus Kupfer gebildet und ist das gleiche Bauteil wie der Signalanschluss 13.
  • Die Abstrahl-Stift-Lamelle 16 ist an eine untere Oberfläche der isolierenden Struktur 1 gebondet. Mit anderen Worten ist die isolierende Struktur 1 zwischen der leitfähigen Struktur 2 und der Abstrahl-Stift-Lamelle 16 vorgesehen und isoliert sie voneinander. Die isolierende Struktur 1, die leitfähige Struktur 2, der IGBT-Chip 4, der Diodenchip 6, die inneren Rahmen 9 und 12 und die Aluminiumverdrahtung 11 sind im Einsetzgehäuse 14 untergebracht. Das Einsetzgehäuse 14 ist ein Baugruppenträger, der eine äußere Form der Leistungs-Halbleitervorrichtung bildet, und hat eine Isolierungsfunktion. Die Abstrahl-Stift-Lamelle 16 ist von einer unteren Oberfläche des Einsetzgehäuses 14 freigelegt und dient als Abstrahleinrichtung der Leistungs-Halbleitervorrichtung 101.
  • Ein innerer Teilbereich des Einsetzgehäuses 14 ist mit einem Versiegelungsharz 21, welches ein erstes Versiegelungsharz ist, und einem Versiegelungsharz 22 gefüllt, welches ein zweites Versiegelungsharz ist. Das Versiegelungsharz 21 ist in eine untere Seite des inneren Teilbereichs des Einsetzgehäuses 14 gefüllt und bedeckt den IGBT-Chip 4 und den Diodenchip 6. Das Versiegelungsharz 22 ist in eine obere Seite des Versiegelungsharzes 21, das heißt eine obere Seite des inneren Teilbereichs des Einsetzgehäuses 14, gefüllt. Das Versiegelungsharz 21 weist in einem von 125°C bis 200°C reichenden Hochtemperaturbereich einen niedrigeren linearen Ausdehnungskoeffizienten als das Versiegelungsharz 22 auf. Das heißt, wenn der lineare Ausdehnungskoeffizient des Versiegelungsharzes 21 als α1 ausgedrückt wird und der lineare Ausdehnungskoeffizient des Versiegelungsharzes 22 als α2 ausgedrückt wird, besteht im oben beschriebenen Hochtemperaturbereich eine Beziehung α1 < α2.
  • 2 ist eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung 101 E gemäß einem Vergleichsbeispiel zur Erläuterung des technischen Hintergrunds der vorliegenden Erfindung veranschaulicht. In der Leistungs-Halbleitervorrichtung 101E ist der innere Teilbereich des Einsetzgehäuses 14 mit nur einer Art von Versiegelungsharz 23 anstelle der Versiegelungsharze 21 und 22 gefüllt, und die Leistungs-Halbleitervorrichtung 101 E ist nur in diesem Punkt von der Leistungs-Halbleitervorrichtung 101 verschieden.
  • 3 ist eine grafische Darstellung, die eine Temperaturabhängigkeit des linearen Ausdehnungskoeffizienten eines Versiegelungsharzes für jede Aushärtungstemperatur des Versiegelungsharzes veranschaulicht. Eine vertikale Achse gibt einen linearen Ausdehnungskoeffizienten α (ppm/°C) an, und eine horizontale Achse gibt eine Temperatur (°C) an. Eine abwechselnd lang und zweimal kurz gestrichelte Linie gibt Charakteristiken eines Versiegelungsharzes mit einer Aushärtungstemperatur von 140°C an, eine durchgezogene Linie gibt dessen Charakteristiken mit einer Aushärtungstemperatur von 160°C an, eine abwechselnd lang und kurz gestrichelte Linie gibt dessen Charakteristiken mit einer Aushärtungstemperatur von 180°C an, und eine gestrichelte Linie gibt dessen Charakteristiken mit einer Aushärtungstemperatur von 200°C an.
  • Im Allgemeinen wird Kupfer in dem inneren Rahmen 9 verwendet, der durch das Versiegelungsharz 23 versiegelt und mittels der Lötmetalle 7 und 8 in der Leistungs-Halbleitervorrichtung 101E an den IGBT-Chip 4 und den Diodenchip 6 gebondet ist. Der Grund ist, dass Kupfer einen niedrigen elektrischen Widerstand aufweist, wodurch ein Verlust reduziert wird, wenn Strom in der Leistungs-Halbleitervorrichtung 101 E beaufschlagt wird. Der lineare Ausdehnungskoeffizient α von Kupfer reicht von 16,5 bis 18,3 (ppm/°C), so dass er in einem Temperaturbereich von 20°C bis 227°C annähernd 17 (ppm/°C) beträgt.
  • Der lineare Ausdehnungskoeffizient des Versiegelungsharzes 23 mit der Aushärtungstemperatur von 140°C wird unter Bezugnahme auf 3 betrachtet. Wenn eine Betriebstemperatur der Leistungs-Halbleitervorrichtung 125°C beträgt, reicht der lineare Ausdehnungskoeffizient des Versiegelungsharzes 23 annähernd von 17 bis 20 (ppm/°C), so dass er im Wesentlichen gleich dem linearen Ausdehnungskoeffizienten des inneren Rahmens 9 ist, der annähernd 17 (ppm/°C) beträgt. Dementsprechend tritt im Kontaktteilbereich zwischen dem Versiegelungsharz 23 und dem inneren Rahmen 9 eine geringe Spannung auf.
  • Jedoch wird gegenwärtig beispielsweise SiC für das Halbleiterelement übernommen, da für die Leistungs-Halbleitervorrichtung eine Garantie für einen Betrieb bei hoher Temperatur verlangt wird und eine obere Grenze eines Bereichs der Betriebsgarantie von herkömmlichen 125°C um 25°C auf 150°C erhöht werden muss. Wenn man einen Fall betrachtet, in dem die Betriebstemperatur der Leistungs-Halbleitervorrichtung 101 E 150°C beträgt, beträgt dementsprechend der lineare Ausdehnungskoeffizient des Versiegelungsharzes 23 30 (ppm/°C), was um 10 (ppm/°C) oder mehr größer ist als der lineare Ausdehnungskoeffizient des inneren Rahmens 9, der annähernd 17 (ppm/°C) beträgt. Auf diese Weise tritt, wenn die zwei Bauteile mit dem unterschiedlichen linearen Ausdehnungskoeffizienten miteinander in Kontakt kommen, die Spannung auf, und infolgedessen kann im Versiegelungsharz 23 ein Riss auftreten.
  • Als eine Maßnahme für dieses Problem ist es effizient, dass die Aushärtungstemperatur des Versiegelungsharzes 23 von 140°C auf 160°C erhöht wird, um die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 23 und dem inneren Rahmen 9 zu reduzieren. Wenn die Betriebstemperatur der Leistungs-Halbleitervorrichtung 101E 150°C beträgt, beträgt der lineare Ausdehnungskoeffizient des Versiegelungsharzes 23 mit der Aushärtungstemperatur von 160°C um 17 (ppm/°C), so dass er im Wesentlichen gleich dem linearen Ausdehnungskoeffizienten des inneren Rahmens 9 ist, der annähernd 17 (ppm/°C) beträgt. Dementsprechend kann die aufgrund der Differenz des linearen Ausdehnungskoeffizienten auftretende Spannung reduziert werden.
  • Jedoch wird im Allgemeinen für das Versiegelungsharz 23 ein thermohärtendes Harz übernommen, so dass es eine positive Korrelation zwischen der Aushärtungstemperatur und einem Kontraktionsbetrag zur Zeit einer thermischen Aushärtung gibt. Wenn beispielsweise die Aushärtungstemperatur des Versiegelungsharzes 23 von 140°C auf 160°C erhöht wird, nimmt der Kontraktionsbetrag zur Zeit einer thermischen Aushärtung ebenfalls zu. Infolgedessen gibt es ein Problem, dass ein Betrag eines Verzugs der Leistungs-Halbleitervorrichtung 101 E wie etwa der Abstrahl-Stift-Lamelle 16 zunimmt.
  • Die in 1 veranschaulichte Leistungs-Halbleitervorrichtung 101 unterdrückt gleichzeitig den Riss im Versiegelungsharz, der durch die Differenz des linearen Ausdehnungskoeffizienten hervorgerufen wird, und den Verzug der Leistungs-Halbleitervorrichtung aufgrund der Kontraktion des Versiegelungsharzes zur Zeit einer thermischen Aushärtung.
  • Zunächst wird die Aushärtungstemperatur des Versiegelungsharzes 21 höher als diejenige des Versiegelungsharzes 22 heraufgesetzt, so dass der lineare Ausdehnungskoeffizient des Versiegelungsharzes 21 in einem von 125°C bis 200°C reichenden Hochtemperaturbereich auf annähernd 17 (ppm/°C) eingestellt wird. Auf diese Weise kommt der lineare Ausdehnungskoeffizient des Versiegelungsharzes 21 demjenigen des inneren Rahmens 9 nahe, so dass der Riss im Versiegelungsharz 21 aufgrund der Differenz des linearen Ausdehnungskoeffizienten unterdrückt werden kann.
  • Das Versiegelungsharz 21 weist die höhere Aushärtungstemperatur als das Versiegelungsharz 22 auf, so dass sich das Versiegelungsharz 21 zur Zeit einer thermischen Aushärtung in einem größeren Ausmaß als das Versiegelungsharz 22 kontrahiert. Jedoch ist das Versiegelungsharz 21 an einer niedrigeren Position als ein zentraler Teilbereich der Leistungs-Halbleitervorrichtung 101 vorgesehen, so dass der Verzug der Leistungs-Halbleitervorrichtung 101 aufgrund der Kontraktion des Versiegelungsharzes 21 unterdrückt werden kann. Ein zentraler Teilbereich in Richtung der Höhe von einer unteren Oberfläche zu einer oberen Oberfläche des inneren Rahmens 9 ist hierin als der zentrale Teilbereich der Leistungs-Halbleitervorrichtung 101 definiert.
  • Das Versiegelungsharz 22 ist an einer höheren Position als der zentrale Teilbereich der Leistungs-Halbleitervorrichtung 101 vorgesehen, kontrahiert aber nicht so sehr wie das Versiegelungsharz 21 zur Zeit einer thermischen Aushärtung, da das Versiegelungsharz 22 eine niedrigere Aushärtungstemperatur als das Versiegelungsharz 21 aufweist. Dementsprechend wird der Verzug in der gesamten Leistungs-Halbleitervorrichtung 101 unterdrückt.
  • Das Versiegelungsharz 22 weist in dem von 125°C bis 200°C reichenden Hochtemperaturbereich den größeren linearen Ausdehnungskoeffizienten als der innere Rahmen 9 auf, so dass die durch die Differenz des linearen Ausdehnungskoeffizienten hervorgerufene Spannung auftreten kann. Das Versiegelungsharz 22 bedeckt den IGBT-Chip 4 und den Diodenchip 6 jedoch nicht direkt, so dass, selbst wenn in dem Versiegelungsharz 22 der Riss auftritt, er wenig Einfluss auf den IGBT-Chip 4 und den Diodenchip 6 hat, so dass eine Betriebssicherheit der Leistungs-Halbleitervorrichtung 101 aufrechterhalten wird.
  • <A-2. Herstellungsverfahren>
  • Ein Verfahren zum Herstellen der Leistungs-Halbleitervorrichtung 101 wird beschrieben.
  • Zuerst wird auf der oberen Oberfläche der isolierenden Struktur 1 die leitfähige Struktur 2 ausgebildet, und der IGBT-Chip 4 und der Diodenchip 6 werden mit den Lötmetallen 3 und 5 dazwischen an die leitfähige Struktur 2 gebondet.
  • Als Nächstes wird der innere Rahmen 9 mit den Lötmetallen 7 und 8 dazwischen an die obere Oberfläche des IGBT-Chips 4 und des Diodenchips 6 gebondet.
  • An die untere Oberfläche der isolierenden Struktur 1 wird die Abstrahl-Stift-Lamelle 16 gebondet.
  • Als Nächstes wird ein gebondeter Körper der Abstrahl-Stift-Lamelle 16, der isolierenden Struktur 1, der leitfähigen Struktur 2, des IGBT-Chips 4, des Diodenchips 6 und des inneren Rahmens 9 im Einsetzgehäuse 14 untergebracht. Zu dieser Zeit ist eine untere Oberfläche der Abstrahl-Stift-Lamelle 16 vom Gehäuse 14 freigelegt.
  • Als Nächstes wird der innere Rahmen 12 auf einer Seite des Signalanschlusses auf dem Einsetzgehäuse 14 ausgebildet, und die oberen Oberflächen des inneren Rahmens 12 und des IGBT-Chips 4 werden mittels der Aluminiumverdrahtung 11 gebondet.
  • Anschließend wird das Einsetzgehäuse 14 unter Verwendung einer Harzeinspritzvorrichtung mit dem Versiegelungsharz 21 vergossen. Zu dieser Zeit wird das Einsetzgehäuse 14 mit dem Versiegelungsharz 21 so gefüllt, dass das Versiegelungsharz 21 zumindest den IGBT-Chip 4 und den Diodenchip 6 bedeckt. Darüber hinaus bedeckt das Versiegelungsharz 21 einen Rand der unteren Oberfläche des inneren Rahmens 9, auf den die durch die Differenz des linearen Ausdehnungskoeffizienten hervorgerufene Spannung insbesondere beaufschlagt wird, so dass das Auftreten des Risses durch die durch die Differenz des linearen Ausdehnungskoeffizienten hervorgerufene Spannung effektiv unterdrückt werden kann.
  • Es ist vorzuziehen, dass, wie in 1 veranschaulicht ist, die gesamte Aluminiumverdrahtung 11 vom Versiegelungsharz 21 bedeckt wird. Falls die Aluminiumverdrahtung 11 durch sowohl das Versiegelungsharz 21 als auch das Versiegelungsharz 22 versiegelt ist, wird die Spannung, die durch die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 21 und dem Versiegelungsharz 22 hervorgerufen wird, auf die Aluminiumverdrahtung 11 angewendet. Das Versiegelungsharz 21 bedeckt jedoch die gesamte Aluminiumverdrahtung 11, so dass verhindert werden kann, dass die oben beschriebene Spannung auf die Aluminiumverdrahtung 11 angewendet wird.
  • Als Nächstes wird das Versiegelungsharz 21 durch Erhitzen ausgehärtet. Eine erste Temperatur, welche die Aushärtungstemperatur des Versiegelungsharzes 21 hierin ist, beträgt zum Beispiel 180°C und ist höher als eine zweite Temperatur eingestellt, die die Aushärtungstemperatur des im Folgenden beschriebenen Versiegelungsharzes 22 ist.
  • Wenn im inneren Rahmen 9 Kupfer verwendet wird, wird eine Oberflächenschicht des inneren Rahmens 9 zur Zeit einer Aushärtung des Versiegelungsharzes 21 durch Wärme oxidiert, so dass eine Bondingfestigkeit bei einem das Einsetzgehäuse 14 berührenden Teilbereich reduziert ist. Nachdem das Versiegelungsharz 21 ausgehärtet ist, wird somit, wie durch einen Pfeil 31 in 4 angegeben ist, UV-Strahlung auf die oberen Oberflächen des Versiegelungsharzes 21 und des inneren Rahmens 9 beaufschlagt. Dementsprechend nimmt die Bondingfestigkeit zwischen dem inneren Rahmen 9 und dem Einsetzgehäuse 14 zu, und die Bondingfestigkeit zwischen den Versiegelungsharzen 21 und 22 nimmt ebenfalls zu. Infolgedessen kann die Leistungs-Halbleitervorrichtung 101 mit hoher Betriebssicherheit erhalten werden.
  • Anschließend wird das Einsetzgehäuse 14 unter Verwendung einer Harzeinspritzvorrichtung mit dem Versiegelungsharz 22 vergossen, und ein oberer Teilbereich des Versiegelungsharzes 21 wird mit dem Versiegelungsharz 22 gefüllt. Anschließend wird das Versiegelungsharz 22 mittels Erhitzen ausgehärtet. Die zweite Temperatur, welche die Aushärtungstemperatur des Versiegelungsharzes 22 ist, beträgt zum Beispiel 140°C und ist niedriger als die erste Temperatur eingestellt, welche die Aushärtungstemperatur des Versiegelungsharzes 21 ist. Dadurch wird die Leistungs-Halbleitervorrichtung 101 fertiggestellt.
  • <A-3. Effekt>
  • Wie oben beschrieben wurde, umfasst die Leistungs-Halbleitervorrichtung 101 gemäß der Ausführungsform 1 den IGBT-Chip 4 und den Diodenchip 6, von denen jeder das Halbleiterelement ist, den inneren Rahmen 9, welcher der an die obere Oberfläche des Halbleiterelements gebondete Anschluss ist, das Einsetzgehäuse 14, das der Baugruppenträger zum Unterbringen des Halbleiterelements und des inneren Rahmens 9 ist, und das Versiegelungsharz zum Versiegeln des Halbleiterelements und des inneren Rahmens 9 im Einsetzgehäuse. Das Versiegelungsharz umfasst das Versiegelungsharz 21, welches das erste, zumindest das Halbleiterelement bedeckende Versiegelungsharz ist, und das Versiegelungsharz 22, welches das zweite, auf dem oberen Teilbereich des Versiegelungsharzes 21 ausgebildete Versiegelungsharz ist. Bei der Betriebstemperatur des Halbleiterelements weist das Versiegelungsharz 21 den kleineren linearen Ausdehnungskoeffizienten als das Versiegelungsharz 22 auf, und die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 21 und dem inneren Rahmen 9 ist geringer als die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 22 und dem inneren Rahmen 9.
  • Auf diese Weise kommt der lineare Ausdehnungskoeffizient des das Halbleiterelement bedeckenden Versiegelungsharzes 21 demjenigen des inneren Rahmens 9 nahe, so dass die auf das Versiegelungselement 21 angewendete Spannung, die durch die Differenz des linearen Ausdehnungskoeffizienten mit dem inneren Rahmen 9 hervorgerufen wird, reduziert werden kann. Folglich kann der Riss im Versiegelungsharz 21 unterdrückt werden. Das Versiegelungsharz 22 mit dem größeren linearen Ausdehnungskoeffizienten ist auf dem oberen Teilbereich des Versiegelungsharzes 21 vorgesehen, so dass die Aushärtungstemperatur des Versiegelungsharzes 22 kleiner als das Versiegelungsharz 21 eingestellt werden kann. Dementsprechend wird der Kontraktionsbetrag im Versiegelungsharz 22 zur Zeit einer thermischen Aushärtung kleiner als derjenige des Versiegelungsharzes 21 gemacht. Infolgedessen kann verglichen mit einem Fall einer Versiegelung des Einsetzgehäuses 14 allein mit dem Versiegelungsharz 21 der Verzug der Leistungs-Halbleitervorrichtung 101 um 20% reduziert werden.
  • Die durch die Differenz des linearen Ausdehnungskoeffizienten mit dem inneren Rahmen 9 hervorgerufene Spannung wird um den Rand der unteren Oberfläche des inneren Rahmens 9 intensiv angewendet, der auf einer Seite des Halbleiterelements gelegen ist, und der Riss tritt leicht auf. Dementsprechend ist in der Halbleitervorrichtung 101 der Rand der unteren Oberfläche des inneren Rahmens 9 durch das Versiegelungsharz 21 bedeckt, so dass der Riss im Versiegelungsharz 21 durch die durch die Differenz des linearen Ausdehnungskoeffizienten mit dem inneren Rahmen 9 hervorgerufene Spannung effektiv unterdrückt werden kann.
  • Wenn im inneren Rahmen 9 in der Leistungs-Halbleitervorrichtung 101 Kupfer verwendet wird, beträgt der lineare Ausdehnungskoeffizient von Kupfer im Temperaturbereich von 20°C bis 227°C annähernd 17 (ppm/°C). Wenn die Aushärtungstemperatur des Versiegelungsharzes 21 größer oder gleich 160°C eingestellt wird, kann bei der Betriebstemperatur von 150°C der lineare Ausdehnungskoeffizient nahe demjenigen des inneren Rahmens 9 erreicht werden. Dementsprechend kann der durch die Differenz des linearen Ausdehnungskoeffizienten hervorgerufene Riss im Versiegelungsharz 21 unterdrückt werden.
  • Wenn das Halbleiterelement wie etwa der IGBT-Chip 4 oder der Diodenchip 6 ein SiC-Halbleiterelement ist, wird die Betriebsgarantie bei hoher Temperatur für die Leistungs-Halbleitervorrichtung 101 verlangt. Im Bereich eines Hochtemperaturbetriebs ist jedoch der lineare Ausdehnungskoeffizient des Versiegelungsharzes 21 kleiner als derjenige des Versiegelungsharzes 22 eingerichtet, und die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 21 und dem inneren Rahmen 9 ist kleiner als die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Versiegelungsharz 22 und dem inneren Rahmen 9 eingerichtet, so dass die auf das Versiegelungsharz 21 angewendete Spannung reduziert wird und der Verzug der gesamten Leistungs-Halbleitervorrichtung 101 unterdrückt werden kann.
  • Das gleiche Material kann für das Versiegelungsharz 21 und das Versiegelungsharz 22 übernommen werden. Wenn das gleiche Material verwendet wird, kann die Harzeinspritzvorrichtung zwischen dem Versiegelungsharz 21 und dem Versiegelungsharz 22 gemeinsam genutzt werden, so dass Installationskosten der Harzeinspritzvorrichtung und Platz für die Harzeinspritzvorrichtung reduziert werden können. Dementsprechend können Herstellungskosten der Leistungs-Halbleitervorrichtung 101 reduziert werden.
  • In dem Verfahren zum Herstellen der Leistungs-Halbleitervorrichtung 101 gemäß der Ausführungsform 1 wird der innere Rahmen 9 an die obere Oberfläche des IGBT-Chips 4 und des Dioden-Chips 6 gebondet, werden der IGBT-Chip 4, der Diodenchip 6 und der innere Rahmen 9 im Einsetzgehäuse 14 untergebracht, werden der IGBT-Chip 4 und der Diodenchip 6 im Einsetzgehäuse 14 durch das Versiegelungsharz 21 so bedeckt, dass die obere Oberfläche des inneren Rahmens 9 freigelegt ist, wird das Versiegelungsharz 21 bei der ersten Temperatur ausgehärtet, wird das Versiegelungsharz 22 auf dem Versiegelungsharz 21 im Einsetzgehäuse 14 ausgebildet und wird das Versiegelungsharz 22 bei der zweiten Temperatur, welche niedriger als die erste Temperatur ist, ausgehärtet.
  • Gemäß dem Verfahren zum Herstellen der Leistungs-Halbleitervorrichtung 101 der Ausführungsform 1 werden die obere Oberfläche des Versiegelungsharzes 21 und die obere Oberfläche des inneren Rahmens 9 nach einer Aushärtung des Versiegelungsharzes 21 und vor einem Ausbilden des Versiegelungsharzes 22 mit UV bestrahlt. Dementsprechend nimmt die Bondingfestigkeit zwischen dem inneren Rahmen 9 und dem Einsetzgehäuse 14 zu, und die Bondingfestigkeit zwischen den Versiegelungsharzen 21 und 22 nimmt zu, so dass die Leistungs-Halbleitervorrichtung 101 mit hoher Betriebssicherheit erhalten werden kann.
  • <B. Ausführungsform der vorliegenden Erfindung>
  • <B-1. Konfiguration>
  • 5 ist eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung 102 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. In der Leistungs-Halbleitervorrichtung 102 weist eine innere seitliche Oberfläche des Einsetzgehäuses 14 einen konkaven Teilbereich 15 auf. In den anderen Punkten ist die Konfiguration der Leistungs-Halbleitervorrichtung 102 ähnlich derjenigen der Leistungs-Halbleitervorrichtung 101.
  • In 5 ist der konkave Teilbereich 15 an einer Position über einer Grenzfläche zwischen dem Versiegelungsharz 21 und dem Versiegelungsharz 22 ausgebildet, und sowohl das Versiegelungsharz 21 als auch das Versiegelungsharz 22 sind in den konkaven Teilbereich 25 eingebracht und ausgebildet. Dementsprechend sind das Versiegelungsharz 21 und das Versiegelungsharz 22 durch einen Ankereffekt fest an das Einsetzgehäuse 14 gebondet. Infolgedessen kann, selbst wenn die durch die Differenz des linearen Ausdehnungskoeffizienten zwischen den Versiegelungsharzen 21 und 22 hervorgerufene Spannung bei hoher Temperatur auftritt, eine Grenzflächenablösung zwischen den Versiegelungsharzen 21 und 22 unterdrückt werden.
  • Eines des Versiegelungsharzes 21 und des Versiegelungsharzes 22 kann in den konkaven Teilbereich 15 eingebracht und ausgebildet werden. Auch in diesem Fall wird die Bindung zwischen dem Versiegelungsharz, das in den konkaven Teilbereich 15 eingebracht ist, und dem Einsetzgehäuse 14 gefestigt, so dass infolgedessen die Grenzflächenablösung zwischen den Versiegelungsharzen 21 und 22 durch die durch die Differenz des linearen Ausdehnungskoeffizienten zwischen den Versiegelungsharzen 21 und 22 hervorgerufene Spannung unterdrückt werden kann.
  • <B-2. Effekt>
  • Die Leistungs-Halbleitervorrichtung 102 gemäß der Ausführungsform 2 weist den konkaven Teilbereich 15 in der inneren seitlichen Oberfläche des Einsetzgehäuses 14, welches der Baugruppenträger ist, auf. Somit wird die Bindung zwischen dem Versiegelungsharz, das in den konkaven Teilbereich 15 eingebracht ist, und dem Einsetzgehäuse 14 gefestigt, und die Grenzflächenablösung zwischen den Versiegelungsharzen 21 und 22 wird unterdrückt.
  • Wenn die beiden Versiegelungsharze 21 und 22 in den konkaven Teilbereich 15 eingebracht und ausgebildet sind, gibt es den Ankereffekt an den beiden Versiegelungsharzen 21 und 22, und die Versiegelungsharze 21 und 22 sind fest an das Einsetzgehäuse 14 gebondet, so dass die Grenzflächenablösung zwischen den Versiegelungsharzen 21 und 22 weiter unterdrückt wird.
  • <C. Weitere Ausführungsform der vorliegenden Erfindung>
  • <C-1. Konfiguration>
  • 6 ist eine Querschnittsansicht, die eine Konfiguration einer Leistungs-Halbleitervorrichtung 103 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht. Die Leistungs-Halbleitervorrichtung 103 weist eine Polyimidschicht 17 zwischen dem Versiegelungsharz 21 und dem Versiegelungsharz 22 auf. In den anderen Punkten ist die Konfiguration der Leistungs-Halbleitervorrichtung 103 ähnlich derjenigen der Leistungs-Halbleitervorrichtung 102 gemäß der Ausführungsform 2.
  • Die Polyimidschicht 17 weist eine niedrigere Vickers-Härte als die ausgehärteten Versiegelungsharze 21 und 22 auf und absorbiert somit die Spannung zwischen den Versiegelungsharzen 21 und 22. Folglich kann eine Adhäsion zwischen dem Versiegelungsharz 21 und der Polyimidschicht 17 und zwischen der Polyimidschicht 17 und dem Versiegelungsharz 22 erhöht werden. Dementsprechend kann die Leistungs-Halbleitervorrichtung 103 mit hoher Betriebssicherheit erhalten werden.
  • <C-2. Effekt>
  • Die Leistungs-Halbleitervorrichtung 103 gemäß der Ausführungsform 3 enthält die Polyimidschicht 17 zwischen dem Versiegelungsharz 21 und dem Versiegelungsharz 22, so dass die Adhäsion zwischen dem Versiegelungsharz 21 und der Polyimidschicht 17 und zwischen der Polyimidschicht 17 und dem Versiegelungsharz 21 erhöht ist und die hohe Betriebssicherheit erhalten werden kann.
  • Bezugszeichenliste
    • 1
    Isolierende Struktur,
    2
    leitfähige Struktur,
    3, 5, 7, 8
    Lötmetall,
    4
    IGBT-Chip,
    4
    Diodenchip,
    9, 12
    innerer Rahmen,
    10
    Hauptanschluss,
    11
    Aluminiumverdrahtung,
    13
    Signalanschluss,
    14
    Einsetzgehäuse,
    15
    konkaver Teilbereich,
    16
    Abstrahl-Stift-Lamelle,
    17
    Polyimidschicht,
    21, 22, 23
    Versiegelungsharz,
    101, 101E, 102, 103
    Leistungs-Halbleitervorrichtung

Claims (10)

  1. Leistungs-Halbleitervorrichtung (101, 102, 103), aufweisend: - ein Halbleiterelement (4, 6); - einen Anschluss (9), der an eine obere Oberfläche des Halbleiterelements (4, 6) gebondet ist; - einen Baugruppenträger (14), der das Halbleiterelement (4, 6) und den Anschluss (9) beherbergt; und - ein Versiegelungsharz (21, 22), das das Halbleiterelement (4, 6) und den Anschluss (9) im Baugruppenträger (14) versiegelt, wobei: - das Versiegelungsharz (21, 22) aufweist: - ein erstes Versiegelungsharz (21), das zumindest das Halbleiterelement (4, 6) bedeckt; und - ein zweites Versiegelungsharz (22), das auf einem oberen Teilbereich des ersten Versiegelungsharzes (21) ausgebildet ist, - bei einer Betriebstemperatur des Halbleiterelements (4, 6) - das erste Versiegelungsharz (21) einen kleineren linearen Ausdehnungskoeffizienten als das zweite Versiegelungsharz (22) aufweist und - eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem ersten Versiegelungsharz (21) und dem Anschluss (9) kleiner ist als eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem zweiten Versiegelungsharz (22) und dem Anschluss (9), und - eine innere seitliche Oberfläche des Baugruppenträgers (14) einen konkaven Teilbereich (15) aufweist.
  2. Leistungs-Halbleitervorrichtung (101, 102, 103) nach Anspruch 1, wobei das erste Versiegelungsharz (21) einen Rand des Anschlusses (9) auf einer Seite des Halbleiterelements (4, 6) bedeckt.
  3. Leistungs-Halbleitervorrichtung (101, 102, 103) nach Anspruch 1 oder 2, wobei der Anschluss (9) aus Kupfer besteht.
  4. Leistungs-Halbleitervorrichtung (101, 102, 103) nach einem der Ansprüche 1 bis 3, wobei das Halbleiterelement (4, 6) ein SiC-Halbleiterelement (4, 6) ist.
  5. Leistungs-Halbleitervorrichtung (101, 102, 103) nach einem der Ansprüche 1 bis 4, wobei das erste Versiegelungsharz (21) und das zweite Versiegelungsharz (22) aus einem identischen Material bestehen.
  6. Leistungs-Halbleitervorrichtung (101, 102, 103) nach einem der Ansprüche 1 bis 5, ferner aufweisend: - eine Aluminiumverdrahtung (11), die mit dem Halbleiterelement (4, 6) verbunden ist, und - wobei die Aluminiumverdrahtung (11) mit dem zweiten Versiegelungsharz (22) nicht in Kontakt kommt, sondern durch das erste Versiegelungsharz (21) bedeckt ist.
  7. Leistungs-Halbleitervorrichtung (101, 102, 103) nach Anspruch 1, wobei das erste Versiegelungsharz (21) und das zweite Versiegelungsharz (22) in den konkaven Teilbereich (15) eingebracht und ausgebildet sind.
  8. Leistungs-Halbleitervorrichtung (101, 102, 103), aufweisend: - ein Halbleiterelement (4, 6); - einen Anschluss (9), der an eine obere Oberfläche des Halbleiterelements (4, 6) gebondet ist; - einen Baugruppenträger (14), der das Halbleiterelement (4, 6) und den Anschluss (9) beherbergt; und - ein Versiegelungsharz (21, 22), das das Halbleiterelement (4, 6) und den Anschluss (9) im Baugruppenträger (14) versiegelt, wobei: - das Versiegelungsharz (21, 22) aufweist: - ein erstes Versiegelungsharz (21), das zumindest das Halbleiterelement (4, 6) bedeckt; und - ein zweites Versiegelungsharz (22), das auf einem oberen Teilbereich des ersten Versiegelungsharzes (21) ausgebildet ist, - bei einer Betriebstemperatur des Halbleiterelements (4, 6) - das erste Versiegelungsharz (21) einen kleineren linearen Ausdehnungskoeffizienten als das zweite Versiegelungsharz (22) aufweist und - eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem ersten Versiegelungsharz (21) und dem Anschluss (9) kleiner ist als eine Differenz eines linearen Ausdehnungskoeffizienten zwischen dem zweiten Versiegelungsharz (22) und dem Anschluss (9), und - ferner eine Polyimidschicht (17) zwischen dem ersten Versiegelungsharz (21) und dem zweiten Versiegelungsharz (22) ausgebildet ist.
  9. Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung (101, 102, 103), wobei: eine Leistungs-Halbleitervorrichtung (101, 102, 103) nach einem der vorangehenden Ansprüchen ausgebildet wird und das Verfahren aufweist: - ein Bonden eines Anschlusses (9) an eine obere Oberfläche eines Halbleiterelements (4, 6); - ein Unterbringen des Halbleiterelements (4, 6) und des Anschlusses (9) in einem Baugruppenträger (14); - ein Bedecken des Halbleiterelements (4, 6) im Baugruppenträger (14) durch ein erstes Versiegelungsharz (21) so, dass eine obere Oberfläche des Anschlusses (9) freigelegt ist; - ein Aushärten des ersten Versiegelungsharzes (21) bei einer ersten Temperatur; - ein Ausbilden eines zweiten Versiegelungsharzes (22) auf dem ersten Versiegelungsharz (21) im Baugruppenträger (14); und - ein Aushärten des zweiten Versiegelungsharzes (22) bei einer zweiten Temperatur, die niedriger als die erste Temperatur ist.
  10. Verfahren nach Anspruch 9, wobei eine obere Oberfläche des ersten Versiegelungsharzes (21) und eine obere Oberfläche des Anschlusses (9) nach Aushärten des ersten Versiegelungsharzes (21) und vor Ausbilden des zweiten Versiegelungsharzes (22) mit UV bestrahlt werden.
DE112017007982.9T 2017-08-25 2017-08-25 Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung Active DE112017007982B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/030495 WO2019038906A1 (ja) 2017-08-25 2017-08-25 パワー半導体装置およびパワー半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112017007982T5 DE112017007982T5 (de) 2020-06-04
DE112017007982B4 true DE112017007982B4 (de) 2023-07-06

Family

ID=65439878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007982.9T Active DE112017007982B4 (de) 2017-08-25 2017-08-25 Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11482462B2 (de)
JP (1) JP6827545B2 (de)
CN (1) CN111066142B (de)
DE (1) DE112017007982B4 (de)
WO (1) WO2019038906A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200258823A1 (en) * 2017-08-30 2020-08-13 Hitachi Automotive Systems, Ltd. Power semiconductor device and manufacturing method of the same
JP2021052094A (ja) 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
JP7543703B2 (ja) 2020-05-22 2024-09-03 富士電機株式会社 半導体装置
US20240258188A1 (en) * 2021-08-18 2024-08-01 Mitsubishi Electric Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3415446A1 (de) 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Gegossene harz-halbleitervorrichtung
JPH10270609A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2006100320A (ja) 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置
DE112012002165T5 (de) 2011-06-16 2014-02-27 Fuji Electric Co., Ltd. Leistungshalbleitermodul und Verfahren zu dessen Herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121652A (ja) * 1981-12-11 1983-07-20 Fuji Electric Co Ltd 混成集積回路装置
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JP2925960B2 (ja) * 1994-11-29 1999-07-28 三洋電機株式会社 半導体装置の製造方法
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
DE102005032076B3 (de) * 2005-07-08 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen eines Schaltungsmoduls
JP2009026960A (ja) * 2007-07-19 2009-02-05 Mitsubishi Electric Corp 半導体装置
JP5415823B2 (ja) 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP5393373B2 (ja) * 2009-09-16 2014-01-22 関西電力株式会社 半導体装置
JP2011222869A (ja) * 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法
JP2013055150A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 半導体装置及びその製造方法
CN104054173B (zh) * 2012-01-25 2017-06-30 三菱电机株式会社 功率用半导体装置
JP2014120619A (ja) * 2012-12-17 2014-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR102029107B1 (ko) * 2013-03-05 2019-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2014183302A (ja) 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP2014229817A (ja) * 2013-05-24 2014-12-08 関西電力株式会社 半導体装置
JP2015027754A (ja) * 2013-07-30 2015-02-12 株式会社デンソー 電子装置およびその製造方法
JP6398270B2 (ja) * 2014-04-03 2018-10-03 富士電機株式会社 半導体装置
JP6594000B2 (ja) * 2015-02-26 2019-10-23 ローム株式会社 半導体装置
JP2017028174A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
JP6504962B2 (ja) 2015-08-04 2019-04-24 三菱電機株式会社 電力用半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3415446A1 (de) 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Gegossene harz-halbleitervorrichtung
JPH10270609A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp パワー半導体装置及びその製造方法
JP2006100320A (ja) 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置
DE112012002165T5 (de) 2011-06-16 2014-02-27 Fuji Electric Co., Ltd. Leistungshalbleitermodul und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20200194324A1 (en) 2020-06-18
JP6827545B2 (ja) 2021-02-10
DE112017007982T5 (de) 2020-06-04
CN111066142B (zh) 2023-08-25
JPWO2019038906A1 (ja) 2019-11-07
CN111066142A (zh) 2020-04-24
US11482462B2 (en) 2022-10-25
WO2019038906A1 (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
DE112013007047B4 (de) Halbleitermodul
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102014212376B4 (de) Halbleitervorrichtung
DE102015212832B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE112017007982B4 (de) Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016206865B4 (de) Halbleitervorrichtung
DE102015213495A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102017200013B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE112014005694B4 (de) Halbleitermodul
DE102016208034B4 (de) Halbleiterbauelement
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
EP3823018A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
DE112016007464T5 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102017213210A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP1220314B1 (de) Leistungshalbleitermodul
DE112016005397B4 (de) Leistungs-halbleitereinheit
DE102005045100A1 (de) Verfahren zum Herstellen eines Leistungshalbleitermoduls
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
DE102016103967B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final