[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112014001838T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014001838T5
DE112014001838T5 DE112014001838.4T DE112014001838T DE112014001838T5 DE 112014001838 T5 DE112014001838 T5 DE 112014001838T5 DE 112014001838 T DE112014001838 T DE 112014001838T DE 112014001838 T5 DE112014001838 T5 DE 112014001838T5
Authority
DE
Germany
Prior art keywords
area
well
electrode
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014001838.4T
Other languages
English (en)
Other versions
DE112014001838B4 (de
Inventor
Shiro Hino
Naruhisa Miura
Masayuki Imaizumi
Kohei Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014001838T5 publication Critical patent/DE112014001838T5/de
Application granted granted Critical
Publication of DE112014001838B4 publication Critical patent/DE112014001838B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist Aufgabe der vorliegenden Erfindung, den Wert des Stroms zu erhöhen, der durch den gesamten Chip fließt, bis eine p-n-Diode in einer Einheitszelle in der Nähe von einem Abschluss arbeitet, und die Größe des Chips und die Kosten des Chips zu verringern, die sich aus der verkleinerten Größe ergeben. Die vorliegende Erfindung beinhaltet einen zweiten Wannenbereich (31), der so angeordnet ist, dass er die Gesamtheit einer Mehrzahl von ersten Wannenbereichen (30) darin in der Draufsicht sandwichartig aufnimmt, einen dritten Trennungsbereich (23), der so angeordnet ist, dass er den zweiten Wannenbereich von einer Oberflächenschicht des zweiten Wannenbereichs in der Tiefenrichtung durchdringt, und eine zweite Schottky-Elektrode (75), die auf dem dritten Trennungsbereich angeordnet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Stand der Technik
  • In Halbleitervorrichtungen, wie z. B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) können eingebaute Dioden als Rückflussdioden verwendet werden. Beispielsweise wird im Patentdokument 1 ein Verfahren vorgeschlagen, bei welchem Schottky-Dioden (SBDs) als Rückflussdioden verwendet werden, welche in Einheitszellen von MOSFETs eingebaut sind.
  • Dokument zum Stand der Technik
  • Patentdokument
    • Patentdokument 1: Japanische Patentamneldungs-Offenlegungsschrift JP 2003-017 701 A
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Eine p-n-Diode ist in eine Halbleitervorrichtung, wie z. B. einen MOSFET eingebaut. Wenn also die p-n-Diode in einem Zustand betrieben wird, in welchem eine Spannung an die p-n-Diode in Vorwärtsrichtung angelegt wird, dann werden Minoritäts-Ladungsträger in eine Driftschicht implantiert.
  • Dann rekombinieren die Minoritäts-Ladungsträger, die implantiert worden sind, mit Majoritäts-Ladungsträgern in der Driftschicht, so dass Energie (Rekombinationsenergie) erzeugt wird. Es ist bekannt, dass die Energie eine periodische Struktur stört, und zwar in Abhängigkeit vom Halbleiter. Mit anderen Worten: Es treten Kristalldefekte auf. Siliciumcarbid hat insbesondere eine große Rekombinationsenergie infolge seines großen Bandabstands, und es hat auch verschiedenartige stabile Kristallstrukturen, so dass die Kristallstrukturen leicht wechseln. Daher bewirkt der Betrieb der p-n-Diode leicht, dass die Kristalldefekte auftreten.
  • Die gestörte Kristallstruktur hat einen hohen elektrischen Widerstand, so dass dieses Phänomen, das insbesondere in einem aktiven Bereich (nämlich in einem Bereich, der Einheitszellen inklusive einem Kanal aufweist) des MOSFETs auftritt, den Einschaltwiderstand erhöht, nämlich den Elementwiderstand für einen Vorwärtsstrom zwischen Source und Drain, und dass es die Leitungsverluste erhöht, wenn der Strom in der gleichen Dichte hindurchtritt.
  • Die Leitungsverluste sind die vorwiegenden Verluste in dem MOSFET, so dass das Auftreten der Kristalldefekte in dem MOSFET, das von dem Betrieb der p-n-Diode im aktiven Bereich herrührt, die Wärmeerzeugung des MOSFETs erhöht und ein dahingehendes Problem verursacht, dass ein langfristiger stabiler Betrieb erschwert wird.
  • Für den MOSFET mit der eingebauten Schottky-Diode ist das Diffusionspotential der Schottky-Diode so gestaltet, dass es niedriger ist als das Diffusionspotential eines p-n-Übergangs, und folglich fließt ein unipolarer Strom durch die eingebaute Schottky-Diode, bis die p-n-Diode auf einen Rückflussbetrieb hin im aktiven Bereich arbeitet. Folglich kann ein festgelegter Wert des Rückflussstroms in einem Zustand durchgeleitet werden, in welchem die p-n-Diode nicht arbeitet, und ein Ansteigen des Einschaltwiderstands kann verhindert werden.
  • Für ein Abschluss-Layout, das im Patentdokument 1 beschrieben ist, gilt jedoch Folgendes: Mit dem ansteigenden Rückflussstrom, der durch den MOSFET fließt, kann die p-n-Diode durch eine Spannung zwischen Source und Drain schneller betrieben werden, und zwar niedriger in einer Einheitszelle, die in einem Bereich in der Nähe des Abschlusses angeordnet ist, als eine weitere Einheitszelle unter einer Einheitszellen-Gruppe in dem MOSFET.
  • Wenn eine Halbleitervorrichtung für eine lange Zeit unter Einsatzbedingungen verwendet wird, die eine solche Spannung übersteigen, dann tritt ein dahingehendes Problem auf, dass der Einschaltwiderstand in der Einheitszelle ansteigt, die in der Nähe des äußeren peripheren Bereichs liegt, was auch den Einschaltwiderstand in dem gesamten Chip erhöht.
  • Um den Anstieg des Einschaltwiderstands in dem gesamten Chip auf einen zulässigen Wert oder niedriger zu begrenzen, muss der Rückflussstrom durch das gesamte Element begrenzt werden, um den Strom zu begrenzen, der durch die p-n-Diode in der Einheitszelle fließt, die in dem Bereich in der Nähe des Abschlusses angeordnet ist. Dies macht deutlich, dass die Größe des Chips, die erforderlich ist, um den gewünschten Strom durchzuleiten, erhöht werden muss, und dass die Kosten des Chips ansteigen.
  • Die vorliegende Erfindung wurde in Anbetracht der oben erwähnten Probleme konzipiert. Es ist daher Aufgabe der Erfindung, den Wert des Stroms, der durch den gesamten Chip fließt, zu erhöhen, bis eine p-n-Diode in einer Einheitszelle in der Nähe eines Abschlusses arbeitet, und die Größe des Chips zu verringern sowie die Kosten des Chips zu verringern, die aus der verringerten Größe resultieren.
  • Wege zum Lösen der Probleme
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf: eine Driftschicht von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp angeordnet ist; eine Mehrzahl von ersten Wannenbereichen von einem zweiten Leitfähigkeitstyp, die in einem Intervall in einer Oberflächenschicht der Driftschicht vorgesehen sind; einen zweiten Wannenbereich vom zweiten Leitfähigkeitstyp, der in der Oberflächenschicht der Driftschicht vorgesehen ist, während er die Gesamtheit der darin vorhandenen Mehrzahl von ersten Wannenbereichen in der Draufsicht sandwichartig aufnimmt, wobei der zweite Wannenbereich einen Ausbildungsbereich aufweist, der größer ist als jeder der ersten Wannenbereiche; einen ersten Trennungsbereich vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er jeden der ersten Wannenbereiche von einer Oberflächenschicht eines jeden der ersten Wannenbereiche in Tiefenrichtung durchdringt; einen Source-Bereich vom ersten Leitfähigkeitstyp, der in der Oberflächenschicht eines jeden der ersten Wannenbereiche angeordnet ist, während er den darin vorhandenen ersten Trennungsbereich in der Draufsicht sandwichartig aufnimmt; eine erste Schottky-Elektrode, die auf dem ersten Trennungsbereich vorgesehen ist; eine erste ohmsche Elektrode, die über jedem der ersten Wannenbereiche vorgesehen ist, während sie die darin vorhandene erste Schottky-Elektrode in der Draufsicht sandwichartig aufnimmt; einen zweiten Trennungsbereich vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche voneinander ist; einen dritten Trennungsbereich vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er den zweiten Wannenbereich von einer Oberflächenschicht des zweiten Wannenbereichs in der Tiefenrichtung durchdringt; eine zweite Schottky-Elektrode, die auf dem dritten Trennungsbereich vorgesehen ist; eine Gate-Elektrode, die durch eine erste Isolierschicht hindurch über den ersten und zweiten Wannenbereiche vorgesehen ist, mit Ausnahme der Positionen, an welchen die ersten und zweiten Schottky-Elektroden und die erste ohmsche Elektrode vorgesehen sind; eine zweite Isolierschicht, die so angeordnet ist, dass sie die Gate-Elektrode bedeckt; und eine erste Source-Elektrode, die so angeordnet ist, dass sie die ersten und zweiten Schottky-Elektroden, die erste ohmsche Elektrode und die zweite Isolierschicht bedeckt.
  • Wirkungen der Erfindung
  • Gemäß dem oben beschriebenen Aspekt der vorliegenden Erfindung ist die zweite Schottky-Elektrode auf dem zweiten Wannenbereich vorgesehen, der außerhalb eines aktiven Bereichs angeordnet ist, was einen Spannungsabfall in der zweiten Schottky-Elektrode in einem Rückflusszustand bewirkt, und die Spannung, die an eine eingebaute Schottky-Diode in den ersten Wannenbereichen angelegt wird, die an einem Abschluss des aktiven Bereichs angeordnet sind, wird folglich unterdrückt.
  • Dies kann den Betrieb einer p-n-Diode unterbinden, was den Rückfluss eines größeren Stroms in der Schottky-Diode erlaubt. Im Ergebnis wird der Rückflussstrom als ein unipolarer Strom, der durch den gesamten Chip fließt, vergrößert, so dass die Größe des Chips verringert werden kann.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden noch deutlicher aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie zusammen mit den beigefügten Zeichnungen betrachtet werden.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine schematische Querschnittsansicht einer Einheitszelle eines MOSFETs mit einer eingebauten Schottky-Diode gemäß einer ersten Ausführungsform.
  • 2 eine schematische Draufsicht der Einheitszelle des MOSFETs mit der eingebauten Schottky-Diode gemäß der ersten Ausführungsform.
  • 3 eine schematische Draufsicht, die schematisch die gesamte Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 4 eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform und eine schematische Querschnittsansicht, wenn die vorliegende Erfindung nicht verwendet wird.
  • 5 eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß der ersten Ausführungsform und eine schematische Querschnittsansicht, wenn die vorliegende Erfindung nicht verwendet wird.
  • 6 ein Diagramm, das das Ergebnis der Berechnung von Strom-Spannungs-Kennlinien in einem Rückflusszustand der Einheitszelle des MOSFETs mit der eingebauten Schottky-Elektrode durch eine Vorrichtungs-Simulation zeigt.
  • 7 eine schematische Querschnittsansicht einer Einheitszelle eines MOSFETs ohne eine eingebaute Schottky-Diode.
  • 8 ein Diagramm, das das Ergebnis einer Simulation zeigt, welche die Wirkungen der ersten Ausführungsform verifizieren.
  • 9 eine schematische Querschnittsansicht und eine schematische Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
  • 10 eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß einer der Ausführungsform.
  • 11 eine schematische Querschnittsansicht und eine schematische Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
  • 12 eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß der dritten Ausführungsform.
  • 13 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform.
  • 14 eine schematische Draufsicht, die schematisch die gesamte Halbleitervorrichtung zeigt, die eine eingebaute Strom-Abtasteinrichtung hat.
  • 15 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform.
  • 16 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der fünften Ausführungsform.
  • 17 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der fünften Ausführungsform.
  • 18 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform.
  • 19 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der sechsten Ausführungsform.
  • 20 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der sechsten Ausführungsform.
  • 21 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform.
  • 22 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der siebten Ausführungsform.
  • 23 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der siebten Ausführungsform.
  • 24 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Modifikation.
  • 25 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform.
  • 26 eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform.
  • Beschreibung der Ausführungsformen
  • Nachstehend werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den nachstehenden Ausführungsformen wird eine Siliciumcarbid-(SiC-)Halbleitervorrichtung als ein Beispiel für eine Halbleitervorrichtung verwendet. Insbesondere wird ein n-Kanal-Siliciumcarbid-MOSET, bei welchem der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist, als ein Beispiel beschrieben.
  • Erste Ausführungsform
  • Konfiguration
  • Zunächst wird die Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. 1 ist eine schematische Querschnittsansicht einer Einheitszelle einers MOSFETs mit einer eingebauten Schottky-Diode, die in einm aktiven Bereich angeordnet ist. 2 ist ein Diagramm der Einheitszelle des MOSFETs mit der eingebauten Schottky-Elektrode, die in 1 gezeigt ist, und zwar in der Ansicht von oben. 2 zeigt nur einen Bereich, in welchem eine Halbleiterschicht ausgebildet ist, und sie zeigt die Elektrode, die Isolierschicht und dergleichen aus 1 nicht.
  • Wie in 1 gezeigt, ist in der Halbleitervorrichtung eine Driftschicht 20, die aus Siliciumcarbid vom n-Typ (vom ersten Leitfähigkeitstyp) hergestellt ist, auf einer ersten Hauptfläche eines Substrats 10 ausgebildet, welches einen 4H-Polytyp hat und aus Siliciumcarbid vom n-Typ (vom ersten Leitfähigkeitstyp) gebildet ist, das einen niedrigen Widerstand aufweist.
  • In den 1 und 2 hat das Substrat 10, das aus Siliciumcarbid gebildet ist, die erste Hauptfläche in der Ebenenrichtung einer (0001)-Ebene, wobei die erste Hauptfläche um 4° in Richtung der c-Achse geneigt ist.
  • Die Driftschicht 20 ist eine Halbleiterschicht vom n-Typ (vom ersten Leitfähigkeitstyp) mit einer ersten Störstellenkonzentration. Eine Mehrzahl von Wannenbereichen 30 vom p-Typ (vom zweiten Leitfähigkeitstyp), die Aluminium (Al) enthalten, das eine Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) darstellt, sind in einem Intervall auf Seiten der Oberflächenschicht der Driftschicht 20 ausgebildet. Eine Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp) in den Wannenbereichen 30 ist eine zweite Störstellenkonzentration.
  • Die Wannenbereiche 30, die in der 1 gezeigt sind, sind an zwei Orten in einem Intervall in der Querschnittsansicht des Inneren der Einheitszelle ausgebildet. Ein Bereich zum Trennen der Wannenbereiche 30 voneinander ist ein Bereich vom n-Typ (vom ersten Leitfähigkeitstyp), der als ein zweiter Trennungsbereich 21 bezeichnet wird. Der zweite Trennungsbereich 21 ist ein Bereich, der im Oberflächenschicht-Teil der Driftschicht 20 und in einem Bereich ausgebildet ist, der die gleiche Tiefe aufweist wie die Tiefe der Wannenbereiche 30, ausgehend von der Fläche der Driftschicht 20 in Tiefenrichtung.
  • Es ist ein erster Trennungsbereich 22 vom ersten Leitfähigkeitstyp derart ausgebildet, dass er jeden der ersten Wannenbereiche 30 von einer Oberflächenschicht eines jeden der ersten Wannenbereiche 30 in Tiefenrichtung durchdringt. Der erste Trennungsbereich 22 ist ein Bereich, der direkt unterhalb einer unten beschriebenen Schottky-Elektrode 75 angeordnet ist.
  • Ein Source-Bereich 40 vom n-Typ (vom ersten Leitfähigkeitstyp), der Stickstoff (N) enthält, das eine Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp) darstellt, ist teilweise auf Seiten der Oberflächenschicht der Wannenbereiche 30 ausgebildet. Der Source-Bereich 40 ist flacher als die Tiefe der Wannenbereiche 30 ausgebildet. Der Source-Bereich 40 ist so ausgebildet, dass er den darin enthaltenen ersten Trennungsbereich 22 in der Draufsicht sandwichartig aufnimmt.
  • Ein erster Wannen-Kontaktbereich 35 vom p-Typ (vom zweiten Leitfähigkeitstyp), der Aluminium (Al) enhält, das eine Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) darstellt, ist vorzugsweise auf jedem der Wannenbereiche 30 ausgebildet, die zwischen dem Source-Bereich 40 und dem ersten Trennungsbereich 22 auf Seiten der Oberflächenschicht der Driftschicht 20 sandwichartig aufgenommen sind.
  • Eine Gate-Isolierschicht 50, die aus Siliciumoxid hergestellt ist, ist über die Fläche des zweiten Trennungsbereichs 21, die Fläche eines jeden der Wannenbereiche 30 und einen Teil des Source-Bereichs 40 hinweg ausgebildet.
  • Ferner ist eine Gate-Elektrode 60 auf einer Fläche der Gate-Isolierschicht 50 ausgebildet, so dass sie dem zweiten Trennungsbereich 21, den Wannenbereichen 30 und einem Endbereich des Source-Bereichs 40 zugewandt ist. Ein Bereich eines jeden Wannenbereichs 30, der zwischen dem zweiten Trennungsbereich 21 und denn Source-Bereich 40 sandwichartig aufgenommen ist, ist der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 hindurch zugewandt, und er weist eine Inversionsschicht auf, die während Einschaltvorgängen gebildet wird und als Kanalbereich bezeichnet wird.
  • Eine Zwischenschicht-Isolierschicht 55, die aus Siliciumoxid gebildet ist, ist auf der Gate-Isolierschicht 50 ausgebildet, so dass sie die Gate-Elektrode 60 bedeckt. Eine ohmsche Elektrode 70 auf der Source-Seite zum Verringern des Kontaktwiderstands mit dem Siliciumcarbid ist auf einer Fläche des Source-Bereichs 40 ausgebildet, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, und sie ist auf einem Teil der Fläche des ersten Wannen-Kontaktbereichs 35 auf einer Seite ausgebildet, die in Kontakt mit dem Source-Bereich 40 ist. Die Wannenbereiche 30 können leicht Elektronen abgeben und aufnehmen, und zwar zu bzw. von der ohmschen Elektrode 70 auf der Source-Seite durch den ersten Wannen-Kontaktbereich 35 mit dem niedrigen Widerstand hindurch.
  • Die Schottky-Elektrode 75 ist auf der Fläche des ersten Trennungsbereichs 22 ausgebildet und mit dem Siliciumcarbid des ersten Trennungsbereichs 22 Schottky-Elektrode verbunden. Die Schottky-Elektrode 75 beinhaltet vorzugsweise zumindest die Fläche des ersten Trennungsbereichs 22, aber sie kann sie auch nicht beinhalten. Die Schottky-Elektrode 75 ist so angeordnet, dass sie in der ohmschen Elektrode 70 über die Wannenbereiche 30 in der Draufsicht sandwichartig aufgenommen ist.
  • Eine Source-Elektrode 80 ist auf der ohmschen Elektrode 70 auf der Source-Seite, auf der Schottky-Elektrode 75 und auf der Zwischenschicht-Isolierschicht 55 ausgebildet. Die Source-Elektrode 80 schließt die ohmsche Elektrode 70 auf der Source-Seite und die Schottky-Elektrode 75 elektrisch kurz. Mit anderen Worten: Die ohmsche Elektrode 70 auf der Source-Seite ist elektrisch mit der Schottky-Elektrode 75 verbunden.
  • Eine Drain-Elektrode 85 ist auf einer zweiten Hauptfläche auf dem Substrat 10 gegenüber von dessen erster Hauptfläche ausgebildet, nämlich auf Seiten einer hinteren Fläche durch eine ohmsche Rückflächen-Elektrode 71 hindurch. Die Gate-Elektrode 60 ist elektrisch kurzgeschlossen mit einer Gate-Kontaktstelle und einer Gate-Verdrahtung in einem Teil eines Bereichs ohne eine Einheitszelle in der Halbleitervorrichtung verbunden, und zwar durch ein Gate-Kontaktloch hindurch, das offen in der Zwischenschicht-Isolierschicht 55 vorgesehen ist, was nicht näher dargestellt ist.
  • Der zweite Trennungsbereich 21 ist ein Pfad, durch welchen ein Einschaltstrom fließt, wenn der MOSFET eingeschaltet ist, und der erste Trennungsbereich 22 ist ein Pfad, durch welchen ein unipolarer Strom fließt, der ein Rückflussstrom der Schottky-Diode ist, was unten noch ausführlich beschrieben wird.
  • 3 ist ein Diagramm bei Betrachtung von oberhalb der Halbleitervorrichtung, nämlich ein Diagramm, das von Seiten der ersten Hauptfläche betrachtet wird und eine Draufsicht-Position des aktiven Bereichs mittels unterbrochener Linien zeigt. Die Source-Elektrode 80 ist so ausgebildet, dass sie die Draufsicht-Position des aktiven Bereichs einschließt. Die Gate-Elektrode 82, die elektrisch von der Source-Elektrode 80 isoliert ist, ist auf der ersten Hauptfläche ausgebildet. Ein Bereich der gesamten Halbleitervorrichtung mit Ausnahme des aktiven Bereichs, der Einheitszellen beinhaltet, welche periodisch angeordnet sind, wird in dieser Beschreibung als ein wirkungsloser Bereich bezeichnet.
  • 4(a) ist ein Diagramm zum Beschreiben der Struktur eines Bereichs eines Abschlusses des aktiven Bereichs, wobei der Bereich an die Gate-Elektrode 82 angrenzt, und 4(a) ist eine schematische Querschnittsansicht, die mit der Position a-a' in 3 korrespondiert. 4(b) ist eine schematische Draufsicht des Bereichs von 4(a). 4(b) zeigt nur den Halbleiterbereich, und sie zeigt nicht die Elektrode, die Isolierschicht und dergleichen. 4(c) ist eine schematische Querschnittsansicht des selben Orts, wenn die vorliegende Erfindung nicht verwendet wird.
  • 5(a) ist ein Diagramm zum Beschreiben der Struktur eines Bereichs eines Abschlusses des aktiven Bereichs ohne die Gate-Elektrode 82, wobei der Bereich an den Abschluss eines Chips angrenzt, und 5(a) ist eine schematische Querschnittsansicht, die mit der Position b-b' in 3 korrespondiert. 5(b) ist eine schematische Draufsicht des Bereichs von 5(a). 5(b) zeigt nur den Halbleiterbereich, und sie zeigt nicht die Elektrode, die Isolierschicht und dergleichen. 5(c) ist eine schematische Querschnittsansicht des selben Orts, wenn die vorliegende Erfindung nicht verwendet wird.
  • In 4 ist die Gate-Elektrode 82 auf der Zwischenschicht-Isolierschicht 55 ausgebildet und elektrisch mit der Gate-Elektrode 60 durch ein Gate-Kontaktloch 95 verbunden, das teilweise offen in der Zwischenschicht-Isolierschicht 55 vorgesehen ist. Ein weiter Wannenbereich 31 ist um den aktiven Bereich herum ausgebildet, und der weite Wannenbereich 31 und jeder der Wannenbereiche 30 in den Einheitszellen auf der äußersten Peripherie nehmen den Bereich vom n-Typ sandwichartig auf, der die gleiche Breite hat wie diejenige des zweiten Trennungsbereichs 21, wobei der weite Wannenbereich 31 einen Ausbildungsbereich hat, der größer ist als derjenige eines jeden der Wannenbereiche 30.
  • Die Draufsicht-Position des weiten Wannenbereichs 31 beinhaltet die Draufsicht-Position der Gate-Elektrode 82. Der weite Wannenbereich 31, der nahe dem aktiven Bereich angeordnet ist, ist mit der Source-Elektrode 80 durch ein Wannen-Kontaktloch 91 hindurch verbunden, das teilweise offen in der Zwischenschicht-Isolierschicht 55 auf einer Seite ausgebildet ist, die an die Wannenbereiche 30 angrenzt. Der erste Wannen-Kontaktbereich 35 und die ohmsche Elektrode 70 (die zweite ohmsche Elektrode) sind in einem Oberflächenschicht-Bereich des weiten Wannenbereichs 31 in Kontakt mit dem Wannen-Kontaktloch 91 gebildet.
  • Eine Feld-Isolierschicht 52 ist über der Driftschicht 20 und unterhalb der Gate-Elektrode 60 ausgebildet, und sie ist teilweise weiter von dem aktiven Bereich entfernt angeordnet als eine Draufsicht-Position des Wannen-Kontaktlochs 91 und eine Draufsicht-Position eines Kontaktlochs 92 der Schottky-Diode, das weiter von den Wannenbereichen 30 entfernt ist als das Wannen-Kontaktloch 91, wobei die Feld-Isolierschicht 52 eine Dicke aufweist, die dicker ist als diejenige der Gate-Isolierschicht 50.
  • In 5 ist der weite Wannenbereich 31 um den aktiven Bereich herum ausgebildet, und der weite Wannenbereich 31 und jeder der Wannenbereiche 30 in den Einheitszellen auf der äußersten Peripherie nehmen den Bereich vom n-Typ sandwichartig auf, der die gleiche Breite hat wie diejenige des zweiten Trennungsbereichs 21, wobei der weite Wannenbereich 31 den Bereich hat, der größer ist als derjenige eines jeden der Wannenbereiche 30. Ein Sperrschichtabschluss-Erweiterungsbereich (JTE-Bereich) 37 vom p-Typ mit einer Störstellenkonzentration niedriger als diejenige des weiten Wannenbereichs 31 ist auf Seiten der Peripherie des Elements außerhalb des weiten Wannenbereichs 31 ausgebildet, und der JTE-Bereich 37 ist mit dem weiten Wannenbereich 31 verbunden.
  • Der weite Wannenbereich 31 ist mit der Source-Elektrode 80 durch das Wannen-Kontaktloch 91 hindurch verbunden, das teilweise offen in der Zwischenschicht-Isolierschicht 55 auf der Seite ausgebildet ist, die an die Wannenbereiche 30 angrenzt. Der erste Wannen-Kontaktbereich 35 und die ohmsche Elektrode 70 sind in dem Oberflächenschicht-Bereich des weiten Wannenbereichs 31 in Kontakt mit dem Wannen-Kontaktloch 91 gebildet.
  • Sowohl an der Position von a-a' (siehe 3), als auch an der Position von b-b' (siehe 3) gilt Folgendes: Nur wenn die vorliegende Erfindung verwendet wird (4(a), 4(b), 5(a) und 5(b)), dann sind der Teil der Zwischenschicht-Isolierschicht 55 und der Teil der Gate-Isolierschicht 50 entfernt, um das Kontaktloch 92 der Schottky-Diode auszubilden, das nahe dem Wannen-Kontaktbereich 91 angeordnet ist (z. B. ist die Position 20 μm entfernt) und weiter von dem aktiven Bereich entfernt als das Wannen-Kontaktloch 91.
  • Mit anderen Worten: In 4(c) ist ein Kontaktloch der Schottky-Diode nicht nahe einem Wannen-Kontaktloch 91 für eine Source-Elektrode 80A ausgebildet, und eine Zwischenschicht-Isolierschicht 55A und eine Gate-Elektrode 60A sind stattdessen auf einem weiten Wannenbereich 31A in dem korrespondierenden Bereich ausgebildet. Auch in 5(c) ist ein Kontaktloch der Schottky-Diode nicht nahe dem Wannen-Kontaktloch 91 für eine Source-Elektrode 80A ausgebildet, und die Zwischenschicht-Isolierschicht 55A ist stattdessen über den weiten Wannenbereich 31A in dem korrespondierenden Bereich ausgebildet.
  • Die Schottky-Elektrode 80 ist in Kontakt mit der Schottky-Elektrode 75, und zwar durch das Kontaktloch 92 der Schottky-Diode hindurch, wobei die Schottky-Elektrode 75 durch Abscheidung von Siliciumcarbid gebildet wird. Ein dritter Trennungsbereich 23, in welchem der weite Wannenbereich 31 nicht ausgebildet ist, ist unterhalb der Schottky-Elektrode 75 angeordnet. Mit anderen Worten: Der dritte Trennungsbereich 23 ist ein Bereich, der von dem weiten Wannenbereich 31 umgeben ist und ein Bereich vom n-Typ ist, weil eine Implantation vom p-Typ zum Ausbilden des weiten Wannenbereichs 31 fehlt.
  • Mit anderen Worten: Der dritte Trennungsbereich 23 ist so ausgebildet, dass er den weiten Wannenbereich 31 von einer Oberflächenschicht des weiten Wannenbereichs 31 in der Tiefenrichtung durchdringt. Folglich wird eine Schottky-Diode in dem wirkungslosen Bereich ausgebildet, die von dem weiten Wannenbereich 31 umgeben ist.
  • Diffusionspotentiale der Schottky-Diode, die in dem aktiven Bereich ausgebildet ist, und der Schottky-Diode, die in dem wirkungslosen Bereich ausgebildet ist, sind niedriger als das Diffusionspotential eines p-n-Übergangs, der in Siliciumcarbid gebildet ist.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des MOSFETs mit der eingebauten Schottky-Diode beschrieben, der die Halbleitervorrichtung in dieser Ausführungsform darstellt.
  • Zunächst wird die Driftschicht 20, die eine Dicke von 5 bis 50 μm aufweist und aus Siliciumcarbid gebildet ist, epitaxial auf der Fläche des Substrats 10 aufgewachsen, das den 4H-Polytyp hat und aus dem Siliciumcarbid vom n-Typ gebildet ist, das einen niedrigen Widerstand bei einer Störstellenkonzentration vom n-Typ von 1 × 1015 bis 1 × 1017 cm–3 hat, und zwar mittels chemischer Abscheidung aus der Gasphase (CVD), wobei das Substrat die erste Hauptfläche in der Ebenenrichtung der (0001)-Ebene hat.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 durch einen Photoresist oder dergleichen ausgebildet, und Al, das eine Störstelle vom p-Typ darstellt, wird ionenimplantiert. Zu diesem Zeitpunkt beträgt die Tiefe der Ionenimplantation des Al ungefähr 0,5 bis 3 μm und überschreitet die Dicke der Driftschicht 20 nicht. Außerdem ist die Störstellenkonzentration von Al, das ionenimplantiert wird, in einem Bereich von 1 × 1017 bis 1 × 1029 cm–3, und sie ist höher als die erste Störstellenkonzentration in der Driftschicht 20. Anschließend wird die Implantationsmaske entfernt. Die Bereiche, in welchen das Al in diesem Schritt ionenimplantiert wird, sind die Wannenbereiche 30 und der weite Wannenbereich 31.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 durch einen Photoresist oder dergleichen ausgebildet, und Al, das die Störstelle vom p-Typ darstellt, wird ionenimplantiert. Zu diesem Zeitpunkt beträgt die Tiefe der Ionenimplantation des Al ungefähr 0,5 bis 3 μm und überschreitet die Dicke der Driftschicht 20 nicht. Außerdem ist die Störstellenkonzentration von Al, das ionenimplantiert wird, in einem Bereich von 1 × 1016 bis 1 × 1018 cm–3, sie ist höher als die erste Störstellenkonzentration in der Driftschicht 20, und sie ist niedriger als die erste Störstellenkonzentration in den Wannenbereichen 30. Anschließend wird die Implantationsmaske entfernt. Ein Bereich, in welchem Al in diesem Schritt ionenimplantiert wird, ist der JTE-Bereich 37.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 durch einen Photoresist oder dergleichen ausgebildet, und N, das die Störstelle vom n-Typ darstellt, wird ionenimplantiert. Die Tiefe der Ionenimplantation von N ist flacher als die Dicke der Wannenbereiche 30. Außerdem ist die Störstellenkonzentration von N, das ionenimplantiert wird, in einem Bereich von 1 × 1018 bis 1 × 1021 cm–3, und sie übersteigt die zweite Störstellenkonzentration vom p-Typ in den Wannenbereichen 30. Ein Bereich vom n-Typ unter den Bereichen, in welchen in diesem Schritt N implantiert wird, ist der Source-Bereich 40.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 durch einen Photoresist oder dergleichen ausgebildet, und Al, das die Störstelle vom p-Typ darstellt, wird ionenimplantiert, und die Implantationsmaske wird entfernt. Ein Bereich, in welchem Al in diesem Schritt ionenimplantiert wird, ist der Wannen-Kontaktbereich 35. Der erste Wannen-Kontaktbereich 35 ist dazu vorgesehen, um einen ausreichenden elektrischen Kontakt zwischen den Wannenbereichen 30 und der ohmschen Elektrode 70 auf der Source-Seite zu erhalten, und die Störstellenkonzentration vom p-Typ in dem ersten Wannen-Kontaktbereich 35 wird vorzugsweise auf eine Konzentration eingestellt, die höher ist als die zweite Störstellenkonzentration vom p-Typ in den Wannenbereichen 30.
  • Wenn die Störstelle vom p-Typ in diesem Schritt ionenimplantiert wird, dann wird das Substrat 10 oder die Driftschicht 20 vorzugsweise auf 150°C oder höher für die Ionenimplantation erwärmt, und zwar zu dem Zweck, den Widerstand im ersten Wannen-Kontaktbereich 35 zu verringern.
  • Danach führt eine Wärmebehandlungs-Einrichtung ein Tempern für 30 Sekunden bis zu einer Stunde durch, und zwar in einer Atmosphäre von Inertgas, wie z. B. Argongas (Ar) (bei 1300 bis 1900°C). Dieses Tempern aktiviert elektrisch das N und das Al, die ionenimplantiert werden.
  • Dann wird die Feld-Isolierschicht 52, die eine Dicke von ungefähr 0,5 bis 2 μm aufweist und aus einer Siliciumdioxidschicht gebildet ist, mittels einer chemischen Abscheidung aus der Gasphase, der Photolithographie-Technik oder dergleichen ausgebildet, und zwar in einem Bereich mit Ausnahme der Position, die nahezu dem oben erwähnten aktiven Bereich entspricht. Zu diesem Zeitpunkt kann die Feld-Isolierschicht 52 an der Position, die nahezu dem Zellenbereich entspricht, z. B. mittels der Photolithographie-Technik oder durch Ätzen entfernt werden, und zwar nachdem die Feld-Isolierschicht 52 vollständig ausgebildet worden ist.
  • Dann wird eine Fläche von Siliciumcarbid, das nicht mit der Feld-Isolierschicht 52 bedeckt ist, thermisch oxidiert, um das Siliciumoxid zu bilden, das die Gate-Isolierschicht 50 mit einer gewünschten Dicke darstellt. Danach wird eine leitfähige polykristalline Siliciumschicht auf der Gate-Isolierschicht 50 mittels chemischer Abscheidung aus der Gasphase mit niedrigem Druck ausgebildet, und diese wird mit einem Muster versehen, um die Gate-Elektrode 60 zu bilden.
  • Dann wird die Zwischenschicht-Isolierschicht 55 mittels der chemischen Abscheidung aus der Gasphase mit niedrigem Druck gebildet. Anschließend wird ein Kontaktloch ausgebildet, das die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 durchdringt und den ersten Wannen-Kontaktbereich 35 und den Source-Bereich 40 in der Einheitszelle erreicht, und das Wannen-Kontaktloch 91 wird gleichzeitig ausgebildet.
  • Nachdem eine Metallschicht, die Ni als Hauptkomponente beinhaltet, durch Sputtern oder dergleichen ausgebildet worden ist, wird danach eine Wärmebehandlung bei Temperaturen von 600 bis 1100°C durchgeführt, um zu bewirken, dass eine Reaktion zwischen der Metallschicht, die Ni als Hauptkomponente enthält, und der Siliciumcarbid-Schicht in dem Kontaktloch stattfindet, um dadurch ein Silicid zwischen der Siliciumcarbid-Schicht und der Metallschicht auszubilden.
  • Dann wird die Metallschicht, die auf der Zwischenschicht-Isolierschicht 55 verbleibt, mit Ausnahme des Silicids, das durch die Reaktion gebildet wird, entfernt, und zwar durch Nassätzen mit irgendeiner von Schwefelsäure, Salpetersäure und Salzsäure oder einer Mischlösung aus allen von Schwefelsäure, Salpetersäure und Salzsäure und wässrigem Wasserstoffperoxid. Dadurch wird die ohmsche Elektrode 70 auf der Source-Seite ausgebildet.
  • Anschließend wird Metall, das Ni als Hauptkomponente beinhaltet, auf der hinteren Fläche (der zweiten Hauptfläche) des Substrats 10 ausgebildet und wärmebehandelt, um dadurch die ohmsche Rückflächen-Elektrode 71 auf der Rückseite des Substrats 10 auszubilden.
  • Danach werden die Zwischenschicht-Isolierschicht 55 auf dem ersten Trennungsbereich 22, die Zwischenschicht-Isolierschicht 55 an den Positionen der Gate-Isolierschicht 50 und des Kontaktlochs 92 der Schottky-Diode und die Zwischenschicht-Isolierschicht 55 an den Positionen der Gate-Isolierschicht 50 und des Gate-Kontaktlochs 95 entfernt, und zwar unter Verwendung einer Oberflächenstrukturierung (Musterbildung) durch einen Photoresist oder dergleichen. Das Nassätzen, das die Fläche des Siliciumcarbids nicht entfernt, welches eine Grenzfläche der Schottky-Diode darstellt, ist die wünschenswerte Art des Entfernens.
  • Dann wird die Schottky-Elektrode 75 durch Sputtern oder dergleichen abgeschieden. Ti, Mo, Ni oder dergleichen wird vorzugsweise als die Schottky-Elektrode 75 abgeschieden.
  • Danach wird ein Verdrahtungsmetall aus Al oder dergleichen durch Sputtern oder Abscheidung aus der Gasphase auf der Fläche des Substrats 10 ausgebildet, das bisher bearbeitet worden ist, und es wird durch die Photolithographie-Technik in eine vorbestimmte Form gebracht, um die Source-Elektrode 80 in Kontakt mit der ohmschen Elektrode 70 auf der Source-Seite und die Schottky-Elektrode 75 zu bilden, und um die Gate-Elektrode 82 in Kontakt mit der Gate-Elektrode 60 zu bilden.
  • Ferner wird die Drain-Elektrode 85, die die Metallschicht darstellt, auf der Fläche der ohmschen Rückflächen-Elektrode 71 ausgebildet, die auf der Rückseite des Substrats 10 gebildet ist, und die in den 1 bis 4 gezeigte Halbleitervorrichtung ist vollständig.
  • Betrieb
  • Nachfolgend wird der Betrieb des MOSFETs mit der eingebauten Schottky-Diode beschrieben, die die Halbleitervorrichtung in dieser Ausführungsform darstellt, und zwar auf einfache Weise in drei Zuständen.
  • Der erste Zustand, der nachstehend als ein „Einschaltzustand” bezeichnet wird, liegt dann vor, wenn eine hohe Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird und eine positive Spannung, die größer oder gleich einem Schwellenwert ist, an die Gate-Elektrode 82 angelegt wird.
  • Im Einschaltzustand wird ein Inversionskanal im Kanalbereich gebildet, und der Pfad, durch welchen Elektronen fließen, welche als Ladungsträger dienen, wird zwischen dem Source-Bereich 40 vom n-Typ und dem zweiten Trennungsbereich 21 vom n-Typ gebildet. Andererseits wird ein elektrisches Feld (eine umgekehrte Vorspannung) in einer Richtung, in welcher der Strom für den Schottky-Kontakt kaum fließt, nämlich in einer umgekehrten Richtung, an die eingebaute Schottky-Diode angelegt, so dass kein Strom fließt.
  • Die Elektronen, die von der Source-Elektrode 80 zur Drain-Elektrode 85 fließen, erreichen die Drain-Elektrode 85 ausgehend von der Source-Elektrode 80 durch die ohmsche Elektrode 70, die Source-Elektrode 40, den Kanalbereich, den zweiten Trennungsbereich 21, die Driftschicht 20 und dann das Substat 10 hindurch, und zwar gemäß dem elektrischen Feld, das von der positiven Spannung gebildet wird, die an die Drain-Elektrode 85 angelegt wird.
  • Daher wird die positive Spannung an die Gate-Elektrode 60 angelegt, was bewirkt, dass der Einschaltstrom von der Drain-Elektrode 85 zur Source-Elektrode 80 fließt. Zu diesem Zeitpunkt wird die Spannung, die zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 anliegt, als die Einschaltspannung bezeichnet, und der Wert, der sich ergibt, indem die Einschaltspannung durch die Dichte des Einschaltstroms geteilt wird, wird als der Einschaltwiderstand bezeichnet.
  • Der Einschaltwiderstand ist gleich dem Gesamtwert des Widerstands in dem Pfad, durch welchen die Elektronen fließen. Das Produkt aus dem Einschaltwiderstands und dem Quadrat des Einschaltstroms ist gleich den Leitungsverlusten, die verbraucht werden, wenn der MOSFET unter Spannung gesetzt wird, so dass der Einschaltwiderstand vorzugsweise niedrig ist. Der Einschaltstrom fließt nur durch den aktiven Bereich inklusive dem Kanal, und er fließt nicht durch den wirkungslosen Bereich.
  • Der zweite Zustand, der nachstehend als ein „Ausschaltzustand” bezeichnet wird, liegt dann vor, wenn eine hohe Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird und eine Spannung, die kleiner als oder gleich dem Schwellenwert ist, an die Gate-Elektrode 60 angelegt wird.
  • Im Ausschaltzustand wird der Inversionskanal nicht im Kanalbereich ausgebildet, so dass der Einschaltstrom nicht fließt, und die hohe Spannung im Einschaltzustand liegt zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 des MOSFET an. Zu diesem Zeitpunkt ist die Spannung der Gate-Elektrode 82 ungefähr gleich groß wie die Spannung der Source-Elektrode 80, so dass die hohe Spannung auch zwischen der Gate-Elektrode 82 und der Drain-Elektrode 85 anliegt.
  • Im aktiven Bereich wird die umgekehrte Vorspannung an einen p-n-Übergang angelegt, der zwischen den Wannenbereichen 30 und der Driftschicht 20 ausgebildet ist, und eine dicke Verarmungsschicht dehnt sich zu der Driftschicht 20 hin aus, deren Konzentration relativ niedrig ist, was das Anlegen der Spannung an die Gate-Isolierschicht 50 verhindern kann.
  • Außerdem weist die Gate-Isolierschicht 50 auf dem zweiten Trennungsbereich 21 keinen Bereich vom p-Typ direkt unterhalb dieser auf, und folglich wird an diese eine elektrische Feldstärke angelegt, die relativ gesehen höher ist als diejenige, die an der Gate-Isolierschicht 50 auf den Wannenbereichen 30 anliegt. Indem jedoch die Breite des zweiten Trennungsbereichs 21 angemessen begrenzt wird, kann eine Verarmungsschicht, die sich horizontal von dem Wannenbereich 30 zu dem zweiten Trennungsbereich 21 erstreckt, das elektrische Feld, das an der Gate-Isolierschicht 50 anliegt, auf einen gewünschten Wert oder weniger begrenzen.
  • Eine dünne Verarmungsschicht erstreckt sich nicht nur in der Driftschicht 20 und in dem zweiten Trennungsbereich 21, sondern auch in den Wannenbereichen 30 vom p-Typ, deren Konzentration relativ hoch ist, so dass Löcher, die in der Verarmungsschicht erzeugt werden, welche in den Wannenbereichen 30 ausgebildet ist, in die Source-Elektrode 80 hinein durch den ersten Wannen-Kontaktbereich 35 hindurch entladen werden, und zwar in einem Vorgang, in welchem in den Ausschaltzustand gewechselt wird.
  • Mit anderen Worten: Ein elektrischer Kontakt zwischen den Wannenbereichen 30 und der Source-Elektrode 80 wird ausgebildet, was es verhindern kann, dass im Ausschaltzustand die hohe elektrische Feldstärke an die Gate-Isolierschicht 50 auf den Wannenbereichen 30 angelegt wird.
  • In einem Bereich des wirkungslosen Bereichs, in welchem die Gate-Elektrode 82 angeordnet ist, wie in 4 gezeigt, gilt Folgendes: Der weite Wannenbereich 31 wird ausgebildet, der in dem Bereich ausgebildet ist, der nahezu die Draufsicht-Positionen der Gate-Isolierschicht 50 und der Feld-Isolierschicht 52 beinhaltet, die auf dem wirkungslosen Bereich gebildet sind, und das Wannen-Kontaktloch 91 zum Ausbilden eines elektrischen Kontakts zwischen dem weiten Wannenbereich 31 und der Source-Elektrode 80 wird in einem Teil des weiten Wannenbereichs 31 gebildet. Dies kann auf ähnliche Weise ein Anlegen der hohen elektrischen Feldstärke an die Gate-Isolierschicht 50 und die Feld-Isolierschicht 52 auf dem wirkungslosen Bereich verhindern.
  • In einem Bereich des wirkungslosen Bereichs bei dem Abschluss des Chips, wie in 5 gezeigt, werden ein Teil des weiten Wannenbereichs 31 und des JTE-Bereichs 37 sowie die Driftschicht 20 verarmt, um dadurch die Konzentration von elektrischen Feldern abzubauen, die an dem Abschluss des Elements erzeugt werden, und um ein Absinken der Stehspannung zu unterbinden. Zu diesem Zeitpunkt werden Löcher, die in den Verarmungsschichten des weiten Wannenbereichs 31 und dem JTE-Bereich 37 erzeugt werden, in die Source-Elektrode 80 hinein entladen, und zwar durch das nächstgelegene Wannen-Kontaktloch 91 hindurch.
  • Andererseits wird ein elektrisches Feld in der gleichen Richtung wie dasjenige im „Einschaltzustand” an die eingebaute Schottky-Diode angelegt, so dass idealerweise kein Strom fließt. Das angelegte elektrische Feld ist jedoch viel höher als dasjenige im „Einschaltzustand”, und folglich kann ein Leckstrom auftreten.
  • Der große Leckstrom erhöht die Wärmeerzeugung des MOSFETs, und der MOSFET und ein Modul, das den MOSFET beinhaltet, kann thermisch zerstört werden. Folglich wird das elektrische Feld, das an den Schottky-Kontakt angelegt wird, vorzugsweise auf einen niedrigen Wert verringert, um den Leckstrom zu verringern.
  • Der dritte Zustand liegt dann vor, wenn ein Rückflussstrom in Richtung der Drain-Elektrode 85 ausgehend von der Source-Elektrode 80 in einem Zustand fließt, in welchem eine niedrige Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, d. h. wenn eine gegenelektromotorische Spannung an den MOSFET angelegt wird. Dieser Zustand wird nachstehend als ein „Rückflusszustand” bezeichnet.
  • Im Rückflusszustand wird ein elektrisches Feld (eine Vorwärts-Vorspannung) in der Vorwärtsrichtung an die eingebaute Schottky-Diode angelegt, und ein unipolarer Strom, der aus einem Elektronenstrom gebildet wird, fließt von der Schottky-Elektrode 75 zu der Siliciumcarbid-Schicht. Wenn die Spannung der Source-Elektrode 80 in Bezug auf die Drain-Elektrode 85 (die Spannung zwischen Source und Drain) klein ist, dann fließt der gesamte Rückflussstrom durch die eingebaute Schottky-Diode, und folglich tritt keine Implantation von Minoritäts-Ladungsträgern in der Driftschicht 20 auf. Folglich treten keine Kristalldefekte auf, und der Einschaltwiderstand nimmt nicht zu.
  • Die Spannung zwischen Source und Drain nimmt jedoch weiter zu, und die p-n-Diode, die zwischen den Wannenbereichen 30 und der Driftschicht 20 in dem aktiven Bereich ausgebildet ist, arbeitet unter bestimmten Bedingungen, und dann werden Minoritäts-Ladungsträger in die Driftschicht 20 in dem aktiven Bereich implantiert. Im Ergebnis können die Kristalldefekte auftreten.
  • Die Erfinder haben herausgefunden, dass die Bedingungen, die bewirken, dass die p-n-Diode im aktiven Bereich betrieben wird, durch die Umgebung der Einheitszelle beeinflusst werden. Die Erfinder haben dies berücksichtigt und eine Technik entwickelt, um zu bewirken, dass der Betrieb der p-n-Diode im aktiven Bereich kaum stattfindet.
  • Für die Beschreibung wird hier angenommen, dass sich eine periodische Anordnung der Einheitszellen endlos fortsetzt, und zwar aus Gründen der Einfachheit. In diesem Fall kann eine Vorrichtungs-Simulation durchgeführt werden, und zwar auf Grund der Annahme, dass nur die Einheitszelle aus der Periodizität herausgeschnitten wird und eine Grenze zwischen der Einheitszelle und der angrenzenden Einheitszelle isoliert ist.
  • 6 ist ein Diagramm, das das Ergebnis der Berechnung von Strom-Kennlinien und Spannungs-Kennlinien in dem Rückflusszustand der Einheitszelle des MOSFETs mit der eingebauten Schottky-Elektrode durch die Vorrichtungs-Simulation zeigt. Die vertikale Achse bezeichnet den Strom [A/cm2], der durch die Drain-Elektrode fließt, während die horizontale Achse die Spannung [V] zwischen Source und Drain bezeichnet. Zu Vergleichszwecken sind auch die Kennlinien eines MOSFETs ohne eine eingebaute Schottky-Diode gezeigt, und 7 zeigt eine Querschnittsansicht des MOSFETs.
  • Es ist aus dem Diagramm ersichtlich, dass die Spannung zwischen Source und Drain abrupt zunimmt, wenn der Strom ungefähr 5 V in dem MOSFET mit der eingebauten Schottky-Diode überschreitet. Als Grund dafür wird angenommen, dass die oben erwähnte p-n-Diode arbeitet, und ein unipolarer Betrieb wechselt zu einem bipolaren Betrieb, was eine Modulation der Leitfähigkeit in der Driftschicht bewirkt.
  • Es verdient eine besondere Erwähnung, dass die Spannung zwischen Source und Drain, die die p-n-Diode betreibt, in dem MOSFET mit der eingebauten Schottky-Diode höher als in dem MOSFET ohne die eingebaute Schottky-Diode. Dies kann wie nächstehend beschrieben werden. Vor dieser Beschreibung wird erläutert, dass die Spannung, die an den p-n-Übergang angelegt wird, eine Potentialdifferenz zwischen den Wannenbereichen 30 und einer Kontaktfläche der Driftschicht 20 mit den Wannenbereichen 30 ist,
  • Zunächst gilt in dem MOSFET ohne die eingebaute Schottky-Diode Folgendes: Wenn die Spannung zwischen Source und Drain niedriger oder gleich dem Diffusionspotential der p-n-Diode ist, d. h. wenn die Spannung zwischen Source und Drain niedriger oder gleich der Spannung ist, die die p-n-Diode betreibt, dann fließt kein Strom zwischen Source und Drain, so dass das Potential der Drain-Elektrode 85 gleich dem Potential der Kontaktfläche der Driftschicht 20 mit den Wannenbereichen 30 ist.
  • Mit anderen Worten: Die gesamte Spannung zwischen Source und Drain wird an die p-n-Diode angelegt. Daher wird die Spannung zwischen Source und Drain allmählich erhöht, und wenn die Spannung zwischen Source und Drain die Betriebsspannung der p-n-Diode übersteigt, dann beginnt der Betrieb der p-n-Diode, nämlich die Implantation der Minoritäts-Ladungsträger in die Driftschicht 20.
  • Andererseits gilt für den MOSFET mit der eingebauten Schottky-Diode Folgendes: Wenn die Spannung zwischen Source und Drain höher ist als die Betriebsspannung der Schottky-Diode und kleiner oder gleich der Betriebsspannung der p-n-Diode, dann fließt ein unipolarer Strom durch die Schottky-Diode zwischen Source und Drain, was einen Spannungsabfall gemäß dem Produkt aus dem spezifischen Widerstand und der Dichte des Stroms im Leitungspfad bewirkt. Mit anderen Worten: Der Spannungsabfall tritt auch in der Driftschicht 20 und dem Substrat 10 auf.
  • Um einen Spannungwert, der gleich dem Spannungsabfall ist, ist das Potential der Kontaktfläche der Driftschicht 20 mit den Wannenbereichen 30 niedriger als die Spannung zwischen Source und Drain. Als Ergebnis dieses Effekts ist die Spannung zwischen Source und Drain, die die p-n-Diode betreibt, in dem MOSFET mit der eingebauten Schottky-Diode hoch, und mehr unipolarer Strom als der Rückflussstrom kann durchgeleitet werden, bis die p-n-Diode arbeitet.
  • Außerdem wird die Nähe des Abschlusses des aktiven Bereichs in dem MOSFET mit der eingebauten Schottky-Diode betrachtet. Die Einheitszellen bei dem Abschluss des aktiven Bereichs grenzen an den weiten Wannenbereich 31 an, wie oben beschrieben.
  • In den Strukturen, in welchen die vorliegende Erfindung nicht verwendet wird, wie in 4(c) und 5(c) gezeigt, kann kein unipolarer Strom durch den weiten Wannenbereich 31A fließen, so dass der Großteil der Spannung zwischen Source und Drain an die p-n-Diode angelegt wird, welche den Übergang zwischen dem weiten Wannenbereich 31A und der Driftschicht 20 darstellt.
  • Daher übersteigt die Spannung zwischen Source und Drain die Betriebsspannung der p-n-Diode, was die Implantation der Minoritäts-Ladungsträger in die Driftschicht 20 ausgehend von dem weiten Wannenbereich 31A verursacht. Zu diesem Zeitpunkt fließt ein bipolarer Strom, der durch den weiten Wannenbereich 31A fließt, hauptsächlich durch den p-n-Übergang in der Nähe des Wannen-Kontaktlochs 91.
  • Der Grund ist, dass der Schichtwiderstand in dem weiten Wannenbereich 31A ein parasitärer Widerstand für den Fall ist, dass ein Strom durch einen p-n-Übergang fließt, der von dem Wannen-Kontaktloch 91 in der Draufsicht beabstandet ist, wobei der Strom durch den weiten Wannenbereich 31A ausgehend von dem Wannen-Kontaktloch 91 zu dem p-n-Übergangsbereich fließt.
  • Das Problem ist hierbei, dass die Minoritäts-Ladungsträger, die dann implantiert werden, nicht nur in die Driftschicht 20 direkt unterhalb des weiten Wannenbereichs 31A diffundieren, sondern auch in die Driftschicht 20 direkt unterhalb der Wannenbereiche 30 und dem angrenzenden aktiven Bereich. In die Driftschicht 20 diffundierte Löcher im angrenzenden aktiven Bereich rekombinieren mit den Elektronen an diesem Ort, was Kristalldefekte in der Driftschicht in dem aktiven Bereich verursacht, und folglich wird der Widerstand, wenn ein Einschaltstrom durch den aktiven Bereich fließt, also der Einschaltwiderstand, vergrößert.
  • Es tritt auch ein dahingehendes Problem auf, dass der nachstehende Mechanismus den bipolaren Betrieb am p-n-Übergang verursacht, der zwischen den Wannenbereichen 30 und der Driftschicht 20 im aktiven Bereich ausgebildet ist. Wenn zunächst die Minoritäts-Ladungsträger ausgehend von dem weiten Wannenbereich 31A in die Driftschicht 20 der Einheitszellen implantiert werden, die an den weiten Wannenbereich 31A angrenzen, nämlich die Einheitszellen an der äußersten Peripherie in dem aktiven Bereich, dann werden Elektronen als die Majoritäts-Ladungsträger ausgehend von dem Substrat 10 implantiert, und die Elektronendichte nimmt zu, um die Neutralladungsbedingung zu erfüllen.
  • Im Ergebnis wird der spezifische Widerstand der Driftschicht 20 verringert. Mit der Abnahme des spezifischen Widerstands der Driftschicht 20 verringert sich der Spannungsabfall, der in der Driftschicht 20 auftritt, und die an den p-n-Übergang angelegte Spannung nimmt zu.
  • Daher nimmt die Spannung, die an die p-n-Diode angelegt wird, in den Einheitszellen an der äußersten Peripherie zu, und der bipolare Betrieb beginnt bei der Spannung zwischen Source und Drain, die niedriger ist als für den Fall, in welchem sich die periodische Anordnung der Einheitszellen endlos fortsetzt, wie oben beschrieben. Ferner beginnt der bipolare Betrieb in den Einheitszellen an der äußersten Peripherie, was die Diffusion der Minoritäts-Ladungsträger auch in die inneren Einheitszellen bewirkt. Folglich verursacht der bipolare Betrieb der p-n-Diode in dem weiten Wannenbereich 31A den bipolaren Betrieb in jeder Einheitszelle von der angrenzenden Einheitszelle in Richtung des Inneren des aktiven Bereichs.
  • Dieser Effekt wird allmählich mit der Ausbreitung zu den inneren Einheitszellen verringert, so dass die Zellen an der äußersten Peripherie die niedrigste Spannung zwischen Source und Drain aufweisen, um den Beginn des bipolaren Betriebs in jeder der Einheitszellen zu bewirken, und die Zelle, die weiter innen angeordnet ist, hat ähnliche Eigenschaften wie in dem Fall, in welchem sich die periodische Anordnung der Einheitszellen endlos fortsetzt, wie oben beschrieben.
  • Für ein Anlegen der Spannung zwischen Source und Drain, welche die Betriebsspannung der p-n-Diode in dem weiten Wannenbereich 31A übersteigt, kann daher der Einschaltwiderstand in dem gesamten Chip, in welchem Kristalldefekte infolge des bipolaren Betriebs auftreten, in einigen der Einheitszellen zunehmen, die nahe an dem weiten Wannenbereich 31A liegen.
  • Die größere Betriebsspannung zwischen Source und Drain und der größere Rückflussstrom, der durch den gesamten Chip fließt, erstrecken sich in einen Bereich hinein, in welchen der bipolare Betrieb auftritt, so dass die Dichte des Rückflussstroms einen festgelegten Wert oder weniger betragen muss, um zu bewirken, dass der Bereich, in welchem die Kristalldefekte auftreten, eine festgelegte Größe oder weniger hat. Auf diese Weise nimmt jedoch die Fläche des Chips zu, so dass die Kosten des Chips vergrößert werden.
  • Wie aus der obigen Beschreibung klar ist, rührt eine Abnahme der Betriebsspannung der p-n-Diode in den Einheitszellen in der Peripherie daher, dass die Löcher in die Driftschicht 20 im angrenzenden aktiven Bereich diffundieren, um den Widerstand in der Driftschicht 20 zu verringern, wobei die Löcher in die Driftschicht 20 infolge des bipolaren Betriebs in dem angrenzenden weiten Wannenbereich 31A implantiert worden sind. Das Verringern des bipolaren Stroms im weiten Wannenbereich 31A ist eine wirkungsvolle Lösung.
  • In der Halbleitervorrichtung bei dieser Ausführungsform ist, wie in den 4(a), 4(b), 5(a) und 5(b) beschrieben, die Schottky-Diode nahe dem Wannen-Kontaktloch 91 ausgebildet, während der weite Wannenbereich 31 teilweise verloren ist. Wenn die Spannung zwischen Source und Drain größer ist als das Diffusionspotential der Schottky-Diode, dann fließt ein Strom von der Schottky-Diode, die nahe dem Wannen-Kontaktloch 91 angeordnet ist, zu der Siliciumcarbid-Schicht.
  • Der Strom diffundiert horizontal in der Driftschicht 20, was einen Spannungsabfall nicht nur in der Driftschicht 20 und im Substrat 10 direkt unterhalb des Kontaktlochs 92 der Schottky-Diode bewirkt, sondern auch in der Driftschicht 20 und in dem Substrat 10 nahe dem angrenzenden Wannen-Kontaktloch 91. Im Ergebnis wird die Spannung, die an den p-n-Übergang in der Nähe des Bereichs mit dem Kontaktloch 92 der Schottky-Diode angelegt wird, um den Wert des Spannungsabfalls verringert. Folglich kann der bipolare Betrieb in den Einheitszellen an der Peripherie bis zu der höheren Spannung zwischen Source und Drain unterbunden werden.
  • Um den Strom, der von der Schottky-Diode ausgehend fließt, auch zu dem unteren Bereich des Wannen-Kontaktlochs 91 zu diffundieren, ist die Draufsicht-Position des Kontaktlochs 92 der Schottky-Diode vorzugsweise nahe der Draufsicht-Position des Wannen-Kontaktlochs 91. Insbesondere breitet sich der Strom, der durch die Schottky-Diode geflossen ist, unter einem Abstrahlwinkel von 45° in der Driftschicht 20 aus, so dass der Abstand auf der Fläche der Driftschicht 20 zwischen der Draufsicht-Position des Wannen-Kontaktlochs 91 und der Draufsicht-Position des Kontaktlochs 92 der Schottky-Diode vorzugsweise kürzer ist als die Dicke der Driftschicht 20, um es dem Strom zu ermöglichen, sich zu dem Bereich direkt unterhalb des Wannen-Kontaktlochs 91 in der Driftschicht 20 auszubreiten.
  • Mit anderen Worten: Der Abstand auf der Fläche der Driftschicht 20 zwischen der Draufsicht-Position der ohmschen Elektrode 70 und der Draufsicht-Position des dritten Trennungsbereichs 23 ist vorzugsweise kürzer als die Dicke der Driftschicht 20.
  • Die Wirkung, dass der bipolare Betrieb der p-n-Diode durch den Schottky-Diodenstrom unterbunden wird, wird unterdessen in dem p-n-Übergang zwischen dem weiten Wannenbereich 31 und der Driftschicht 20 nicht erwartet, der weiter von dem aktiven Bereich entfernt angeordnet ist als das Kontaktloch 92 der Schottky-Diode, wobei die Diffusion des Schottky-Diodenstroms es nicht schafft, den p-n-Übergang zu erreichen.
  • Der p-n-Diodenstrom jedoch, der zu diesem Zeitpunkt fließt, ist auf einen kleinen Wert begrenzt, da der Schichtwiderstand in dem weiten Wannenbereich 31 zwischen der Draufsicht-Position des arbeitenden p-n-Übergang und der Draufsicht-Position des Wannen-Kontaktlochs 91 als der parasitäre Widerstand nicht förderlich ist, Ein Schichtwiderstand in dem Wannenbereich vom p-Typ, der aus Siliciumcarbid gebildet ist, ist typischerweise ungefähr drei Größenordnungen größer als derjenige, der aus Silicium gebildet ist, und zwar infolge der Einflüsse einer großen Differenz der Energie zwischen einem oberen Ende des Valenzbands und dem Störstellenpegel eines Akzeptors und der Einflüsse einer kleinen Ionisierungsrate, so dass die Wirkungen dieser Ausführungsform sehr gut insbesondere für den Fall erhalten werden können, in welchem Siliciumcarbid verwendet wird.
  • Die Löcher, die die Driftschicht 20 in dem aktiven Bereich erreichen, können signifikant kleiner sein als diejenigen für den Fall, dass die vorliegende Erfindung nicht verwendet wird, da die Draufsicht-Position des arbeitenden p-n-Übergangs weit von dem aktiven Bereich angeordnet ist, und ferner ist der fließende Strom auch klein.
  • Im Ergebnis kann ein größerer Rückflussstrom durch den gesamten Chip hindurch. treten, bis der bipolare Betrieb in dem aktiven Bereich nahe dem Abschluss beginnt.
  • Die Wirkungen unter Verwendung dieser Ausführungsform werden mit der Vorrichtungs-Simulation überprüft.
  • In den Abschlussstrukturen, in welchen die vorliegende Erfindung verwendet wird bzw. nicht verwendet wird, werden, wie in den 5(a) und 5(c) gezeigt, die Vorgänge der Einheitszellen berechnet, die an den weiten Wannenbereich 31 angrenzen. Aus Gründen der Berechnungszeit wird angenommen, dass die Einheitszellen in jeder der Strukturen zehn betragen, und es wird angenommen, dass sich die Querschnittsansichten in den 5(a) und 5(c) endlos in der Tiefenrichtung fortsetzen (Einheitszellen in einer Streifenform).
  • Um die Vorgänge während der Totzeit zu imitieren, wird angenommen, dass die Source-Elektrode 80 und die Gate-Elektrode 82 Potentiale von 0 V aufweisen, und es wird angenommen, dass eine negative Spannung an die Drain-Elektrode 85 angelegt wird, so dass der Absolutwert allmählich zunimmt, um so den Strom zu berechnen, der durch jeden Bereich der Vorrichtung fließt.
  • 8 ist ein Diagramm, in welchem die horizontale Achse die Spannung [V] zwischen Drain und Source angibt, und in welchem die vertikale Achse einen Strom [A/cm2] angibt, der von dem ersten Wannen-Kontaktbereich 35 zu der ohmschen Elektrode 70 fließt, nämlich einen bipolaren Strom, der durch den p-n-Übergang fließt, der zwischen den Wannenbereichen 30 und der Driftschicht 20 in den Einheitszellen angrenzend an den weiten Wannenbereich 31 ausgebildet ist.
  • Dreieckige Punkte zeigen den Fall, in welchem die vorliegende Erfindung verwendet wird, und kreisförmige Punkte zeigen den Fall, in welchem die vorliegende Erfindung nicht verwendet wird. Zusätzlich zu dem Vorhandensein oder Nichtvorhandensein der vorliegenden Erfindung zeigen rechteckige Punkte die Eigenschaften an, die auf der Annahme von lediglich der in 1 gezeigten Einheitszelle beruhen.
  • Im Vergleich zu den Eigenschaften, die auf der Annahme von lediglich der Einheitszelle ungeachtet des Vorhandenseins oder Nichtvorhandenseins der vorliegenden Erfindung beruhen, ist gezeigt, dass der bipolare Strom ab der niedrigen Spannung zwischen Source und Drain zu fließen beginnt. Der bipolare Strom beginnt von der höhren Spannung zwischen Source und Drain an zu fließen, wenn die vorliegende Erfindung verwendet wird, wobei klar ist, dass der bipolare Betrieb in den Einheitszellen unterbunden werden kann.
  • Wirkungen
  • Bei dieser Ausführungsform weist die Halbleitervorrichtung Folgendes auf: die Driftschicht 20, die Wannenbereiche 30, die als die ersten Wannenbereiche dienen, den weiten Wannenbereich 31, der als ein zweiter Wannenbereich dient, den ersten Trennungsbereich 22, den Source-Bereich 40, die Schottky-Elektrode 75, welche eine erste und eine zweite Schottky-Elektrode beinhaltet, die ohmsche Elektrode 70, die als eine erste ohmsche Elektrode dient, den zweiten Trennungsbereich 21, den dritten Trennungsbereich 23, die Gate-Elektrode 60, die Gate-Isolierschicht 50 oder die Zwischenschicht-Isolierschicht 55, die als eine zweite Isolierschicht dient, und die Source-Elektrode 80, die als eine erste Source-Elektrode dient.
  • Die Driftschicht 20 ist eine Halbleiterschicht vom ersten Leitfähigkeitstyp, die auf dem Substrat 10 vom ersten Leitfähigkeitstyp angeordnet ist.
  • Die ersten Wannenbereiche entsprechen der Mehrzahl von Wannenbereichen 30 vom zweiten Leitfähigkeitstyp, die in einem Intervall in der Oberflächenschicht der Driftschicht 20 vorgesehen sind.
  • Der zweite Wannenbereich entspricht dem weiten Wannenbereich 31 vom zweiten Leitfähigkeitstyp, der in der Oberflächenschicht der Driftschicht 20 angeordnet ist, während er die Gesamtheit der Mehrzahl von Wannenbereichen 30 darin in der Draufsicht sandwichartig aufnimmt, wobei der weite Wannenbereich 31 einen Ausbildungsbereich aufweist, der größer ist als derjenige von jedem der Wannenbereiche 30.
  • Der erste Trennungsbereich 22 ist eine Halbleiterschicht vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er jeden der Wannenbereiche 30 von der Oberflächenschicht von jedem der Wannenbereiche 30 in der Tiefenrichtung durchdringt.
  • Der Source-Bereich 40 ist eine Halbleiterschicht vom ersten Leitfähigkeitstyp, der in der Oberflächenschicht eines jeden der Wannenbereiche 30 angeordnet ist, während er den ersten Trennungsbereich 22 darin in der Draufsicht sandwichartig aufnimmt.
  • Die erste Schottky-Elektrode korrespondiert mit der Schottky-Diode 75, die auf dem ersten Trennungsbereich 22 vorgesehen ist.
  • Die zweite Schottky-Elektrode korrespondiert mit der Schottky-Elektrode 75, die auf dem dritten Trennungsbereich 23 ausgebildet ist.
  • Die erste ohmsche Elektrode korrespondiert mit der ohmschen Elektrode 70, die über jeden der Wannenbereiche 30 hinweg angeordnet ist, während sie die Schottky-Elektrode 75 darin in der Draufsicht sandwichartig aufnimmt.
  • Der zweite Trennungsbereich 21 ist eine Halbleiterschicht vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der Wannenbereiche 30 voneinander ist.
  • Der dritte Trennungsbereich 23 ist eine Halbleiterschicht vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er den weiten Wannenbereich 31 von der Oberflächenschicht des weiten Wannenbereichs 31 in der Tiefenrichtung durchdringt.
  • Die Gate-Elektrode 60 ist eine Elektrode, die wie folgt vorgesehen ist: durch die Gate-Isolierschicht 50 hindurch, die als eine erste Isolierschicht dient, über die Wannenbereiche 30 und den weiten Wannenbereich 31 hinweg, mit Ausnahme von Positionen, an welchen die Schottky-Elektrode 75 und die ohmsche Elektrode 70 vorgesehen sind.
  • Die zweite Isolierschicht korrespondiert mit der Zwischenschicht-Isolierschicht 55, die so angeordnet ist, dass sie die Gate-Elektrode 60 bedeckt.
  • Die erste Source-Elektrode korrespondiert mit der Source-Elektrode 80, die so vorgesehen ist, dass sie die Schottky-Elektrode 75, die ohmsche Elektrode 70 und die Zwischenschicht-Isolierschicht 55 bedeckt.
  • In dieser Konfiguration ist die Schottky-Elektrode 75 auf dem weiten Wannenbereich 31 vorgesehen, der außerhalb in dem aktiven Bereich angeordnet ist, was den Spannungsabfall in der Schottky-Elektrode 75 im Rückflusszustand bewirkt, und die Spannung, die an die eingebaute Schottky-Diode in den Wannenbereichen 30 angelegt wird, die an dem Abschluss des aktiven Bereichs angeordnet ist, wird folglich unterbunden.
  • Dies kann den Betrieb der p-n-Diode unterbinden, was den Rückfluss eines größeren Stroms in der Schottky-Diode erlaubt. Im Ergebnis wird der Rückflussstrom als der unipolare Strom, der durch den gesamten Chip fließt, vergrößert, so dass die Größe des Chips verringert werden kann.
  • Zweite Ausführungsform
  • Konfiguration
  • 9(a) ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. 9(b) ist eine schematische Draufsicht des Bereichs von 9(a). 9(b) zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • 10(a) ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses des aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von b-b' in 3, entspricht, wobei der Bereich an den Abschluss eines Chips ohne die Gate-Elektrode 82 angrenzt. 10(b) ist eine schematische Draufsicht des Bereichs von 10(a). 10(b) zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • Diese Ausführungsform hat die nachstehende Konfiguration, die nicht die Schottky-Elektrode 75 aufweist, welche den unteren Bereich des Kontaktlochs 92 der Schottky-Diode darstellt, und den dritten Trennungsbereich 23, der den unteren Bereich des Kontaktlochs 92 der Schottky-Diode darstellt, wie bei der ersten Ausführungsform beschrieben.
  • In einem ebenen Bereich des Wannen-Kontaktlochs 91 sind sowohl ein erster Wannen-Kontaktbereich 35, als auch ein dritter Trennungsbereich 23 ausgebildet, und eine Schottky-Elektrode 75 in Kontakt mit zumindest einem Teil der Fläche des dritten Trennungsbereichs 23 und eine ohmsche Elektrode 70, die in Kontakt mit zumindest einem Teil der Fläche des ersten Wannen-Kontaktbereichs 35 ist und so angeordnet ist, dass sie die Schottky-Elektrode 75 darin in der Draufsicht sandwichartig aufnimmt, sind ausgebildet. Die Schottky-Elektrode 75 und die ohmsche Elektrode 70 sind in Kontakt mit einer Source-Elektrode 80B, und zwar durch das Wannen-Kontaktloch 91 hindurch.
  • Eine Gate-Elektrode 60B, die eine Gate-Isolierschicht 50 bedeckt, und eine Zwischenschicht-Isolierschicht 55B, die ferner die Gate-Elektrode 60B bedeckt, sind auf Seiten der Peripherie des Wannen-Kontaktlochs 91 ausgebildet.
  • Das Herstellungsverfahren ist annähernd das gleiche wie bei der ersten Ausführungsform, und die Positionen für die Implantation in einen weiten Wannenbereich 31B und in dem ersten Wannen-Kontaktbereich 35 müssen nur modifiziert werden, und das Masken-Layout muss bloß modifiziert werden, um die ohmsche Elektrode 70 und die Schottky-Elektrode 75 an den gewünschten Positionen anzuordnen.
  • Wirkungen
  • Diese Ausführungsform hat dahingehende Wirkungen, dass der Betrieb der p-n-Diode, die zwischen dem weiten Wannenbereich 31B und der Driftschicht 20 ausgebildet ist, unterbunden wird, und dass die Anzahl von Löchern reduziert wird, die in die Driftschicht 20 in dem aktiven Bereich angrenzend an den weiten Wannenbereich 31B implantiert werden, ähnlich wie bei der ersten Ausführungsform. Folglich kann das Auftreten von Kristalldefekten in der Driftschicht 20 im aktiven Bereich unterbunden werden.
  • Im Vergleich zu der ersten Ausführungsform kann das Kontaktloch 92 der Schottky-Diode weggelassen werden, so dass der Chip verkleinert werden kann, und es kann ein Vorteil erzielt werden, dass die Kosten verringert werden.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen.
  • Dritte Ausführungsform
  • Konfiguration
  • 11(a) ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. 11(b) ist eine schematische Draufsicht des Bereichs von 11(a). 11(b) zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • 12(a) ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses des aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von b-b' in 3 entspricht, wobei der Bereich an den Abschluss eines Chips ohne die Gate-Elektrode 82 angrenzt. 12(b) ist eine schematische Draufsicht des Bereichs von 12(a). 12(b) zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • Anstelle des ersten Wannen-Kontaktbereichs 35, der in einem Teil des weiten Wannenbereichs 31 bei der ersten Ausführungsform angeordnet ist, ist ein zweiter Wannen-Kontaktbereich 36 mit einer Störstellenkonzentration vom p-Typ, die niedriger ist als die Störstellenkonzentration des ersten Wannen-Kontaktbereichs 35, in der Struktur ausgebildet, die bei dieser Ausführungsform gezeigt ist.
  • Das Herstellungsverfahren ist fast das gleiche wie bei der ersten Ausführungsform. Der erste Wannen-Kontaktbereich 35, der in einem Teil des weiten Wannenbereichs 31 angeordnet ist, muss beseitigt werden, der gleiche Prozess zum Ausbilden des ersten Wannen-Kontaktbereichs 35 muss stattdessen wiederholt werden, um den zweiten Wannen-Kontaktbereich 36 zu bilden, und die Dosis bei der Implantation von Störstellen muss auf einen gewünschten Wert verringert werden.
  • Wirkungen
  • Diese Ausführungsform hat dahingehende Wirkungen, dass die Vorwärtsspannung verringert wird, die an den p-n-Übergang angelegt wird, der zwischen dem weiten Wannenbereich 31 und der Driftschicht 20 durch den unipolaren Strom ausgebildet wird, der von der Schottky-Diode fließt, während der weite Wannenbereich 31 teilweise verloren ist, ähnlich wie bei der ersten Ausführungsform.
  • Beim Betrieb der p-n-Diode fließt der Strom durch den Pfad, der aus der Metallschicht und der Halbleiterschicht zwischen der ohmschen Elektrode 70 und dem zweiten Wannen-Kontaktbereich 36 gebildet ist, und der Kontaktwiderstand zwischen der Metallschicht und der Halbleiterschicht wird mit der Zunahme des Spannungsabfalls in diesem Bereich erhöht, um dadurch den Strom weiter zu verringern, der durch die p-n-Diode fließt, wobei die ohmsche Elektrode 70 in dem weiten Wannenbereich 31 auf der Peripherieseite angeordnet ist.
  • Im Ergebnis wird die Diffusion der Löcher in der Driftschicht 20 der Einheitszellen angrenzend an den weiten Wannenbereich 31 verringert, und folglich kann das Auftreten von Kristalldefekten in der Driftschicht 20 im aktiven Bereich unterbunden werden.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen.
  • Vierte Ausführungsform
  • Konfiguration
  • 13 ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt.
  • In der bei dieser Ausführungsform gezeigten Struktur gilt Folgendes: Anders als in der dritten Ausführungsform erstreckt sich eine Feld-Isolierschicht 52C zu der Seite des aktiven Bereichs, um den größten Teil eines weiten Wannenbereichs 31 zu bedecken. Ein Wannen-Kontaktloch 91 und ein Kontaktloch 92 der Schottky-Diode werden ausgebildet, so dass sie nicht nur eine Zwischenschicht-Isolierschicht 55 durchdringen, sondern auch die Feld-Isolierschicht 52C. Ebenfalls bleibt, dass eine Gate-Elektrode 60C auf der Feld-Isolierschicht 52C ausgebildet wird.
  • Das Herstellungsverfahren ist fast das gleiche wie bei der dritten Ausführungsform, und ein Masken-Layout muss nur so modifiziert werden, dass sich eine wünschenswerte Draufsicht-Position der Feld-Isolierschicht 52C ergibt. Die Feld-Isolierschicht 52C an Positionen, die dem Wannen-Kontaktloch 91 und dem Kontaktloch 92 der Schottky-Diode entsprechen, wird vorzugsweise gleichzeitig geätzt, wenn auch der andere Teil der Feld-Isolierschicht 52C geätzt wird.
  • Folglich ist die Dicke, die geätzt werden muss, um anschließend das Wannen-Kontaktloch 91 und das Kontaktloch 92 der Schottky-Diode auszubilden, gleich groß wie die Dicken der anderen Bereichen, die geätzt werden müssen, um gleichzeitig Kontaktlöcher auszubilden, so dass der Prozess vereinfacht wird.
  • Wirkungen
  • Bei dieser Ausführungsform hat die Feld-Isolierschicht 52C, die als eine erste Isolierschicht dient, die auf dem weiten Wannenbereich 31 angeordnet ist, eine Dicke, die größer ist als die Dicke einer Gate-Isolierschicht 50 als die erste Isolierschicht, die auf den Wannenbereichen 30 angeordnet ist.
  • Diese Ausführungsform hat dahingehende Wirkungen, dass die elektrische Feldstärke verringert wird, die an eine Oxidationsschicht auf dem weiten Wannenbereich 31 angelegt wird. Wie bei der dritten Ausführungsform gezeigt, gilt Folgendes: Um den Vorwärtsstrom in der p-n-Diode zu verringern, die durch den Kontakt zwischen dem weiten Wannenbereich 31 und der Driftschicht 20 gebildet wird, ist es wirkungsvoll, den Kontaktwiderstand zwischen dem zweiten Wannen-Kontaktbereich 36, der in dem weiten Wannenbereich 31 angeordnet ist, und der ohmschen Elektrode 70 zu verringern.
  • Der vergrößerte Kontaktwiderstand zwischen dem zweiten Wannen-Kontaktbereich 36, der in dem weiten Wannenbereich 31 und der ohmschen Elektrode 70 angeordnet ist, erzeugt auf einfache Weise eine große Spannung in dem weiten Wannenbereich 31. Während das Element von dem Einschaltzustand in den Ausschaltzustand überführt wird, wird z. B. die umgekehrte Vorspannung an den p-n-Übergang angelegt, der zwischen den Wannenbereichen 30 oder dem weiten Wannenbereich 31 ausgebildet ist, und die Driftschicht 20 wird vorübergehend mit dem Anstieg der Drain-Spannung vergrößert, und die Breiten der Verarmungsschichten, die in den Wannenbereichen 30, dem weiten Wannenbereich 31 und der Driftschicht 20 gebildet sind, werden vorübergehend vergrößert.
  • Zu diesem Zeitpunkt werden die Löcher von den Wannenbereichen 30 und dem weiten Wannenbereich 31 mit der Zunahme der Breiten der Verarmungsschichten emittiert, und die Löcher werden in die Source-Elektrode 80 entladen, die mit 0 V geerdet ist, und zwar durch den nächstgelegenen Übergang zwischen dem zweiten Wannen-Kontaktbereich 36 und der ohmschen Elektrode 70. Viele Löcher werden insbesondere von dem weiten Wannenbereich 31 emittiert, der die große Fläche aufweist, so dass ein Lochstrom mit einer hohen Stromdichte durch den Übergang zwischen dem zweiten Wannen-Kontaktbereich 36, der teilweise in dem weiten Wannenbereich 31 ausgebildet ist, und der ohmschen Elektrode 70 fließt.
  • Für den großen Kontaktwiderstand in diesem Bereich tritt der Spannungsabfall proportional zum Produkt des Lochstroms und des Kontaktwiderstands auf, und das Potential des weiten Wannenbereichs 31 nimmt zu. Die Spannung, die zu dieser Zeit auftritt, kann bis zu einigen hundert Volt betragen, und zwar in Abhängigkeit vom Kontaktwiderstand und der Schaltgeschwindigkeit, und sie kann weitaus größer als das Potential der Gate-Elektrode 60C mit im Wesentlichen 0 V sein.
  • Bei der in der dritten Ausführungsform gezeigten Struktur wird die Gate-Isolierschicht 50 mit einer dünnen Dicke in den meisten Teilen zwischen dem weiten Wannenbereich 31 und der Gate-Elektrode 60 gebildet, so dass ein großes elektrisches Feld, das das elektrische Feld beim dielektrischen Durchschlag übersteigt, an die Gate-Isolierschicht 50 angelegt werden kann.
  • Bei der Struktur wiederum, die bei dieser Ausführungsform gezeigt ist, wird die Feld-Isolierschicht 52C mit einer dicken Dicke zwischen dem weiten Wannenbereich 31 und der Gate-Elektrode 60C ausgebildet, so dass die angelegte elektrische Feldstärke auf einem kleinen Wert gehalten werden kann. Diese Ausführungsform verringert die Probleme, bei welchen Kristalldefekte im aktiven Bereich angrenzend an den weiten Wannenbereich 31 auftreten, und sie verringert die Probleme, bei welchen ein dielektrischer Durchbruch in der Oxidationsschicht auf dem weiten Wannenbereich 31 auftritt. Folglich kann mit dieser Ausführungsform die Halbleitervorrichtung mit größerer Zuverlässigkeit erhalten werden.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen.
  • Fünfte Ausführungsform
  • Konfiguration
  • Bei dieser Ausführungsform ist ein Beispiel gezeigt, in welchem die Technologie der ersten Ausführungsform auf einen MOSFET mit einer eingebauten Schottky-Diode angewendet wird, die eine eingebaute Strom-Abtasteinrichtung aufweist.
  • Zunächst werden die Struktur und die Funktionen der Strom-Abtasteinrichtung beschrieben. 14 ist ein Diagramm bei Betrachtung von oberhalb des MOSFETs mit der eingebauten Schottky-Diode mit der eingebauten Strom-Abtasteinrichtung, nämlich ein Diagramm, das von Seiten einer ersten Hauptfläche betrachtet wird und eine Draufsicht-Position eines aktiven Bereichs mittels unterbrochener Linien zeigt.
  • In dem MOSFET mit der eingebauten Schottky-Diode mit der eingebauten Strom-Abtasteinrichtung sind eine Source-Elektrode 80 und eine von Abtastelektrode 81 (eine zweite Source-Elektrode), die von der Source-Elektrode 80 in der Draufsicht getrennt ist, auf der ersten Hauptfläche ausgebildet. Der aktive Bereich, der aus einer Anordnung von Einheitszellen gebildet ist, ist in einem Teil der Abtastelektrode 81 ausgebildet, wobei die Anordnung das gleiche Layout in einem Teil der Source-Elektrode 80 ist.
  • Eine Querschnittsansicht einer jeden der Einheitszellen ist ähnlich zu derjenigen der Einheitszelle in dem unteren Bereich der Source-Elektrode 80, die in 2 gezeigt ist, und es kann angenommen werden, dass die Source-Elektrode 80 durch die Abtastelektrode 81 ersetzt wird.
  • Nachstehend werden die Einheitszellen, die in dem aktiven Bereich in dem unteren Teil der Source-Elektrode 80 aufgenommen sind, als Hauptzellen bezeichnet, und die Einheitszellen, die in dem aktiven Bereich in dem unteren Teil der Abtastelektrode 81 aufgenommen sind, werden als Abtastzellen bezeichnet. Eine Gate-Elektrode 60 und eine Drain-Elektrode 85 in den Hauptzellen sind elektrisch kurzgeschlossen mit den korrespondierenden Elektroden in den Abtastzellen verbunden, und sie liegen auf dem gleichen Potential. Außerdem werden die Abtastelektrode 81 und die Source-Elektrode 80 mit annähernd den gleichen im Wesentlichen 0 V betrieben.
  • Folglich versteht es sich, dass stets der gleiche Strom durch die eine Abtastzelle und die eine Hauptzelle fließt. Die Anzahl von Abtastzellen ist signifikant niedriger als die Anzahl von Hauptzellen, wie z. B. ein Zehntausendstel. Der Strom, der durch die Einheitszellen in der unteren Anzahl fließt, wird durch einen Shunt-Widerstand oder dergleichen gemessen, und der Stromwert wird mit dem Verhältnis der Anzahl von Zellen multipliziert, so dass der Strom geschätzt werden kann, der durch die Source-Elektrode fließt.
  • Insbesondere im Einschaltzustand, wenn ein übermäßiger Strom durch das Element fließt, wird der übermäßige Strom detektiert, und ein Ausschaltsignal wird an die Gate-Elektrode 82 angelegt, um zu verhindern, dass das Element thermisch zerstört wird. Dies ist der Vorteil der eingebauten Strom-Abtasteinrichtung.
  • 15 ist eine schematische Querschnittsansicht von einem Endbereich der Anordnung der Hauptzellen zu einem Endbereich der Anordnung der Abtastzellen, und 16 ist eine schematische Querschnittsansicht für den Fall, dass die vorliegende Erfindung nicht verwendet wird. In beiden Fällen sind sie schematische Querschnittsansichten, die einem Teil von c-c' in 14 entsprechen.
  • In einem Bereich, der zwischen den zwei aktiven Bereichen sandwichartig aufgenommen ist, ist die Gate-Elektrode 60 (die Gate-Elektrode 60A) ausgebildet, um die zwei aktiven Bereiche zu verbinden, und eine Gate-Isolierschicht 50 oder eine Feld-Isolierschicht 52 ist unterhalb der Gate-Elektrode 60 (der Gate-Elektrode 60A) ausgebildet. Wie oben beschrieben, kann durch die Struktur der vorliegenden Erfindung verhindert werden, dass ein elektrisches Feld an die Gate-Isolierschicht 50 und die Feld-Isolierschicht 52 im Ausschaltzustand angelegt wird.
  • In der Struktur dieser Ausführungsform ist ein dritter Trennungsbereich 23 als ein teilweise verlorener Bereich nahe der Abtastzelle in einem weiten Wannenbereich 31 ausgebildet, und eine Schottky-Elektrode 75 ist so ausgebildet, dass sie in Kontakt mit zumindest einem Teil des dritten Trennungsbereichs 23 ist. Die Schottky-Elektrode 75 ist mit einer Abtastelektrode 81 durch ein Kontaktloch 92 der Schottky-Diode hindurch verbunden, das die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 durchdringt.
  • In der in 16 gezeigten Struktur gilt, ohne die vorliegende Erfindung zu verwenden, Folgendes: Ein weiter Wannenbereich 31A ist ohne Verluste ausgebildet, und ein Kontaktloch 92 der Schottky-Diode ist nicht ausgebildet, so dass eine Zwischenschicht-Isolierschicht 55A und die Gate-Elektrode 60A auf dem Bereich ausgebildet werden.
  • Das Herstellungsverfahren ist fast das gleiche wie bei der ersten Ausführungsform, und jedes Masken-Layout muss nur modifiziert werden. Die Abtastelektrode 81, die Source-Elektrode 80 und die Gate-Elektrode 82 können gleichzeitig ausgebildet werden, d. h. sie können durch eine einzige Abscheidung eines Metallmaterials und durch Oberflächenstrukturierung und Ätzen unter Verwendung eines Photoresists ausgebildet werden.
  • Wirkungen
  • Diese Konfiguration hat eine dahingehende Wirkung, dass das Auftreten von Kristalldefekten infolge des p-n-Stroms in den Abtastzellen effektiv unterbunden wird. Diese Wirkung wird erhalten, indem die Schottky-Diode ausgebildet wird, während der weite Wannenbereich 31 nahe den Abtastzellen teilweise verloren ist, und indem die Schottky-Elektrode 75 mit der Abtastelektrode 81 anstelle der Source-Elektrode 80 verbunden wird, um die Schottky-Diode näher bei den Abtastzellen anzuordnen.
  • Es kann angegeben werden, dass es wirkungsvoll ist, die Schottky-Diode an der Position näher bei den Abtastzellen anzuordnen, und zwar als Ergebnis aus dem Mechanismus zum Verringern der Vorwärtsspannung, die an die p-n-Diode in der Nähe der Schottky-Diode durch den unipolaren Strom angelegt wird, der von der Schottky-Diode fließt, die auf einem Teil des weiten Wannenbereichs 31 angeordnet ist und den Spannungsabfall in der Driftschicht 20 und in dem Substrat 10 direkt unterhalb der Schottky-Diode und nahe bei der Schottky-Diode verursacht, wie oben beschrieben.
  • Das Auftreten der Kristalldefekte in der Strom-Abtasteinrichtung ist insbesondere schädlich für das Auftreten der Kristalldefekte in den Hauptzellen. Der Grund ist, dass die Anzahl von Zellen für die Strom-Abtasteinrichtung signifikant niedriger als die Anzahl der Hauptzellen liegt, und dass eine Veränderung des Widerstands in dem gesamten aktiven Bereich in der Strom-Abtasteinrichtung größer ist, und zwar selbst dann, wenn die Kristalldefekte in dem gleichen Bereich auftreten.
  • Der Strom, der durch die Source-Elektrode 80 fließt, kann nicht ordnungsgemäß geschätzt werden, und zwar infolge der Veränderung in der Strom-Abtasteinrichtung, und es schlägt fehl, auf das Fließen eines übermäßigen Stroms hin ein Ausschaltsignal ordnungsgemäß an die Gate-Elektrode 60 anzulegen. Dadurch erhöht sich das Risiko, das Element zu zerstören.
  • Diese Ausführungsform kann eine Halbleitervorrichtung mit höherer Zuverlässigkeit bieten, welche eine Veränderung des Einschaltwiderstands in den Abtastzellen unterbindet.
  • Die Beschreibung oben enthält den Aspekt, dass das Auftreten der Kristalldefekte in den Abtastzellen unterbunden wird. Es ist jedoch wichtig, das Auftreten von Kristalldefekten auch in den Hauptzellen zu unterbinden.
  • 17 ist eine schematische Querschnittsansicht, die mit dem Bereich c-c' in 14 korrespondiert. Wie in 17 gezeigt, ist es wirkungsvoll, dass die Schottky-Dioden ausgebildet werden, und zwar auf dem weiten Wannenbereich 31 sowohl nahe bei den Hauptzellen, als auch nahe bei den Abtastzellen, und dass sie mit der Source-Elektrode 80 bzw. der Abtastelektrode 81 verbunden sind.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen.
  • Sechste Ausführungsform
  • Konfiguration
  • 18 ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt.
  • In der Schottky-Diode, die ausgebildet wird, während der weite Wannenbereich 31 bei der ersten Ausführungsform teilweise verloren ist, ist die Konzentration vom n-Typ in einem dritten Trennungsbereich 23 direkt unterhalb der Schottky-Diode höher als eine Konzentration vom n-Typ in der Driftschicht 20 (der Bereich ist ein Bereich 100D mit hoher Konzentration) in der Struktur, die bei dieser Ausführungsform gezeigt ist.
  • Ein Prozess, bei welchem ein Dotierstoff vom n-Typ, wie z. B. N-Ionen implantiert werden, nachdem mit einem Photoresist eine Oberflächenstrukturierung erfolgt ist, um Ionen nur in einem gewünschten Bereich zu implantieren, muss zu dem Herstellungsverfahren hinzugefügt werden, wobei der Prozess ähnlich der Ionenimplantation in einem Source-Bereich 40 oder dergleichen ist.
  • Der Implantationsbereich ist ein Bereich, der den dritten Trennungsbereich 23 einschließt, dessen Konzentration vom n-Typ erhöht werden muss, und die Implantationskonzentration ist niedriger als die Konzentration vom p-Typ in den Wannenbereichen 30 und in dem weiten Wannenbereich 31 in der gleichen Tiefe, was eine Zunahme der Konzentration vom n-Typ im dritten Trennungsbereich 23 erlaubt.
  • Wirkungen
  • Diese Konfiguration hat Wirkungen, die ähnlich zu denjenigen in der ersten Ausführungsform sind, und es kann gesagt werden, dass die Wirkungen dieser Konfiguration bemerkenswerter sind als diejenigen bei der ersten Ausführungsform. Dies rührt daher, dass die Konzentration vom n-Typ des dritten Trennungsbereichs 23, der in einem Teil des weiten Wannenbereichs 31 ausgebildet wird, erhöht wird, um den Bereich 100D mit hoher Konzentration zu bilden, und dass der Widerstand in dem dritten Trennungsbereich 23, der der Leitungspfad ist, durch welchen der unipolare Strom von der Schottky-Diode fließt, verringert wird, um mehr unipolaren Strom durchzuleiten.
  • Dies erhöht den Spannungsabfall in der Driftschicht 20 und dem Substrat 10 um die Schottky-Diode herum, was noch bemerkenswerter die Spannung verringert, die an den angrenzenden p-n-Übergang angelegt wird.
  • Wie in einer schematischen Querschnittsansicht des gleichen Bereichs in 19 gezeigt, hat der Bereich vom n-Typ auf der höheren Konzentration eine tiefere Tiefe als derjenige des weiten Wannenbereichs 31, um einen Bereich 100E mit hoher Konzentration zu bilden, der sich zu einer Position 0,05 bis 1,0 μm tiefer als der weite Wannenbereich 31 erstreckt, so dass sich der unipolare Strom, der durch den dritten Trennungsbereich 23 fließt, in der Driftschicht 20 in einer ebenen Richtung breiter ausbreitet. Folglich kann eine dahingehende Wirkung erzielt werden, dass auch der Widerstand in der Driftschicht 20 verringert wird.
  • Wie in der schematischen Querschnittsansicht des gleichen Bereichs in 20 gezeigt, wird ein Bereich 100F mit hoher Konzentration gebildet, der in dem gesamten Chip verläuft, anstatt nur in dem dritten Trennungsbereich 23 zu verlaufen, um gleichzeitig die Konzentrationen vom n-Typ in einem ersten Trennungsbereich 22 und einem zweiten Trennungsbereich 21 in dem aktiven Bereich zu erhöhen. Folglich kann der unipolare Strom vergrößert werden, der durch den gesamten Chip während der Totzeit fließt. Der Widerstand in einem Pfad, durch welchen ein Einschaltstrom in einem Einschaltzustand fließt, wird verringert, so dass die Wirkung erhalten werden kann, dass der Einschaltwiderstand verringert wird.
  • Die Ionenimplantation vom n-Typ wird in dem Bereich durchgeführt, der den aktiven Bereich beinhaltet, um die Konzentration in dem dritten Trennungsbereich 23 zu erhöhen, der in einem Teil des weiten Wannenbereichs 31 gebildet ist, so dass die oben beschriebenen Wirkungen alle gemeinsam erhalten werden können, ohne die Anzahl von Prozessen zu vergrößern.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen. Es wird mit Bezug nur auf den Bereich beschrieben, der mit der Position von a-a' in 3 korrespondiert, und es versteht sich, dass diese Ausführungsform auch auf die Bereiche anwendbar ist, die mit der Position b-b' in 3 und der Position von c-c' in 14 korrespondieren.
  • Außerdem ist diese Ausführungsform für den Fall anwendbar, dass sowohl der erste Wannen-Kontaktbereich 35, als auch der dritte Trennungsbereich 23 in dem Wannen-Kontaktloch 91 ausgebildet sind, und die Schottky-Elektrode 75 auf der Fläche des dritten Trennungsbereichs 23 und die ohmsche Elektrode 70 werden gebildet, die so angeordnet sind, dass sie die Schottky-Diode 75 darin in der Draufsicht sandwichartig aufnehmen, wie in den 9 und 10 gezeigt.
  • Siebte Ausführungsform
  • Konfiguration
  • 21(a) ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. 21(b) ist eine schematische Draufsicht des Bereichs von 21(a). 21(b) zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • Die in dem Diagramm gezeigte Struktur beinhaltet einen Hilfsbereich 33a vom p-Typ, der in Kontakt mit einer Schottky-Elektrode 75 in einer Schottky-Diode ist, die in einem teilweise verlorenen Bereich auf dem weiten Wannenbereich 31 ausgebildet ist, und der teilweise in einem dritten Trennungsbereich 23 ausgebildet ist.
  • Genauer gesagt: Der Hilfsbereich 33a ist eine Übergangssperrschicht-gesteuerte Schottky-Diode (Junction Barrier Controlled Schottky Diode, JBS), die so ausgebildet ist, dass sie den dritten Trennungsbereich 23 in einer ebenen Richtung trennt, und zwar bei Betrachtung aus einer gewissen Querschnittsrichtung (so dass der dritte Trennungsbereich 23 in einer Richtung von den Wannenbereichen 30 weg geteilt wird).
  • 22 ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. Das Diagramm zeigt nur den Halbleiterbereich, und es zeigt nicht die Elektrode, die Isolierschicht und dergleichen.
  • Die in dem Diagramm gezeigte Struktur beinhaltet einen Hilfsbereich 33b vom p-Typ, der in Kontakt mit einer Schottky-Elektrode 75 in einer Schottky-Diode ist, die in einem teilweise verlorenen Bereich auf dem weiten Wannenbereich 31 ausgebildet ist, und der teilweise in dem dritten Trennungsbereich 23 ausgebildet ist. Insbesondere wird der Hilfsbereich 33b ausgebildet, um den dritten Trennungsbereich 23 in der ebenen Richtung bei Betrachtung aus einer gewissen Querschnittsrichtung zu trennen (um den dritten Trennungsbereich 23 entlang der Kante des aktiven Bereichs zu trennen).
  • 23 ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. Das Diagramm zeigt nur den Halbleiterbereich, und es zeigt nicht die Elektrode, die Isolierschicht und dergleichen.
  • Die in dem Diagramm gezeigte Struktur beinhaltet einen Hilfsbereich 33c vom p-Typ, der in Kontakt mit einer Schottky-Elektrode 75 in einer Schottky-Diode ist, die in einem teilweise verlorenen Bereich auf dem weiten Wannenbereich 31 ausgebildet ist, und der teilweise in dem dritten Trennungsbereich 23 ausgebildet ist. Insbesondere wird der Hilfsbereich 33c ausgebildet, um (teilweise) den dritten Trennungsbereich 23 in der ebenen Richtung bei Betrachtung aus einer gewissen Querschnittsrichtung zu trennen (um den dritten Trennungsbereich 23 entlang der Kante des aktiven Bereichs und in der Richtung weg von den Wannenbereichen 30 zu trennen).
  • Wirkungen
  • Diese Konfiguration erhöht den unipolaren Strom, der von der Schottky-Diode fließt, die in einem Teil des weiten Wannenbereichs 31 ausgebildet ist, und er kann das Auftreten von Kristalldefekten in dem angrenzenden aktiven Bereich unterbinden. Der Schottky-Diodenstrom fließt bei dem Maximum, um die Wirkungen zu verstärken.
  • Wenn die Breite des dritten Trennungsbereichs 23 vergrößert wird, dann wird die Wirkung verringert, dass die Verarmungsschicht, die sich von dem weiten Wannenbereich 31 im Ausschaltzustand ausbreitet, die elektrische Feldstärke verringert, die an die Grenzfläche der Schottky-Diode angelegt wird, um so zu verhindern, dass der Leckstrom zunimmt. Der Grund ist, dass die Verarmungsschicht, die sich von dem Hilfsbereich vom p-Typ erstreckt, die elektrische Feldstärke verringert, die an die Grenzfläche der Schottky-Diode im Ausschaltzustand angelegt wird.
  • Ein Prozess, bei welchem ein Dotierstoff vom p-Typ, wie z. B. Al-Ionen nach einer Oberflächenstrukturierung mit einem Photoresist ionenimplantiert werden, um Ionen nur in einem gewünschten Bereich zu implantieren, muss dem Herstellungsverfahren zusätzlich zu dem bei der ersten Ausführungsform hinzugefügt werden, wobei der Prozess ähnlich zu der Ionenimplantation in den Wannenbereichen 30, dem weiten Wannenbereich 31 oder dergleichen ist.
  • Es ist wünschenswert, dass die Konzentration zu diesem Zeitpunkt höher ist als die Konzentration im dritten Trennungsbereich 23, damit sie die Verarmungsschicht von dem Hilfsbereich zu dem dritten Trennungsbereich 23 ausreichend ausbreitet, und eine extrem hohe Dosierung ist nicht wünschenswert, um zu verhindern, dass eine rauhe Oberfläche aus Siliciumcarbid die Grenzfläche der Schottky-Diode bildet. Insbesondere ist sie vorzugsweise 1 × 1016 cm–3 oder mehr und 1 × 1021 cm–3 oder weniger.
  • Als ein Behelf zum Verhindern eines Ansteigens der Anzahl von Prozessen können die Implantation zum Ausbilden der Wannenbereiche 30 und des weiten Wannenbereichs 31 angewendet werden, um den Hilfsbereich zu bilden.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, und die Beschreibungen der gleichen oder korrespondierender Bereiche sind weggelassen. Es wird mit Bezug nur auf den Bereich beschrieben, der mit der Position von a-a' in 3 korrespondiert, und es versteht sich, dass diese Ausführungsform auch auf die Bereiche anwendbar ist, die mit der Position b-b' in 3 und der Position von c-c' in 14 korrespondieren.
  • Außerdem ist diese Ausführungsform für den Fall anwendbar, dass sowohl der erste Wannen-Kontaktbereich 35 als auch der dritte Trennungsbereich 23 in dem Wannen-Kontaktloch 91 ausgebildet sind, und die Schottky-Elektrode 75 auf der Fläche des dritten Trennungsbereichs 23 und die ohmsche Elektrode 70 werden gebildet, die so angeordnet sind, dass sie die Schottky-Diode 75 darin in der Draufsicht sandwichartig aufnehmen, wie in den 9 und 10 gezeigt.
  • Achte Ausführungsform
  • Konfiguration
  • 25 ist ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses eines aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von a-a' in 3 entspricht, wobei der Bereich an die Gate-Elektrode 82 angrenzt. 25 zeigt nur den Halbleiterbereich, und sie zeigt keine Elektrode, keine Isolierschicht und dergleichen.
  • Ähnlich ist 26 ein Diagramm zum Beschreiben der Struktur eines Teils des Abschlusses des aktiven Bereichs, und es ist eine schematische Querschnittsansicht, die einer Position von b-b' in 3 entspricht, wobei der Bereich an den Abschluss eines Chips ohne die Gate-Elektrode 82 angrenzt.
  • In der bei dieser Ausführungsform gezeigten Struktur hat in der Schottky-Diode, die ausgebildet wird, während der weite Wannenbereich 31 bei der ersten Ausführungsform teilweise verloren ist, die Form eines dritten Trennungsbereichs 23a eine Dimension in einer Richtung (der X-Richtung) parallel zu einer Richtung in Richtung des nächstliegenden aktiven Bereichs, die größer ist als die Dimension in einer Richtung (der Y-Richtung), die senkrecht zu der Richtung in Richtung des nächstliegenden aktiven Bereichs ist.
  • Mit anderen Worten: Die Dimension des dritten Trennungsbereichs 23a in einer Richtung, in welcher der weite Wannenbereich 31 die Wannenbereiche 30 darin sandwichartig aufnimmt, ist größer als die Dimension des dritten Trennungsbereichs 23a in einer Richtung senkrecht zu der Richtung, in welcher der weite Wannenbereich 31 die Wannenbereiche 30 darin sandwichartig aufnimmt.
  • Wirkungen
  • Die Konfiguration hat die zwei Wirkungen. Eine der Wirkungen ist ähnlich zu derjenigen bei der ersten Ausführungsform, und es kann gesagt werden, dass die Wirkung dieser Konfiguration bemerkenswerter ist als diejenige bei der ersten Ausführungsform. Dies rührt daher, dass die Form des dritten Trennungsbereichs 23a eine in der X-Richtung größere Dimension aufweist, was den Bereich des dritten Trennungsbereichs 23a vergrößert und mehr unipolaren Strom durchleitet. Die anderen Wirkungen verhindern den Nachteil, der auftritt, wenn die Y-Richtung vergrößert wird, um den Bereich des dritten Trennungsbereichs 23a zu vergrößern.
  • Der Nachteil ist der, dass in dem Bereich angrenzend an die Gate-Elektrode 82, die in 25 gezeigt ist, die Gate-Elektrode 60 teilweise schmal ist, indem die verlorene Dimension in der Y-Richtung unter dem verlorenen Bereich der Gate-Elektrode 60 so ausgebildet ist, dass sie sich nicht mit dem dritten Trennungsbereich 23a und dem Kontaktloch 92 der Schottky-Diode überlappt. Aus diesem Grund nimmt der Widerstand zu dem Gatestrom zu, der in der X-Richtung zwischen dem Gate-Kontaktloch 95 und dem aktiven Bereich bei Schalten durchgeht, nämlich der innere Gate-Widerstand, was ein Ansteigen der Schaltverluste zur Folge hat.
  • In dem Bereich, der an den Abschluss des Chips ohne die Gate-Elektrode 82 unter dem Abschluss des aktiven Bereichs angrenzt, der in 26 gezeigt ist, führt ein Erhöhen des Widerstands gegen den Verschiebungsstrom, der in der X-Richtung zwischen der p-n-Übergangsfläche und dem Wannen-Kontaktloch 91 durchgeht, zu einer Verringerung der Schaltgeschwindigkeit, so dass die Schaltverluste vergrößert werden, wobei der p-n-Übergang durch den Übergang zwischen dem weiten Wannenbereich 31 und der Driftschicht 20 gebildet wird.
  • Der weite Wannenbereich hat eine Dimension, die in der X-Richtung größer als in der Y-Richtung ist, so dass der oben beschriebene Nachteil, dass die Schaltverluste erhöht werden, verhindert wird, während mehr unipolarer Strom durchgeleitet werden kann.
  • Modifikationen
  • Die obigen Ausführungsformen verwenden Stickstoff als Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp), was auch Phosphor oder Arsen sein kann.
  • Die obigen Ausführungsformen benutzen Aluminium als Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp), was auch Bor oder Gallium sein kann.
  • Die obigen Ausführungsformen beschreiben unter Verwendung bestimmter Beispiele von z. B. der Kristallstruktur, der Ebenenrichtung der Hauptfläche, dem Ausfallwinkel, und jede Implantationbedingung, aber die Anwendbarkeit ist nicht auf einen Bereich dieser numerischen Werte beschränkt.
  • Die obigen Ausführungsformen beschreiben, dass das Halbleiterelement, das Siliciumcarbid enthält, besonders wirkungsvoll ist, aber die anderen Halbleiterelemente mit weitem Bandabstand sind auch wirkungsvoll, und ein Halbleiterelement, das Silicium beinhaltet, hat ebenfalls konstante Wirkungen.
  • In den obigen Ausführungsformen ist der erste Wannen-Kontaktbereich 35 (oder der zweite Wannen-Kontaktbereich 36) in dem Bereich in Kontakt mit der ohmschen Elektrode 70 in dem weiten Wannenbereich 31 ausgebildet, aber der erste Wannen-Kontaktbereich 35 (oder der zweite Wannen-Kontaktbereich 36) können auch nicht ausgebildet sein.
  • Mit anderen Worten: Als die Struktur, die in den 24(a) und 24(b) gezeigt ist, können der erste Wannen-Kontaktbereich 35 (oder der zweite Wannen-Kontaktbereich 36) nicht in der Oberflächenschicht ausgebildet sein, und die Struktur kann den weiten Wannenbereich 31 in direktem Kontakt mit der ohmschen Elektrode 70 beinhalten.
  • Die obigen Ausführungsformen beschreiben den Fall, in welchem der n-Kanal-MOSFET verwendet wird, aber es kann auch ein p-Kanal-MOSFET sein, in welchem der erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ ist.
  • Die vorliegende Erfindung kann auch für einen MOSFET mit Super-Übergangsstruktur (super junction structure) verwendet werden.
  • Die obigen Ausführungsformen verwenden Siliciumcarbid für die Gate-Isolierschicht 50, welche eine Abscheidungsschicht mittels chemischer Abscheidung aus der Gasphase sein kann.
  • Die obigen Ausführungsformen beschreiben den sogenannten vertikalen MOSFET, der die Drain-Elektrode 85 beinhaltet, die an der hinteren Fläche des Substrats 10 ausgebildet ist, aber die Ausführungsformen können auch für einen sogenannten lateralen MOSFET, wie z. B. einen RESURF-MOSFET verwendet werden, der einen Drain-Elektrode 85 beinhaltet, die auf der Fläche der Driftschicht 20 ausgebildet ist.
  • Die obigen Ausführungsformen beschreiben den MOSFET, der die Gate-Isolierschicht 50 beinhaltet, aber die vorliegende Erfindung ist auch mit einer unipolaren Vorrichtung verwendbar, und die vorliegende Erfindung kann z. B. auch für einen Übergangs-Feldeffektransistor (JFET) oder einen Metall-Halbleiter-Feldeffekttransistor (MESFET) ohne die Gate-Isolierschicht 50 verwendet werden.
  • In den obigen Ausführungsformen werden die ohmsche Elektrode 70 auf der Source-Seite und die Schottky-Elektrode 75 separat hergestellt, aber sie können kontinuierlich aus dem gleichen Material gebildet sein und kontinuierlich aus verschiedenen Materialien gebildet sein.
  • Die obigen Ausführungsformen beschreiben, dass die Einheitsstruktur die reguläre Zellenform hat, wie in dem Beispiel, das in 2 gezeigt ist, aber die Einheitsstruktur kann auch ein Hexagon sein, und ferner kann die Einheitsstruktur eine Streifenform sein, so dass sich die Querschnittsstruktur in 1 z. B. in der Tiefenrichtung fortsetzt.
  • Die Halbleitervorrichtung, die in den obigen Ausführungsformen beschrieben ist, kann für Leistung, elektrische Eisenbahnen, Automobile, elektrische Haushaltsanwendungen, Solarzellen und Kommunikation verwendet werden.
  • Obwohl die Materialien der jeweiligen Komponenten, die Implementierungsbedingungen und dergleichen in den Ausführungsformen der vorliegenden Erfindung beschrieben sind, ist die voranstehende Beschreibung anschaulich und nicht einschränkend.
  • Außerdem können gemäß der vorliegenden Erfindung die obigen bevorzugten Ausführungsformen beliebig kombiniert werden, oder jede bevorzugte Ausführungsform kann im Umfang der Erfindung angemessen abgewandelt oder weggelassen werden.
  • Bezugszeichenliste
    • 10
    Substrat
    20
    Driftschicht
    21
    zweiter Trennungsbereich
    22
    erster Trennungsbereich
    23, 23a
    dritter Trennungsbereich
    30
    Wannenbereich
    31, 31A, 31B
    weiter Wannenbereich
    33a, 33b, 33c
    Hilfsbereich
    35
    erster Wannen-Kontaktbereich
    36
    zweiter Wannen-Kontaktbereich
    37
    JTE-Bereich
    40
    Source-Bereich
    50
    Gate-Isolierschicht
    52, 52C
    Feld-Isolierschicht
    55, 55A, 55B
    Zwischenschicht-Isolierschicht
    60, 60A, 60B, 60C, 82
    Gate-Elektrode
    70
    ohmsche Elektrode
    71
    ohmsche Rückflächen-Elektrode
    75
    Schottky-Elektrode
    80, 80A, 80B
    Source-Elektrode
    81
    Abtastelektrode
    85
    Drain-Elektrode
    91
    Wannen-Kontaktloch
    92
    Kontaktloch der Schottky-Diode
    95
    Gate-Kontaktloch
    100D, 100E, 100F
    Bereich mit hoher Konzentration.

Claims (14)

  1. Halbleitervorrichtung, die Folgendes aufweist: – eine Driftschicht (20) von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat (10) vom ersten Leitfähigkeitstyp angeordnet ist; – eine Mehrzahl von ersten Wannenbereichen (30) von einem zweiten Leitfähigkeitstyp, die in einem Intervall in einer Oberflächenschicht der Driftschicht (20) vorgesehen sind; – einen zweiten Wannenbereich (31) vom zweiten Leitfähigkeitstyp, der in der Oberflächenschicht der Driftschicht (20) vorgesehen ist, während er die Gesamtheit der darin vorhandenen Mehrzahl von ersten Wannenbereichen (30) in der Draufsicht sandwichartig aufnimmt, wobei der zweite Wannenbereich (31) einen Ausbildungsbereich aufweist, der größer ist als jeder der ersten Wannenbereiche (30); – einen ersten Trennungsbereich (22) vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er jeden der ersten Wannenbereiche (30) von einer Oberflächenschicht eines jeden der ersten Wannenbereiche (30) in Tiefenrichtung durchdringt; – einen Source-Bereich (40) vom ersten Leitfähigkeitstyp, der in der Oberflächenschicht von jedem der ersten Wannenbereiche (30) angeordnet ist, während er den darin vorhandenen ersten Trennungsbereich (22) in der Draufsicht sandwichartig aufnimmt; – eine erste Schottky-Elektrode (75), die auf dem ersten Trennungsbereich (22) vorgesehen ist; – eine erste ohmsche Elektrode (70), die über jedem der ersten Wannenbereiche (30) vorgesehen ist, während sie die darin vorhandene erste Schottky-Elektrode (75) in der Draufsicht sandwichartig aufnimmt; – einen zweiten Trennungsbereich (21) vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche (30) voneinander ist; – einen dritten Trennungsbereich (23) vom ersten Leitfähigkeitstyp, der so angeordnet ist, dass er den zweiten Wannenbereich (31) von einer Oberflächenschicht des zweiten Wannenbereichs (31) in der Tiefenrichtung durchdringt; – eine zweite Schottky-Elektrode (75), die auf dem dritten Trennungsbereich (23) vorgesehen ist; – eine Gate-Elektrode (60), die durch eine erste Isolierschicht (50) hindurch über den ersten und zweiten Wannenbereichen (30, 31) vorgesehen ist, ausgenommen an den Positionen, an welchen die ersten und zweiten Schottky-Elektroden (75) und die erste ohmsche Elektrode (70) vorgesehen sind; – eine zweite Isolierschicht (55), die so angeordnet ist, dass sie die Gate-Elektrode (60) bedeckt; und – eine erste Source-Elektrode (80), die so angeordnet ist, dass sie die ersten und zweiten Schottky-Elektroden (75), die erste ohmsche Elektrode (70) und die zweite Isolierschicht (55) bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner Folgendes aufweist: eine zweite ohmsche Elektrode (70), die auf dem zweiten Wannenbereich (31) in einer Position angrenzend an die ersten Wannenbereiche (30) vorgesehen ist, wobei die Gate-Elektrode (60) auch vorgesehen ist, ausgenommen an einer Position, an welcher die zweite ohmsche Elektrode (70) vorgesehen ist, und wobei die erste Source-Elektrode (80) auch vorgesehen ist, um die zweite ohmsche Elektrode (70) zu bedecken.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der dritter Trennungsbereich (23) weiter von den ersten Wannenbereichen (30) entfernt angeordnet ist, als die zweite ohmsche Elektrode (70).
  4. Halbleitervorrichtung nach Anspruch 2, wobei die zweite ohmsche Elektrode (70) so angeordnet ist, dass sie die zweite Schottky-Elektrode (75) darin in der Draufsicht sandwichartig aufnimmt.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei die erste Isolierschicht (50, 52C), die auf dem zweiten Wannenbereich (31) angeordnet ist, eine Dicke hat, die größer als die Dicke der ersten Isolierschicht (50, 52C) ist, die auf den ersten Wannenbereichen (30) angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, wobei der Kontaktwiderstand in der zweiten ohmschen Elektrode (70) höher ist als der Kontaktwiderstand in der ersten ohmschen Elektrode (70).
  7. Halbleitervorrichtung nach einem der Ansprüche 2 bis 6, die ferner einen ersten Wannen-Kontaktbereich (35) vom zweiten Leitfähigkeitstyp aufweist, der in der Oberflächenschicht von jedem der ersten Wannenbereiche (30) an einer Position angeordnet ist, an welcher die erste ohmsche Elektrode (70) vorgesehen ist.
  8. Halbleitervorrichtung nach Anspruch 7, die ferner einen zweiten Wannen-Kontaktbereich (36) vom zweiten Leitfähigkeitstyp aufweist, der in der Oberflächenschicht des zweiten Wannenbereichs (31) an einer Position angeordnet ist, an welcher die zweite ohmsche Elektrode (70) vorgesehen ist, wobei die Störstellenkonzentration in dem zweiten Wannen-Kontaktbereich (36) niedriger ist als die Störstellenkonzentration in dem ersten Wannen-Kontaktbereich (35).
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, die ferner Folgendes aufweist: eine zweite Source-Elektrode (81), welche die erste Schottky-Elektrode (75) bedeckt, die auf dem ersten Trennungsbereich (22) in mindestens einem der Mehrzahl von ersten Wannenbereichen (30) angeordnet ist und die erste ohmsche Elektrode (70) bedeckt, die über den ersten Wannenbereich (30) hinweg angeordnet ist, um die erste Schottky-Elektrode (75) darin sandwichartig aufzunehmen, wobei die zweite Source-Elektrode (81) verschieden von der ersten Source-Elektrode (80) ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, welche ferner einen Hilfsbereich (33a, 33b, 33c) vom zweiten Leitfähigkeitstyp aufweist, der teilweise in dem dritten Trennungsbereich (23) angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp im dritten Trennungsbereich (23) höher ist als die Störstellenkonzentration vom ersten Leitfähigkeitstyp in der Driftschicht (20).
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Driftschicht (20) Siliciumcarbid aufweist.
  13. Halbleitervorrichtung nach einem der Ansprüche 2 bis 8, wobei der Abstand auf der Fläche der Driftschicht (20) zwischen einer Draufsicht-Position der zweiten ohmschen Elektrode (70) und der Draufsicht-Position des dritten Trennungsbereichs (23) kürzer ist als die Dicke der Driftschicht (20).
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die Dimension des dritten Trennungsbereichs (23a) in einer Richtung, in welcher der zweite Wannenbereich (31) die ersten Wannenbereiche (30) darin sandwichartig aufnimmt, größer ist als die Dimension des dritten Trennungsbereichs (23a) in einer Richtung senkrecht zu der Richtung, in welcher der zweite Wannenbereich (31) die ersten Wannenbereiche (30) darin sandwichartig aufnimmt.
DE112014001838.4T 2013-04-03 2014-03-27 Halbleitervorrichtung mit zwei Schottky-Übergängen Active DE112014001838B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013077566 2013-04-03
JP2013-077566 2013-04-03
PCT/JP2014/058823 WO2014162969A1 (ja) 2013-04-03 2014-03-27 半導体装置

Publications (2)

Publication Number Publication Date
DE112014001838T5 true DE112014001838T5 (de) 2015-12-17
DE112014001838B4 DE112014001838B4 (de) 2024-09-26

Family

ID=51658267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001838.4T Active DE112014001838B4 (de) 2013-04-03 2014-03-27 Halbleitervorrichtung mit zwei Schottky-Übergängen

Country Status (5)

Country Link
US (1) US9577086B2 (de)
JP (1) JP5992094B2 (de)
CN (1) CN105074921B (de)
DE (1) DE112014001838B4 (de)
WO (1) WO2014162969A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088272B2 (en) 2017-01-25 2021-08-10 Rohm Co., Ltd. Semiconductor device

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6244762B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP5940235B1 (ja) * 2014-10-01 2016-06-29 三菱電機株式会社 半導体装置
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US10475920B2 (en) 2015-04-22 2019-11-12 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
DE102015110484B4 (de) 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US9691759B2 (en) * 2015-10-01 2017-06-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate
JP6473073B2 (ja) * 2015-12-15 2019-02-20 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
WO2017179102A1 (ja) * 2016-04-11 2017-10-19 三菱電機株式会社 半導体装置
JP6649183B2 (ja) * 2016-05-30 2020-02-19 株式会社東芝 半導体装置
JP6769165B2 (ja) * 2016-08-10 2020-10-14 富士電機株式会社 半導体装置
US10707341B2 (en) 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
JP6666224B2 (ja) 2016-09-21 2020-03-13 株式会社東芝 半導体装置
WO2018084020A1 (ja) * 2016-11-01 2018-05-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI652818B (zh) * 2017-02-18 2019-03-01 瀚薪科技股份有限公司 一種碳化矽半導體元件
US10991822B2 (en) * 2017-02-24 2021-04-27 Mitsubishi Electric Corporation Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same
CN110352497B (zh) * 2017-02-24 2022-05-13 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP6932998B2 (ja) * 2017-05-25 2021-09-08 富士電機株式会社 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法
JP6799515B2 (ja) * 2017-09-20 2020-12-16 株式会社東芝 半導体装置
WO2019124378A1 (ja) * 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11355627B2 (en) 2017-12-19 2022-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
DE112018006467B4 (de) 2017-12-19 2022-11-17 Mitsubishi Electric Corporation Siliciumcarbid-halbleiteranordnung und leistungswandler
JP7155641B2 (ja) * 2018-06-14 2022-10-19 富士電機株式会社 半導体装置
JP7172216B2 (ja) * 2018-07-13 2022-11-16 富士電機株式会社 半導体装置および半導体回路装置
JP7333509B2 (ja) * 2018-11-05 2023-08-25 国立大学法人 筑波大学 炭化珪素半導体装置
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
JP6752336B2 (ja) * 2019-07-18 2020-09-09 三菱電機株式会社 半導体装置
CN114342089B (zh) 2019-09-06 2025-02-14 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
CN112786679B (zh) * 2019-11-08 2023-04-14 株洲中车时代电气股份有限公司 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN113054015B (zh) * 2019-12-26 2023-09-08 株洲中车时代半导体有限公司 碳化硅mosfet芯片
JP7292233B2 (ja) * 2020-03-11 2023-06-16 株式会社東芝 半導体装置
US20230139229A1 (en) 2020-05-29 2023-05-04 Mitsubishi Electric Corporation Semiconductor device and power converter
JP7577947B2 (ja) 2020-09-03 2024-11-06 富士電機株式会社 半導体装置
JP7471974B2 (ja) * 2020-09-18 2024-04-22 株式会社東芝 半導体装置
WO2022064613A1 (ja) 2020-09-24 2022-03-31 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN114388606A (zh) * 2020-10-19 2022-04-22 珠海格力电器股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
EP4241309A1 (de) * 2020-11-03 2023-09-13 Wolfspeed, Inc. Schutzstrukturen für halbleiterbauelemente mit sensoranordnungen
JP7516236B2 (ja) 2020-12-15 2024-07-16 東芝デバイス＆ストレージ株式会社 半導体装置
JP7472059B2 (ja) 2021-02-25 2024-04-22 株式会社東芝 半導体装置
CN113644133B (zh) * 2021-07-28 2023-09-05 清纯半导体(宁波)有限公司 一种半导体器件及其制备方法
JP7614999B2 (ja) * 2021-09-22 2025-01-16 株式会社東芝 半導体装置
CN114400255A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
JP2024136954A (ja) * 2023-03-24 2024-10-04 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364079A (ja) 1991-06-11 1992-12-16 Fuji Electric Co Ltd 半導体装置
JP3491049B2 (ja) 1995-10-11 2004-01-26 富士電機ホールディングス株式会社 整流素子およびその駆動方法
JP2002373989A (ja) 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP4066946B2 (ja) 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
US7952139B2 (en) * 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
JP4900662B2 (ja) 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
DE102007052202B3 (de) * 2007-10-30 2008-11-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112009004277T5 (de) * 2008-12-25 2012-10-04 Mitsubishi Electric Corp. Leistungs-halbleitervorrichtung
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky
WO2012001837A1 (ja) * 2010-06-30 2012-01-05 三菱電機株式会社 電力用半導体装置
US8735968B2 (en) * 2010-12-28 2014-05-27 Monolithic Power Systems, Inc. Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
JP2012234848A (ja) 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP5919121B2 (ja) * 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088272B2 (en) 2017-01-25 2021-08-10 Rohm Co., Ltd. Semiconductor device
US11749749B2 (en) 2017-01-25 2023-09-05 Rohm Co., Ltd. Semiconductor device
DE112018000517B4 (de) 2017-01-25 2024-12-12 Rohm Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
WO2014162969A1 (ja) 2014-10-09
JP5992094B2 (ja) 2016-09-14
US20160079411A1 (en) 2016-03-17
JPWO2014162969A1 (ja) 2017-02-16
DE112014001838B4 (de) 2024-09-26
CN105074921B (zh) 2017-11-21
CN105074921A (zh) 2015-11-18
US9577086B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE112015004515B4 (de) Halbleitervorrichtungen
DE112013004362B4 (de) Halbleitervorrichtung
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE112015004766B4 (de) Halbleitervorrichtungen
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE112017004237B4 (de) Halbleitereinheit
DE112018006456B4 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112016006723B4 (de) Halbleitereinrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112014005661B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE112016006380B4 (de) Halbleiterbauelement
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102015119771B4 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE112017002113B4 (de) Halbleitereinheit
DE102013201565A1 (de) Halbleiterbauelement mit einer Randabschlussstruktur
DE102010027886B4 (de) Transistorbauelement mit Abschirmstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027060000

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027060000

Ipc: H10D0084000000