-
Die
vorliegende Erfindung betrifft eine Halbbrückenschaltung gemäß den Merkmalen
des Oberbegriffs des Anspruchs 1.
-
-
Zur
Vermeidung von Querströmen
in einer Halbbrücke,
die dann entstehen, wenn die beiden in Reihe zwischen die Versorgungspotentialklemmen geschalteten
Halbleiterschaltelemente gleichzeitig leiten, ist es bekannt, den
Schaltzustand der Halbleiterschalter zu erfassen und die leitende
Ansteuerung eines der Halbleiterschalter erst dann zuzulassen, wenn
der jeweils andere Halbleiterschalter sicher sperrt. Die Erfassung
des Schaltzustandes eines als MOS-Transistor ausgebildeten Halbleiterschaltelements
erfolgt bezugnehmend auf die oben genannte
US 5,365,118 beispielsweise durch
die Auswertung der Gate-Source-Spannung des Transistors.
-
Eine
weitere Möglichkeit
zur Bereitstellung eines Schaltzustandssignals eines MOSFET in einer Halbbrücke unter
Einbeziehung des Gate-Ladestroms ist in der
DE 101 47 882 A1 beschrieben.
-
Problematisch
ist, dass ein Einschaltvorgang eines der beiden Halbleiterschalter,
das zur Ermittlung des Schaltzustandes des anderen Halbleiterschalters
herangezogene Signal aufgrund parasitärer Effekte so beeinflussen
kann, dass vermeintlich ein Einschalten dieses Halbleiterschalters
erkannt wird. Dies führt
zu einer Zurücknahme
der nach dem Sperren dieses Halbleiterschalters erteilten Freigabe für den einschaltenden
Halbleiterschalter. Im Extremfall kann dies zu einem Oszilla tionsvorgang
führen, bei
dem das Freigabesignal permanent seinen Schaltzustand wechselt.
-
Die
US 5,408,150 A und
JP 2002-165462 A beschreiben jeweils Halbbrückenschaltungen mit zwei Halbleiterschaltern,
deren Laststrecken in Reihe geschaltet sind. Zur Ansteuerung der
Halbleiterschalter sind jeweils Ansteuerschaltungen vorgesehen, denen
ein Ansteuersignal für
einen Halbleiterschalter und ein vom Schaltzustand des jeweils anderen Halbleiterschalters
abhängiges
Schaltzustandsignal zugeführt
ist. Die Ansteuerschaltungen sind dabei jeweils so ausgebildet,
dass sie eine leitende Ansteuerung des ihr zugeordneten Halbleiterschalters
erst dann zulassen, wenn das zugeführte Ansteuersignal einen Einschaltpegel
aufweist und wenn das zugeführte
Schaltzustandsignal auf ein Sperren des jeweils anderen Halbleiterschalters
hinweist. Sobald der zuvor gesperrte Halbleiterschalter einmal eingeschaltet
ist, werden weitere Pegeländerungen
des Schaltzustandsignals des anderen Halbleiterschalters ignoriert
und zwar so lange, bis das Ansteuersignal dieses Halbleiterschalters
einen Abschaltpegel annimmt.
-
Ziel
der vorliegenden Erfindung ist es, eine Halbbrückenschaltung zur Verfügung zu
stellen, bei der Querströme
vermieden werden und die robust ist gegen die aus Einschaltvorgängen der
Halbleiterschalter resultierenden Störsignale.
-
Dieses
Ziel wird durch eine Halbbrückenschaltung
gemäß den Merkmalen
des Anspruchs 1 erreicht. Vorteilhafte Ausgestaltungen der Erfindung sind
Gegenstand der Unteransprüche.
-
Die
Halbbrückenschaltung
umfasst ein erstes und zweites Halbleiterschaltelement, die jeweils eine
Laststrecke und einen Ansteueranschluss aufweisen und deren Laststrecken
in Reihe zwischen Klemmen für
ein erstes und zweites Versorgungspotential geschaltet sind, sowie
eine Eingangsklemme zum Anlegen eines Eingangssignals. Weiterhin
ist an den Ansteueranschluss des ersten Halbleiterschaltelements
eine erste Ansteuerschaltung und an den Ansteueranschluss des zweiten
Halbleiterschaltelements eine zweite Ansteuerschaltung angeschlossen,
denen jeweils das Ansteuersignal zugeführt ist. Außerdem umfasst die Halbbrückenschaltung
wenigstens eine erste Schaltzustandsdetektionsschaltung, die ein
von einem Schaltzustand des ersten Halbleiterschaltelements abhängiges erstes
Schaltzustandssignal erzeugt.
-
Dieses
erste Schaltzustandssignal des ersten Halbleiterschaltelements ist
einer ersten Ausblendeschaltung zugeführt, die ein von dem ersten Schaltzustandssignal
abhängiges
erstes Freigabesignal erzeugt, das der Ansteuerschaltung des zweiten Halbleiterschaltelements
zur Freigabe oder zum Sperren dieses zweiten Halbleiterschaltelements
zugeführt
ist. Die Ausblendeschaltung ist dazu ausgebildet, Impulse einer
vorgegebenen ersten Zeitdauer des ersten Schaltzustandssignals,
die auf einen leitenden Zustand dieses ersten Halbleiterschaltelements
hinweisen, auszublenden, so dass solche Impulse nicht zur Rücknahme
einer bereits erteilten Freigabe des zweiten Halbleiterschaltelements
führen.
-
Vorzugsweise
ist jedem der Halbleiterschaltelemente eine Schaltzustandsdetektionsschaltung mit
nachgeschalteter Ausblendeschaltung zugeordnet, so dass neben der
ersten Schaltzustandsdetektionsschaltung eine zweite Schaltzustandsdetektionsschaltung
vorhanden ist, die ein von einem Schaltzustand des zweiten Halbleiterschaltelements abhängiges zweites
Schaltzustandssignal erzeugt, das einer zweiten Ausblendeschaltung
zur Bereitstellung eines zweiten Freigabesignal zugeführt ist.
Diese zweite Ausblendeschaltung ist ebenfalls dazu ausgebildet,
Impulse des zweiten Schaltzustandssignals, die auf einen leitenden
Schaltzustand des zweiten Halbleiterschaltelements hinweisen und
kürzer andauern
als eine dritte Zeitdauer, auszublenden. Vorzugsweise ist diese
dritte Zeitdauer gleich der ersten Zeitdauer der ersten Ausblendeschaltung.
Dieses zweite Freigabesignal ist der Ansteuerschaltung des ersten
Halbleiterschaltelements zugeführt.
-
Die
Erfindung macht sich zu Nutze, dass Störsignale, die beim Einschalten
eines der beiden Halbleiterschalter entstehen, und die das Schaltzustandssignal
des jeweils anderen Halbleiterschalters beeinflussen können, üblicherweise
kurz im Vergleich zu den Einschaltdauern der Halbleiterschalter sind,
wobei die Ausblenddauer der Ausblendeschaltung an die Dauer üblicher
Störsignale
angepasst ist.
-
Eine
nach dem Sperren eines der Halbleiterschalter über das Freigabesignal erteilte
Freigabe des anderen Halbleiterschalters wird nur dann zurückgenommen,
wenn das Schaltzustandssignal des einen Halbleiterschalters länger als
die vorgegebene erste Zeitdauer ein Leiten dieses Halbleiterschalters anzeigt.
-
Zur
Unterdrückung
von Störsignalen
ist es lediglich erforderlich, Impulse der Schaltzustandssignale,
die kleiner oder gleich der ersten Zeitdauer sind und die ein Leiten
des zugehörigen
Halbleiterschaltelements anzeigen, auszublenden bzw. einen auf ein Leiten
des zugehörigen
Halbleiterschaltelements hinweisenden Pegel um die erste Zeitdauer
zu verzögern.
Aus Sicherheitsgründen
kann die Ausblendeschaltung jedoch auch dazu ausgebildet sein, Pegel des
Schaltzustandssignal, die auf ein Sperren des zugeordneten Halbleiterschaltelements
hinweisen, verzögert
um eine zweite Zeitdauer als Freigabesignal weiterzugeben. Hierdurch
wird eine zusätzliche Zeitreserve
zwischen dem Sperren dieses Halbleiterschaltelements und der Freigabe
des anderen Halbleiterschaltelements geschaffen.
-
Das
erste und zweite Halbleiterschaltelement sind vorzugsweise als MOS-Transistoren,
wie MOSFET oder IGBT, ausgebildet, wobei die Schaltzustandsdetektionsschaltungen
beispielsweise die Gate-Source-Spannungen der Transistoren zur Bereitstellung
der Schaltzustandssignale auswerten. Hierzu werden die Beträge der Gate-Source-Spannungen
beispielsweise mit einem Referenzwert verglichen, wobei bei Gate-Source-Spannungen
größer als
der Referenzwert durch das Schaltzustandssignal ein Leiten und bei
Gate-Source-Spannungen kleiner als der Referenzwert durch das Schaltzustandssignal ein
Sperren des zugehörigen
Transistors angezeigt wird.
-
Dieser
Vergleich erfolgt vorzugsweise durch einen Komparator, der ein Hystereseverhalten
besitzt, wodurch die Störsicherheit
der Halbbrückenschaltung
weiter erhöht
ist.
-
Die
wenigstens eine Ausblendeschaltung umfasst vorzugsweise eine Eingangsklemme
zum Zuführen
des Schaltzustandssignals, eine Ausgangsklemme zum Bereitstellen
des Freigabesignals, sowie wenigstens ein kapazitives Speicherelement,
dessen Ladezustand das Freigabesignal bestimmt und das bei einem
vorgegebenen ersten Pegel des Schaltzustandssignals geladen und
bei einem vorgegebenen zweiten Pegel des Schaltzustandssignals entladen
wird.
-
Vorzugsweise
unterscheiden sich ein Ladestrom und ein Entladestrom des kapazitiven
Speicherelements, so dass fallende Flanken des Schaltzustandssignals
mit einer anderen Verzögerung
wie steigende Flanken an den Ausgang weitergegeben werden, um dadurch
Schaltzustandssignale, die ein Sperren des zugehörigen Halbleiterschaltelements anzeigen,
mit einer anderen Verzögerung
weiterzugeben wie Schaltzustandssignale, die ein Leiten des zugehörigen Halbleiterschaltelements
anzeigen.
-
Die
Ansteuerschaltungen umfassen jeweils eine Verknüpfungsschaltung zur Verknüpfung des Eingangssignals
mit dem jeweiligen Freigabesignal und eine der Verknüpfungsschaltung
nachgeschaltete Treiberschaltung, die zur Ansteuerung des jeweiligen
Halbleiterschaltelements geeignete Ansteuerpegel nach Maßgabe eines
Ausgangssignals der Verknüpfungsschaltung
zur Verfügung
stellt.
-
Die
vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von
Figuren näher erläutert.
-
1 zeigt
schematisch ein Ausführungsbeispiel
einer Halbbrückenschaltung
mit zwei Halbleiterschaltelementen, die jeweils durch eine Ansteuerschaltung
angesteuert sind, und mit Ausblendeschaltungen zur Erzeugung von
Freigabesignalen aus Schaltzustandssignalen der Halbleiterschalter.
-
2 veranschaulicht
die Funktionsweise der Ausblendeschaltungen.
-
3 zeigt
ein schaltungstechnisches Realisierungsbeispiel der Halbbrückenschaltung
gemäß 1,
die als Halbleiterschaltelemente zwei MOSFET desselben Leitungstyps
aufweist.
-
4 zeigt
ein schaltungstechnisches Realisierungsbeispiel einer Halbbrückenschaltung
mit komplementären
MOSFET als Halbleiterschaltelemente.
-
5 zeigt
ein erstes Ausführungsbeispiel einer
Ausblendeschaltung.
-
6 zeigt
ein zweites Ausführungsbeispiel einer
Ausblendeschaltung.
-
In
den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen
gleiche Teile mit gleicher Bedeutung.
-
Die
in 1 dargestellte Halbbrückenschaltung umfasst zwei
als n-Kanal-MOSFET ausgebildete Halbleiterschaltelemente M1, M2,
wobei die Drain-Source-Strecken DS dieser MOSFET, die deren Laststrecken
bilden, in Reihe zwischen eine Anschlussklemme für ein erstes Versorgungspotential V1
und eine Anschlussklemme für
ein zweites Versorgungspotential bzw. Bezugspotential GND geschaltet
sind. Eine Ausgangsklemme OUT zum Anschließen einer Last ist an einen
den Laststrecken der MOSFET M1, M2 gemeinsamen Knoten angeschlossen.
-
Zur
Ansteuerung der Halbleiterschaltelemente M1, M2 ist jeweils eine
Ansteuerschaltung 11, 21 vorgesehen, die an den
Gate-Anschluss G, der den Ansteueranschluss bildet, des jeweiligen
Halbleiterschaltelements M1, M2 angeschlossen sind. Diesen Ansteuerschaltungen 11, 21 ist
ein an einer Eingangsklemme IN anliegendes Eingangssignal Sin zugeführt, nach
dessen Maßgabe
die Halbleiterschalter M1, M2 jeweils komplementär zueinander leitend oder sperrend
angesteuert werden.
-
Um
Querströme
zu vermeiden, ist beim Umschalten, also beim Übergang eines der Halbleiterschaltelemente
in einen sperrenden und des anderen der Halbleiterschaltelemente
in einen leitenden Zustand, sicherzustellen, dass die beiden Halbleiterschaltelemente
M1, M2 nicht gleichzeitig leiten. Hierzu sind Schaltzustandsdetektionsschaltungen 12, 22 vorgesehen,
die die Schaltzustände
der Halbleiterschaltelemente M1, M2 erfassen und ein vom jeweiligen
Schaltzustand abhängiges
Schaltzustandssignal ST1, ST2 zur Verfügung stellen.
-
Diese
Schaltzustandssignale ST1, ST2 sind je einer Ausblendeschaltung 13, 23 zugeführt, die aus
den Schaltzustandssignalen ST1, ST2 Freigabesignale FS1, FS2 erzeugt,
die der Ansteuerschaltung des jeweils anderen Halbleiterschalters
zugeführt sind.
In dem dargestellten Ausführungsbeispiel
ist dem ersten Halbleiterschaltelement M1 eine erste Schaltzustandsdetektionsschaltung 12 zugeordnet, die
ein erstes Schaltzustandssignal ST1 zur Verfügung stellt, das einer ersten
Ausblendeschaltung 13 zugeführt ist, die daraus ein erstes
Freigabesignal FS1 bereitstellt. Dieses erste Freigabesignal FS1
ist der zweiten Ansteuerschaltung 21 des zweiten Halbleiterschaltelements
M2 zugeführt.
Entsprechend ist dem zweiten Halbleiterschaltelement M2 eine zweite Schaltzustandsdetektionsschaltung 22 zugeordnet, die
ein zweites Schaltzustandssignal ST2 zur Verfügung stellt, das einer zweiten
Ausblendeschaltung 23 zugeführt ist, die ein zweites Freigabesignal
FS2 bereitstellt. Dieses zweite Freigabesignal FS2 ist der ersten
Ansteuerschaltung 11 des ersten Halbleiterschaltelements
M1 zugeführt.
-
Die
Ausblendeschaltungen 13, 23 sind dazu ausgebildet,
Impulse der Schaltzustandssignale ST1, ST2, die kleiner als eine
vorgegebene erste Zeitdauer sind und die einen leitenden Zustand
des zugeordneten Halbleiterschaltelements M1, M2 anzeigen, für die Erzeugung
des jeweiligen Freigabesignals FS1, FS2 auszublenden, bzw. Signalpegel,
die auf einen leitenden Zustand des zugeordneten Halbleiterschaltelements
hinweisen, um die erste Zeitdauer verzögert weiterzugeben. Die erste
Zeitdauer ist dabei vorzugsweise kurz im Vergleich zu üblichen
Einschaltdauern des ersten und zweiten Halbleiterschaltelements
M1, M2.
-
Die
Ansteuerschaltungen 11, 21 sind dazu ausgebildet,
das ihnen zugeordnete Halbleiterschaltelement M1, M2 abhängig von
dem Eingangssignal IN und dem zugeführten Freigabesignal FS1 bzw. FS2
anzusteuern, wobei das erste Freigabesignal FS1 dazu dient, dass
zweite Halbleiterschaltelement M2 unabhängig vom Signalpegel des Eingangssignals
Sin über
die zweite Ansteuerschaltung 21 zu sperren, wenn das erste
Halbleiterschaltelement M1 leitet. Entsprechend dient das zweite
Freigabesignal FS2 dazu, das erste Halbleiterschaltelement M1 unabhängig vom
Signalpegel des Eingangssignals Sin zu sperren, wenn das zweite
Halbleiterschaltelement M2 leitet.
-
Die
Ausblendung kurzer ein leitendes Halbleiterschaltelement anzeigender
Impulse durch die Ausblendeschaltungen 13, 23 bei
der Erzeugung der Freigabesignale FS1, FS2 trägt zur Störsicherheit der Halbbrückenschaltung
bei, wie nachfolgend erläutert
wird.
-
Zu
Zwecken der Erläuterung
sei zunächst angenommen,
dass das zweite Halbleiterschaltelement M2 leitet und das erste
Halbleiterschaltelement M1 sperrt. Wird nach einem Wechsel des Ansteuersignals
Sin das zweite Halbleiterschaltelement M2 sperrend angesteuert,
so zeigt das zweite Schaltzustandssignal ST2 noch so lange ein leitendes
zweites Halbleiterschaltelement M2 an, bis die zweite Schaltzustandsdetektionsschaltung 22 einen
sperrenden Zustand des zweiten Halbleiterschaltelements M2 detektiert.
Wird ein Sperren des zweiten MOSFET M2 detektiert, so wird der daraus
resultierende, sich ändernde
Pegel des zweiten Schaltzustandssignals ST2 unverzögert oder
mit einer noch zu erläuternden zweiten
Verzögerungsdauer
als Freigabesignal FS2 ausgegeben, um das erste Halbleiterschaltelement M1
freizugeben. Schaltet das erste Halbleiterschaltelement M1 daraufhin
ein, so beginnt das Potential an der Ausgangsklemme OUT, das sich
bei dem zuvor leitenden zweiten Halbleiterschaltelement M2 annähernd auf
Bezugspotential GND befand, anzusteigen. Dieser Potentialanstieg
am Ausgang OUT beeinflusst die durch die Spannungsde tektionsschaltung 22 ausgewertete
Messgröße des zweiten MOS-FET M2, da zwischen
der Ausgangsklemme OUT und dem Source-Anschluss des MOSFET M2 über eine
parasitäre
Gate-Drain-Kapazität C3 und die
Gate-Source-Kapazität
C4 ein kapazitiver Spannungsteiler vorhanden ist. Aufgrund der kapazitiven Kopplung über die
parasitäre
Kapazität
C3 ist die Amplitude dieser Spannungsänderung zwischen dem Gate-Anschluss
und dem Source-Anschluss des zweiten MOSFET M2 umso größer, je
steiler der Potentialanstieg an der Ausgangsklemme OUT erfolgt,
je schneller der erste MOSFET M1 also einschaltet. Weist dieses
kapazitiv eingekoppelte Störsignal
eine so große
Amplitude auf, dass die Schaltzustandsdetektionsschaltung 22 ein
eingeschaltetes zweites Halbleiterschaltelement M2 erkennt, so nimmt
das zweite Schaltzustandssignal ST2 einen entsprechenden Signalpegel
an. Die Dauer solcher Störsignale
ist im Vergleich zur Gesamteinschaltdauer der Halbleiterschaltelemente üblicherweise
kurz. Darüberhinaus
genügt
die über
die parasitäre
Kapazität
C3 eingekoppelte Ladung nicht, um das zweite Halbleiterschaltelement
M2 tatsächlich
leitend anzusteuern, wenn dessen Gate-Source-Spannung durch entsprechende
Maßnahmen
z.B. in der Ansteuerschaltung 21 auf einem niedrigen Wert
gehalten wird. Die zweite Ausblendeschaltung 23 die dazu
ausgebildet ist, Impulse des Schaltzustandssignals ST2, die kürzer als
die erste Zeitdauer sind, auszublenden, verhindert bei der dargestellten
Halbbrückenschaltung,
dass bei kurzen Störsignalen
ein Pegelwechsel des zweiten Freigabesignals FS2 stattfindet, durch den
das erste Halbleiterschaltelement M1 gesperrt würde.
-
Störsignale
am Gate-Anschluss des zweiten Halbleiterschaltelements M2, deren
Dauer kürzer
als die erste Zeitdauer ist, bleiben somit ohne Wirkung auf die
Ansteuerung des ersten Halbleiterschaltelements M1.
-
Eine
entsprechende Funktionsweise erfüllt die
erste Ausblendeschaltung 13, die nach dem Sperren des ersten
Halbleiterschaltelements M1 und während des Einschaltvorganges
des zweiten Halbleiterschaltelements M2 Impulse des ersten Schaltzustandssignals
ST1, die aus kapazitiv eingekoppelten Störsignalen resultieren und die
ein vermeintliches Leiten des ersten Halbleiterschaltelements M1 anzeigen,
ausblendet. Eine Gate-Drain-Kapazität des ersten Halbleiterschaltelements
M1 ist in 1 mit dem Bezugszeichen C1,
die Gate-Source-Kapazität dieses
Halbleiterschaltelements ist mit dem Bezugszeichen C2 bezeichnet.
-
Die
Funktionsweise der Ausblendeschaltungen 13, 23 ist
in 2 anhand beispielhafter Zeitverläufe des
Schaltzustandssignals ST1 bzw. ST2 und des daraus resultierenden
Freigabesignals FS1 bzw. FS2 dargestellt. Für die Darstellung wird davon
ausgegangen, dass ein High-Pegel des Schaltzustandssignals ST1/ST2
auf ein Sperren des zugeordneten Halbleiterschaltelements und ein
Low-Pegel dieses Schaltzustandssignals ST1/ST2 auf ein Leiten des zugeordneten
Halbleiterschaltelements hinweist.
-
In
der Darstellung gemäß 2 wird
zu einem Zeitpunkt t1 ein Sperren des zugeordneten Halbleiterschaltelements
erkannt, wodurch das Schaltzustandssignal ST1/ST2 einen High-Pegel annimmt. Zu
einem späteren
Zeitpunkt t2 sinkt das Schaltzustandssignals ST1/ST2, beispielsweise
wegen eines kurzfristigen Störimpulses,
auf einen Low-Pegel ab. Die Zeitdauer dieses Low-Impulses ist jedoch
kleiner als die vorgegebene erste Zeitdauer T1, so dass dieser Low-Impuls
ohne Auswirkung auf das Freigabesignal FS1/FS2 bleibt. Erst, wenn
das Schaltzustandssignal ST1/ST2 für eine Zeitdauer, die länger als
die erste Zeitdauer T1 ist, auf einem Low-Pegel bleibt, folgt das
Freigabesignal FS1/FS2 zeitverzögert
mit dieser ersten Zeitdauer T1, wie dies in 2 nach dem
Zeitpunkt t3 dargestellt ist, zu dem das Schaltzustandssignal ST1/ST2
auf den Low-Pegel absinkt.
-
Vorzugsweise
ist den Ausblendeschaltungen 13, 23 neben dem
Schaltzustandssignal ST1, ST2 auch das Eingangssignal Sin zu geführt, um
bei einem gegebenen Signalpegel, bei dem einer der beiden Halbleiterschalter
M1 oder M2 leitend angesteuert werden soll, über das jeweilige Freigabesignal
die Freigabe des jeweils anderen Halbleiterschalters M2 oder M1
zurückzunehmen.
Abhängig
von der konkreten Ausgestaltung der Ansteuerschaltung 11, 21 dient
dieses Vorgehen nur zur Erhöhung
der Sicherheit, da bei einem Eingangssignalpegel Sin, bei dem der
eine Halbleiterschalter M1 oder M2 leiten soll, der jeweils andere
Halbleiterschalter M2 oder M1 bereits durch das Eingangssignal gesperrt
wird.
-
5 zeigt
ein schaltungstechnisches Realisierungsbeispiel einer die zuvor
erläuterte
Funktion erfüllenden
Ausblendeschaltung 13 bzw. 23. Der Aufbau und
die Funktionsweise dieser Ausblendeschaltung werden nachfolgend
erläutert,
wobei zunächst nur
die in der Figur nicht gestrichelt dargestellten Schaltungskomponenten
betrachtet werden.
-
Die
Ausblendeschaltung umfasst eine Eingangsklemme IN1 zum Zuführen des
jeweiligen Schaltzustandssignals ST1/ST2 und eine Ausgangsklemme
OUT1 zum Bereitstellen des jeweiligen Freigabesignals FS1/FS2. Die
Ausblendeschaltung umfasst in dem Ausführungsbeispiel einen ersten CMOS-Inverter
mit einem PMOS-Transistor P5 und einem NMOS-Transistor N5, deren
Laststrecken in Reihe zu einer Stromquelle I3 zwischen ein positives Versorgungspotential
V+ und Bezugspotential GND geschaltet sind. Die Eingangsklemme IN1
ist an den Eingang dieses Inverters angeschlossen, der gemeinsam
durch die Gate-Anschlüsse der
Transistoren P5, N5 gebildet ist. Die Ausblendeschaltung umfasst
einen weiteren CMOS-Inverter mit einem PMOS-Transistor P3 und einem
NMOS-Transistor N3, deren Laststrecken zwischen das Versorgungspotential
V+ und Bezugspotential GND geschaltet ist. Ein Ausgang des ersten
Inverters P5, N5 ist dabei an den Eingang dieses zweiten Inverters
P3, N3 angeschlossen. Außerdem
ist als kapazitives Speicherelement ein Kondensator C11 vorhanden,
der zwischen den dem Ausgang des ersten Inverters und dem Eingang
des zweiten Inver ters gemeinsamen Knoten N und Versorgungspotential
V+ geschaltet ist.
-
Diese
Ausblendeschaltung 13, 23 funktioniert wie nachfolgend
erläutert
ist:
Bei Anlegen eines High-Pegels an den Eingangsanschluss
IN1, der auf ein Sperren des zugeordneten Halbleiterschaltelements
(M1 oder M2 in den 1, 3 und 4)
hinweist, leitet der NMOS-Transistor N5 des ersten CMOS-Inverters
und der Transistor P5 sperrt. Unter der Annahme, dass der Kondensator C11
zunächst
entladen ist, liegen der Ausgang des ersten Inverters P5, N5 und
der Eingang des zweiten Inverters P3, N3 zunächst auf Versorgungspotential V+,
wodurch das Ausgangssignal OUT1 einen Low-Pegel annimmt. Über den
leitenden Transistor N5 wird der Kondensator C11 jedoch rasch aufgeladen,
wodurch das Potential an dem Eingang des zweiten Inverters absinkt,
und der Ausgangs OUT1 des zweiten Inverters P3, N3 auf einen High-Pegel ansteigt.
Die Verzögerungszeit,
zwischen dem Anlegen eines High-Pegels an den Eingang IN1 und dem Vorliegen
eines High-Pegels an dem Ausgang OUT1 ist bestimmt durch die Ladedauer
des ersten Kondensators C11, die in dem dargestellten Falle nahezu vernachlässigbar
ist. High-Pegel der Schaltzustandssignale ST1/ST2, die auf ein Sperren
des zugehörigen
Halbleiterschaltelements hinweisen, werden durch diese Ausblendeschaltung
somit nahezu unverzögert
auf das am Ausgangs OUT1 zur Verfügung stehenden Freigabesignals
FS1/FS2 weitergegeben.
-
Nimmt
das Signal am Eingang IN1 anschließend einen Low-Pegel an, so
sperrt der NMOS-Transistor N5 des ersten Inverters und der PMOS-Transistor
P5 leitet. Das Potential am Ausgang des ersten Inverters P5, N5
und damit am Eingang des zweiten Inverters P3, N3 bleibt jedoch
solange annähernd
auf Bezugspotential GND, bis der Kondensator C11 über die
in Reihe zu dem PMOS-Transistor P5 geschaltete Stromquelle I3 entladen
ist. Erst nach Entladen dieses Kondensators C11 wird das Potential am
Ausgang des ersten Inverters P5, N5, und damit am Eingang des zweiten
Inverters P3, N3, annähernd
auf Versorgungspotential V+ hochgezogen, um am Ausgang des zweiten
Inverters OUT1 einen Low-Pegel zur Verfügung zu stellen. Die Verzögerungszeit
zwischen dem Anlegen eines Low-Pegels am Eingang und dem Bereitstellen
eines Low-Pegels am Ausgang OUT1, die der ersten Zeitdauer T1 gemäß 2 entspricht,
ist maßgeblich
bestimmt durch die Kapazität
des Kondensators C11, das Versorgungspotential V+ und den durch
die Stromquelle I3 bereitgestellten Entladestrom.
-
Optional
weist die Ausblendeschaltung einen zweiten Eingang IN2 auf, dem
das Eingangssignal Sin zugeführt
ist. Über
diesen zweiten Eingang IN2 ist ein weiterer PMOS-Transistor P4 angesteuert, dessen
Laststrecke parallel zu dem Kondensator C11 liegt. Nimmt das Eingangssignal
Sin einen Pegel an, bei dem das der Ausblendeschaltung zugeordnete Halbleiterschaltelement
leiten soll, so wird dieser Transistor P4 leitend angesteuert, um
den Kondensator C11 zu entladen und den Eingang des zweiten CMOS-Inverters
P3, N3 auf einen High-Pegel zu legen, um am Ausgang einen Low-Pegel
zur Verfügung zu
stellen und dadurch den jeweils anderen Halbleiterschalter zu sperren.
Unter der Annahme, dass das Eingangssignal Sin einen Low-Pegel annimmt,
um das zugeordnete Halbleiterschaltelement, beispielsweise das zweite
Halbleiterschaltelement M2, leitend anzusteuern, kann das Eingangssignal
Sin bei der zweiten Ausblendeschaltung 23 unmittelbar dem
Ansteueranschluss des Transistors P4 zugeführt werden, der dann den Eingang
des CMOS-Inverters P3, N3 auf einen High-Pegel zieht, um ein erstes
Freigabesignal FS1 mit einem Low-Pegel zur Verfügung zu stellen das den ersten
MOSFET M1 sperrt. Ein UND-Gatter
GT3, das dem Eingang des ersten Inverters P5, N5 vorgeschaltet ist,
verknüpft
in diesem Fall das Eingangssignal mit dem dem Transistor P4 zugeführten Signal,
um bei leitendem Transistor P4 den NMOS-Transistors N5 sicher zu
sperren und dadurch einen Kurzschluss zwischen Versorgungspotential V+
und Bezugspotential GND zu verhindern.
-
Ein
Inverter INV2, der zwischen den Eingang IN2 und den Transistor P4
bzw. das UND-Gatter GT3 geschaltet ist, ist erforderlich, wenn die
dargestellte Ausblendeschaltung dem Halbleiterschaltelement zugeordnet
ist, das bei einem High-Pegel des Eingangssignals Sin leitet, wenn
die Ausblendeschaltung also beispielsweise dem High-Side-Schalter
M1 zugeordnet ist. Nimmt in diesem Fall das Eingangssignal Sin einen
High-Pegel an, so wird der Transistor P4 leitend, um den Ausgang
der Ausblendeschaltung OUT1 und damit das erste Freigabesignal FS1
auf einen Low-Pegel zu ziehen.
-
6 zeigt
ein weiteres Ausführungsbeispiel einer
Ausblendeschaltung, die eine anhand von 2 erläuterte Funktion
erfüllt.
Diese Auswerteschaltung umfasst einen Kondensator C12 als kapazitives
Speicherelement, der über
einen ersten Schalter S1 an Versorgungspotential V+ und über einen
zweiten Schalter S2 und eine Stromquelle I4 an Bezugspotential GND
angeschlossen ist. Die beiden Schalter S1, S2 sind über einen
Inverter INV3 über das
am Eingang IN1 anliegende Ansteuersignal, also das erste oder zweite
Schaltzustandssignal ST1, ST2 angesteuert. Zur Auswertung einer über dem Kondensator
C12 gegen Bezugspotential GND anliegenden Spannung Uc2 ist ein Komparator
K3 vorhanden, der die Kondensatorspannung Uc2 mit einer Referenzspannung
Vref3 vergleicht und abhängig von
dem Vergleich ein Ausgangssignal bereitstellt, das dem ersten oder
zweiten Freigabesignal FS1, FS2 entspricht.
-
Nimmt
das Eingangssignal ST1/ST2 einen High-Pegel an, so wird der als
PMOS-Transistor ausgebildete erste Schalter S1 geschlossen, um den Kondensator
C12 auf Versorgungspotential V+ aufzuladen. Übersteigt die Kondensatorspannung
Uc2 dabei den Wert der Referenzspannung Vref3, so nimmt das am Ausgangs
OUT1 anliegenden Signal einen High-Pegel an. Die Verzögerungszeit,
mit der ein High-Pegel am Eingang IN1 auf einen High-Pegel am Ausgang
OUT1 weitergegeben wird, ist im Wesentlichen abhängig von der Kapazität des Kondensators
C12 und der Referenzspannung Vref3, wobei diese Referenzspannung
Vref3 vorzugsweise nur wenig über
Bezugspotential GND liegt.
-
Wird
an den Eingang IN1 anschließend
ein Low-Pegel angelegt, so sperrt der erste Schalter S1 und der
in dem Beispiel als n-leitender Transistor ausgebildete zweite Schalter
S2 leitet, um den Kondensator C12 über die Stromquelle I4 zu entladen. Das
am Ausgang OUT1 anliegende Signal nimmt dabei dann einen Low-Pegel
an, wenn der Kondensator C12 über
die Stromquelle I4 bis auf den Wert der Referenzspannung Vref3 entladen
wurde. Die Verzögerungsdauer
zwischen einem Low-Pegel am Eingang IN1 und einem Low-Pegel am Ausgang
OUT1 ist abhängig
von der Kapazität
des Kondensators Uc2, dem Wert des Versorgungspotentials V+ auf
den der Kondensator aufgeladen wurde, und dem Entladestrom I4, sowie
dem Wert der Referenzspannung Vref3.
-
Optional
besteht auch hier die Möglichkeit, den
Kondensator C12 abhängig
vom Eingangssignal Sin der Halbbrückenschaltung zu entladen,
um das Freigabesignal auf einen Low-Pegel zu setzen, wenn das Freigabesignal
Sin einen Pegel aufweist, bei dem der der Ausblendeschaltung zugeordnete
Halbleiterschalter leiten soll. In dem Ausführungsbeispiel gemäß 1 ist
der erste Halbleiterschalter M1 der ersten Ausblendeschaltung 13 und
der zweite Halbleiterschalter M2 der zweiten Ausblendeschaltung 23 zugeordnet.
-
Die
Ausblendeschaltungen gemäß der 5 und 6 sind
so ausgebildet, dass High-Pegel am Eingang IN1 nahezu unverzögert an
den Ausgang OUT1 weitergegeben werden. Eine bestimmte Verzögerungszeit
zur Weitergabe eines solchen High-Pegels kann bei der Ausblendeschaltung
gemäß 5 auf
einfache Weise dadurch erreicht werden, dass in Reihe zu dem NMOS-Transistor N5 zwischen
den Ausgang des Inverters P5, N5 und Bezugspotential GND eine Stromquelle
geschaltet wird, die die Ladezeit des Kondensators C11 bestimmt.
-
Entsprechend
kann bei einer Ausblendeschaltung gemäß 6 eine Stromquelle
in Reihe zu dem ersten Schalter S1 zwischen das Versorgungspotential
V+ und den Ausgang des Inverters S1, S2 geschaltet werden, um dadurch
die Ladezeit des Kondensators C12 festzulegen.
-
3 zeigt
die Halbrückenschaltung
gemäß 1 mit
schaltungstechnischen Realisierungsbeispielen für die Ansteuerschaltungen 11, 21 und
die Schaltzustandsdetektorschaltungen 12, 22.
-
Die
erste Ansteuerschaltung 11 umfasst eine zwischen ein erstes
Ansteuerpotential V2 und den Ansteueranschluss G des MOS-FET M1 geschaltete Reihenschaltung
einer Stromquelle I11 und eines p-leitenden Transistors P1. Zwischen
den Ansteueranschluss G und den Source-Anschluss S ist eine Reihenschaltung
eines n-leitenden Transistors N1 und einer zweiten Stromquelle I12
geschaltet. Die komplementären
Transistoren P1, N2 sind gemeinsam angesteuert, wobei der MOSFET
M1 bei leitendem Transistor P1 über
die Stromquelle I11 auf das Ansteuerpotential V2 aufgeladen wird,
um zu leiten. Zum Sperren des MOSFET M1 wird dessen Gate-Source-Kapazität C2 über den
Transistor N1 und die Stromquelle I12 entladen. Das gemeinsame Ansteuersignal
der komplementären
Transistoren P1, N1 wird durch eine als NAND-Gatter GT1 ausgebildete
Verknüpfungsschaltung
aus dem Eingangssignal Sin und dem zweiten Freigabesignal FS2 zur Verfügung gestellt.
Das erste Halbleiterschaltelement M1 wird in dem dargestellten Ausführungsbeispiel über den
Transistor P1 leitend angesteuert, wenn sich sowohl das Eingangssignal
Sin als auch das Freigabesignal FS1 auf einem High-Pegel befinden. Nimmt
nur eines dieser beiden Signale, also entweder das Eingangssignal
Sin oder das Freigabesignal FS1 einen Low-Pegel an, sperrt der Transistor P1 und
der Transistor N1 leitet, um den MOSFET M1 zu sperren.
-
Zur
Erzeugung des zweiten Schaltzustandsignals ST2, aus dem die zweite
Ausblendeschaltung 23 das zweite Freigabesignal FS2 für das erste
Halbleiterschaltelement M1 bereitstellt, ist ein Komparator K2 vorgesehen,
der die Gate-Spource-Spannung des
zweiten Halbleiterschaltelements M2 mit einer Referenzspannung Vref2
vergleicht. Der Komparator K2 und die Referenzspannungsquelle sind
so verschaltet, dass das Schaltzustandssignal ST2 einen High-Pegel
annimmt, wenn die Gate-Source-Spannung
unter den Wert der Referenzspannung Vref2 absinkt, wobei diese Referenzspannung
Vref2 so gewählt
ist, dass das zweite Halbleiterschaltelement M2 sicher sperrt, wenn
dessen Gate-Source-Spannung auf diesen Wert abgesunken ist. Steigt
beim Einschalten des ersten Halbleiterschaltelements M1 die Gate-Source-Spannung
des zweiten Halbleiterschaltelements M2 kurzfristig an, so kann
dies zu einem Low-Pegel
des Schaltzustandsignals ST2 führen, kurze
Low-Pegel werden wie oben bereits erläutert jedoch ausgefiltert,
so dass hieraus keine Beeinflussung des ersten Halbleiterschaltelements
M1 resultiert. Vorzugsweise besitzt der Komparator K2 der Schaltzustandsdetektionsschaltung 22 ein
Hystereseverhalten, was dazu führt,
dass kleine Anstiege der Gate-Source-Spannung über den
Wert der Referenzspannung Vref2 hinaus, nicht zu einer Änderung
des Schaltzustandsignals ST2 führen.
-
Die
zweite Ansteuerschaltung 21 zur Ansteuerung des zweiten
Halbleiterschaltelements M2 ist entsprechend der ersten Ansteuerschaltung 11 aufgebaut,
und besitzt eine zwischen ein zweites Ansteuerpotential V3 und den
Gate-Anschluss G des zweiten MOSFET M2 geschaltete Reihenschaltung einer
Stromquelle I21 und eines p-leitenden Transistors P2. Zwischen den
Gate-Anschluss G und den Source-Anschluss S ist eine Reihenschaltung
eines n-leitenden Transistors N2 und einer Stromquelle I22 geschaltet.
Die komplementären
Transistoren P2, N2 sind gemeinsam über das Ausgangssignal einer
als NAND-Gatter ausgebildeten Verknüpfungsschaltung GT2 angesteuert,
wobei dieses Gatter das durch die erste Ausblendeschaltung 13 zur
Verfügung
gestellte erste Freigabesignal FS1 mit dem mittels eines Inverters
INV invertierten Eingangssignals Sin ver knüpft. Das Eingangssignal Sin
ist invertiert, um im vorliegenden Fall bei einem Low-Pegel des
Eingangssignals Sin und einem High-Pegel des ersten Freigabesignals
FS1 den MOSFET M2 über
die Stromquelle I21 und den Transistor P2 leitend anzusteuern.
-
Die
ersten und zweiten Ansteuerpotentiale V2, V3 sind vorzugsweise verschieden,
wobei das erste Ansteuerpotential V2 größer als das Versorgungspotential
V1 ist und beispielsweise durch eine nicht näher dargestellte Ladungspumpenschaltung zur
Verfügung
gestellt wird.
-
Das
erste Freigabesignal FS1 wird durch die erste Ausblendeschaltung 13 aus
dem ersten Schaltzustandssignal ST1 zur Verfügung gestellt. Die erste Schaltzustandsdetektionsschaltung 12,
die den Schaltzustand des ersten Halbleiterschaltelements M1 detektiert,
ist entsprechend der zweiten Schaltzustandsdetektionsschaltung 22 aufgebaut
und besitzt einen Komparator K1, der die Gate-Source-Spannung des
Halbleiterschaltelements M1 mit einer Referenzspannung Vref1 vergleicht,
die identisch mit der Referenzspannung Vref2 sein kann. Das Schaltzustandssignal
ST1 nimmt einen High-Pegel an, wenn die Gate-Source-Spannung des MOSFET
M1 unter den Wert der Referenzspannung Vref1 abgesunken ist.
-
4 zeigt
eine Abwandlung der Halbbrückenschaltung
gemäß 3,
bei der das erste Halbleiterschaltelement M1 als pleitender MOSFET
ausgebildet ist. Änderungen
ergeben sich in diesem Zusammenhang bezüglich der ersten Ansteuerschaltung 11 und
der ersten Schaltzustandsdetektionsschaltung 12. Die Stromquelle
I11 und der p-leitende Transistor P1 sind in diesem Ausführungsbeispiel zwischen
den an das erste Versorgungspotential V1 angeschlossenen Source-Anschluss
S des MOS-FET M1
und dessen Gate-Anschluss G geschaltet. Der n-leitende Transistor
N1 und die Stromquelle I12 sind zwischen den Gate-Anschluss G und ein
drittes Ansteuerpotential V4 geschaltet, das beispielsweise dem
Bezugspotential GND entspricht. Die Verknüpfungsschaltung GT1 ist in
diesem Ausführungsbeispiel
als UND-Gatter GT1 ausgebildet. Bei einem High-Pegel des Eingangssignals
Sin und des zweiten Freigabesignals FS2 liegt am Ausgang dieses
Gatters GT1 ein High-Pegel an, durch welchen der n-leitende Transistor
N1 leitet, um den Gate-Anschluss auf das unterhalb des Versorgungspotentials
V1 liegende Ansteuerpotential V4 zu ziehen, und dadurch den p-leitenden
MOSFET M1 leitend anzusteuern.
-
Die
Schaltzustandsdetektionsschaltung 12 wertet die Gate-Source-Spannung dieses
MOSFET M1 aus, wobei das Schaltzustandssignal einen High-Pegel annimmt,
wenn der Betrag dieser Gate-Source-Spannung unter den Wert der Referenzspannung
Vref2 abgesunken ist.
-
- 11,
21
- Ansteuerschaltungen
- 12,
22
- Schaltzustandsdetektionsschaltungen
- 13,
23
- Ausblendeschaltungen
- C1,
C3
- Gate-Drain-Kapazitäten, parasitäre Kapazi
-
- täten
- C11,
C12
- Kondensatoren
- C2,
C4
- Gate-Source-Kapazitäten
- D
- Drain-Anschluss
-
-
- FS1,
FS2
- Freigabesignale
- G
- Gate-Anschluss
- GND
- zweites
Versorgungspotential, Bezugspoten
-
- tial
- GT1
- UND-Gatter
- GT1,
GT2
- NAND-Gatter
- GT3
- UND-Gatter
- I11,
I12
- Stromquellen
-
-
- I21,
I22
- Stromquellen
- I3
- Stromquelle
- I4
- Stromquelle
- IN
- Eingangsklemme
- IN1,
IN2
- Eingangsklemmen
- INV
- Inverter
- INV2
- Inverter
- Inv3
- Inverter
- K1,
K2
- Komparatoren
- K3
- Komparator
- M1,
M2
- Halbleiterschaltelemente,
MOSFET
- N1,
N2
- n-leitende
Transistoren
- N3,
N5
- n-leitende
Transistoren
- OUT
- Ausgangsklemme
- OUT1
- Ausgangsklemme
- P1,
P2
- p-leitende
Transistoren
- P3,
P4, P5
- p-leitende
Transistoren
- S
- Source-Anschluss
-
-
- S1,
S2
- Schalter
- Sin
- Eingangssignal
- ST1,
ST2
- Schaltzustandssignale
- Uc2
- Kondensatorspannung
- V+
- Versorgungspotential
- V1
- erstes
Versorgungspotential
- V2,
V3, V4
- Versorgungspotentiale
- Vref1,
Vref2
- Referenzspannungsquellen
- Vref3
- Referenzspannungsquelle