[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10339022A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE10339022A1
DE10339022A1 DE10339022A DE10339022A DE10339022A1 DE 10339022 A1 DE10339022 A1 DE 10339022A1 DE 10339022 A DE10339022 A DE 10339022A DE 10339022 A DE10339022 A DE 10339022A DE 10339022 A1 DE10339022 A1 DE 10339022A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
insulating layer
semiconductor
semiconductor device
layer element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10339022A
Other languages
English (en)
Inventor
Shigeo Tokumitsu
Satoshi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of DE10339022A1 publication Critical patent/DE10339022A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Halbleiterchip (1) wird durch Dicing hergestellt, ohne einen leitfähigen Film zum Bilden einer Verdrahtung und dergleichen von einem Dicing-Linienbereich zu entfernen. Ein vorbestimmtes Isolierschichtelement (3) wird an diesen Halbleiterchip (1) an dessen Rückseite (1b) angehaftet, und die Rückseite und die Seitenfläche des Halbleiterchips (1) sowie ein Teil einer Vorderseite (1a) entlang des Randbereichs des Halbleiterchips (1) sind durch das Isolierschichtelement (3) bedeckt. Somit ist ein Grat (7) mit dem Isolierschichtelement (3) bedeckt, um zu verhindern, daß ein Draht (9) und der Grat (7) sich direkt gegenseitig berühren, selbst wenn der leitfähige Film in dem Dicing-Linienbereich durch das Dicing hochgebogen ist und ein Grat (7) in dem Randbereich des Halbleiterchips (1) resultiert. Somit kann eine Halbleitervorrichtung erhalten werden, bei der ein elektrischer Kurzschluß verhindert wird, ohne einen leitfähigen Film von einer Dicing-Linie zu entfernen.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, und insbesondere auf eine Halbleitervorrichtung, bei der ein elektrischer Kurzschluß zwischen einem durch Dicing hervorgerufenem Grat und einem Draht verhindert wird.
  • Beim Herstellen einer Halbleitervorrichtung wird diese in Form eines Halbleitersubstrats (Wafer) zuerst derart vorbestimmten Verfahren unterzogen, dass sie ein Element, eine Verdrahtung und dergleichen, die auf dessen Oberfläche zu bilden sind, aufweist. Nach dem Beenden aller Verfahren, die auf einen Wafer angewendet werden sollen, wird der Wafer entlang einer Dicing-Linie in einzelne Halbleiterchips getrennt.
  • Jeder derart geschnittene Halbleiterchip wird vorbestimmten Montageverfahren einschließlich einem vorbestimmten Chip-Kontaktierungsschritt oder Drahtkontaktierungsschritt unterzo gen, um als eine Halbleitervorrichtung fertiggestellt zu werden.
  • Beim Dicing eines Wafers entlang einer Dicing-Linie wird ein leitender Film in dem Dicing-Linienbereich hochgebogen. Folglich gibt es das Problem, daß ein Draht und der so hoch gebogene leitende Film sich gegenseitig berühren, wenn das Drahtkontaktieren durchgeführt wird, so daß ein elektrischer Kurzschluß eingeführt wird.
  • Um ein derartiges Problem zu lösen, wurde ein Verfahren zum Entfernen eines leitenden Films in einem Dicing-Linienbereich vor dem Ausführen eines Dicing-Verfahrens vorgeschlagen, z.B. in den japanischen Patentoffenlegungsschriften JP 10-154670 und JP 11-204525 .
  • Durch Entfernen eines leitfähigen Films in einem Dicing-Linienbereich vor dem Auseinanderschneiden eines Wafers wird kein hochgebogener leitfähiger Film auf dem Wafer vorhanden sein. Als Folge wird ein elektrischer Kurzschluß verhindert, der ansonsten zwischen einem Draht und dem hochgebogenen leitfähigen Film geschaffen würde.
  • Jedoch beinhaltet das obige Halbleitervorrichtungsherstellungsverfahren das Problem, daß ein zusätzlicher Verfahrensschritt zum Entfernen eines leitfähigen Films aus einem Dicing-Linienbereich eines Wafers benötigt wird.
  • Die vorliegende Erfindung ist dazu da, das obige Problem zu lösen, und die Aufgabe der vorliegenden Erfindung ist eine Halbleitervorrichtung bereitzustellen, bei der ein elektrischer Kurzschluß verhindert wird, ohne einen leitfähigen Film aus einem Dicing-Linienbereich zu entfernen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1. Weiterentwicklungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Eine Halbleitervorrichtung nach der vorliegenden Erfindung beinhaltet einen Halbleiterchip, ein Isolierschichtelement und einen leitfähigen Draht. Der Halbleiterchip wird aus einem Halbleitersubstrat mit einem vorbestimmten Element und einem auf dessen Hauptfläche ausgebildetem Elektrodenabschnitt ausgeschnitten, ohne einen leitfähigen Film aus einem Dicing-Linienbereich zu entfernen. Der leitfähige Draht ist mit dem Elektrodenabschnitt verbunden. Das Isolierschichtelement bedeckt einen Teil des leitfähigen Films entlang des Randbereichs des Halbleiterchips.
  • Gemäß einer Halbleitervorrichtung der vorliegenden Erfindung wird ein Halbleiterchip geschnitten, ohne einen leitfähigen Film aus einem Dicing-Linienbereich zu entfernen, und ein Teil des leitfähigen Films ist entlang des Randbereichs des Halbleiterchips mit einem Isolierschichtelement bedeckt. Somit werden der mit dem Elektrodenabschnitt verbundene leitfähige Draht und der leitfähige Film entlang des Randbereichs nicht direkt miteinander verbunden sein, und ein elektrischer Kurzschluß in der Halbleitervorrichtung kann verhindert werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
    •
  • Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht, die einen Schritt eines Halbleitervorrichtungsherstellungsverfahrens nach einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 eine Teilquerschnittsansicht, die den Schritt aus 1 nach der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 eine perspektivische Ansicht, die einen Schritt darstellt, der dem Schritt aus 1 nach der ersten Ausführungsform der vorliegenden Erfindung folgt;
  • 4 eine Teilquerschnittsansicht, die den Schritt aus 3 nach der ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine perspektivische Ansicht, die einen Schritt darstellt, der dem Schritt aus 3 nach der ersten Ausführungsform der vorliegenden Erfindung folgt;
  • 6 eine Teilquerschnittsansicht, die den Schritt aus 5 nach der ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 7 eine Teilquerschnittsansicht, die einen Schritt darstellt, der dem Schritt aus 5 nach der ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 8 eine perspektivische Ansicht, die einen Schritt eines Halbleitervorrichtungsherstellungsverfahrens nach einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 9 eine Teilquerschnittsansicht, die den Schritt aus 8 nach der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 10 eine perspektivische Ansicht, die einen Schritt darstellt, der dem Schritt aus 8 nach der zweiten Ausführungsform der vorliegenden Erfindung folgt;
  • 11 eine Teilquerschnittsansicht, die den Schritt aus 10 nach der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 12 eine Teilquerschnittsansicht, die einen Schritt darstellt, der dem Schritt aus 11 nach der zweiten Ausführungsform der vorliegenden Erfindung folgt;
  • 13 eine Teilquerschnittsansicht, die einen Schritt darstellt, der dem Schritt aus 12 nach der zweiten Ausführungsform der vorliegenden Erfindung folgt;
  • 14 eine Teilquerschnittsansicht, die einen Schritt darstellt, der dem Schritt aus 13 nach der zweiten Ausführungsform der vorliegenden Erfindung folgt;
  • 15 eine Querschnittsansicht, die eine Abwandlung der Halbleitervorrichtung nach jeder Ausführung der vorliegenden Erfindung darstellt; und
  • 16 eine Querschnittsansicht, die eine andere Abwandlung einer Halbleitervorrichtung nach jeder Ausführungsform der vorliegenden Erfindung darstellt.
  • Erste Ausführungsform
  • Nun wird die Beschreibung eines Halbleitervorrichtungsherstellungsverfahrens und einer mit diesem Verfahren hergestellten Halbleitervorrichtung nach einer ersten Ausführungsform der vorliegenden Erfindung gegeben.
  • Zuerst wird ein Verfahren abgeschlossen, das auf einem Wafer zum Bilden eines vorbestimmten Elements, einer Verdrahtung und dergleichen angewendet werden soll. An dieser Stelle wird ein leitfähiger Film zum Bilden einer Verdrahtung und dergleichen nicht entfernt und verbleibt in einem Dicing-Linienbereich auf dem Wafer.
  • Durch Auseinanderschneiden des Wafers wird ein Halbleiterchip 1 wie in 1 dargestellt ausgeschnitten. Wie in 2 gezeigt, ist eine Oberfläche 1a des Halbleiterchips 1 durch einen Passivierungsfilm 8 bedeckt, während er einen Elektrodenabschnitt 5 als sogenannten Kontaktfleck an dem mit einem Draht zu verbindenden Teil freiliegend läßt.
  • Weiter ist in dem Randbereich des Halbleiterchips 1 ein hochgebogener Abschnitt (Grat) 7 vorhanden, der vom Dicing des in dem Dicing-Linienbereich verbleibenden leitfähigen Films herrührt. Der leitfähige Film ist ein Film zum Bilden eines Elektrodenabschnitts 5 oder einer Verdrahtung (nicht dargestellt).
  • Dann wird wie in 1 dargestellt ein Isolierschichtelement 3 hergerichtet zum Haften an dem Halbleiterchip 1 derart, daß er einen vorbestimmten Abschnitt des Halbleiterchips 1 bedeckt. Als ein Material für das Isolierschichtelement 3 kann ein Harz-basierendes Schichtelement oder ein Gummi-basierendes Schichtelement verwendet werden.
  • In diesem Fall ist das Isolierschichtelement 3 versehen mit einem ersten Haftabschnitt 3a zum Anhaften an eine Rückseite 1b des Halbleiterchips 1, mit einem zweiten Haftabschnitt 3b zum Anhaften an eine Seitenfläche des Halbleiterchips 1 und mit einem dritten Haftabschnitt 3c zum Anhaften an einen Teil einer Vorderseite 1a entlang des Randbereichs des Halbleiterchips 1.
  • Die Seitenfläche des Halbleiterchips 1 ist ein Querschnitt eines Wafers, der von dem Dicing des Wafers herrührt.
  • Als nächstes wird, wie in den 1 und 2 dargestellt, nur der erste Haftabschnitt 3a des Isolierschichtelements 3 an die Rückseite 1b des Halbleiterchips 1 angehaftet, während der zweite Haftabschnitt 3b und der dritte Haftabschnitt 3c in dem gleichen Zustand verbleiben.
  • Als nächstes wird, wie in den 3 und 4 dargestellt, der zweite Haftabschnitt 3b des Isolierschichtelements 3 an die Seitenfläche des Halbleiterchips 1 angehaftet. Dann wird, wie in den 5 und 6 dargestellt, der dritte Haftabschnitt 3c des Isolierschichtelements 3 an einen Teil der Vorderseite 1a entlang des Randbereichs des Halbleiterchips 1 angehaftet.
  • Somit wird der Grat 7, der aufgebogen ist und auf dem Randbereich des Halbleiterchips 1 verblieben ist, durch den zweiten Haftabschnitt 3b und den dritten Haftabschnitt 3c des Isolierschichtelements 3 bedeckt.
  • Als nächstes wird, wie in 7 dargestellt, ein Draht 9 an den Elektrodenabschnitt 5, der auf der Vorderseite des Halbleiterchips 1 vorgesehen ist, kontaktiert, und der Elektrodenabschnitt 5 und ein vorbestimmter Anschlußdrahtrahmen (nicht dargestellt) werden elektrisch miteinander verbunden. Danach wird der Halbleiterchip 1 in einem vorbestimmten Gehäuse (nicht dargestellt) versiegelt, um als eine Halbleitervorrichtung fertig bearbeitet zu sein.
  • Bei dem oben beschriebenen Halbleiterherstellungsverfahren wird zuerst ein Wafer in Halbleiterchips 1 geschnitten, ohne den leitfähigen Film zum Bilden einer Verdrahtung und dergleichen aus dem Dicing-Linienbereich zu entfernen.
  • Dann wird das vorbestimmte Isolierschichtelement 3 an die Rückseite 1b des so geschnittenen Halbleiterchips 1 angehaftet, und die Rückseite, die Seitenfläche und ein Teil der Vorderseite 1a entlang des Randbereichs des Halbleiterchips 1 werden durch das Isolierschichtelement 3 bedeckt.
  • Daher wird der Grat 7 durch das Isolierschichtelement 3 bedeckt, selbst wenn der in dem Dicing-Linienbereich verbliebene leitfähige Film durch das Dicing aufgebogen ist und ein Grat 7 in dem Randbereich des Halbleiterchips 1 ausgebildet ist.
  • Als Folge davon werden bei einer Halbleitervorrichtung z.B. ein Draht und ein anderer Draht daran gehindert, über einen Grat 7 miteinander elektrisch verbunden zu sein und einen elektrischen Kurzschluß zu schaffen. Somit kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden.
  • Zweite Ausführungsform
  • Im folgenden wird ein Halbleiterherstellungsverfahren und eine damit hergestellte Halbleitervorrichtung nach einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Zuerst wird wie in 8 dargestellt, ähnlich dem obigen Herstellungsverfahren, ein Wafer in Halbleiterchips 1 auseinander geschnitten, ohne einen leitfähigen Film zum Bilden einer Verdrahtung und dergleichen aus einem Dicing-Linienbereich zu entfernen.
  • Dann wird, wie in 8 dargestellt, ein schichtartiges Isolierschichtelement 3 vorbereitet zum Anhaften an den Halbleiterchip 1, um einen vorbestimmten Abschnitt des Halbleiterchips 1 zu bedecken. Als ein Material des Isolierschichtelements 3 kann ein Harz-basierendes Schichtelement oder ein Gummi basierendes Schichtelement verwendet werden, das vorzugsweise durch Löten beim Drahtbonden schmelzbar ist, wie später beschrieben wird.
  • In diesem Fall ist das Isolierschichtelement 3 versehen mit einem ersten Haftabschnitt 3a zum Anhaften an eine Vorderseite 1a des Halbleiterchips 1 und mit einem zweiten Haftabschnitt 3b zum Anhaften an die Seitenfläche des Halbleiterchips 1.
  • Als nächstes wird, wie in den 8 und 9 dargestellt, nur der erste Haftabschnitt 3a des Isolierschichtelements 3 an die Vorderseite 1a des Halbleiterchips 1 angehaftet, während der zweite Haftabschnitt 3b in dem gleichen Zustand verbleibt. Dann wird, wie in den 10 und 11 dargestellt, der zwei te Haftabschnitt 3b des Isolierschichtelements 3 an die Seitenfläche des Halbleiterchips 1 angehaftet.
  • Somit ist der Grat 7, der hochgebogen und auf dem Randbereich des Halbleiterchips 1 verblieben ist, durch den ersten Haftabschnitt 3a und den zweiten Haftabschnitt 3b des Isolierschichtelements 3 bedeckt.
  • Als nächstes wird, wie in 12 dargestellt, die Spitze des Drahtes 9 unmittelbar über dem Elektrodenabschnitt 5 angeordnet, um den Draht 9 an den Elektrodenabschnitt 5 zu kontaktieren. Dann wird, wie in 13 dargestellt, durch die von dem Lötdraht 9 und dem Elektrodenabschnitt 5 erzeugte Hitze der Teil des Isolierschichtelements 3, der unmittelbar oberhalb des Elektrodenabschnitts 5 angeordnet ist, aufgerissen oder geschmolzen, und eine Öffnung 12 wird gebildet.
  • Als nächstes wird, wie in 14 dargestellt, durch die in dem Isolierschichtelement 3 ausgebildete Öffnung 12 ein Draht 9 an den Elektrodenabschnitt 5 kontaktiert, und der Elektrodenabschnitt 5 und ein vorbestimmter Anschlußdrahtrahmen (nicht dargestellt) werden elektrisch miteinander verbunden. Danach wird der Halbleiterchip 1 in einem vorbestimmten Gehäuse (nicht dargestellt) versiegelt, um als eine Halbleitervorrichtung fertig zu sein.
  • Bei dem oben beschriebenen Halbleiterherstellungsverfahren wird ähnlich dem Herstellungsverfahren der ersten Ausführungsform ein Wafer in Halbleiterchips 1 auseinander geschnitten, ohne den leitfähigen Film zum Bilden einer Verdrahtung und dergleichen aus dessen Dicing-Linienbereich zu entfernen.
  • Dann wird ein vorbestimmtes Isolierschichtelement 3 an die Vorderseite 1a des so geschnittenen Halbleiterchips 1 angehaftet, und die Vorderseite und die Seitenfläche werden durch das Isolierschichtelement 3 bedeckt.
  • Daher ist der Grat 7 durch das Isolierschichtelement 3 bedeckt, selbst wenn der in dem Dicing-Linienbereich verbleibende leitfähige Film durch Dicing hochgebogen ist und der Grad 7 in dem Randbereich des Halbleiterchips 1 ausgebildet ist.
  • Folglich werden sich der Draht 9 und der Grat 7 nicht direkt miteinander berühren, nachdem der Draht 9 an den Elektrodenabschnitt 5 kontaktiert ist.
  • Als eine Folge werden bei einer Halbleitervorrichtung z.B. ein Draht und ein anderer Draht daran gehindert, über einen Grat 7 derart gegenseitig miteinander verbunden zu sein, dass ein elektrischer Kurzschluss geschaffen wird. Somit kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden.
  • Gemäß der jüngsten Entwicklung mobiler Geräte soll ein Gehäuse eines Halbleiterelements (Halbleiterchip) kompakt und dünn sein. Um diese Anforderung zu erfüllen, wird eine Anordnung vorgeschlagen, bei der eine Mehrzahl von Halbleiterchips geschliffen werden, um deren Dicke zu reduzieren, und dann geschichtet werden.
  • Folglich wird als eine Abwandlung eine Halbleitervorrichtung mit geschichteten Halbleiterchips beschrieben, wobei das bei der ersten Ausführungsform beschriebene Isolierschichtelement an jeden der Halbleiterchips angehaftet wird.
  • Wie in 15 dargestellt wird bei einer Halbleitervorrichtung nach einer Abwandlung ein Halbleiterchip 1 mit einem an dessen Rückseite 1b angehafteten Isolierschichtelement 3 auf eine Vorderseite eines Chipunterbaus 11 befestigt.
  • Dann wird ein anderer Halbleiterchip 2 mit einem an dessen Rückseite 2b angehafteten Isolierschichtelement 4 an der Vorderseite 1a des einen Halbleiterchips 1 befestigt.
  • Als nächstes wird als eine andere Abwandlung eine Halbleitervorrichtung mit geschichteten Halbleiterchips beschrieben, wobei das bei der zweiten Ausführungsform beschriebene Isolierschichtelement an jeden der Halbleiterchips angehaftet ist.
  • Wie in 16 dargestellt ist bei einer Halbleitervorrichtung nach der anderen Abwandlung ein Halbleiterchip 1 mit einem an dessen Vorderseite 1a angehafteten Isolierschichtelement 3 auf der Vorderseite eines Chipunterbaus 11 mit einem Isolierschichtelement 6 dazwischen befestigt.
  • Danach wird ein anderer Halbleiterchip 2 mit einem an dessen Vorderseite 2a angehaftetem Isolierschichtelement 4 auf dem Isolierschichtelement 3, das die Vorderseite 1a des einen Halbleiterchips 1 bedeckt, befestigt.
  • Wie oben kann bei einer Halbleitervorrichtung nach jeder Abwandlung durch Schichten von Halbleiterchips 1 und 2, die derart geschliffen sind, daß sie dünn sind, und die daran angehaftete Isolierschichtelemente 3 bzw. 4 aufweisen, die Halbleitervorrichtungen kompakt und dünn gemacht werden.
  • Insbesondere benötigt die Halbleitervorrichtung nach der anderen Abwandlung, die in 16 dargestellt ist, das zusätzliche Isolierschichtelement 6 zum Befestigen eines Halbleiterchips 1 auf dem Chipunterbau 11, wohingegen die Halbleitervor richtung nach der einen Abwandlung, die in 15 dargestellt ist kein solches Isolierschichtelement benötigt.
  • Folglich benötigt die Halbleitervorrichtung nach der einen Abwandlung weniger Isolierschichtelemente als die Halbleitervorrichtung nach der anderen Abwandlung.

Claims (6)

  1. Halbleitervorrichtung mit: einem aus einem Halbleitersubstrat herausgeschnittenem Halbleiterchip (1) mit einem vorbestimmten Element und einem Elektrodenabschnitt (5), die auf dessen Hauptoberfläche (1a) ausgebildet sind, und ohne Entfernen eines leitfähigen Films (7) von einem Dicing-Linienbereich; einem leitfähigen Draht (9), der mit dem Elektrodenabschnitt (5) verbunden ist; und einem Isolierschichtelement (3) zum Bedecken eines Teils des leitfähigen Films (7) entlang eines Randbereichs des Halbleiterchips (1).
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Isolierschichtelement (3) bereitgestellt ist zum Bedecken einer Rückseite (1b) des Halbleiterchips (1), einer Seitenfläche des Halbleiterchips (1) und eines Teils der Vorderseite entlang des Randbereichs des Halbleiterchips (1).
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, mit einer Mehrzahl der Halbleiterchips (1, 2), die durch das Isolierschichtelement (3, 4) bedeckt sind, wobei die Halbleiterchips (1, 2) geschichtet sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Isolierschichtelement (3) bereitgestellt ist zum Bedecken der Vorderseite (1a) des Halbleiterchips (1) und einer Seitenfläche des Halbleiterchips (1).
  5. Halbleitervorrichtung nach Anspruch 4, weiter mit einer Öffnung (12), die in dem Isolierschichtelement (3) an einer dem Elektrodenabschnitt (5) entsprechenden Stelle ausgebildet ist, wobei der leitfähige Draht (9) mit dem Elektrodenabschnitt (5) durch die Öffnung (12) verbunden ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, mit mehr als einem von den Halbleiterchips (1, 2), die durch das Isolierschichtelement (3, 4) bedeckt sind, wobei die Halbleiterchips (1, 2) geschichtet sind.
DE10339022A 2003-02-18 2003-08-25 Halbleitervorrichtung Withdrawn DE10339022A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-039254 2003-02-18
JP2003039254A JP2004253422A (ja) 2003-02-18 2003-02-18 半導体装置

Publications (1)

Publication Number Publication Date
DE10339022A1 true DE10339022A1 (de) 2004-09-02

Family

ID=32821091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339022A Withdrawn DE10339022A1 (de) 2003-02-18 2003-08-25 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US20040159924A1 (de)
JP (1) JP2004253422A (de)
KR (1) KR20040074897A (de)
CN (1) CN1523645A (de)
DE (1) DE10339022A1 (de)
TW (1) TWI226662B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496241B2 (ja) * 2007-08-17 2010-07-07 株式会社東芝 半導体素子とそれを用いた半導体パッケージ
US7911045B2 (en) 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
JP4596011B2 (ja) * 2008-01-09 2010-12-08 トヨタ自動車株式会社 半導体装置
TWI509678B (zh) * 2011-07-27 2015-11-21 Inpaq Technology Co Ltd 平面式半導體元件及其製作方法
US9698646B2 (en) 2011-11-09 2017-07-04 Mitusubishi Electric Corporation Rotating electrical machine
CN107256874B (zh) * 2017-07-28 2020-02-18 京东方科技集团股份有限公司 一种基板母板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201695B1 (en) * 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof

Also Published As

Publication number Publication date
TWI226662B (en) 2005-01-11
CN1523645A (zh) 2004-08-25
TW200416850A (en) 2004-09-01
US20040159924A1 (en) 2004-08-19
KR20040074897A (ko) 2004-08-26
JP2004253422A (ja) 2004-09-09

Similar Documents

Publication Publication Date Title
DE3814469C2 (de)
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
AT502005B1 (de) Elektrisches verbindungselement, verfahren zu seiner herstellung und solarzelle- und modul mit verbindungselement
DE3810899C2 (de)
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
EP1119823A1 (de) Biometrischer sensor und verfahren zu dessen herstellung
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE69119946T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Lotanschlussdrähten aus unterschiedlichen Materialien
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE69419881T2 (de) Verpackte Halbeiteranordnung und deren Herstellungsverfahren
DE10339022A1 (de) Halbleitervorrichtung
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente
DE3446647C2 (de)
DE102016103354A1 (de) Optoelektronisches bauteil mit einem leiterrahmen
EP2073262B1 (de) Halbleiterbauelement
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP1692476A1 (de) Bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee