[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10259792A1 - Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Info

Publication number
DE10259792A1
DE10259792A1 DE10259792A DE10259792A DE10259792A1 DE 10259792 A1 DE10259792 A1 DE 10259792A1 DE 10259792 A DE10259792 A DE 10259792A DE 10259792 A DE10259792 A DE 10259792A DE 10259792 A1 DE10259792 A1 DE 10259792A1
Authority
DE
Germany
Prior art keywords
insulating film
recess
conductive portion
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10259792A
Other languages
English (en)
Inventor
Shinya Watanabe
Shunji Yasumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10259792A1 publication Critical patent/DE10259792A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Zwischenlagen-Isolationsschicht (31) auf einem Pfropfen (11) wird unter Verwendung eines Siliziumnitridfilms (32), der beim Strukturätzen einer Bitleitung (12) als eine Hartmaske verwendet wird, dergestalt geätzt, daß der Pfropfen (11) in eine Vertiefung (40) ragt. Ein anderer Siliziumnitridfilm (33) ist zum Bedecken einer freigelegten Oberfläche der Vertiefung (40), der Bitleitung (12) und des Siliziumnitridfilms (32) vorgesehen. Dadurch wird eine weitere Zwischenlagen-Isolationsschicht (34) auf dem Siliziumnitridfilm (33) zum Ausfüllen der Vertiefung (40) gebildet. Die Siliziumnitridfilme (33, 32) werden als Ätzstopper beim Ätzen der Zwischenlagen-Isolationsschicht (34) oberhalb des Pfropfens (11) verwendet. Der Siliziumnitridfilm (33) auf dem Pfropfen (11) wird zum Freilegen des Pfropfens (11) zu einer Vertiefung hin geätzt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung. Spezieller bezieht sie sich auf ein Verfahren zum Fördern der Miniaturisierung einer Halbleitervorrichtung.
  • Ein bekanntes DRAM weist einen Speicherknoten(SN)-Kontakt auf, der zwischen Bitleitungen (BL) ausgebildet ist. Wie in Fig. 14 gezeigt, ist ein bekanntes Loch 40P für den Speicherknotenkontakt beispielsweise als ein winziges zylindrisches Loch zwischen den Bitleitungen 12P ausgebildet. Dieses winzige Loch 40P ist oberhalb eines Pfropfens 11P für den Speicherknotenkontakt vorgesehen. (Dadurch ist das Loch 40P in einem Teil einer zwischen den Bitleitungen 12P definierten Region ausgebildet.)
  • Mit Bezug auf Fig. 15 bis 18 wird im folgenden ein Verfahren zum Bilden des Loches 40P für den Speicherknotenkontakt beschrieben, das ein bekanntes Selbstjustierungskontakt(SAC)- Verfahren verwendet.
  • Wie in Fig. 15 gezeigt, sind die Bitleitungen 12P unter Verwendung eines Siliziumnitridfilms 32P, der als eine Hartmaske (HM) dient, auf einer Zwischenlagen-Isolationsschicht 31bP gebildet. Ein Siliziumnitridfilm 33P, der als ein Ätzstoppfilm dient, ist auf der Zwischenlagen-Isolationsschicht 31bP derart ausgebildet, daß er die Hartmaske 32P und die Bitleitungen 12P bedeckt. Danach wird eine Zwischenlagen-Isolationsschicht 34P gebildet.
  • Wie in Fig. 16 gezeigt, wird als nächstes ein Lack 4P auf der Zwischenlagen-Isolationsschicht 34P gebildet. Wie in Fig. 17 gezeigt, wird die Zwischenlagen-Isolationsschicht 34P unter Verwendung des Lacks 4P als Maske und des Siliziumnitridfilms 33P als eines Ätzstoppers geätzt. Nachfolgend wird der Siliziumnitridfilm 33P auf der Zwischenlagen-Isolationsschicht 31bP geätzt. Wie in Fig. 18 gezeigt, wird weiterhin die Zwischenlagen-Isolationsschicht 31bP geätzt, bis der Pfropfen 11P freigelegt ist.
  • Mit dem Voranschreiten der Bauelementminiaturisierung werden die Anforderungen für den Justierungsspielraum zwischen einer Bitleitung und einem Speicherknotenkontakt, die Miniaturisierung der Bitleitung und des Speicherknotenkontakts und an die Genauigkeit von deren Abmessungen höher. So wird es schwierig, die Bitleitungen 12P mit einer Leitungsbreite von nicht mehr als 70 nm und das Loch 40P für den Speicherknotenkontakt mit einem Lochdurchmesser von nicht mehr als 100 nm zuverlässig in der erforderlichen Gestalt auszubilden.
  • Sogar bei Verwendung des bekannten SAC-Verfahrens können, wie in Fig. 17 und 18 gezeigt, die Siliziumnitridfilme 33P und 32P, die die Bitleitungen 12P bedecken, geätzt werden, indem das Voranschreiten der Ätzung bis zur Freilegung des Pfropfens 11P veranlaßt wird. In diesem Fall kann der Siliziumnitridfilm 33P so stark geätzt werden, daß die Bitleitungen 12P zu dem Loch 40P hin frei liegen. Dies führt problematischerweise zu einem Kurzschluß zwischen den Bitleitungen 12P und einem in dem Loch 40P zu bildenden Pfropfen (nicht gezeigt).
  • Die Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, das in der Lage ist, einen Isolationsfilm kontrollierbarer als in dem oben beschriebenen bekannten winzigen Loch zu ätzen. Weiterhin soll das Verfahren in der Lage sein, einen leitenden Abschnitt, wie zum Beispiel eine Bitleitung, gegenüber einem anderen leitenden Abschnitt zuverlässig zu isolieren. Weiterhin soll eine Halbleitervorrichtung bereitgestellt werden, die durch ein entsprechendes Verfahren hergestellt wurde.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 und eine Halbleitervorrichtung nach Anspruch 9 und 10.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet
  • Gemäß eines ersten Gesichtspunktes der Erfindung beinhaltet das Verfahren zum Herstellen einer Halbleitervorrichtung die nachfolgenden Schritte (a) bis (e). Der Schritt (a) dient dem Bilden eines ersten Isolationsfilms auf einem darunterliegenden Substrat und der Bereitstellung eines ersten leitenden Abschnitts in dem ersten Isolationsfilm. Der Schritt (b) dient dem Bilden eines leitenden Films auf dem ersten Isolationsfilm. Der Schritt (c) dient dem Bilden eines zweiten Isolationsfilms auf dem leitenden Film, wobei oberhalb des ersten leitenden Abschnitts eine Lücke gelassen wird. Der Schritt (d) dient dem Strukturieren des leitenden Films unter Verwendung des zweiten Isolationsfilms als einer Maske zum Bilden eines zweiten leitenden Abschnitts. Der Schritt (e) dient dem Ätzen des ersten Isolationsfilms unter Verwendung des zweiten Isolationsfilms als einer Maske nach dem Schritt (d) zum Bilden einer Vertiefung in dem ersten Isolationsfilm.
  • Der erste Isolationsfilm wird unter Verwendung des auf dem zweiten leitenden Abschnitt gebildeten zweiten Isolationsfilms als einer Maske geätzt, (wodurch die Vertiefung gebildet wird). Somit erstreckt sich die Vertiefung durch den Zwischenraum zwischen den ebenen Strukturen des zweiten leitenden Abschnitts und des zweiten Isolationsfilms. Deshalb wird die Vertiefung nicht nur größer ausgebildet als ein in einem Teil einer Region in dem obigen Zwischenraum der ebenen Strukturen gebildetes bekanntes winziges Loch ausgebildet, sondern auch in einer selbstjustierten Weise. Dies erlaubt die Ausbildung der Vertiefung mit einer besseren Kontrollierbarkeit der Gestalt als bei dem bekannten winzigen Loch. Weiterhin erlaubt die Verwendung des zweiten Isolationsfilms (als eine Maske) zum gemeinsamen Bilden des zweiten leitenden Abschnitts und der Vertiefung Verringerungen der Herstellungszeit und der Herstellungskosten. Weiterhin kann die Bildung der Vertiefung, die größer als das bekannte winzige Loch ist, nach dem Schritt (d), verglichen zu dem bekannten Selbstjustierungskontakt- Verfahren, bei dem das winzige Loch nach dem Bilden eines anderen Isolationsfilms gebildet wird, das Ausmaß der Ätzung der Schulter des zweiten Isolationsfilms verringern.
  • Gemäß eines zweiten Gesichtspunktes der vorliegenden Erfindung beinhaltet die Halbleitervorrichtung ein zugrundeliegendes Substrat, einen ersten Isolationsfilm, einen ersten leitenden Abschnitt, einen zweiten leitenden Abschnitt, einen zweiten Isolationsfilm und einen als Seitenwand geformten isolierenden Abschnitt. Der erste Isolationsfilm ist auf dem zugrundeliegenden Substrat vorgesehen und weist eine Vertiefung mit einer Öffnung auf der dem zugrundeliegenden Substrat gegenüberliegenden Seite auf. Der erste leitende Abschnitt ist in dem ersten Isolationsfilm vorgesehen und ragt in die Vertiefung hinein. Der zweite leitende Abschnitt ist auf dem ersten Isolationsfilm vorgesehen. Der zweite Isolationsfilm ist auf dem zweiten leitenden Abschnitt mit dem gleichen ebenen Muster wie der zweite leitende Abschnitt vorgesehen. Der zweite leitende Abschnitt und der zweite Isolationsfilm weisen Seitenflächen auf, die stufenlos in eine Seitenfläche der Vertiefung des ersten Isolationsfilms übergehen. Der seitenwandförmige isolierende Abschnitt ist in Kontakt mit einer Bodenfläche der Vertiefung und einer Seitenfläche eines Vorsprungs des ersten leitenden Abschnitts vorgesehen.
  • Wenn auf dem ersten leitenden Abschnitt ein leitendes Material vorgesehen wird, kann das leitende Material den ersten leitenden Abschnitt dank des seitenwandförmigen isolierenden Abschnitts mit einer guten Stufenbedeckung bedecken. Dies kann einen elektrischen Kontakt zwischen dem ersten leitenden Abschnitt und dem leitenden Material sicherstellen.
  • Gemäß eines dritten Gesichtspunktes der vorliegenden Erfindung beinhaltet die Halbleitervorrichtung ein zugrundliegendes Substrat, einen ersten Isolationsfilm, einen ersten leitenden Abschnitt, einen zweiten leitenden Abschnitt, einen zweiten Isolationsfilm und einen Seitenbedeckungs-Isolationsabschnitt. Der erste Isolationsfilm ist auf dem zugrundeliegenden Substrat vorgesehen und weist eine Vertiefung mit einer Öffnung auf der dem zugrundeliegenden Substrat gegenüberliegenden Seite auf. Der erste leitende Abschnitt ist in dem ersten Isolationsfilm vorgesehen und liegt zu der Vertiefung hin frei. Der zweite leitende Abschnitt ist auf dem ersten Isolationsfilm vorgesehen. Der zweite Isolationsfilm ist auf dem zweiten leitenden Abschnitt mit dem gleichen ebenen Muster wie der zweite leitende Abschnitt vorgesehen. Der zweite leitende Abschnitt und der zweite Isolationsfilm weisen Seitenflächen auf, die allmählich bzw. stufenlos bzw. kontinuierlich in eine Seitenfläche der Vertiefung des ersten Isolationsfilms übergehen. Der Seitenbedeckungs-Isolationsabschnitt erstreckt sich von zumindest einem Teil der Seitenfläche des zweiten Isolationsfilms über die Seitenfläche des zweiten leitenden Abschnitts zu zumindest einem Teil der Seitenfläche der Vertiefung.
  • Die Seitenfläche des zweiten leitenden Abschnitts ist vollständig mit dem Seitenbedeckungs-Isolationsabschnitt bedeckt. Dies erlaubt die zuverlässigere Isolation des zweiten leitenden Abschnitts von einem anderen leitenden Abschnitt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Von den Figuren zeigen:
  • Fig. 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
  • Fig. 2 eine vergrößerte Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform;
  • Fig. 3 eine Querschnittsansicht entlang der Linie A-A von Fig. 2;
  • Fig. 4 eine Querschnittsansicht entlang der Linie B-B von Fig. 2;
  • Fig. 5 bis 13 Querschnittsansichten eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform;
  • Fig. 14 eine Querschnittsansicht einer bekannten Halbleitervorrichtung und
  • Fig. 15 bis 18 Querschnittsansichten eines bekannten Selbstjustierungskontakt-Verfahrens.
    • Erste Ausführungsform
  • Fig. 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung (z. B. DRAM) 1 gemäß der ersten Ausführungsform der Erfindung zeigt. Fig. 2 ist eine vergrößerte Ansicht eines Teils von Fig. 1. Fig. 3 und 4 sind Querschnittsansichten entlang der Linien A-A bzw. B-B von Fig. 2, d. h. Draufsichten auf die Halbleitervorrichtung 1. Zur Vereinfachung wird die Veranschaulichung eines Pfropfens 23 in den Fig. 3 und 4 unterlassen.
  • Die Halbleitervorrichtung 1 beinhaltet ein Halbleitersubstrat 2, beispielsweise aus Silizium, mit einer mit Transfergates 3 versehenen Oberfläche 2S (, die hier im folgenden ebenfalls als eine Substratoberfläche bezeichnet wird). In der Zeichnung sind die Transfergates 3 schematisch als Gates eines MISFETs gezeigt. Auf der Substratoberfläche 2S ist zum Bedecken der Transfergates 3 eine untere Zwischenlagen-Isolationsschicht 31a gebildet. Eine obere Zwischenlagen-Isolationsschicht 31b ist auf der unteren Zwischenlagen-Isolationsschicht 31a gebildet. Die Zwischenlagen-Isolationsschichten 31a und 31b sind beispielsweise aus TEOS-Oxid.
  • Hier im folgenden weiden die beiden Zwischenlagen- Isolationsschichten 31a und 31b gattungsmäßig als "Zwischenlagen-Isolationsschicht (oder erster Isolationsfilm) 31" bezeichnet. Die Struktur einschließlich des Halbleitersubstrats 2 oder das Halbleitersubstrat 2 und die Transfergates 3 können somit als "zugrundeliegendes Substrat 10" bezeichnet werden; auf dem die Zwischenlagen-Isolationsschicht 31 gebildet werden soll.
  • Die Zwischenlagen-Isolationsschicht 31 weist eine Vertiefung (Graben) 40 mit einer Öffnung (Eingangsöffnung) auf der dem zugrundeliegenden Substrat 10 gegenüberliegenden Seite auf. Spezieller erstreckt sich die Vertiefung 40 durch die obere Zwischenlagen-Isolationsschicht 31b und erreicht einen Abschnitt der unteren Zwischenlagen-Isolationsschicht 31a (in der Tiefe h3). Deshalb weist die untere Zwischenlagen- Isolationsschicht 31a Oberflächenunebenheiten (auf der dem zugrundeliegenden Substrat 10 gegenüberliegenden Oberfläche und auf der Seite der oberen Zwischenlagen-Isolationsschicht 31b) auf. Der Abstand von der Substratoberfläche 2S zu einer hervorspringenden Oberfläche und einer zurückversetzten Oberfläche der unteren Zwischenlagen-Isolationsschicht 31a wird durch h1 und h2 (< h1) gekennzeichnet. Der Höhenunterschied zwischen den hervorspringenden und zurückgesetzten Oberflächen, d. h. die Tiefe h3 bis zu der die Vertiefung 40 in die untere Zwischenlagen-Isolationsschicht 31a reicht, wird als h3 = h1-h2 ausgedrückt. Der Unterschied h3 wird auf nicht mehr als ungefähr 100 nm gesetzt.
  • Die untere Zwischenlagen-Isolationsschicht 31a ist mit Kontaktlöchern darin vorgesehen, wobei in jedem Kontaktloch ein Pfropfen (oder erster leitender Abschnitt) 11 für einen Speicherknoten (nicht gezeigt) oder ein Pfropfen 21 für Bitleitungen (oder einen zweiten leitenden Abschnitt) 12 ausgebildet ist. Die Pfropfen 11 und 21 bestehen beispielsweise aus Polysilizium.
  • Der Pfropfen 11 ist in der Zwischenlagen-Isolationsschicht 31 dergestalt vorgesehen, daß er in Kontakt mit der Substratoberfläche 2S steht und zu der Innenseite der Vertiefung 40 in der Zwischenlagen-Isolationsschicht 31 hin freiliegt. Spezieller ragt der Pfropfen 11 von einer Bodenfläche 31B (Fig. 2) der Vertiefung 40 empor. Dabei wird für den hervorragenden obersten Abschnitt das gleiche Niveau gewählt wie für die hervorspringende Oberfläche der unteren Zwischenlagen- Isolationsschicht 31a (und der später zu beschreibenden Pfropfen 21). Mit anderen Worten, die Höhe bis zu der der Pfropfen 11 in der Vertiefung 40 emporragt ist gleich dem Unterschied h3 zwischen den hervorspringenden und zurückversetzten Oberflächen der unteren Zwischenlagen-Isolationsschicht 31a und wird auf nicht mehr als ungefähr 100 nm gesetzt. Andererseits sind die Pfropfen 21 für die Bitleitungen 12 in der Zwischenlagen-Isolationsschicht 31 dergestalt ausgebildet, daß sie in Kontakt mit der Substratoberfläche 2S stehen und zu der hervorspringenden Oberfläche der unteren Zwischenlagen- Isolationsschicht 31a (d. h. der Grenzfläche zwischen der unteren und der oberen Zwischenlagen-Isolationsschicht 31a, 31b) reichen. Die Pfropfen 11 und 21 weisen beide gegenüber der Substratoberfläche 2S die Höhe h1 auf.
  • Die Bitleitungen oder die Bitleitungslage mit einer vorbestimmten Struktur (oder einem zweiten leitenden Abschnitt) 12 und ein Siliziumnitridfilm (oder ein zweiter Isolationsfilm) 32 sind in dieser Reihenfolge auf der oberen Zwischenlagen- Isolationsschicht 31b, d. h. auf der hervorspringenden Oberfläche der Zwischenlagen-Isolationsschicht 31 (somit außerhalb der Vertiefung 40) ausgebildet. Die Bitleitung 12 besteht beispielsweise aus Polysilizium oder Wolfram. Die Pfropfen 22, die jeweils die Bitleitungsstruktur 12 und den Pfropfen 21 elektrisch verbinden, sind in der Zwischenlagen- Isolationsschicht 31 ausgebildet.
  • Wie in Fig. 2 gezeigt, fallen insbesondere eine Seitenfläche 12 W der Bitleitung 12 und eine Seitenfläche 32 W des Siliziumnitridfilms 32 (speziell der Teil der Seitenfläche 32 W auf der Seite der Bitleitung 12) allmählich zu einer inneren Seitenfläche 31 W der in der Zwischenlagen-Isolationsschicht 31 gebildeten Vertiefung 40 hin ab (ohne eine große Stufenhöhe). Die Zwischenlagen-Isolationsschicht 31, die Bitleitungslage 12 und die Siliziumnitridschicht 32 definieren eine Vertiefung, die tiefer ist als die in der Zwischenlagen-Isolationsschicht 31 gebildete Vertiefung 40 und sich an diese anschließt. Hier weisen die hervorspringende Oberfläche (oder der hervorspringende Abschnitt) der Zwischenlagen-Isolationsschicht 31, die Bitleitungslage 12 und die Siliziumnitridschicht 32 in einer Draufsicht auf die Substratoberfläche 2S oder das zugrundeliegende Substrat 10 das gleiche Muster in der Ebene auf.
  • Ein Seitenbedeckungs-Isolationsabschnitt 33b ist dergestalt ausgebildet, daß er in Kontakt mit der Siliziumnitridschicht 32, der Bitleitung 12 und der Vertiefung 40 steht. Spezieller erstreckt sich der Seitenbedeckungs-Isolationsabschnitt 33b von einem Teil der Seitenfläche 32 W der Siliziumnitridschicht 32 über die Seitenfläche 12 W der Bitleitung 12 zu der gesamten Seitenfläche 31 W der Vertiefung 40. Der Seitenbedeckungs- Isolationsabschnitt 33b besteht beispielsweise aus Siliziumnitrid mit einer Dicke (d. h. der Abmessung in einer zu den Seitenflächen 32 W, 12 W und 31 W senkrechten Richtung oder in einer Richtung parallel zu der Substratoberfläche 2S) von nicht mehr als ungefähr 10 nm.
  • Weiterhin ist ein isolierender Abschnitt (hier im folgenden ebenfalls als ein "seitenwandförmiger Isolationsabschnitt") 33a mit der gleichen Gestalt wie eine Seitenwand des "MISFETs" in der Vertiefung 40 der Gestalt vorgesehen, daß er in Kontakt mit der Bodenfläche 31B der Vertiefung 40 und einer Seitenfläche (oder hervorragenden Seitenfläche) 11 W des hervorragenden Abschnitts des Pfropfens 11 steht. Der seitenwandförmige Isolationsabschnitt 33a besteht beispielsweise aus Siliziumnitrid, ähnlich dem Seitenbedeckungs-Isolationsabschnitt 33b, mit einer Höhe (d. h. der Abmessung in einer Richtung senkrecht zu der Bodenfläche 31B der Vertiefung 40 bzw. der Substratoberfläche 2S), die kleiner oder gleich der hervorragenden Höhe h3 des Pfropfens 11 Ist.
  • Ein oberster Isolationsabschnitt 33c ist weiterhin auf dem Siliziumnitridfilm 32 ausgebildet mit einer Seitenfläche, die kontinuierlich in die Seitenfläche 32 W des Siliziumnitridfilms 32 übergeht. Der oberste Isolationsabschnitt 33c besteht beispielsweise aus Siliziumnitrid, ähnlich dem Seitenbedeckungs- Isolationsabschnitt 33b, mit einer ähnlichen Dicke (d. h. der Abmessung in einer Richtung senkrecht zu der Substratoberfläche 2S) wie der Abschnitt 33b. Der oberste Isolationsabschnitt 33c und der Seitenbedeckungs-Isolationsabschnitt 33b können auf der Seitenfläche 32 W des Siliziumnitridfilms 32 miteinander verbunden sein.
  • Zu dieser Zeit werden die Pfropfen 21, 22, die Bitleitung(- slage) 12, der Siliziumnitridfilm 32 und der oberste Isolationsabschnitt 33c in dieser Reihenfolge auf der Substratoberfläche 2S vorgesehen.
  • Weiterhin ist eine Zwischenlagen-Isolationsschicht (oder ein vierter Isolationsfilm) 34, beispielsweise aus TEOS-Oxid, vorgesehen, der die Vertiefung 40 ausfüllt und sich weiter zu dem obersten Isolationsabschnitt 33c hin erstreckt. Dies bedeutet, die-Zwischenlagen-Isolationsschicht 34 erstreckt sich von der Bodenfläche 31B der Vertiefung 40 bis hin zu einer vorgesehenen Höhe über dem obersten Isolationsabschnitt 33c. In der Zwischenlagen-Isolationsschicht 34 ist eine Vertiefung 41 ausgebildet, die ein Kontaktloch bildet. Wie in Fig. 3 und 4 gezeigt, umgibt die Vertiefung 41 den Pfropfen 11 für den Speicherknoten und ist in einer Draufsicht auf dem Pfropfen 11 und dem seitenwandförmigen Isolationsabschnitt 33a ausgebildet. Nicht nur der Pfropfen 11 und der seitenwandförmige Isolationsabschnitt 33a, sondern auch der Seitenbedeckungs- Isolationsabschnitt 33b, der Siliziumnitridfilm 32 und der oberste Isolationsabschnitt 33c liegen zu der Vertiefung 41 hin frei.
  • In der Vertiefung 41 ißt ein Pfropfen 23 für den Speicherknoten vorgesehen. Spezieller ist der Pfropfen 23 in Kontakt mit dem Pfropfen 11, dem seitenwandförmigen Isolationsabschnitt 33a und dem Seitenbedeckungs-Isolationsabschnitt 33b und erreicht dasselbe Höhenniveau wie die Zwischenlagen- Isolationsschicht 34. Der Pfropfen 23 besteht beispielsweise aus Polysilizium. Obwohl Fig. 1 und die anderen Figuren zur Erleichterung der Darstellung jeweils einen der Pfropfen 11, 23 und jeweils eine Vertiefung 41 zeigen, ist in der Richtung senkrecht zur Zeichenebene von Fig. 1, d. h. in den Fig. 3 und 4 in der Richtung von oben nach unten, eine Mehrzahl von Pfropfen 11 vorgesehen, und die Vertiefung 41 und der Pfropfen 23 sind für jeden Pfropfen 11 vorgesehen. Die in der Richtung von oben nach unten in den Fig. 3 und 4 aneinandergrenzenden Pfropfen 11 und 23 sind elektrisch voneinander isoliert. Die Pfropfen 11, 23 und die Vertiefung 41 müssen nicht in der Draufsicht kreisförmige Gestalt aufweisen, wie dies in Fig. 3 und 4 gezeigt ist, sondern können beispielsweise auch rechteckig sein.
  • Bezugnehmend auf die Querschnittsansichten von Fig. 1 bis 10 wird das Verfahren zum Herstellen der Halbleitervorrichtung 1 beschrieben.
  • Zunächst wird die Halbleitervorrichtung in dem in Fig. 5 gezeigten Zustand bereitgestellt. Speziell wird die untere Zwischenlagen-Isolationsschicht 31a auf dem zugrundeliegenden Substrat 10 ausgebildet. Danach werden die Kontaktlöcher in der unteren Zwischenlagen-Isolationsschicht 31a zum Bilden des Pfropfens (oder des ersten leitenden Abschnitts) 11 und der Pfropfen 21 ausgebildet. Als nächstes wird die obere Zwischenlagen-Isolationsschicht 31b zum Bedecken der Pfropfen 11 und 21 ausgebildet. Mit diesen Schritten ist es möglich, die Zwischenlagen-Isolationsschicht 31 auf dem zugrundeliegenden Substrat 10 vorzusehen und den Pfropfen 11 in der Zwischenlagen- Isolationsschicht 31 auszubilden (siehe Fig. 5). Die Bildung der Zwischenlagen-Isolationsschicht 31 und des Pfropfens 11 ist nicht auf den oben beschriebenen Prozeß begrenzt, sondern es können verschiedene Prozesse zur Anwendung gelangen. Danach werden Kontaktlöcher auf den Pfropfen 21 in der oberen Zwischenlagen-Isolationsschicht 31b zum Bilden der Pfropfen 22 ausgebildet.
  • Danach wird ein leitender Film für die Bitleitungen oder die Bitleitungslage 12 auf der gesamten Zwischenlagen- Isolationsschicht 31 dergestalt ausgebildet, daß er in Kontakt mit den Pfropfen 22 steht. Nachfolgend wird der Siliziumnitridfilm (oder zweite Isolationsfilm) 32 auf dem leitenden Film ausgebildet. Zu dieser Zeit wird der Siliziumnitridfilm 32 der Gestalt ausgebildet, daß er das gleiche Muster in der Ebene wie die Bitleitungen 12 aufweist. Danach wird der leitende Film unter Verwendung des Siliziumnitridfilms 32 als einer Hartmaske zum Strukturieren der Bitleitungen oder der Bitleitungslage (oder des zweiten leitenden Abschnitts) 12 geätzt. Der Siliziumnitridfilm 32, der, wie oben beschrieben, das gleiche Flächenmuster wie die Bitleitungen 12 aufweist, wird dergestalt ausgebildet, daß ein Bereich oberhalb des Pfropfens 11 und seiner Umgebung frei bleibt. Dadurch wird der leitende Film oberhalb des Pfropfens 11 und seiner Umgebung einem Ätzvorgang unterzogen. Mit dem oben beschriebenen Verfahren wird die in Fig. 5 gezeigte Halbleitervorrichtung erhalten.
  • Wie in Fig. 6 gezeigt, wird nach dem Strukturieren der Bitleitung 12 die Zwischenlagen-Isolationsschicht 31, wiederum unter Verwendung des Siliziumnitridfilms 32 als einer Hartmaske, einem anisotropen Trockenätzvorgang unterzogen (d. h. selektives Ätzen bezüglich des Siliziumnitridfilms 32). Mit diesem Ätzvorgang wird die Vertiefung 40 zwischen und entlang den flächigen Strukturen des Siliziumnitridfilms 32 und der Bitleitung 12 ausgebildet. Entsprechend dem flächigen Muster des Siliziumnitridfilms 32 ist die Vertiefung 40 oberhalb des Pfropfens 11 ausgebildet und die Zwischenlagen-Isolationsschicht 31 wird in diesem Fall dergestalt geätzt, daß der Pfropfen 11 in die Vertiefung 40 mit der vorstehend erwähnten Höhe h3 hineinragt (speziell um nicht mehr als ungefähr 100 nm).
  • Wie in Fig. 7 gezeigt, wird danach ein Siliziumnitridfilm (oder dritter Isolationsfilm) 33 dergestalt ausgebildet, daß er eine freigelegte Oberfläche der Vertiefung 40 (speziell Seiten- und Bodenflächen der Vertiefung 40 und einen freigelegten Abschnitt des Pfropfens 11), die Bitleitung 12 und den Siliziumnitridfilm 32 bedeckt. Der Nitridfilm 33 weist eine Dicke von nicht mehr als ungefähr 10 nm auf. Wie in Fig. 8 gezeigt, wird die Zwischenlagen-Isolationsschicht (oder der vierte Isolationsfilm) 34 dergestalt ausgebildet, daß sie die Vertiefung 40 vollständig ausfüllt und den Siliziumnitridfilm 33 bedeckt (so daß sie oberhalb der Bitleitung 12 und des Siliziumnitridfilms 32 liegt).
  • Als nächstes wird auf der Zwischenlagen-Isolationsschicht 34 ein Resist 4 strukturiert. Speziell wird der Resist 4 dergestalt ausgebildet, daß er die gleiche flächige Struktur wie die Zwischenlagen-Isolationsschicht 34 in der Halbleitervorrichtung 1 in dem in Fig. 1 gezeigten Zustand aufweist. Wie in Fig. 9 gezeigt, wird danach die Zwischenlagen- Isolationsschicht 34 unter Verwendung des Resists 4 als einer Maske einem selektiven anisotropen Trockenätzen bezüglich der Siliziumnitridfilme 33 und 32 unterzogen. Dadurch wird der Siliziumnitridfilm 33 von der Innenseite der Vertiefung 40 bis zu der Schulter des Siliziumnitridfilms 32 freigelegt. Mit diesem Ätzvorgang wird die Vertiefung 41 oberhalb des Pfropfens 11 gebildet. Kurz gesagt, die Vertiefung 41 wird oberhalb des Pfropfens 11 unter Verwendung der Siliziumnitridfilme 33 und 32 als Ätzstopper gebildet. Für die Zwischenlagen- Isolationsschicht 34 wird ein Material verwendet, bei dem die Ätzselektivität gegenüber den Siliziumnitridfilmen 32, 33 höher ist als bei der Zwischenlagen-Isolationsschicht 31. Dieser Ätzschritt für die Zwischenlagen-Isolationsschicht 34 entspricht einem Bildungsschritt einer Selbstjustierungskontakt(SAC)-Struktur.
  • Danach wird der Siliziumnitridfilm 33 auf dem Pfropfen 11 dergestalt einem anisotropen Trockenätzvorgang unterzogen, daß der Pfropfen 11 zu der Vertiefung 41 hin freiliegt (siehe Fig. 10). Mit dem Ätzen des Siliziumnitridfilms 33 und dem oben beschriebenen Ätzen der Zwischenlagen-Isolationsschicht 34 werden aus dem Siliziumnitridfilm 33 der seitenwandförmige Isolationsabschnitt 33a, der Seitenbedeckungs-Isolationsabschnitt 33b und der oberste Isolationsabschnitt 33c gebildet, wie in Fig. 10 gezeigt. Das Ätzen des Siliziumnitridfilms 33 wird dergestalt durchgeführt, daß der seitenwandförmige Isolationsabschnitt 33a in der Vertiefung 41 nicht die emporragende Höhe h3 des Pfropfens 11 übersteigt. Nach dem Ätzen des Siliziumnitridfilms 33 wird der Resist 4 verascht.
  • Ein leitender Film für den Pfropfen 23, beispielsweise aus Polysilizium, wird in Kontakt mit dem Pfropfen 11 dergestalt ausgebildet, daß er die Vertiefung 41 ausfüllt und sich über die Zwischenlagen-Isolationsschicht 34 erstreckt. Der leitende Film wird einem chemisch-mechanischen Poliervorgang (CMP) oder einem anisotropen Ätzvorgang unterzogen bis die Zwischenlagen- Isolationsschicht 34 freigelegt ist. Der nach der Durchführung des CMP zurückbleibende leitende Film bildet den Pfropfen 23 (siehe Fig. 1). Obwohl eine detaillierte Erläuterung des nachfolgenden Herstellungsverfahrens unterlassen wird, kann der mit dem Pfropfen 23 elektrisch verbundene Speicherknoten durch verschiedene Herstellungsverfahren gebildet werden.
  • Beim Ausbilden der Vertiefung 40 kann die Zwischenlagen- Isolationsschicht 31 auf dem Pfropfen 11 belassen werden, wie in Fig. 11 gezeigt. Für den zurückbleibenden Film wird eine Dicke h4 von nicht mehr als ungefähr 100 nm gewählt.
  • Speziell kann die Vertiefung 40 dergestalt ausgebildet werden, daß die Zwischenlagenisolationsschicht 31 auf dem Pfropfen 11 zurückbleibt, woraufhin dann der Siliziumnitridfilm 33 zum Bedecken der freigelegten Oberfläche der Vertiefung 40 (speziell der Seiten- und Bodenflächen der Vertiefung 40), der Bitleitungen 12 und des Siliziumnitridfilms 32 gebildet wird. Nach dem Strukturieren der Zwischenlagen-Isolationsschicht 34 (siehe Fig. 9) wird der Siliziumnitridfilm 33 oberhalb des Pfropfens 11 und dessen Umgebung geätzt. Nachfolgend wird die auf dem Pfropfen 11 zurückbleibende Zwischenlagen- Isolationsschicht 31 mit denselben Ätzbedingungen, wie jenen für den Siliziumnitridfilm 33, zum Bilden der Vertiefung 41 geätzt. Dadurch wird der Pfropfen 11 freigelegt (hier wird das Hervorragen des Pfropfens 11 in die Vertiefung 41 oder die Vertiefung 40 mit der Höhe h3 bewirkt). Das Ätzen der Zwischenlagen-Isolationsschicht 31 bewirkt, daß die Vertiefung 40 sich an der Stelle, an der die Vertiefung 41 gebildet wird, weiter ausdehnt. Dies verursacht Oberflächenunebenheiten an der Bodenfläche 31B der Vertiefung 40. Auf das nachfolgende Herstellungsverfahren ist das schon beschriebene Verfahren anwendbar.
  • Wie in Fig. 12 gezeigt, wird mit diesem Herstellungsverfahren aus der Zwischenlagen-Isolationsschicht 31 ein seitenwandförmiger Isolationsabschnitt 31aa ähnlich dem seitenwandförmigen Isolationsabschnitt 33a (Fig. 2) gebildet. Der Seitenbedeckungs-Isolationsabschnitt 33b (Fig. 2) ist in dem vorstehend erwähnten Herstellungsverfahren in einer Richtung senkrecht zu der Substratoberfläche 2S kürzer. Zu dieser Zeit weist die in der Zwischenlagen-Isolationsschicht 31 gebildete Vertiefung 40 eine Seitenfläche 31W2 auf. Die Seitenfläche 31W2 verursacht eine Stufe zu der vorstehend erwähnten Seitenfläche 31 W und geht kontinuierlich in eine Oberfläche des Seitenbedeckungs- Isolationsabschnitts 33b (d. h. eine Oberfläche auf der Seite der Vertiefung 41) über. Kurz gesagt, die Bodenfläche 31 W wird an der Stelle, an der die Vertiefung 41 gebildet wird, schmäler ausgebildet.
  • Im Unterschied zu dem vorstehend erwähnten Fertigungsverfahren kann die Zwischenlagen-Isolationsschicht 34 oberhalb des Pfropfens 11 ohne Verwendung des SAC-Verfahrens geätzt werden. Wie in Fig. 13 gezeigt, werden speziell der Siliziumnitridfilm 33 und die Zwischenlagen-Isolationsschicht 34 oberhalb des Pfropfens 11 unter Verwendung eines auf der Zwischenlagen- Isolationsschicht 34 als eine Maske vorgesehenen Resists 4B geätzt. Dadurch wird der Pfropfen 11 freigelegt. Zu dieser Zeit wird eine Öffnung des Resists 4B kleiner gewählt als der Abstand zwischen den Bitleitungsstrukturen 12, so daß ein Abschnitt des Siliziumnitridfilms 33, der die Seitenfläche 32 W des Siliziumnitridfilms 32 vollständig bedeckt, die Seitenfläche 12 W der Bitleitung 12 und die Seitenfläche 31 W der Vertiefung 40 nicht geätzt werden. Der Abschnitt, der folglich zurückbleibt, bildet den Seitenbedeckungs-Isolationsabschnitt 33b. Als nachfolgendes Herstellungsverfahren ist das schon beschriebene Verfahren anwendbar.
  • Die vorstehend erwähnte Halbleitervorrichtung 1 und deren Herstellungsverfahren können die folgenden Effekte bewirken.
  • Zunächst erlaubt das Ätzen der Zwischenlagen-Isolationsschicht 31 unter Verwendung des auf der Bitleitung(slage) 12 gebildeten Siliziumnitridfilms 32 als einer Maske (wodurch die Vertiefung 40 gebildet wird) die Ausbildung der Vertiefung in dem Zwischenraum des flächigen Musters der Bitleitungen 12 und des Siliziumnitridfilms 32. Deshalb wird die Vertiefung 40 nicht nur größer als das in einem Teil der Region in dem Zwischenraum des flächigen Musters gebildete bekannte winzige Loch 40P (Fig. 14) ausgebildet, sondern auch in einer selbstjustierten Weise. Somit kann die Vertiefung 40 mit besserer Kontrollierbarkeit der Gestalt ausgebildet werden als das bekannte Loch 40P. Weiterhin erlaubt die gemeinsame Verwendung des Siliziumnitridfilms 32 (als einer Maske) zum gemeinsamen Bilden der Bitleitung 12 und der Vertiefung 40 eine Verringerung der Herstellungszeit und der Herstellungskosten.
  • Weiterhin wurde durch von den Erfindern vorliegenden Erfindung durchgeführte Experimente festgestellt, daß das oben beschriebene Verfahren zum Bilden der Vertiefung 40 verglichen zu dem bekannten SAC-Verfahren, bei dem das winzige Loch 40P (Fig. 16 bis 18) gebildet wird, das Ausmaß des Ätzens der Schulter des Siliziumnitridfilms 32 verringern kann.
  • Einer der Faktoren, die zu diesem Ergebnis beitragen, liegt darin, daß die Vertiefung 40 größer ist als das winzige Loch 40P. Speziell ist die Vertiefung 40 größer als das winzige Loch 40P (d. h. größer in der Fläche der Öffnung), so daß, verglichen zu dem winzigen Loch 40P, das Auftreten einer fehlerhaften Öffnung unwahrscheinlich ist, sogar bei Ätzbedingungen, bei denen eine höhere Ätzselektivität zwischen Nitridfilmen und Siliziumoxidfilmen vorliegt. Mit anderen Worten, derartige Ätzbedingungen können zum Bilden der Vertiefung 40 verwendet werden, wodurch eine Verringerung des Ausmaßes, in dem die Schulter des Siliziumnitridfilms 32 geätzt wird, erlaubt wird. Da die vorstehend erwähnten Ätzbedingungen angewendet werden können oder da die Bildung der Vertiefung 40 nicht eine Feinstrukturierung wie bei dem bekannten winzigen Loch 40P erfordert, nimmt weiterhin der Ätzvorgang weniger Zeit in Anspruch als bei dem bekannten SAC-Verfahren. So wird beim Bilden der Vertiefung 40 der Siliziumnitridfilm 32 lediglich für eine kurze Zeitdauer geätzt, was eine Verringerung des Ausmaßes, in dem die Schulter des Siliziumnitridfilms 32 geätzt wird, erlaubt.
  • Ein anderer Faktor liegt darin, daß die Vertiefung 40 vor dem Bilden des Siliziumnitridfilms 33 und der Zwischenlagen- Isolationsschicht 34 gebildet wird. Wie in Fig. 16 bis 18 gezeigt, werden bei dem bekannten SAC-Verfahren die Schultern der Siliziumnitridfilme 33P und 32P dem Ätzvorgang der Zwischenlagen-Isolationsschicht 34P, des Siliziumnitridfilms 33P und der Zwischenlagen-Isolationsschicht 31bP unterzogen. Wie in Fig. 5 und 6 gezeigt, wird andererseits die Schulter des Siliziumnitridfilms 32 lediglich dem Ätzvorgang der Zwischenlagen-Isolationsschicht 31b und eines Abschnitts der Zwischenlagen-Isolationsschicht 31a unterzogen. Wie beschrieben, nimmt das Ätzen weniger Zeit in Anspruch als bei dem bekannten SAC- Verfahren (und unter Verwendung der vorstehend erwähnten Ätzbedingungen mit einer höheren Ätzselektivität ist eine weitere Verringerung der Ätzzeit möglich), so daß beim Bilden der Vertiefung 40 der Siliziumnitridfilm 32 lediglich für einen kurzen Zeitraum einem Ätzvorgang unterzogen wird, was eine Verringerung des Ausmaßes, in dem die Schulter des Siliziumnitridfilms 32 geätzt wird, erlaubt.
  • Nachdem die durch Ätzen der Zwischenlagen-Isolationsschicht 31 gebildete Vertiefung 40 mit der Zwischenlagen- Isolationsschicht 34 ausgefüllt ist, wird die Vertiefung 41 in der Zwischenlagen-Isolationsschicht 34 gebildet. Es wurde durch von den Erfindern der vorliegenden Erfindung durchgeführte Experimente festgestellt, daß das Ausmaß, mit dem die Schultern der Siliziumnitridfilme 33 und 32 geätzt werden, verglichen zu dem bekannten SAC-Verfahren, bei dem das winzige Loch 40P (siehe Fig. 18) direkt auf den Zwischenlagen- Isolationsschichten 34P und 31bP gebildet wird, verringert werden kann (Fig. 18).
  • Einer der diese Effekte hervorrufenden Faktoren ist darin zu sehen, daß die Anzahl der Ätzvorgänge, denen die Schultern der Siliziumnitridfilme 33 und 32 unterzogen werden, geringer ist als bei dem bekannten SAC-Verfahren (siehe Fig. 15 bis 18). Bei dem bekannten SAC-Verfahren werden die Schultern der Siliziumnitridfilme 33P und 32P den Ätzvorgängen der Zwischenlagen-Isolationsschicht 34P, des Siliziumnitridfilms 33P und der Zwischenlagen-Isolationsschicht 31bP unterzogen (d. h. im ganzen drei Ätzvorgänge). Demgegenüber werden bei dem Herstellungsverfahren der vorliegenden Ausführungsform die Schultern der Siliziumnitridfilme 33 und 32 den Ätzvorgängen der Zwischenlagen-Isolationsschicht 34 und des Siliziumnitridfilms 33 unterzogen (d. h. im ganzen zwei Ätzvorgänge).
  • Wie oben beschrieben, ist das Ausmaß, mit dem die Schultern der Siliziumnitridfilme 33 und 32 einer Ätzung unterzogen werden, geringer, was das Bedecken der Schulter der Bitleitung 12 mit den Siliziumnitridfilmen 33 und 32 einer hinreichenden Dicke gestattet, sogar nachdem die Vertiefung 41 gebildet wurde. Da zu dieser Zeit der Siliziumnitridfilm 33 mit einer Dicke von nicht mehr als ungefähr 10 nm ausgebildet ist, ist es möglich, die Seitenfläche 12 W der Bitleitung 12 mit dem Seitenbedeckungs-Isolationsabschnitt 33b einer hinreichenden Dicke zu bedecken, sogar nachdem die Vertiefung 41 gebildet wurde. Dies erlaubt mit größerer Zuverlässigkeit die Isolation der Bitleitung 12 von dem Pfropfen 23.
  • Weiterhin erlaubt das Vorhandensein der seitenwandförmigen Isolationsabschnitte 33a und 31aa die Bedeckung des Pfropfens 11 mit dem Pfropfen 23 mit einer guten Stufenbedeckung, was einen elektrischen Kontakt zwischen den Pfropfen 11 und 23 sicherstellt. Zu dieser Zeit kann die Wahl einer geringeren Höhe für die Seitenwandförmigen-Isolationsabschnitte 33a und 31aa als die Höhe h3, mit der der Pfropfen 11 hervorragt, verglichen zu dem Fall, bei dem lediglich eine Deckfläche des Pfropfens 11 freigelegt ist, die Fläche in der der Pfropfen 11 freigelegt ist, vergrößert werden. Dies kann die Fläche innerhalb der die Pfropfen 11 und 23 in Kontakt miteinander sind, vergrößern, wodurch ein zuverlässigerer elektrischer Kontakt zwischen den Pfropfen 11 und 23 erzielt wird.
  • Das Setzen der Höhe h3, mit der der Pfropfen 11 in die Vertiefung 40 ragt, auf nicht mehr als ungefähr 100 nm gestattet es, den Siliziumnitridfilm 32 mit einer hinreichenden Dicke zu belassen, sogar nachdem die Vertiefung 40 gebildet wurde. Somit kann eine hinreichende Vereinbarkeit der Wirkung des Sicherstellens eines elektrischen Kontakts zwischen den Pfropfen 11 und 23 aufgrund der Verbesserung in der Stufenbedeckung und jener der zuverlässigeren Isolation der Bitleitung 12 gegenüber dem Pfropfen 23 erzielt werden.
  • Wenn das Hervorragen des Pfropfens 11 in die Vertiefung 40 bewirkt wird, wird der Siliziumnitridfilm 33 dergestalt ausgebildet, daß er den Pfropfen 11 bedeckt, so daß das Ätzen der beiden Schichten, der Zwischenlagen-Isolationsschicht 34 und des Siliziumnitridfilms 33, die Freilegung des Pfropfens 11 gestattet. Dies kann die Anzahl der Wechsel in den Ätzparametern zum Freilegen des Pfropfens 11 gegenüber dem Fall des Bildens von drei Schichten, der Zwischenlagen- Isolationsschicht 31bP/dem Ätzstoppfilm 33P/der Zwischenlagen- Isolationsschicht 34P, auf dem Pfropfen 11P bei dem in Fig. 15 bis 18 gezeigten bekannten SAC-Verfahren verringern, Verglichen zu dem bekannten SAC-Verfahren gestattet dies eine Herabsetzung der Herstellungszeit.
  • Andererseits wird in dem Fall des Bildens der Vertiefung 40, bei dem die Zwischenlagen-Isolationsschicht 31 auf dem Pfropfen 11 belassen wird (siehe Fig. 11), zum Freilegen des Pfropfens 11 die auf dem Pfropfen 11 zurückgebliebene Zwischenlagen-Isolationsschicht 31 bei denselben Ätzbedingungen geätzt wie der Siliziumnitridfilm 33. Zu dieser Zeit wird für die auf dem Pfropfen 11 zurückgebliebene Zwischenlagen- Isolationsschicht 31 eine Dicke von nicht mehr als ungefähr 100 nm gewählt. Dadurch kann die zurückbleibende Zwischenlagen- Isolationsschicht 31 ebenfalls unter den gleichen Bedingungen wie beim Ätzen des Siliziumnitridfilms 33 hinreichend geätzt werden. Deshalb kann die Anzahl der Wechsel in den Ätzbedingungen zum Freilegen des Pfropfens 11 verglichen zu dem Fall des Bildens der drei Lagen, Zwischenlagen-Isolationsschicht 31bP/Ätzstopper-Film 33P/Zwischenlagen-Isolationsschicht 34P, auf dem Pfropfen 11P in dem in den Fig. 15 bis 18 gezeigten bekannten SAC-Verfahren verringert werden. Verglichen zu dem bekannten SAC-Verfahren gestattet dies eine Herabsetzung der Herstellungszeit.
  • Wenn eine zweckmäßige Ätzselektivität für die vorstehend erwähnten Siliziumnitridfilme (zweiter und dritter Isolationsfilm) 32, 33 und die Zwischenlagen-Isolationsschichten (erste und vierte Isolationsschicht) 31 und 34 gewählt werden kann, gibt es bei den Filmen 31 bis 34 keine Beschränkung auf die oben beschriebenen Materialien. Der Film 32 kann aus einem gegenüber dem Film 33 unterschiedlichen Material bestehen und der Film 31 kann aus einem gegenüber dem Film 34 unterschiedlichen Material bestehen.
  • In dem Fall des weiteren Bildens von Mehrfach-Niveau- Zwischenverbindungen und dergleichen auf der Halbleitervorrichtung 1 in dem in Fig. 1 gezeigten Zustand kann die Halbleitervorrichtung 1 als ein "zugrundeliegendes Substrat" betrachtet werden. Mit anderen Worten, dem zugrundeliegenden Substrat entsprechen verschiedene Substrate zum Bilden des ersten Isolationsfilms, des ersten leitenden Abschnitts und dergleichen.

Claims (10)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
a) Bilden eines ersten Isolationsfilms (31) auf einem zugrundeliegenden Substrat (10) und Vorsehen eines ersten leitenden Abschnitts (11) in dem ersten Isolationsfilm;
b) Bilden eines leitenden Films aus dem ersten Isolationsfilm;
c) Bilden eines zweiten Isolationsfilms (32) auf dem leitenden Film mit Ausnahme eines Bereichs über dem ersten leitenden Abschnitt;
d) Strukturieren des leitenden Films unter Verwendung des zweiten Isolationsfilms als einer Maske zum Bilden eines zweiten leitenden Abschnitts (12) und
e) Ätzen des ersten Isolationsfilms unter Verwendung des zweiten Isolationsfilms als einer Maske nach dem Schritt (d) zum Bilden einer Vertiefung (40) in dem ersten Isolationsfilm.
2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 mit den weiteren Schritten:
a) Bilden eines dritten Isolationsfilms (33), der eine freigelegte Oberfläche der Vertiefung (40), des zweiten leitenden Abschnitts (12) und des zweiten Isolationsfilms (32) bedeckt;
b) Bilden eines vierten Isolationsfilms (34) zum Bedecken des dritten Isolationsfilms und zum Ausfüllen der Vertiefung mit einer höheren Selektivität gegenüber dem zweiten und dritten Isolationsfilm als der erste Isolationsfilm und
c) selektives Ätzen des vierten Isolationsfilms bezüglich des dritten und zweiten Isolationsfilms zum Freilegen des dritten Isolationsfilms in einem Gebiet, das sich von der Innenseite der Vertiefung zu einer Schulter des zweiten Isolationsfilms erstreckt, wodurch eine Vertiefung (41) über dem ersten leitenden Abschnitt (11) gebildet wird.
3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, bei dem der Schritt (f) den Schritt (f-1) Bilden des dritten Isolationsfilms mit einer Dicke von nicht weniger als ungefähr 10 nm aufweist.
4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2 oder 3, bei dem der Schritt (e) den Schritt (e-1) Verursachen des Vorragens des ersten leitenden Abschnitts in die Vertiefung aufweist,
der Schritt (f) den Schritt (f-2) Bilden des dritten Isolationsfilms dergestalt, daß er einen freigelegten Abschnitt des ersten leitenden Abschnitts ebenfalls bedeckt aufweist,
wobei das Verfahren weiterhin den Schritt (i) Durchführen eines anisotropen Ätzens des dritten Isolationsfilms nach dem Schritt (h) zum Freilegen des ersten leitenden Abschnitts aufweist.
5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt (i) den Schritt (i-1) Gestalten des dritten Isolationsfilms (33) in Kontakt mit dem ersten leitenden Abschnitt (11) mit einer niedrigeren Höhe als ein Vorsprung des ersten leitenden Abschnitts aufweist.
6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt (e-1) den Schritt (e-1-1) Bewirken, daß der leitende Abschnitt in die Vertiefung mit einer Höhe von nicht mehr als ungefähr 100 nm ragt aufweist.
7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2 oder 3, bei dem der Schritt (e) den Schritt (e-2) Bilden der Vertiefung unter Beibehaltung des ersten Isolationsfilms auf dem ersten leitenden Abschnitt aufweist, wobei das Verfahren weiterhin die Schritte
a) Ätzen des dritten Isolationsfilms über dem ersten leitenden Abschnitt und
b) auf Schritt (j) folgend, Ätzen des auf dem ersten leitenden Abschnitt zurückgebliebenen ersten Isolationsfilms mit derselben Ätzbedingung wie beim Schritt (j) zum Freilegen des ersten leitenden Abschnitts aufweist.
8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, bei dem der Schritt (e-2) den Schritt (e-2-1) Bilden der Vertiefung unter Beibehaltung des ersten Isolationsfilms auf dem ersten leitenden Abschnitt mit einer Dicke von nicht mehr als ungefähr 100 nm aufweist.
9. Halbleitervorrichtung (1) mit:
einem zugrundeliegenden Substrat (10);
einem auf dem zugrundeliegenden Substrat vorgesehenen ersten Isolationsfilm (31) mit einer Vertiefung (40) mit einer Öffnung auf der dem zugrundeliegenden Substrat gegenüberliegenden Seite,
einem ersten leitenden Abschnitt (11), der in dem ersten Isolationsfilm vorgesehen ist und in die Vertiefung ragt, einem zweiten leitenden Abschnitt (12), der auf dem ersten Isolationsfilm vorgesehen ist und
einem zweiten Isolationsfilm (32), der auf dem zweiten leitenden Abschnitt mit dem gleichen Flächenmuster vorgesehen ist wie der zweite leitende Abschnitt, wobei
der zweite leitende Abschnitt und der zweite Isolationsfilm Seitenflächen (12 W, 32 W) aufweisen, die allmählich in eine Seitenfläche (31 W) der Vertiefung des ersten Isolationsfilms übergehen und
die Halbleitervorrichtung weiterhin einen seitenwandförmigen Isolationsabschnitt (33a, 31aa) aufweist, der in Kontakt mit einer Bodenfläche (31B) der Vertiefung und einer Seitenfläche eines Vorsprungs des ersten leitenden Abschnitts vorgesehen ist.
10. Halbleitervorrichtung (1) mit:
einem zugrundeliegenden Substrat (10),
einem ersten Isolationsfilm (31), der auf dem zugrundeliegenden Substrat vorgesehen ist, mit einer Vertiefung (40) mit einer Öffnung auf der dem zugrundeliegenden Substrat gegenüberliegenden Seite,
einen ersten leitenden Abschnitt (11), der in dem ersten Isolationsfilm vorgesehen ist und zu der Vertiefung hin freiliegt,
einem zweiten leitenden Abschnitt (12), der auf dem ersten Isolationsfilm vorgesehen ist und
einem zweiten Isolationsfilm (32), der auf dem zweiten leitenden Abschnitt mit dem gleichen Flächenmuster wie der zweite leitende Abschnitt vorgesehen ist, wobei
der zweite leitende Abschnitt und der zweite Isolationsfilm Seitenflächen (12 W, 32 W) aufweisen, die allmählich in eine Seitenfläche (31 W) der Vertiefung in dem ersten Isolationsfilm übergehen und
die Halbleitervorrichtung weiterhin einen Seitenbedeckungs- Isolationsabschnitt (33b), der sich von zumindest einem Abschnitt der Seitenfläche des zweiten Isolationsfilms über die Seitenfläche des zweiten leitenden Abschnitts zu zumindest einem Abschnitt der Seitenfläche der Vertiefung hin erstreckt, aufweist.
DE10259792A 2001-12-19 2002-12-19 Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung Withdrawn DE10259792A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001385769 2001-12-19
JP2002151855A JP2003249572A (ja) 2001-12-19 2002-05-27 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
DE10259792A1 true DE10259792A1 (de) 2003-07-10

Family

ID=26625139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10259792A Withdrawn DE10259792A1 (de) 2001-12-19 2002-12-19 Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6743708B2 (de)
JP (1) JP2003249572A (de)
KR (1) KR100457031B1 (de)
DE (1) DE10259792A1 (de)
TW (1) TW569430B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526059B1 (ko) 2004-02-19 2005-11-08 삼성전자주식회사 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법
KR100546936B1 (ko) * 2004-10-21 2006-01-26 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 형성방법
US7683288B2 (en) * 2005-08-12 2010-03-23 Thermatool Corp. System and method of computing the operating parameters of a forge welding machine
US20070095878A1 (en) * 2005-11-03 2007-05-03 Paul Scott Method and system for monitoring and controlling characteristics of the heat affected zone in a weld of metals
KR100714893B1 (ko) * 2005-12-29 2007-05-04 삼성전자주식회사 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자
KR100750943B1 (ko) 2006-07-03 2007-08-22 삼성전자주식회사 반도체 장치의 배선 구조물 및 그 형성 방법
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
JP7184041B2 (ja) * 2017-08-29 2022-12-06 大日本印刷株式会社 配線基板および半導体装置
CN112928057B (zh) * 2019-12-05 2023-05-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111977B2 (ja) * 1998-05-15 2000-11-27 日本電気株式会社 半導体装置の製造方法
US6452275B1 (en) * 1999-06-09 2002-09-17 Alliedsignal Inc. Fabrication of integrated circuits with borderless vias

Also Published As

Publication number Publication date
US6743708B2 (en) 2004-06-01
US20030111668A1 (en) 2003-06-19
KR20030051392A (ko) 2003-06-25
TW569430B (en) 2004-01-01
JP2003249572A (ja) 2003-09-05
KR100457031B1 (ko) 2004-11-16

Similar Documents

Publication Publication Date Title
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE102004002223B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE10296608T5 (de) Strukturieren eines vertikalen Gates zum Erzielen verbesserter GC- und CB-Prozessbedingungen
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
EP0903788A2 (de) Nichtflüchtige Speicherzelle mit hoher Koppelkapazität
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE112014001430T5 (de) Herstellungsverfahren für Halbleitervorrichtung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee