DE10241692A1

DE10241692A1 - Verfahren und Vorrichtung zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation bei paralleler Verifikation

Info

Publication number: DE10241692A1
Application number: DE2002141692
Authority: DE
Inventors: Thomas Ruprich; Steffen Paul
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2002-09-09
Filing date: 2002-09-09
Publication date: 2004-03-25
Anticipated expiration: 2022-09-10
Also published as: WO2004025875A1; DE10241692B8; DE10241692B4

Abstract

Bei einem Verfahren zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation, bei dem außer den Synchronisationsschritten und einem oder mehreren ggf. vorhandenen Identifikationsschritt(en) auch ein Verifikationsschritt oder mehrere Verifikationsschritte durchgeführt werden, läuft mindestens einer der Verifikationsschritte parallel zu einem Synchronisationsschritt und/oder einem Identifikationsschritt ab.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation nach dem Oberbegriff des Anspruchs 1 und eine entsprechende Vorrichtung nach dem Oberbegriff des Anspruchs 4.

Ein Mobilfunkempfänger muss sich beim Einschalten bzw. beim Eintritt in eine neue Zelle auf diese Zelle oder potentiellen Zellen synchronisieren. Für eine zeitliche Zuordnung der Empfangsdaten ist der Datenstrom in Zeitrahmen (Frames) und Zeitschlitzen (Slots) organisiert. Ein Frame enthält eine gewisse Anzahl von Slots und jeder Slot eine bestimmte Zahl an Bits (Daten und/oder Kontrollinformation). Insbesondere müssen diese Zellen bezüglich ihres Timings (Frame- und Slotanfang) und Codes der Basisstation zuerst erkannt und identifiziert werden. Hierzu werden in der Regel sogenannte Synchronisationssequenzen benutzt, die entweder globale (für gesamtes Netzwerk gleich) oder lokale (unterschiedlich für verschiedene Basisstationen) Eigenschaften haben.

Das Synchronisieren eines Mobilfunkempfängers der 3. Generation, z.B. UMTS, auf eine entsprechende Basisstation, d.h. zeitliche Synchronisation und Identifizieren des Zell- bzw. Verwürfelungscodes, erreicht man, indem man das Empfangssignal mit dem zum entsprechend gesendeten Synchronisationscode konjugiert-komplexen Signal korreliert.

Da die Synchronisationssequenzen in der Regel nicht störungsfrei empfangen werden können (AWGN, Interferenzen), kann sich das Empfängersystem nur mit einer bestimmten Wahrscheinlichkeit auf eine entsprechende Zelle synchronisieren. Diese Synchronisationswahrscheinlichkeit hängt neben dem Signal-zu- Stör-Abstand im wesentlichen von der Zeitspanne, die der Synchronisationsprozedur zur Verfügung steht, ab. In der Regel ist man aber durch nutzer- und/oder systemrelevante Aspekte an bestimmte zeitliche Vorgaben gebunden. Besteht ein Synchronisationsprozess aus N Teilschritten (bei UMTS werden 3 aufeinanderfolgende Teilschritte durchgeführt: Slotsynchronisation → Framesynchronisation + Codegruppenidentifikation → Verwürfelungscodeidentifikation), so hängt die Detektionswahrscheinlichkeit nach einem Teilschritt n von der des Teilschritts n-1 (n = 2, ..., N) ab.

Daraus ergeben sich zwei Schlussfolgerungen:

a) der Teilschritt n-1 sollte eine signifikant höhere Detektionswahrscheinlichkeit als Teilschritt n erzielen, um ein effizientes Nutzen/Aufwand-Verhältnis der Gesamtprozedur zu erreichen
b) Detektionsfehler/-ergebnisse eines Teilschrittes sollten erkannt/ausgewertet werden, um das Gesamtsynchronisationsverfahren bei einer vorgegebenen Detektionswahrscheinlichkeit in minimaler Zeit auszuführen.

Wie bereits oben erwähnt wurde, besteht die Synchronisationsprozedur eines UMTS-Mobilfunkempfängers im wesentlichen aus drei Teilschritten:

a) Slot-Synchronisation
b) Frame-Synchronisation und Codegruppenidentifikation
c) Verwürfelungscodeidentifikation

Ein prinzipieller Ablaufplan eines solchen herkömmlichen Synchronisationsverfahrens für UMTS UE's ist in 2 dargestellt.

Insbesondere die Schritte a) und b) erfordern einen relativ hohen Zeitaufwand, da man, um die Detektionswahrscheinlichkeit zu erhöhen, das Empfangssignal über eine Anzahl von mehreren Slots oder sogar mehreren Frames auswerten (mitteln) muss. Um die Detektionssicherheit einer solchen Synchronisationseinheit weiter zu erhöhen, werden üblicherweise Verifikationsschritte nach einem oder mehreren der einzelnen Teilschritte eingefügt, wie es in 2 dargestellt ist. Auch diese Verifikationsschritte müssen über eine relativ große Anzahl von Slots oder Frames ausgeführt werden, um eine entsprechend zuverlässige Aussage über den Synchronisationsstatus des Empfängers zu erhalten. Dies bedeutet somit einen zusätzlichen Zeitaufwand zugunsten der Detektions- bzw. Synchronisationswahrscheinlichkeit.

Wie bereits oben angemerkt wurde, ergeben sich seitens der Systemanforderungen in 3G bestimmte zeitliche Restriktionen, so dass für eine gegebene Synchronisationsaufgabe nur eine bestimmte Anzahl von Slots bzw. Frames zur Verfügung steht. Die Detektionswahrscheinlichkeit hängt somit direkt von dieser Restriktion ab. Die minimale Gesamtdetektionszeit bzw. Gesamtsynchronisationszeit ist somit die Summe aus der Slot-Synchronisationszeit T_slot, der Schlitzgrenzenverifikations-zelt T_veri-slot, der Frame-Synchronisationszeit T_frame, der Frameverifikationszeit T_veri-frame und der Verwürfelungscodeidentifikationszeit T_scr-id. Unter der Annahme, dass man für jeden Teilschritt die gleiche Zeit T benötigt, ergibt sich eine Gesamtzeit von T_min-sync = 5T.

Verfahren der Synchronisation mit zwischengeschalteter Verifikation werden auch als Multi-Dwell-Detektoren bezeichnet. Verwiesen sei in diesem Zusammenhang auf das Buch: Peterson, Ziemer, Borth: Introduction to Spread Spectrum Communication, S. 255.

Der Efindung liegt die Aufgabe zugrunde, ein Verfahren zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation bereitzustellen, bei dem, wie nach dem Stand der Technik, außer den Synchronisationsschritten und ggf. einem oder mehreren Identifikationsschritt(en) auch ein Verifikationsschritt oder mehrere Verifikationsschritte durchgeführt wer den, das jedoch schneller ist als bekannte gattungsgemäße Verfahren. Ferner ist es Aufgabe der Erfindung, eine Vorrichtung zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation bereitzustellen, die, wie nach dem Stand der Technik, so eingerichtet ist, dass sie außer den Synchronisationsschritten und ggf. einem oder mehreren Identifikationsschritt(en) auch einen Verifikationsschritt oder mehrere Verifikationsschritte durchführt, die jedoch schneller arbeitet als bekannte gattungsgemäße Vorrichtungen.

Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren nach Patentanspruch 1 und durch eine Vorrichtung nach Patentanspruch 4.

Vorteilhafte und bevorzugte Weiterbildungen des erfindungsgemäßen Verfahrens sind Gegenstand der Ansprüche 2 und 3. Vorteilhafte und bevorzugte Ausführungsformen der erfindungsgemäßen Vorrichtung sind Gegenstand der Ansprüche 5 und 6.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand von Figuren erläutert. Es zeigt:
1 ein schematisches Blockbild eines Ausführungsbeispiels einer erfindungsgemäßen Synchronisationseinheit;
2 schematisch den Ablauf eines aus dem Stand der Technik bekannten Synchronisationsverfahrens;
3 einen detaillierteren Ausschnitt aus dem Blockbild von 1 betreffend ein Ausführungsbeispiel einer Schlitzgrenzenverifikationseinheit und deren schaltungstechnischen Anordnung in Bezug auf eine Frame-Synchronisationseinheit;
4 ein detaillierteres Blockbild für ein erstes Ausführungsbeispiel der Frame-Synchronisationseinheit aus 3;
5 ein detaillierteres Blockbild für ein zweites Ausführungsbeispiel der Frame-Synchronisationseinheit aus 3;
6 ein Blockbild als Ausführungsbeispiel für einen kombinierten Verifikationsmodus; und
7/8 eine Gegenüberstellung von Detektionsergebnissen der Slot-Synchronisation ohne Verifikation und mit Verifikation.
1 zeigt schematisch als Blockbild die prinzipielle Funktionalität und Architektur eines Ausführungsbeispiels einer erfindungsgemäßen Synchronisationseinheit. Bei diesem Ansatz können wiederum die bereits erwähnten Teilschritte Slot-Synchronisation, Frame-Synchronisation und Verwürfelungscodeidentifikation als separate Teilblöcke beschrieben werden. Im Gegensatz zu der aus dem Stand der Technik bekannten Verfahrensweise werden jedoch keine extra Verifikationsschritte zwischen den letztgenannten Teilschritten eingefügt, sondern die Verifikationsschritte werden parallel zu den jeweiligen Synchronisationsteilschritten ausgeführt. Aus der 1 ist ersichtlich, dass z.B. der Status der Slot-Synchronisation parallel zur Frame-Synchronisation überprüft wird. Hierfür wird eine zusätzliche Verifikationseinheit, welche z.B. durch einen einfachen Korrelator realisiert wird, synchron zur Frame-Synchronisationseinheit betrieben (siehe 3). "Synchron" bedeutet hier, dass genau die potentiellen Slotgrenzen, die mittels Slot-Synchronisation identifiziert wurden, jeweils an die Frame-Synchronisationseinheit und an die Slot-Grenzenverifikationseinheit gleichzeitig übermittelt werden und parallel verarbeitet werden. Somit stehen bereits nach 2T sowohl die Verifikationsergebnisse zu den entspre chenden Slotgrenzen als auch die Frame-Synchronisationsresultate zur Verfügung. Bzgl. der Definition von T wird auf die diesbezüglichen Ausführungen weiter oben verwiesen.
Die so erzielten Verifikationsinformationen können, wie in 1 angedeutet, an mehreren Punkten des Gesamtsynchronisationsprozesses einfließen. Im Folgenden sollen drei Möglichkeiten als Ausführungsbeispiele vorgestellt werden. Für diese Betrachtung wird von einer Implementierung der Verifikationseinheit gemäß 3, ausgegangen. Dabei werden mit M Multiplizierer, mit ADD Addierer, mit REG Register, mit SQR Quadrierer, mit F ein Summierer und mit COMP ein Komparator bezeichnet. Eine solche Implementierung ermöglicht eine kohärente und inkohärente Akkumulation der Korrelationsergebnisse und die Übergabe der Verifikationsresultate als Hart- oder Softwerte (3). Für die Realisierung der Hart-Werte wird das akkumulierte Korrelationsergebnis gegen einen Schwellwert THRES V1 verglichen. Überschreitet das akkumulierte Korrelationsergebnis den Wert von THRES_V1, so wird z.B. eine "1" für eine positive Verifikation der entsprechenden Slotgrenze (die von der Slot-Synchronisation gefundene Slotgrenze wird bestätigt) ausgegeben. Anderenfalls wird eine "0" als Verifikationsergebnis ausgegeben und die Slotgrenze nicht bestätigt.
Möglichkeit I:
Die grundsätzliche Architektur dieses Ansatzes ist in 4 dargestellt.
Bei diesem Ausführungsbeispiel werden die Ergebnisse der Slot-Grenzenverifikation direkt der Frame-Synchronisationseinheit zugeführt. In der Frame-Synchronisationseinheit werden die Eingangsdaten einer "Vorbearbeitung" unterzogen, die jeweils parallel zur Verifikation der entsprechenden Slotgrenze durchgeführt wird. Diese "Vorbearbeitung" besteht aus der Korrelation der Empfangsdaten mit einer sog. "z-Sequenz" (siehe 3GPP TS 25.213) und die Generierung einer 16 Werte je Slot umfassenden Pre-Sequenz, die in einem RAM (TEMP RAM) temporär zwischengespeichert wird. Für jede von der Slot-Synchronisation gefundene Slotgrenze kann eine solche Pre-Sequenz generiert werden. Wird eine Slotgrenze von der Verifikationseinheit bestätigt, wird die entsprechende Pre-Sequenz an eine Nachbearbeitungsstufe der Frame-Synchronisationseinheit weitergegeben, und für die entsprechende Slotgrenze wird die Nachbearbeitung der Frame-Synchronisation und Codegruppenidentifikation durchgeführt. Nicht bestätigte Slotgrenzen werden verworfen, es wird für diese also auch keine Nachbearbeitung durchgeführt. Dabei sei darauf hingewiesen, dass durch die Nachbearbeitung keine zusätzliche zeitliche Restriktion hervorgerufen wird, da allein die Vorverarbeitung an den Empfangsdatentakt gebunden ist, die Nachbearbeitung aber mit jedem beliebigen Verarbeitungstakt durchgeführt werden kann.
Möglichkeit II:
Die grundsätzliche Architektur dieses Ansatzes ist in 5 dargestellt.
Im Gegensatz zur obigen Möglichkeit I wird hier die Frame-Synchronisation nicht in eine "Vorbearbeitung" und eine "Nachbearbeitung" unterteilt. Es wird somit eine komplette Frame-Synchronisation parallel zur Verifikation der entsprechenden Slotgrenze durchgeführt. Nach erfolgter Frame-Synchronisation und Codegruppenidentifikation stehen auch die Verifikationsergebnisse zur Verfügung. Wiederum werden bestätigte Slotgrenzen weiterverarbeitet, nicht bestätigte hingegen verworfen.
Im Gegensatz zur oben beschriebenen Möglichkeit I werden bei dem Ausführungsbeispiel gemäß Möglichkeit II zunächst sowohl die Hadamardtransformation als auch die Codegruppenidentifikation durchgeführt. Erst danach erfolgt die Berücksichtigung der Ergebnisse der Slot-Grenzenverifikation. Gemäß Möglichkeit II wird also auch für nicht bestätigte Slotgrenzen Rechenaufwand spendiert.
Möglichkeit III:
Die grundsätzliche Architektur dieses Ansatzes ist in 6 dargestellt
Bei dieser Implementationsmöglicheit werden die Ergebnisse der Slot-Grenzenverifikation erst im dritten Teilschritt, d.h.
also erst bei der Verwürfelungscodeidentifikation berücksichtigt.
Die Aufgabe der Verwürfelungscodeidentifikation ist es, den gültigen Verwürfelungscode aus den 8 möglichen Verwürfelungscodes einer im Teilschritt "Frame-Synchronisation" identifizierten Codegruppe zudetektieren. Hierzu kann z.B., wie in 6 dargestellt, eine Gruppe von 8 Rake-Fingern mit den 8 möglichen Verwürfelungscodes geladen werden und deren Ausgänge über eine bestimmte Anzahl von Slots ausgewertet werden.
Der Verwürfelungscode des Fingers mit dem größten Ausgabewert entspricht mit höchster Wahrscheinlichkeit dem gültigen Verwürfelungscode. Die Größe des maximalen Ausgabewertes kann auch als Kriterium für die Sicherheit dieser Entscheidung herangezogen werden. Kombiniert man diesen Ausgabewert mit dem entsprechenden Softergebnis der Slot-Grenzenverifikation (siehe 6), so erhält man einen neuen Wert, den man als Kriterium für das Gesamtsynchronisationsergebnis bzgl. einer bestimmten Slotgrenze heranziehen kann.
Vergleicht man diesen Wert wiederum mit einem vorgegebenen Schwellwert THRESH V2, so ergibt sich z.B. für eine "1" eine Bestätigung des Synchronisationsergebnisses und entsprechend für eine "0" die Ablehnung.
Ein signifikanter Vorteil dieses Ausführungsbeispiels gemäß Möglichkeit III liegt in der Tatsache, dass aufgrund des längeren Beobachtungszeitraums, der in das Verifikationsergebnis eingeht, eine höhere Entscheidungsgüte bzgl. des Synchronisationsstatus' erzielt wird.
Durch den Einsatz der hier vorgestellten Architektur ist es auch ohne zusätzlichen Zeitaufwand möglich, eine Verifikation der Synchronisationsergebnisse oder entsprechender Teilergebnisse durchzuführen. Zusätzlich kann sogar die mittlere Synchronisationszeit verkürzt werden, da Fehlsynchronisationen bereits während der Synchronisationsprozedur erkannt werden und nicht erst auf das endgültige Ergebnis gewartet werden muss. Der zusätzliche Hardwareaufwand ist hingegen sehr gering (ein Korrelator mit entsprechendem Codegenerator und Registern).
Insbesondere hebt sich dieser Ansatz vom Stand der Technik dadurch ab, dass Synchronisations- und Verifikationsschritte nicht nacheinander (seriell), sondern parallel und Idealerweise synchron durchgeführt werden und die Verifikationsergebnisse somit sehr flexibel in den Gesamtsynchronisationsprozess eingebunden werden können.
Ein weiteres Ausführungsbeispiel der Erfindung besteht in einer Kombination der oben dargestellten Möglichkeit I oder der oben dargestellten Möglichkeit II mit der oben dargestellten Möglichkeit III.
Aus den 7 und 8 ist eine Gegenüberstellung von Detektionsergebnissen der Slot-Synchronisation ohne Verifikation und mit Verifikation ersichtlich.
Nach 7 ist die Falschalarmrate als auch die Rate der fehlerhaft detektierten Slotgrenzen über den gesamten Energiebereich E_pSCH des ersten Synchronisationskanals pSCH ohne Verifikation signifikant (d.h. um mehrere Größenordnungen) höher als mit Verfikation.
Nach 8 liegt die Wahrscheinlichkeit, dass nur ein einziger Slot-Synchronisationsdurchlauf für die Slot-Synchronisation benötigt wird, für sämtliche Kanalenergien E_pSCH (-22dB, -21dB, -20dB, -19dB) über 50%. Nur in wenigen Fällen werden bei geringer Kanalenergie vier oder mehr Slot-Synchronisationsdurchläufe benötigt.

Claims

Verfahren zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation, wobei außer den Synchronisationsschritten und einem oder mehreren ggf. vorhandenen Identifikationsschritt(en) auch ein Verifikationsschritt oder mehrere Verifikationsschritte durchgeführt werden, dadurch gekennzeichnet, dass mindestens einer der Verifikationsschritte parallel zu einem Synchronisationsschritt und/oder einem Identifikationsschritt abläuft.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach einer Slot-Synchronisation eine Frame-Synchronisation durchgeführt wird und parallel zu der Framesynchronisation eine Verifikation der Slot-Synchronisation abläuft.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach einer Frame-Synchronisation eine Verwürfelungscodeidentifikation durchgeführt wird und parallel zu der Verwürfelungscodeidentifikation eine Verifikation der Frame-Synchronisation abläuft.
Vorrichtung zum Synchronisieren eines Mobilfunkempfängers mit einer Basisstation, wobei die Vorrichtung so eingerichtet ist, dass sie außer den Synchronisationsschritten und ggf. einem oder mehreren Identifikationsschritt(en) auch einen Verifikationsschritt oder mehrere Verifikationsschritte ausführt, dadurch gekennzeichnet, dass die Vorrichtung so eingerichtet ist, dass sie mindestens einen der Verifikationsschritte parallel zu einem Synchronisationsschritt und/oder einem Identifikationsschritt ausführt.
Vorrichtung nach Arspruch 4, dadurch gekennzeichnet eine Slot-Synchronisationseinheit, eine Slot-Grenzenverifikationseinheit und eine Frame-Synchronisationseinheit die so eingerichtet sind, dass von der Slot-Synchronisationseinheit identifizierte potentielle Slotgrenzen jeweils an die Frame-Synchronisationseinheit und an die Slot-Grenzenverifikationseinheit gleichzeitig übermittelt werden.
Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Slot-Grenzenverifikationseinheit ein Korrelator ist.