[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10240408A1 - Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε - Google Patents

Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε Download PDF

Info

Publication number
DE10240408A1
DE10240408A1 DE10240408A DE10240408A DE10240408A1 DE 10240408 A1 DE10240408 A1 DE 10240408A1 DE 10240408 A DE10240408 A DE 10240408A DE 10240408 A DE10240408 A DE 10240408A DE 10240408 A1 DE10240408 A1 DE 10240408A1
Authority
DE
Germany
Prior art keywords
dielectric
permittivity
insulation layer
gate insulation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10240408A
Other languages
English (en)
Inventor
Karsten Wieczorek
Christian Radehaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10240408A priority Critical patent/DE10240408A1/de
Priority to US10/403,556 priority patent/US6911404B2/en
Priority to PCT/US2003/028219 priority patent/WO2004021424A1/en
Priority to KR1020057003573A priority patent/KR101020810B1/ko
Priority to CNB038206633A priority patent/CN100424826C/zh
Priority to EP03752145A priority patent/EP1535316A1/de
Priority to TW092123889A priority patent/TWI324827B/zh
Priority to JP2004533030A priority patent/JP2005537670A/ja
Priority to AU2003270452A priority patent/AU2003270452A1/en
Publication of DE10240408A1 publication Critical patent/DE10240408A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Feldeffekttransistor umfasst eine Gateisolationsschicht mit einem anisotropen Dielektrikum. Die Orientierung ist so gewählt, dass eine erste Permittivität parallel zu der Gateisolationsschicht deutlich kleiner als eine zweite Permittivität senkrecht zu der Gateisolationsschicht ist.

Description

  • GEBIET DER VORLIEGENDEN GEBIET
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung technisch fortschrittlicher integrierter Schaltungen mit Transistorelementen mit minimalen Strukturgrößen von 0,1 μm und darunter. Insbesondere betrifft die vorliegende Erfindung hoch-kapazitive Gate-Strukturen mit einem Dielektrikum mit einer Dicke einer Oxid-Kapazitätsäquivalenzdicke von 2 nm und weniger.
  • In modernen integrierten Schaltungen nehmen die minimalen Strukturgrößen ständig ab und erreichen gegenwärtig 0,1 μm mit der Aussicht von 0,08 μm in naher Zukunft. Von den zahlreichen Problemen, die bei der ständigen Reduzierung der Strukturgrößen angetroffen werden, ist ein wichtiges Problem zu lösen, um die weitere Verkleinerung der Bauteildimensionen zu ermöglichen, wie dies im Folgenden erläutert wird. Gegenwärtig basiert der Hauptteil der integrierten Schaltungen auf Silizium aufgrund der nahezu unbeschränkten Verfügbarkeit, den gut verstandenen Eigenschaften und der Erfahrung, die während der letzten 50 Jahre gewonnen wurde, und daher bleibt Silizium das Material der Wahl für kommende Schaltungsgenerationen. Ein Grund für die große Wichtigkeit von Silizium bei der Herstellung von Halbleiterbauelementen sind die überlegenen Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete zueinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht das Ausführen nachfolgender Hochtemperaturprozesse, die beispielsweise für Ausheizzyklen zur Aktivierung der Dotierstoffe und zur Ausheilung von Kristallschäden erforderlich sind, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Die meisten modernen integrierten Schaltungen weisen eine riesige Anzahl an Feldeffekttransistoren auf, wobei aus den zuvor dargelegten Gründen Siliziumdioxid vorzugsweise als eine Gateisolierschicht verwendet wird, die eine Polysiliziumgateelektrode von einem Siliziumkanalgebiet trennt. Durch ständiges Verbessern der Bauteilleistungsfähigkeit von Feldeffekttransistoren wurde eine Länge dieses Kanalgebiets ständig verrin gert, um die Schaltgeschwindigkeit und die Stromtreibertähigkeit zu verbessern. Da die Transistorleistungsfähigkeit durch eine der Gateelektrode zugeführten Spannung gesteuert wird, um die Oberfläche des Kanalgebiets mit einer ausreichend hohen Ladungsdichte zu invertieren, um damit den gewünschten Strom bei einer gegebenen Versorgungsspannung bereitzustellen, muss ein gewisses Maß an kapazitiver Kopplung, die durch den von der Gateelektrode, dem Kanalgebiet und dem dazwischen angeordneten Siliziumdioxid gebildeten Kondensator hervorgerufen wird, beibehalten werden. Es stellt sich heraus, dass das Verkleinern der Kanallänge eine erhöhte kapazitive Kopplung erfordert, um das sogenannte Kurzkanal-Verhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanal-Verhalten kann zu einem erhöhten Leckstrom und zu einer Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Extrem verkleinerte Transistorbauteile mit einer relativ geringen Versorgungsspannung und damit einer reduzierten Schwellwertspannung können daher einen exponentiellen Anstieg des Leckstroms aufweisen, so dass die kapazitive Kopplung der Gateelektrode an das Kanalgebiet entsprechend erhöht werden muss, um im Wesentlichen das Kurzkanalverhalten zu vermeiden. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet herzustellen. Beispielsweise erfordert eine Kanallänge von 0,13 μm eine Siliziumdioxiddicke im Bereich von ungefähr 2-3 nm und eine Gatelänge von 0,08 μm erfordert ein Gatedielektrikum, das aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm hergestellt ist. Obwohl im Allgemeinen Hochgeschwindigkeitstransistorelemente mit einem äußerst kurzen Kanal vorzugsweise für Hochgeschwindigkeitsanwendungen verwendet werden, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen verwendbar sind, etwa für Speichertransistorelemente, kann der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine äußerst dünne Siliziumdioxidgateisolationsschicht bewirkt wird, Werte für eine Oxiddicke im Bereich von 1-2 nm erreichen, die für gewisse leistungsbezogene Schaltungen nicht akzeptabel sind.
  • Daher wurde in Betracht gezogen, Siliziumdioxid als Material für Gateisolationsschichten zu ersetzen, insbesondere bei äußerst dünnen Siliziumdioxidgateschichten. Mögliche alternative Materialien schließen Materialien mit ein, die eine deutlich höhere Permittivität zeigen, so dass eine physikalisch größere Dicke einer entsprechend hergestellten Gateisolationsschicht eine kapazitive Kopplung liefert, die ansonsten durch eine äußerst dünne Siliziumdioxidschicht erreicht würde. Im Allgemeinen wird eine Dicke, die zum Erreichen einer spezifizierten kapazitiven Kopplung mit Siliziumdioxid erforderlich ist, als Kapazitätsäquivalenzdicke (CET) bezeichnet. Auf den ersten Blick erscheint es damit so, dass das einfache Ersetzen des Siliziumdioxid durch Materialien mit großem κ eine geradlinige Entwicklung ist, um eine Kapazitätsäquivalenzdicke im Bereich von 1 nm und darunter zu erhalten. Ein Lösungsansatz in dieser Hinsicht besteht in dem Einführen von Stickstoff in eine Siliziumdioxidschicht, um damit die Dielektrizitätskonstante zu vergrößern. Das zuverlässige Einbringen von Stickstoff in eine äußerst dünne Siliziumdioxidschicht, ohne dass dieser in das darunter liegende Kanalgebiet eindringt, lässt diesen Ansatz jedoch nicht als sehr vielversprechend erscheinen. Ferner verringert das Einbringen von Stickstoff in Siliziumdioxid die Bandlücke, so dass für einen gegebenen maximalen Leckstrom lediglich ein bescheidenes Anwachsen der Gatekapazität erreichbar ist.
  • Es wird daher vorgeschlagen, Siliziumdioxid durch Materialien mit größerer Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem e von ungefähr 25 und Strontiumtitanoxid (SrTiO3) mit einem k von ungefähr 150. Wenn derartige Materialien mit hoher Permittivität als Gatedielektrikum verwendet werden, stellt sich heraus, dass zusätzlich zu den vielen Problemen, die beim Einbinden der Handhabung dieser Materialien in gut etablierte Prozesssequenzen auftreten, ferner die Ladungsträgermobilität in dem Kanalgebiet deutlich durch diese Materialien mit hoher Permittivität beeinflusst wird. Obwohl daher eine hohe kapazitive Kopplung geliefert wird, ist das Leistungsverhalten dieser Transistorelemente durch die reduzierte Ladungsträgermobilität beeinträchtigt, wodurch zumindest teilweise die Vorteile aufgehoben werden, die durch das Verwenden des Materials mit hoher Permittivität erreicht werden.
  • Somit ist es offensichtlich, dass für die weitere Reduzierung der Transistorelemente eine hochkapazitive Kopplung erforderlich ist, wobei andererseits die Ladungsträgermobilität, die die Stromtreiberfähigkeit des Transistorelements bestimmt, nicht unnötig beeinflusst wird.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen beruht die vorliegende Erfindung auf der Erkenntnis der Erfinder, dass eine hohe Permittivität des Gatedielektrikums, die durch schwach gebundene Ladungsträgerwolken des dielektrischen Materials hervorgerufen wird, in wirksamer Weise auf einen Winkelbereich eingeschränkt werden kann, der im Wesentlichen senkrecht zur Flussrichtung der Ladungsträger in dem Kanalgebiet ist. Da die kapazitive Kopplung zwischen der Gateelektrode und dem Kanalgebiet im Wesentlichen durch die elektromagnetische Wechselwirkung der schwach gebundenen Ladungsträgerwolken mit den Ladungsträgern bestimmt ist, wird eine Inversionsschicht in effizienter Weise erzeugt, wohingegen eine laterale Kopplung der Ladungsträgerwolken in dem Dielektrikum zu den Ladungsträgern in dem Kanalgebiet gering gehalten wird.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Feldeffekttransistor eine Gateisolationsschicht, die über einem aktiven Gebiet gebildet ist und ein Dielektrikum mit großem κ aufweist, wobei eine Permittivität des Dielektrikums mit hohem κ senkrecht zu der Gateisolationsschicht größer als eine Permittivität parallel zu der Gateisolationsschicht ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform umfasst ein Verfahren zur Herstellung einer Gateisolationsschicht mit großem ε über einem Substrat das epitaxiale Wachsen eines anisotropen dielektrischen Materials mit einer ersten Permittivität entlang einer ersten Richtung und einer zweiten Permittivität entlang einer zweiten Richtung, wobei die zweite Permittivität größer als die erste Permittivität ist. Mindestens ein Prozessparameter wird so gesteuert, um die zweite Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats einzustellen.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Gateisolationsschicht mit einem Dielektrikum mit großem ε das Bereitstellen eines Substrats mit einem darauf gebildeten aktiven Halbleitergebiet. Ein anisotropes dielektrisches Material wird dann abgeschieden, um eine dielektrische Schicht zu bilden und das Substrat wird anschließend ausgeheizt. Mindestens ein Prozessparameter des Abscheidens und/oder des Ausheizens des Substrats wird so gesteuert, um eine kristalline Orientierung derart einzustellen, dass eine erste Permittivität, die parallel zu der dielektrischen Schicht liegt, kleiner als eine zweite Permittivität ist, die senkrecht zu der dielektrischen Schicht orientiert ist.
  • Gemäß einer noch weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Gateisolationsschicht mit einer Kapazitätsäquivalenzdicke von weniger als ungefähr 2 nm das Auswählen eines kristallinen Dielektrikums mit einer unterschiedlichen Permittivität in mindestens zwei unterschiedlichen Richtungen. Das Verfahren umfasst ferner das Bestimmen einer Prozessparametereinstellung zur Herstellung des kristallinen Dielektrikums über einem Substrat derart, dass eine Richtung entsprechend der höheren Permittivität im Wesentlichen senkrecht zu einer Oberfläche des Substrats ist. Schließlich wird das kristalline Dielektrikum entsprechend der Parametereinstellung hergestellt.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Feldeffekttransistor eine Gateisolationsschicht mit einer Kapazitätsäquivalenzdicke von weniger als 2 nm, wobei die Gateisolationsschicht eine dielektrische Schicht umfasst. Ein Verhältnis einer Permittivität senkrecht zu der dielektrischen Schicht zu einer Permittivität parallel zu der dielektrischen Schicht ist gleich oder größer als 1, 2.
    •
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a schematisch eine Querschnittsansicht eines Feldeffekttransistors mit einem anisotropen Gatedielektrikum;
  • 1b schematisch ein vereinfachtes Modell des anisotropen Dielektrikums;
  • 1c ein vereinfachtes Modell eines konventionellen im Wesentlichen isotropen Dielektrikums;
  • 2 eine Elementarzelle eines Titandioxidkristalls; und
  • 3 schematisch einen Feldeffekttransistor mit einem Gatedielektrikum gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Gegenwärtig werden große Anstrengungen unternommen, um Materialien zu finden, die ein Ersetzen des Siliziumdioxids und/oder Silizium-Oxidnitrids zulassen, um eine Kapazitätsäquivalenzdicke von 2 nm und kleiner zu erreichen, wie dies für eine Kanallänge von 0,1 μm und weniger erforderlich ist. Es wurden mehrere Kandidaten bisher identifiziert, etwa Zirkonoxid, Hafniumoxid, Titanoxid und dergleichen. Obwohl die Verwendung dieser Materialien mit großem κ anzuzeigen scheint, dass eine Kapazitätsäquivalenzdicke von weniger als 2 nm erreichbar ist, ohne den Leckstrom zu erhöhen, scheinen diese konventionellen Möglichkeiten keine Lösung zur reduzierten Ladungsträgermobilität in dem Kanalgebiet zu bieten.
  • Die vorliegende Erfindung beruht daher auf dem Konzept, um zusätzlich zu einer erhöhten absoluten Permittivität die Richtungsabhängigkeit der Permittivität zu berücksichtigen, um damit deutlich die Wechselwirkung der Ladungsträger, etwa von Elektronen, mit dem dielektrischen Material, wenn diese sich von dem Source- zu dem Draingebiet bewegen, zu beeinflussen.
  • Mit Bezug zu den 1a-1c wird nunmehr das Konzept der vorliegenden Erfindung detaillierter beschrieben.
  • In 1a umfasst ein Feldeffekttransistor 100 ein Substrat 101 mit einem aktiven Gebiet 106, das typischerweise ein Halbleitermaterial auf Siliziumbasis ist. Der Einfachheit halber ist der Transistor 100 als ein n-Kanaltyp dargestellt. Die vorliegende Erfindung ist jedoch auch auf p-Kanaltransistoren anwendbar. Ein Sourcegebiet 102 und ein Draingebiet 103 sind in dem aktiven Gebiet 106 gebildet. Eine Gateelektrode 104, beispielsweise mit Polysilizium, oder einem anderen geeigneten leitenden Material ist über dem aktiven Gebiet 106 ausgebildet und ist davon durch eine Gateisolationsschicht 105 getrennt, die ein anisotropes dielektrisches Material, etwa ein kristallines Metall enthaltendes Oxid oder Silikat aufweist, oder ferroelektrische Materialien, oder optisch anisotrope Materialien, und dergleichen. Das anisotrope Dielektrikum der Gateisolationsschicht 105 kann eine erste Permittivität εparallel aufweisen, die im Wesentlichen parallel zu der Gateisolationsschicht 105 orientiert ist, und eine zweite Permittivität εorthogonal, in einer Richtung im Wesentlichen senkrecht zu der Gateisolationsschicht 105, wobei εparallel kleiner als εorthogonal ist, wie dies durch das Bezugszeichen 107 angedeutet ist.
  • Während des Betriebs wird eine Spannung an die Gateelektrode 104 und an das aktive Gebiet 106 angelegt. Der Einfachheit halber wird angenommen, dass das Sourcegebiet 102 und das aktive Gebiet 106 mit einem gemeinsamen Bezugspotenzial verbunden sind, so dass für den n-Kanaltransistor 100, der in 1a gezeigt ist, eine positive Spannung zur Bildung eines leitenden Kanals 108 an der Grenzfläche zwischen der Gateisolationsschicht 105 und dem aktiven Gebiet 106 führen kann. Aufgrund der hohen Permittivität εorthogonal liefert die Gateisolationsschicht 105 eine kapazitive Kopplung der Gateelektrode 104 zu dem Kanal 108, während die größere physikalische Dicke der Gateisolationsschicht 105 im Vergleich zu der Kapazitätsäquivalenzdicke von 2 nm und weniger die Leckströme von dem Kanal 108 in die Gateelektrode 105 auf einem akzeptablen Pegel hält. Da die Permittivität εparallel deutlich kleiner als die Permittivität εorthogonal senkrecht zur Flussrichtung der Ladungsträger ist, ist die elektromagnetische Kopplung an das Gatedielektrikum deutlich geringer in Flussrichtung, wie dies durch den Pfeil 120 angedeutet ist, wie dies detaillierter mit Bezug zu den 1 b und 1 c erläutert ist.
  • 1c zeigt ein vereinfachtes Modell eines Teils der Gateisolationsschicht 105. In diesem Modell ist die Gateisolationsschicht 105 einschließlich des anisotropen Dielektrikums durch ein 2-dimensionales Gitter dargestellt, in der die Gitterplätze durch Punkte 111 repräsentiert sind, die an die nächsten Nachbarn mit Federn 110 in vertikaler Rich tung und durch Stäbe 112 in horizontaler Richtung gekoppelt sind. Das Darstellen der Permittivität κparallel durch nicht elastische Stäbe 112 ist der Einfachheit halber gewählt worden, um das Darstellen zweier unterschiedlicher Arten von Federn mit unterschiedlicher Stärke zu vermeiden. Es sollte jedoch beachtet werden, dass εparallel "stärkere" Federn repräsentierten kann, wodurch eine geringere Empfindlichkeit auf externe elektromagnetische Felder angedeutet wird. Die Federn 110 und die Stäbe 112 sollen die Ladungswolken und die entsprechende Fähigkeit, mit einem geladenen Partikel wechselzuwirken, darstellen. Beim Anlegen einer positiven Spannung an die Gateelektrode 104 verformen sich die entsprechenden Federn 110, d.h. die Ladungswolken geraten aus dem Gleichgewicht, so dass ein Elektron angezogen wird und an das Kanalgebiet 108 gebunden wird. Wenn eine Spannung zwischen dem Source- und dem Draingebiet erzeugt wird, bewegt sich das Elektron unter dem Einfluss dieses elektrischen Feldes und bewegt sich zu der benachbarten Feder 110a, so dass das Elektron an die Gateisolationsschicht 105 in vertikaler Richtung gekoppelt bleibt. Da die Stäbe 112 keine Deformation zulassen – zumindest in diesem vereinfachten Modell – tritt im Wesentlichen keine Kopplung in horizontaler Richtung auf und somit ist die horizontale Bewegung des Elektrons im Wesentlichen unbeeinflusst.
  • 1c zeigt diese Sachlage für eine im Wesentlichen isotrope Gateisolationsschicht 105a. Da in diesem Fall das Elektron die horizontal orientierten Federn 110 sowie die vertikal orientierten Federn deformieren kann, ist ein gewisser Grad an Kopplung in beiden Richtungen vorhanden und führt zu einer verringerten Mobilität der Elektronen in Flussrichtung.
  • Durch Bereitstellen eines dielektrischen Materials in der Gateisolationsschicht 105 mit einer deutlichen Anisotropie hinsichtlich der parallelen und der senkrechten Richtung wird die Ladungsträgermobilität in dem Kanalgebiet 108 deutlich weniger beeinträchtigt und damit wird die Transistorleistungsfähigkeit erhöht im Vergleich zu einem herkömmlichen Bauteil mit einem isotropen Dielektrikum. Selbst wenn in dem konventionellen Bauteil ein dielektrisches Material vergleichbarer Permittivität verwendet wird, oder selbst wenn das gleiche Material wie in dem Transistor 100 verwendet wird, ohne jedoch die entsprechende Orientierung des dielektrischen Materials geeignet einzustellen, ist die Ladungsträgermobilität im Vergleich zu dem Transistor 100 reduziert.
  • 2 zeigt ein Beispiel für ein anisotropes dielektrisches Material. In 2 ist eine Elementarzelle von Titandioxid (TiO2) in der sogenannten Rutil-Form gezeigt. In dieser Kristallform ist Titandioxid tetragonal mit Gitterkonstanten a und c, wie dies in der Figur angedeutet ist, von 0,4594 nm und 0,2958 nm. Ferner ist eine Permittivität entlang der c-Achse kleiner als eine Permittivität entlang der a-Achse, wobei das Verhältnis der a-AchsenPermittivität zu der c-AchsenPermittivität bei Raumtemperatur ungefähr 2 beträgt. Der κ-Wert der Permittivität beträgt ungefähr 60 und kann von den Wachstumsparametern und der spezifischen Anordnung der Gateisolationsschicht 105 abhängen. Typischerweise kann Titandioxid durch chemische Dampfabscheidung unter Verwendung von Vorstufengasen, etwa von Titantetraisopropoxid (TTIP) und Titannitrat, abgeschieden werden. Durch Halten der Substrattemperatur bei 660°C und höher kann Titandioxid im Wesentlichen in der Rutil-Form abgeschieden werden. Alternativ oder zusätzlich kann das Substrat in einem Temperaturbereich von ungefähr 700-900°C ausgeheizt werden, um die Titandioxidschicht in eine Kristallschicht umzuwandeln, die im Wesentlichen die Rutil-Form aufweist.
  • Ein typischer Prozessablauf mit dem zuvor beschriebenen Abscheideschema zur Herstellung des Feldeffekttransistors 100 mit beispielsweise einer Titandioxidschicht in kristalliner Rutil-Form kann die folgenden Schritte umfassen. Zunächst können flache Grabenisolationen (nicht gezeigt) gebildet werden, um das aktive Gebiet 106 zu definieren. Nach einer Implantationssequenz zum Erzeugen eines vertikalen Dotierungsprofils in dem aktiven Gebiet 106 wird die Gateisolationsschicht 105 auf dem Substrat 101 abgeschieden. Für das oben genannte Beispiel umfasst die Gateisolationsschicht 105 Titandioxid, und es kann vorteilhaft sein, eine dünne Barrierenschicht abzuscheiden, um die thermische Stabilität des Titandioxids zu gewährleisten. Beispielsweise können ein oder zwei Atomschichten aus Siliziumdioxid oder Siliziumnitrid, oder Zirkonsilikat und dergleichen auf dem Substrat 101 abgeschieden werden. Anschließend wird das Titandioxid beispielsweise mit chemischer Dampfabscheidung, wie dies zuvor beschrieben ist, abgeschieden, wobei Prozessparameter so eingestellt werden, um ein kristallines Wachstum zu erhalten, in dem die c-Achse im Wesentlichen senkrecht zu der Oberfläche des Substrats 101 orientiert ist. Eine entsprechende Parametereinstellung hängt von der Kristallorientierung des Substrats 101, der Art der Barrierenschicht und den Abscheidebedingungen und möglicherweise von den Ausheizbedingungen ab. Somit kann die Kristallorientierung beim Wachsen und/oder Ausheizen des Titandioxids durch Experi ment und/oder durch Theorie, beispielsweise durch Simulationsberechnungen, gewonnen werden.
  • Alternativ kann das Titandioxid im Wesentlichen bei moderaten Temperaturen abgeschieden werden und kann in anschließenden Ausheizzyklen kristallisieren. Nach dem Abscheiden des Titandioxids kann, abhängig von dem Prozessrezept, ein Ausheizzyklus ausgeführt werden, um die erforderliche Kristallqualität zu erhalten. Beim Abscheiden des Titandioxids wird eine Dicke so gesteuert, um die erforderliche Kapazitätsäquivalenzdicke zu erhalten. Wie zuvor erläutert ist, können die effektive Permittivität εorthogonal und εparallel von den Abscheidebesonderheiten und von der Art des verwendeten Barrierenmaterials abhängen. Typische ε-Werte liegen im Bereich von 20-70. Anschließend wird eine Polysiliziumschicht abgeschieden und durch gut etablierte Fotolithografie- und Ätzverfahren strukturiert, um die Gateelektrode 104 zu bilden. Danach kann der Feldeffekttransistor 100 durch bekannte Implantations-Abstandselementherstellungs- und Ausheizverfahren fertiggestellt werden.
  • 3 zeigt eine schematische Querschnittsansicht eines weiteren Beispiels eines Feldeffekttransistors 300 mit einem Gatedielektrikum, das eine Materialschicht 305 mit einem anisotropen Material mit hohem k und eine Barrierenschicht 315 in Form einer äußerst dünnen Siliziumdioxidschicht, die auf einem Siliziumsubstrat 301 gebildet ist, aufweist. Der Transistor 300 umfasst ferner eine Gateelektrode 304, die auf der anisotropen dielektrischen Schicht 305 gebildet ist, und Seitenwandabstandselemente 309. Source- und Draingebiete 303 sind in dem Substrat 301 ausgebildet. Eine kombinierte Dicke 316 der Schichten 305 und 315 ist so gewählt, dass diese einer Kapazitätsäquivalenzdicke im Bereich von ungefähr 1 bis 1,5 nm entspricht. Da die Barrierenschicht 315 bereits einen Teil der Kapazitätsäquivalenzdicke "konsumiert" – typischerweise in der Größenordnung von 0,5 nm für eine ein- oder zweilagige Atomschicht – ist eine effektive Dicke der anisotropen dielektrischen Schicht 305 im Bereich von ungefähr 3 bis 5 nm, wodurch ein Leckstrom hervorgerufen wird, der im Wesentlichen einer Siliziumdioxidschicht von 2 nm und mehr entspricht. Somit ermöglicht das Transistorelement 300 eine Größenreduzierung der Gatelänge deutlich unter 0,1 μm, wobei gleichzeitig der Leckstrom auf einem Niveau aktueller moderner Elemente gehalten wird. Aufgrund des anisotropen Verhaltens der dielektrischen Schicht 305 kann die Ladungsträgermobilität vergleichbar zu Elementen auf Siliziumdioxidbasis sein. Durch Bereitstellen der Silizi umdioxidbarrierenschicht 315 ist die Zuverlässigkeit des Transistorelements 300 aufgrund der Silizium/Siliziumdioxidgrenzfläche hoch und ein Herstellungsprozess dafür ist mit gegenwärtig etablierten Prozessverfahren gut verträglich.
  • Es gilt also, die vorliegende Erfindung stellt fortschrittliche Transistorelemente bereit, die eine Gatelänge von 0,1 μm und darunter zulassen, indem unterschiedliche Permittivitäten parallel und senkrecht zu der Gateisolationsschicht bereit gestellt werden, wobei vorzugsweise ein Verhältnis Von εorthogonal ZU εparallel größer als 1,2 ist, um eine deutliche Wirkung auf die Ladungsträgermobilitätsverbesserung im Hinblick auf den Kapazitätszuwachs und die Leckstromverringerung zu erreichen. Vorzugsweise wird die Anisotropie des dielektrischen Gatematerials in Übereinstimmung mit Prozesserfordernissen und der gewünschten Soll-CET gewählt. Beispielsweise kann die Notwendigkeit für eine Barrierenschicht einen minimalen ε-Wert vorschreiben, um die Soll-CET zu erreichen, wobei die Anisotropie die Betriebserfordernisse erfüllen muss. Beispielsweise können sehr anspruchsvolle Anwendungen eine hohe Anisotropie erfordern, um die Ladungsträgermobilität zu optimieren, während dennoch die Leckströme innerhalb vernünftiger Grenzen aufgrund einer moderaten Permittivität, etwa der Permittivität von Titandioxid, im Vergleich zu Materialien mit äußerst hohen Werten in der Größenordnung von 100, jedoch mit einer weniger ausgeprägten Anisotropie, gehalten werden.
  • Ferner kann die Kristallstruktur des Dielektrikums mit großem κ so eingestellt werden, dass die geforderte Orientierung erhalten wird. Vorzugsweise können die Abscheidedynamik, die Art der Barrierenschicht, falls erforderlich, die Kristallstruktur des Substrats, und dergleichen z.B. durch Modellrechnung und/oder Experiment berücksichtigt werden, um die physikalische Dicke in Übereinstimmung mit der gewünschten Kapazitätsäquivalenzdicke einzustellen. In anderen Ausführungsformen können die Orientierung und/oder die Kristallstruktur durch Bereitstellen einer oder mehrerer Teilschichten aus einem oder mehreren unterschiedlichen Materialien eingestellt werden. Beispielsweise kann es notwendig sein, eine geeignete Kristallstruktur zum Abscheiden des Materials mit hohem e bereit zu stellen, so dass die geforderte Orientierung angenommen wird. Folglich können eine oder mehrere "Übergangs-"-Schichten vorgesehen werden, um schließlich eine Abscheidebasis zum Erhalten der gewünschten Orientierung des "Volumen"-Materials mit dem hohen ε-Wert zu erhalten.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Die Beschreibung ist daher lediglich als anschaulich gedacht und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (21)

  1. Feldeffekttransistor mit einer Gateisolationsschicht, die über einem aktiven Gebiet gebildet ist und ein Dielektrikum mit hohem ε enthält, wobei eine Permittivität des Dielektrikums mit hohem ε senkrecht zu der Gateisolationsschicht größer als eine Permittivität parallel zu der Gateisolationsschicht ist.
  2. Der Feldeffekttransistor nach Anspruch 1, wobei ein Verhältnis der Permittivität senkrecht zu der Gateisolationsschicht und der Permittivität parallel zu der Gateisolationsschicht größer als 1,2 ist.
  3. Der Feldeffekttransistor nach Anspruch 1, wobei eine Kapazitätsäquivalenzdicke der Gateisolationsschicht kleiner als 2 nm ist.
  4. Der Feldeffekttransistor nach Anspruch 1, wobei die Gateisolationsschicht ein Metalloxid und/oder ein Metallsilikat und/oder ein ferroelektrisches Material aufweist.
  5. Der Feldeffekttransistor nach Anspruch 4, wobei die Gateisolationsschicht Titandioxid aufweist.
  6. Der Feldeftekttransistor nach Anspruch 6, wobei das Titandioxid in Rutil-Form vorgesehen ist.
  7. Der Feldeftekttransistor nach Anspruch 1, wobei die Gateisolationsschicht eine Barrierenschicht aufweist, die zwischen dem aktiven Gebiet und dem Dielektrikum mit großem κ angeordnet ist.
  8. Der Feldeffekttransistor nach Anspruch 7, wobei die Barrierenschicht Siliziumdioxid und/oder Siliziumnitrid und/oder Zirkonsilikat aufweist.
  9. Verfahren zur Herstellung einer Gateisolationsschicht mit großem κ über einem Substrat, wobei das Verfahren umfasst: epitaxiales Wachsen eines anisotropen dielektrischen Materials mit einer ersten Permittivität entlang einer ersten Richtung und einer zweiten Permittivität entlang einer zweiten Richtung, wobei die zweite Permittivität größer als die erste Permittivität ist; und Steuern zumindest eines Prozessparameters, um die zweite Richtung im Wesentlichen senkrecht zu einer Oberfläche des Substrats einzustellen.
  10. Das Verfahren nach Anspruch 9, das ferner Ausheizen des Substrats zur Steuerung der Kristallstruktur des dielektrischen Materials umfasst.
  11. Das Verfahren nach Anspruch 9, wobei das metallenthaltende Dielektrikum Titanoxid aufweist.
  12. Das Verfahren nach Anspruch 11, wobei epitaxiales Wachsen des anisotropen Dielektrikums bei einer Temperatur im Bereich von ungefähr 700-900°C ausgeführt wird.
  13. Verfahren zur Herstellung einer dielektrischen Gateisolationsschicht mit großem e, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einem darauf gebildeten aktiven Halbleitergebiet; Abscheiden eines anisotropen dielektrischen Materials, um eine dielektrische Schicht zu bilden; Ausheizen des Substrats; und Steuern zumindest eines Prozessparameters einer Abscheidung und/oder eines Ausheizens des Substrats, um eine Kristallorientierung so einzustellen, dass eine erste Permittivität parallel zu der dielektrischen Schicht kleiner ist als eine zweite Permittivität, die senkrecht zu der dielektrischen Schicht orientiert ist.
  14. Das Verfahren nach Anspruch 13, wobei das Dielektrikum Titanoxid aufweist.
  15. Das Verfahren nach Anspruch 13, wobei Abscheiden des anisotropen Dielektrikums bei einer Temperatur im Bereich von ungefähr 700-900°C ausgeführt wird.
  16. Das Verfahren nach Anspruch 13, wobei das Ausheizen bei einer Temperatur im Bereich von ungefähr 600-800°C ausgeführt wird.
  17. Verfahren zur Herstellung einer Gateisolationsschicht mit einer Kapazitätsäquivalenzdicke von weniger als ungefähr 2 nm, wobei das Verfahren umfasst: Auswählen eines kristallinen Dielektrikums mit einer unterschiedlichen Permittivität in mindestens zwei unterschiedlichen Richtungen; Bestimmen einer Prozessparametereinstellung zur Herstellung des kristallinen Dielektrikums über einem Substrat so, dass eine Richtung entsprechend der höheren Permittivität im Wesentlichen senkrecht zu einer Oberfläche des Substrats verläuft; und Herstellen des kristallinen Dielektrikums entsprechend der Parametereinstellung.
  18. Das Verfahren nach Anspruch 17, wobei die Prozessparametereinstellung einen Abscheideparameter und/oder einen Ausheizparameter umfasst.
  19. Feldeffekttransistor mit: einer Gateisolationsschicht mit einer Kapazitätsäquivalenzdicke von weniger als 2 nm, wobei die Gateisolationsschicht eine dielektrische Schicht aufweist, wobei ein Verhältnis einer Permittivität senkrecht zu der dielektrischen Schicht zu einer Permittivität parallel zu der dielektrischen Schicht gleich oder größer als 1,2 ist.
  20. Der Feldeffekttransistor nach Anspruch 19, wobei die dielektrische Schicht eine kristalline Schicht ist.
  21. Der Feldeffekttransistor nach Anspruch 19, wobei die Gateisolationsschicht ein Metalloxid und/oder ein Metallsilikat und/oder ein ferroelektrisches Material aufweist.
DE10240408A 2002-09-02 2002-09-02 Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε Ceased DE10240408A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10240408A DE10240408A1 (de) 2002-09-02 2002-09-02 Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε
US10/403,556 US6911404B2 (en) 2002-09-02 2003-03-31 Transistor element having an anisotropic high-k gate dielectric
PCT/US2003/028219 WO2004021424A1 (en) 2002-09-02 2003-08-29 Transistor element having an anisotropic high-k gate dielectric
KR1020057003573A KR101020810B1 (ko) 2002-09-02 2003-08-29 이방성 하이-ｋ 게이트 유전체를 가지는 트랜지스터 소자
CNB038206633A CN100424826C (zh) 2002-09-02 2003-08-29 形成高介电值栅极绝缘层的方法及包括该绝缘层的晶体管
EP03752145A EP1535316A1 (de) 2002-09-02 2003-08-29 Transistorelement mit einer gatedielektrikum-schicht mit hoher und anisotroper dielektrizitätskonstante
TW092123889A TWI324827B (en) 2002-09-02 2003-08-29 Transistor element having an anisotropic high-k gate dielectric
JP2004533030A JP2005537670A (ja) 2002-09-02 2003-08-29 異方性Ｈｉｇｈ−Ｋゲート誘電体を有するトランジスタエレメント
AU2003270452A AU2003270452A1 (en) 2002-09-02 2003-08-29 Transistor element having an anisotropic high-k gate dielectric

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10240408A DE10240408A1 (de) 2002-09-02 2002-09-02 Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε

Publications (1)

Publication Number Publication Date
DE10240408A1 true DE10240408A1 (de) 2004-03-25

Family

ID=31895627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10240408A Ceased DE10240408A1 (de) 2002-09-02 2002-09-02 Transistorelement mit einem Anisotropen Gate-Dielektrikum MI großem ε

Country Status (4)

Country Link
US (1) US6911404B2 (de)
CN (1) CN100424826C (de)
DE (1) DE10240408A1 (de)
TW (1) TWI324827B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220090A1 (en) * 2005-03-23 2006-10-05 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
EP2058844A1 (de) * 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Herstellungsverfahren für eine Halbleitervorrichtung
US9041082B2 (en) 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
US9412598B2 (en) * 2010-12-20 2016-08-09 Cypress Semiconductor Corporation Edge rounded field effect transistors and methods of manufacturing
US9222170B2 (en) * 2012-12-20 2015-12-29 Intermolecular, Inc. Deposition of rutile films with very high dielectric constant
US9390928B2 (en) * 2013-10-22 2016-07-12 Globalfoundries Inc. Anisotropic dielectric material gate spacer for a field effect transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200474A (en) 1978-11-20 1980-04-29 Texas Instruments Incorporated Method of depositing titanium dioxide (rutile) as a gate dielectric for MIS device fabrication
US6262462B1 (en) * 1998-06-22 2001-07-17 Motorola, Inc. Enhanced dielectric constant gate insulator
JP3786566B2 (ja) 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US20020089023A1 (en) 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US6927435B2 (en) 2001-01-16 2005-08-09 Renesas Technology Corp. Semiconductor device and its production process

Also Published As

Publication number Publication date
TW200405574A (en) 2004-04-01
US20040041196A1 (en) 2004-03-04
US6911404B2 (en) 2005-06-28
CN100424826C (zh) 2008-10-08
CN1692474A (zh) 2005-11-02
TWI324827B (en) 2010-05-11

Similar Documents

Publication Publication Date Title
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE3750909T2 (de) Halbleiterherstellungsverfahren unter Verwendung eines Maskenersatzes und dotierstoffundurchlässiger Gebiete.
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102016201156B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE60211396T2 (de) Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE112005000775B4 (de) Halbleiter-auf-Isolator-Substrat und daraus hergestellte Bauelemente
DE102010038742A1 (de) Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE69518178T2 (de) Dünnfilmtransistor mit einer Drainversatzzone
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102009047313A1 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R011 All appeals rejected, refused or otherwise settled
R003 Refusal decision now final

Effective date: 20110808