[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10224167B4 - Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement - Google Patents

Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement Download PDF

Info

Publication number
DE10224167B4
DE10224167B4 DE10224167A DE10224167A DE10224167B4 DE 10224167 B4 DE10224167 B4 DE 10224167B4 DE 10224167 A DE10224167 A DE 10224167A DE 10224167 A DE10224167 A DE 10224167A DE 10224167 B4 DE10224167 B4 DE 10224167B4
Authority
DE
Germany
Prior art keywords
copper
reactive plasma
copper surface
plasma atmosphere
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10224167A
Other languages
English (en)
Other versions
DE10224167A1 (de
Inventor
Christian Zistl
Jörg Hohage
Hartmut Rülke
Peter Hübler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10224167A priority Critical patent/DE10224167B4/de
Priority to US10/304,579 priority patent/US6806191B2/en
Publication of DE10224167A1 publication Critical patent/DE10224167A1/de
Application granted granted Critical
Publication of DE10224167B4 publication Critical patent/DE10224167B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Schützen einer Kupferoberfläche mit:
Bereitstellen eines Substrats (101) mit einer darauf gebildeten dielektrischen Schicht (102) mit einem vertieften Bereich (103) und einer Kupferstruktur (105A), die in dem vertieften Bereich (103) angeordnet ist, wobei die Kupferstruktur (105A) mindestens eine freigelegte Kupferoberfläche (106) aufweist;
Erzeugen einer ersten reaktiven Plasmaatmosphäre mit Stickstoff und Ammoniak;
Einbringen der mindestens einen freigelegten Kupferoberfläche (106) in die erste reaktive Plasmaatmosphäre für eine erste Zeitdauer;
Erzeugen einer zweiten reaktiven Plasmaatmosphäre mit Stickstoff, Ammoniak und einer gasförmigen siliziumenthaltenden Verbindung; und
Einbringen der mindestens einen freigelegten Kupferoberfläche (106) in die zweite reaktive Plasmaatmosphäre für eine zweite Zeitdauer, die geringer als die erste Zeitdauer ist, wobei ein schützender Kupfersilizidfilm (107) mit einer Dicke von 5–20 nm auf der zumindest einen freigelegten Kupferoberfläche (106) gebildet wird.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten und Metallleitungen, in denen Kupfer als Metallisierungsmetall verwendet ist.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In der Halbleiterindustrie gibt es ein ständiges Bestreben, um die Anzahl der Bauelemente pro Einheitsfläche, die auf einem geeigneten Substrat hergestellt werden können, stetig zu erhöhen. Somit werden gegenwärtig minimale Strukturgrößen von ungefähr 0.2 μm und darunter realisiert, wobei in der näheren Zukunft 0.1 μm zu erwarten sind. Die Abnahme der Strukturgröße der Halbleiterelemente ermöglicht eine erhöhte Integrationsdichte der integrierten Schaltungen in Verbindung mit einer gesteigerten Bauteilleistungsfähigkeit, die durch die Größenreduktion der einzelnen Elemente, etwa von Feldeffekttransistoren, erreicht wird. Die enorme Anzahl an Halbleiterelementen, die auf einer einzelnen Chipfläche ausgebildet sind, reduziert jedoch den verfügbaren Platz und damit den Querschnitt für Metallisierungsleitungen, die diese einzelnen Halbleiterelemente verbinden. Obwohl die Strukturgröße der einzelnen Elemente verringert ist, erfordert die erhöhte Funktionalität und Komplexität der integrierten Schaltungen andererseits eine riesige Anzahl von Verbindungsleitungen, die die einzelnen Schaltungselemente zur Bereitstellung der geforderten Funktionalität elektrisch miteinander verbinden. Aufgrund der großen Anzahl erforderlicher Verbindungen, die in modernen integrierten Schaltungen mittels einer Vielzahl sogenannter Metallisierungsschichten, die aufeinander geschichtet sind, bereitgestellt wird, verringert sich die effektive Leitungslänge nicht zwangsläufig in der gleichen Weise wie die Querschnittsfläche der Leitungen reduziert wird, so dass folglich der elektrische Widerstand in den Verbindungsleitungen ansteigt und damit teilweise die durch das Reduzieren der Strukturgrößen der einzelnen Schaltungselemente gewonnenen Vorteile aufhebt. Folglich kann die Signalverarbeitungsfähigkeit moderner integrierter Schaltungen durch die Signalausbreitungsverzögerung, die durch die Verbindungsleitungen bewirkt wird, beschränkt sein anstatt durch die elektrischen Eigenschaften der einzelnen Schaltungselemente.
  • Um parasitäre RC-Zeitkonstanten, die durch den elektrischen Widerstand der Verbindungsleitungen und die zwischen benachbarten Leitungen gebildete Kapazität erzeugt werden, zu verringern, gehen Halbleiterhersteller zunehmend dazu über, das am häufigsten verwendete Metall, Aluminium, durch ein leitfähiges Material mit einem geringeren spezifischen Widerstand zu ersetzen. In dieser Hinsicht hat sich Kupfer als ein aussichtsreicher Kandidat für Metallisierungsleitungen in integrierten Schaltungen mit äußerst hoher Packungsdichte erwiesen. Kupfer ist ein attraktiver Ersatz für standardmäßige Aluminiumleitungen und Kontaktanschlüsse, da Kupferleitungen einen deutlich höheren Widerstand gegenüber Elektromigration und Ausbildung spannungsinduzierter Hohlräume zeigen als dies Aluminiumschichten tun. Die Bearbeitung von Kupfer in einer Halbleiterproduktionslinie ist jedoch äußerst schwierig, da das Strukturieren und Ätzen von Kupferschichten bei geringeren Prozesstemperaturen nahezu nicht praktikabel ist, wodurch es vorteilhaft wird, Kupferschichten in Vertiefungen von zuvor strukturierten dielektrischen Schichten abzuscheiden und anschließend das überschüssige Metall durch chemisch mechanisches Polieren (CMP) zu entfernen. Diese Technik zur Herstellung von Metallisierungsschichten wird häufig auch als Damaszener-Technik bezeichnet. Ein weiterer Nachteil bei der Verwendung von Kupferschichten liegt in der Eigenschaft des Kupfers, sofort Korrosion und Verfärbungen an der Oberfläche bei Vorhandensein einer reaktiven, d.h. sauerstoffenthaltenden Umgebung zu bilden. Da Korrosion und Verfärbung an der Oberfläche zu einer nicht ausreichenden Haftung zu benachbarten Materialien und zu einem beeinträchtigen Oberflächenwiderstand führen können, wird Kupfer üblicherweise nach Kontakt mit einer oxidierenden Umgebung gereinigt und es wird eine Deckschicht unmittelbar nach dem Reinigungsprozess vorgesehen, um die Metallisierungsschicht zu passivieren, so dass die Haftung des Kupfers zu benachbarten Materialien verbessert und die Langzeitstabilität der Metallisierungsschicht gefördert wird.
  • Dazu wird typischerweise eine Deckschicht, beispielsweise eine Siliziumnitridschicht, nach dem Reinigen der Kupferoberfläche gebildet, die von einem vorhergehenden chemisch mechanischen Poliervorgang freigelegt worden ist. Ein typischer konventioneller Prozessablauf zur Herstellung einer Kupferleitung mit einer Deckschicht in einer Damaszener-Metallisierungsstruktur kann die folgenden Schritte aufweisen.
  • Nachdem die Vertiefungen in einer dielektrischen Schicht gebildet sind, werden ein oder mehrere Saatschichten auf der Struktur für eine anschließende Kupferabscheidung mittels Elektroplattierung abgeschieden. Die eine oder mehreren Saatschichten können ferner als eine Barrieren- und Haftschicht für die benachbarte dielektrische Schicht dienen. Alternativ kann eine separate Barrierenmetallschicht, beispielsweise aus Tantalum, auf der dielektrischen Schicht und in deren Vertiefungen gebildet werden. Danach kann eine Kupfersaatschicht auf der Barrierenmetallschicht gebildet werden.
  • Anschließend wird das Kupfervolumenmaterial mittels Elektroplattieren abgeschieden, um damit die Vertiefungen in der dielektrischen Schicht aufzufüllen. Danach wird das überschüssige Material mittels CMP entfernt. Somit weist die eingeebnete Oberfläche der Halbleiterstruktur Oberflächenbereiche aus Kupfer sowie Oberflächenbereiche aus dielektrischem Material auf. Anschließend wird eine Reinigungsbehandlung mittels eines reaktiven Plasmas durchgeführt, um Korrosion und Verfärbungen, die im Wesentlichen aus Kupferoxid bestehen und an der freigelegten Kupferoberfläche während und nach der CMP-Behandlung gebildet werden, zu entfernen. Das Substrat wird in eine Atmosphäre eingebracht, die Stickstoff (N2), Ammoniak (NH3) und Silan (SiH4) enthält, die kontinuierlich in eine Reaktionskammer, unter einer vordefinierten Durchflussrate für eine vordefinierte Zeitdauer eingeführt werden, wobei ein vordefinierter Druck in der Reaktionskammer aufrechterhalten wird. Typische Prozessparameter für diesen Vorgang können wie folgt sein. Alle drei Gase werden der Reaktionskammer für ungefähr 15–70 Sekunden zugeführt, wobei die Substrattemperatur bei ungefähr 400°C gehalten wird. Auf diese Weise werden Verfärbungen und Korrosion an der Kupferoberfläche reduziert. Auf diese Reinigungssequenz, die möglicherweise durch einen zusätzlichen Spülschritt unterbrochen ist, werden Stickstoff und Silan in die Reaktionskammer eingeleitet, um eine Siliziumnitriddeckschicht auf der gereinigten Kupferoberfläche zu bilden. Obwohl mittels der Kupferoberfläche, die in der zuvor beschrienen Weise passiviert ist, die Probleme deutlich reduziert werden, die bei der Herstellung zuverlässiger Kupfermetallisierungsschichten auftreten, stellt sich dennoch heraus, dass der Kupferoberflächenbereich der Kupferleitung Anlass für ein weiteres ernstes Problem gibt, wenn die Strukturgrößen sich ständig verringern. Bei einer reduzierten Querschnittsfläche, wie dies in fortgeschrit tenen integrierten Schaltungen erforderlich ist, steigen die Stromdichten in den Metallisierungsleitungen deutlich an und selbst für Kupferleitungen mit ihren im Vergleich zu Aluminiumleitungen überlegenen Eigenschaften wird ein nicht tolerierbares Maß an Elektromigration beobachtet, wodurch sich eine reduzierte Zuverlässigkeit der integrierten Schaltung ergibt. Insbesondere wurde erkannt, dass der Oberflächenbereich der Kupferleitung, der durch die Deckschicht abgedeckt ist, einen wesentlichen Elektromigrationsweg bei höheren Stromdichten und erhöhten Temperaturen bildet.
  • Die Patentschrift US 6 383 925 B1 beschreibt ein Verfahren zur Bildung einer Siliziumnitriddeckschicht über einer Kupferoberfläche. Dazu wird zunächst in einem Reinigungsschritt in einem Stickstoff- und Ammoniakplasma für eine kurze Zeit Oberflächenoxid entfernt und anschließend Silan unter Bedingungen eines hochdichten Plasmas eingeführt, um bei Anwesenheit von Stickstoff die Siliziumnitridschicht zu bilden.
  • Die Patentschrift US 5 447 887 A beschreibt ein Halbleiterbauteil mit einer Siliziumnitridschicht, die auf einem Kupferleitungselement gebildet ist, wobei eine dazwischenliegende Kupfersilizidschicht vorgesehen ist, die ohne Verwendung einer reaktiven Plasmaatmosphäre gebildet wird.
    •
  • Hinsichtlich der zuvor genannten Probleme bezüglich der Passivierung von Kupferleitungen und den Problemen, die durch die erhöhte Elektromigration von Kupferleitungen mit reduzierten Querschnittsflächen auftreten, besteht ein Bedarf für eine verbesserte Technologie zum Schutz einer Kupferoberfläche während der Herstellung eines Bauelementes und während des Betriebes bei erhöhten Stromdichten und Temperaturen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im allgemeinen beruht die vorliegende Erfindung auf der Erkenntnis der Erfinder, dass Elektromigration auf einer Kupferoberfläche wirksam unterdrückt werden kann, indem ein Kupfer/Siliziumfilm an der Oberfläche gebildet wird, wobei der Kupfer/Siliziumfilm dann durch Vorsehen einer entsprechenden Deckschicht, etwa einer Siliziumnitridschicht, passiviert werden kann.
  • Insbesondere wird die Aufgabe der vorliegenden Erfindung durch ein Verfahren nach Anspruch 1 gelöst.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Zeichnungen deutlicher hervor; es zeigen:
  • 1a eine schematische Querschnittsansicht einer Halbleiterstruktur mit einer strukturierten dielektrischen Schicht und einer darauf abgeschiedenen Kupferschicht;
  • 1b die Struktur aus 1a, wobei das überschüssige Kupfermaterial mittels chemisch mechanischen Polierens entfernt ist;
  • 2 schematisch eine stark vereinfachte Ansicht einer Prozessanlage, in der ein plasmaverstärktes Ätzen ausführbar ist.
  • 3a schematisch die Halbleiterstruktur aus 1b, wobei ein Kupfer/Siliziumfilm auf einer freigelegten Oberfläche des Kupfers gemäß einer anschaulichen Ausführungsform gebildet ist; und
  • 3b schematisch die Halbleiterstruktur aus 3a, wobei eine zusätzliche Deckschicht darauf gebildet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen die vorliegende Erfindung nicht auf die speziellen offenbarten anschaulichen Ausführungsformen beschränken sollen, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im folgenden werden anschauliche Ausführungsformen der vorliegenden Erfindung unter Hinweis auf die Herstellung einer Kupfermetallisierungsschicht beschrieben, die eine Vielzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen verbinden. Es sollte jedoch beachtet werden, dass die vorliegende Erfindung ebenso auf einen beliebigen Prozess anwendbar ist, in dem ein freigelegter Kupferoberflächenbereich mit einer Schutzschicht zu bedecken ist, die Korrosions- und Verfärbungseffekte eliminiert oder reduziert und die ferner Elektromigration durch die freigelegte Kupferoberfläche wirksam verringert oder verhindert.
  • 1a zeigt schematisch eine Querschnittsansicht einer Struktur 100 mit einem Substrat 101, etwa einem Siliziumsubstrat oder einem anderen geeigneten Substrat für die Herstellung der erforderlichen Kupferleitungen. In dieser speziellen Ausführungsform repräsentiert die Struktur 100 ein Halbleiterelement mit einer Metallisierungsschicht, die entsprechend einem typischen Damaszener-Verfahren hergestellt ist. Das Substrat 101 kann eine oder mehrere Materialschichten aufweisen, die einzelne Schaltungselemente, etwa Feldeffekttransistoren, Bipolartransistoren, Kondensatoren, Widerstände und dergleichen aufweisen, die untereinander durch eine oder mehrere Metallisierungsschichten zu verbinden sind. Der Einfachheit halber sind die einzelnen Schaltungselemente nicht explizit in den Figuren dargestellt, und es sind auch keine Verbindungen von den Schaltungselementen zu den darüber liegenden Metallisierungsschichten gezeigt. Eine dielektrische Schicht 102 ist auf dem Substrat 101 ausgebildet und ist so strukturiert, um einen oder mehrere vertiefte Bereiche 103 aufzuweisen, die in Form von Durchführen und Gräben vorgesehen sein können. Die Oberfläche 102a der dielektrischen Schicht mit den Gräben 103 ist von einer Barrierenschicht 114 und einer Kupfersaatschicht 104 bedeckt. Die Barrierenschicht 114 kann ein Material aufweisen, das im wesentlichen ein Diffundieren von Kupfer in benachbarte Materialien verhindert. Eine Kupferschicht 105 ist über der dielektrischen Schicht 102 und der Saatschicht 104 angeordnet, wobei abhängig von den Abscheidparametern die Kupferschicht 105 eine spezifische Topologie zeigt, die durch die darunter liegende Struktur der dielektrischen Schicht 102 bestimmt ist.
  • Ein typischer Prozessablauf zur Herstellung der in 1a gezeigten Struktur 100 enthält das Strukturieren der dielektrischen Schicht 102 mittels gut bekannter Fotolithografie- und Ätzverfahren, denen sich das Abscheiden der Barrierenschicht 114 und der Kupfersaatschicht 104 mittels beispielsweise CVD und Sputterabscheidung anschließen. Nachfolgend wird das Kupfervolumenmaterial mittels Elektroplattieren abgeschieden, wodurch die in 1a gezeigte Kupferschicht 105 gebildet wird.
  • Wie dies zuvor erwähnt ist, muss die Kupferschicht 105, die mit einer zur zuverlässigen Ausführung der Gräben 103 erforderlichen Dicke abgeschieden worden ist, teilweise entfernt werden, um Kupferleitungen zu erhalten, die elektrisch voneinander isoliert sind. Dazu wird für gewöhnlich ein chemisch mechanischer Poliervorgang (CMP) ausgeführt, um das überschüssige Kupfer zu entfernen und gleichzeitig die resultierende Oberfläche der Struktur 100 einzuebnen.
  • 1b zeigt schematisch die Querschnittsansicht der Struktur 100 nach erfolgtem chemisch mechanischen Poliervorgang. In 1b wurde das überschüssige Kupfer entfernt, so dass Kupferleitungen 105A gebildet sind, die eine freigelegte Oberfläche 106 aufweisen. Abhängig von den Prozessparametern des Elektroplattierens und des anschließenden CMPs kann die Kupferoberfläche 106 im Vergleich zu der umgebenden Oberfläche 102A der dielektrischen Schicht 102 geringfügig vertieft sein. Ferner ist während und nach dem chemisch mechanischen Poliervorgang die Kupferoberfläche 106 einer oxidierenden Atmosphäre ausgesetzt und aufgrund der frisch polierten Oberfläche neigt die Kupferoberfläche 106 dazu, sofort Erosions- und Verfärbungsbereiche zu bil den. Im Hinblick auf die Bauteilleistungsfähigkeit und Zuverlässigkeit ist es daher erforderlich, die Kupferoberfläche 106 vor der weiteren Verarbeitung der Struktur 100 zu reinigen und zu passivieren. Dazu wird die Struktur 100 einem Reinigungsvorgang mit einer reaktiven Atmosphäre mit anschließender Bildung einer Schutzschicht unterzogen.
  • 2 zeigt eine schematische Ansicht einer Prozessanlage, die eine reaktive Plasmaumgebung mit den erforderlichen Eigenschaften zum Ausführen der anschaulichen Ausführungsform der vorliegenden Erfindung, die im Folgenden zu beschreiben ist, bereitzustellen. Eine Prozessanlage 200, die eine typische Plasmaätzanlage oder eine Abscheideanlage für plasmaverstärkte Materialabscheidung sein kann, umfasst eine Reaktionskammer 201 mit einer Versorgungsleitung 202 und einer Auslassleitung 203. Die Versorgungsleitung 202 ist so ausgebildet, um Speisegase, etwa Stickstoff (N2), Ammoniak (NH3), Silan (SiH4) und dergleichen mit einer einstellbaren Durchflussrate in die Reaktionskammer 201 einzuleiten. Die Auslassleitung 203 ist so ausgebildet, um Gase aus der Reaktionskammer 201 abzuführen und um einen vordefinierten Druck zu erreichen. Es ist somit selbstverständlich, dass die Versorgungsleitung 202 sowie die Auslassleitung 203 mit geeigneten Vorrichtungen verbunden sind, die der Einfachheit halber in den Figuren nicht dargestellt sind, um die erforderlichen Gase und den erforderlichen Druck in der Reaktionskammer 201 bereitzustellen. Ferner ist eine Anregungsvorrichtung 204 vorgesehen, um eine Plasmaatmosphäre bei Anlegen einer geeigneten Radiofrequenz- (RF) Leistung und/oder Gleichspannungsleistung, die von einer Versorgungsquelle 205 bereitgestellt wird, zu schaffen. Ein Substrathalter 206 umfasst einen Heizer 207, der durch eine entsprechende Heizungssteuerung 208 gesteuert wird. Der Substrathalter 206 ist so ausgebildet, um ein Substrat, etwa das Substrat 101 aus 1b, aufzunehmen und zu halten.
  • Im Betrieb werden Stickstoff und Ammoniak in die Reaktionskammer 201 mittels der Versorgungsleitung 202 mit einer geeigneten Durchflussrate eingeführt. In einer Ausführungsform wird Stickstoff mit einer Durchflussrate im Bereich von ungefähr 4000 bis 10000 sccm zugeführt. Ammoniak wird mit einer Durchflussrate von ungefähr 100 bis 500 sccm zugeführt. Die Temperatur des Substrats 101 wird auf ungefähr 350°C bis 420°C und noch bevorzugter auf ungefähr 400°C mittels der Heizungssteuerung 208 und der Heizung 207 eingestellt. Bei Beaufschlagung mit einer RF-Leistung von ungefähr 200–800 Watt wird eine reaktive Plasmaatmosphäre erzeugt, die auch als eine erste reaktive Plasmaatmosphäre bezeichnet wird. In einer speziellen Ausführungsform wird die erste reaktive Plasmaatmosphäre für eine erste Zeitdauer im Bereich von ungefähr 20–100 Sekunden aufrechterhalten, während der verfärbte und korrodierte Bereich an der Kupferoberfläche 106 wirksam entfernt werden. Anders als bei dem zuvor beschriebenen konventionellen Prozess wird hierbei der Reinigungsschritt ohne Einführen von Silan durchgeführt.
  • Nachdem der Reinigungsvorgang durchgeführt ist, wird eine gasförmige Komponente mit Silizium, etwa Silan, in die Reaktionskammer 201 hinzugefügt, um mit dem weiterhin zu der Reaktionskammer 201 zugeführten Stickstoff und Ammoniak eine zweite reaktive Plasmaatmosphäre zu errichten. In einer Ausführungsform wird die gasförmige siliziumenthaltende Verbindung mit einer Durchflussrate im Bereich von ungefähr 100 bis 250 sccm zugeführt. Die zweite reaktive Plasmaatmosphäre kann für eine zweite Zeitdauer aufrechterhalten werden, die kürzer als die erste Zeitdauer ist und kann im Bereich von ungefähr 3–10 Sekunden und gemäß einer speziellen Ausführungsform bei ungefähr 5 Sekunden liegen. Der Druck in der Reaktionskammer wird bei ungefähr 400–800 Pa (3 Torr–6 Torr) gehalten. Dabei wird, wie in 3a gezeigt ist, eine Dicke des Kupfer/Siliziumfilms 107 von ungefähr 5–20 nm erhalten. Während der Einwirkung der zweiten reaktiven Plasmaatmosphäre auf die Kupferoberfläche 106 wird die strukturelle Zusammensetzung der Kupferoberfläche 106 modifiziert.
  • 3a zeigt eine schematische Querschnittsansicht der Struktur 100 nach Einwirkungen der ersten und zweiten reaktiven Plasmaatmosphären. In 3a ist ein Kupfer/Siliziumfilm 107 auf und in der Kupferleitung 105A gebildet. Der Kupfer/Siliziumfilm 107 kann eine strukturelle Zusammensetzung aufweisen, die mit einer Legierung vergleichbar ist, wobei Siliziumatome in die obere Oberfläche der Kupferleitung 105A eingebaut sind. Abhängig von Prozessparametern, etwa der Temperatur, dem Druck und der Durchflussrate der siliziumenthaltenden Verbindungen ist es ebenso möglich, dass Silizium mit Kupfer reagiert, um einen Kupfersilizidfilm 107 zu bilden.
  • Untersuchungen hinsichtlich des Anteils an Sauerstoff in dem Kupfer/Silizidfilm 107 und hinsichtlich der Elektromigrationsrate des fertiggestellten Halbleiterelements zeigten, dass der Sauerstoffgehalte innerhalb des Filmes 107, der das Maß an Verfärbung und Korrosion des Kupfers 105 kennzeichnet, im Wesentlichen gleich ist zu Bauelementen, die gemäß dem konventionellen Prozessablauf hergestellt sind, wohingegen der Anteil an Elektromigration deutlich reduziert ist. Substrate, die gemäß dem zuvor beschriebenen konventionellen Prozess hergestellt sind und Substrate, die entsprechend der vorliegenden Erfindung hergestellt sind, wurden einem Stresstest mit in der Industrie üblicherweise angewendeten Stressbedingungen unterzogen.
  • Als anschauliches Beispiel wurden die folgenden Substrate in nachfolgender Weise präpariert.
  • Eine erste Gruppe C1 der konventionell prozessierten Substrate wurde behandelt:
    20 Sekunden mit Stickstoff (N2), Ammoniak (NH3) und Silan (SiH4) bei 400°C.
  • Eine zweite Gruppe C2 konventionell bearbeiteter Substrate wurde behandelt:
    70 Sekunden lang mit Stickstoff (N2), Ammoniak (NH3) und Silan (SiH4) bei 400°C.
  • Eine erste Gruppe I1 der Substrate gemäß der vorliegenden Erfindung wurden behandelt:
    15 Sekunden lang mit Stickstoff (N2), Ammoniak (NH3) bei 400°C;
    und anschließend 5 Sekunden mit Stickstoff (N2), Ammoniak (NH3) und Silan (SiH4) bei 400°C.
  • Eine zweite Gruppe I2 von Substraten gemäß der vorliegenden Erfindung wurde wie folgt behandelt:
    65 Sekunden mit Stickstoff (N2) und Ammoniak (NH3) bei 400°C;
    anschließend 5 Sekunden mit Stickstoff (N2), Ammoniak (NH3) und Silan (SiH4) bei 400°C.
  • Die Durchflussraten und der Kammerdruck war für alle Substrate identisch.
  • Die t50 Lebensdauer der Kupferleitungen gemäß dem Black-Modell, das gemeinhin zur Evaluisierung der Elektromigration verwendet wird, wurde einschließlich der entsprechenden Standardabweichungen Sigma bestimmt.
  • Die Resultate sind in der folgenden Tabelle aufgelistet.
  • Figure 00110001
  • Aus der Tabelle wird deutlich, dass I1 und I2 ein deutlich längeres t50 und damit eine signifikant gesteigerte Widerstandsfähigkeit gegenüber Elektromigration zeigen.
  • Gemäß einer weiteren anschaulichen Ausführungsform kann die in 3a gezeigte Struktur 100 weiterhin in der Reaktionskammer 201 bearbeitet werden, um Siliziumnitrid als eine weitere Zwischenschicht auf der dielektrischen Schicht 102 und dem Kupfer/Siliziumfilm 107 abzuscheiden. 3b zeigt schematisch die Struktur 100 einschließlich einer zweiten dielektrischen Schicht 108, die gemäß einer der nachfolgend beschriebenen Ausführungsformen hergestellt ist.
  • Da der Kupfer/Siliziumfilm 107 zuverlässig das darunter liegende Kupfer 105 vor Korrosion und Verfärbung schützt, kann in anderen Ausführungsformen eine beliebige zusätzliche dielektrische Schicht abgeschieden werden, wobei es nicht mehr nötig ist, die gleiche Reaktionskammer 201 zu verwenden. Somit kann die Struktur 100 zu einer geeigneten Abscheideanlage, die für die in Betracht zu ziehende dielektrische Schicht erforderlich ist, transportiert werden. Beispielsweise kann eine Siliziumoxinitridschicht oder eine Siliziumdioxidschicht unter Verwendung einer plasmaverstärkten CVD-Anlage abgeschieden werden. Im Hinblick auf die Signalausbreitungsverzögerung kann ein Material mit geringen ε abgeschieden werden.
  • In einer Ausführungsform ist die Struktur 100 mit dem Kupfer/Siliziumfilm 107 mit einer dielektrischen Schicht, etwa Glas oder einem geeigneten Polymermaterial, versehen, das auf die Struktur 100 durch Aufschleudern aufgebracht ist. Somit erlaubt die Struktur 100 mit dem Kupfer/Siliziumfilm 107 das Ausbilden eines erforderlichen dielektrischen Materials, etwa Siliziumnitrid, Siliziumoxinitrid, Siliziumdioxid, Glas oder eine geeignete Polymerschicht, ohne die Gefahr, die Kupferleitung 105A aufgrund der Ausbildung oxidierter Bereiche zu beeinträchtigen, so dass eine beliebige gewünschte oder geeignete Technik zum Bereitstellen der isolierenden Schicht verwendbar ist, etwa PVD, CVD oder Aufschleudern und dergleichen. Insbesondere unterdrückt das Modifizieren der Kupferoberfläche durch Vorsehen des Kupfer/Siliziumfilms 107 deutlich die Elektromigration durch diesen Film und trägt somit deutlich zur Leistungsfähigkeit und der Zuverlässigkeit des Bauteils bei.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Diese Beschreibung ist daher lediglich als anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin beschriebenen und gezeigten Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (14)

  1. Verfahren zum Schützen einer Kupferoberfläche mit: Bereitstellen eines Substrats (101) mit einer darauf gebildeten dielektrischen Schicht (102) mit einem vertieften Bereich (103) und einer Kupferstruktur (105A), die in dem vertieften Bereich (103) angeordnet ist, wobei die Kupferstruktur (105A) mindestens eine freigelegte Kupferoberfläche (106) aufweist; Erzeugen einer ersten reaktiven Plasmaatmosphäre mit Stickstoff und Ammoniak; Einbringen der mindestens einen freigelegten Kupferoberfläche (106) in die erste reaktive Plasmaatmosphäre für eine erste Zeitdauer; Erzeugen einer zweiten reaktiven Plasmaatmosphäre mit Stickstoff, Ammoniak und einer gasförmigen siliziumenthaltenden Verbindung; und Einbringen der mindestens einen freigelegten Kupferoberfläche (106) in die zweite reaktive Plasmaatmosphäre für eine zweite Zeitdauer, die geringer als die erste Zeitdauer ist, wobei ein schützender Kupfersilizidfilm (107) mit einer Dicke von 5–20 nm auf der zumindest einen freigelegten Kupferoberfläche (106) gebildet wird.
  2. Das Verfahren nach Anspruch 1, wobei die erste Zeitdauer im Bereich von 20–100 Sekunden liegt.
  3. Das Verfahren nach Anspruch 1, wobei die zweite Zeitdauer im Bereich von 3–10 Sekunden liegt.
  4. Das Verfahren nach Anspruch 3, wobei die zweite Zeitdauer ungefähr 5 Sekunden beträgt.
  5. Das Verfahren nach Anspruch 1, wobei eine Temperatur des Substrats (101) während des Einbringens in die erste und die zweite reaktive Plasmaatmosphäre auf 350–420°C eingestellt ist.
  6. Das Verfahren nach Anspruch 5, wobei die Temperatur auf ungefähr 400°C eingestellt wird.
  7. Das Verfahren nach Anspruch 1, wobei eine Durchflussrate von Stickstoff zwischen 4000–10000 sccm während der ersten und der zweiten Zeitdauer liegt.
  8. Das Verfahren nach Anspruch 1, wobei eine Durchflussrate von Ammoniak bei 100–500 sccm während der ersten und der zweiten Zeitdauer liegt.
  9. Das Verfahren nach Anspruch 1, wobei eine Durchflussrate der gasförmigen siliziumenthaltenden Verbindung bei 100–350 sccm liegt.
  10. Das Verfahren nach Anspruch 1, wobei die gasförmige siliziumenthaltende Verbindung Silan ist.
  11. Das Verfahren nach Anspruch 1, wobei ein Druck der ersten und der zweiten reaktiven Plasmaatmosphäre bei 400–800 Pa gehalten wird.
  12. Das Verfahren nach Anspruch 1, das ferner das Ausbilden einer dielektrischen Schicht (108) auf dem Kupfersilizidfilm umfasst.
  13. Das Verfahren nach Anspruch 12, wobei das Bilden einer dielektrischen Schicht (108) das Abscheiden und/oder Aufschleudern von Siliziumnitrid und/oder Siliziumoxinitrid und/oder Siliziumdioxid und/oder Glas und/oder einem Polymermaterial umfasst.
  14. Das Verfahren nach einem der Ansprüche 1 bis 13, wobei die mindestens eine freigelegte Kupferoberfläche (106) in der ersten reaktiven Plasmaatmosphäre gereinigt wird, und der Übergang zur zweiten reaktiven Atmosphäre zur Bildung des Kupfersilizidfilms (107) auf der mindestens einen freigelegten Kupferoberfläche (106) ohne Unterbrechen des Vakuums erfolgt.
DE10224167A 2002-05-31 2002-05-31 Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement Expired - Fee Related DE10224167B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10224167A DE10224167B4 (de) 2002-05-31 2002-05-31 Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
US10/304,579 US6806191B2 (en) 2002-05-31 2002-11-26 Semiconductor device with a copper line having an increased resistance against electromigration and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10224167A DE10224167B4 (de) 2002-05-31 2002-05-31 Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement

Publications (2)

Publication Number Publication Date
DE10224167A1 DE10224167A1 (de) 2003-12-18
DE10224167B4 true DE10224167B4 (de) 2007-01-25

Family

ID=29557430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10224167A Expired - Fee Related DE10224167B4 (de) 2002-05-31 2002-05-31 Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement

Country Status (2)

Country Link
US (1) US6806191B2 (de)
DE (1) DE10224167B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818557B1 (en) * 2002-12-12 2004-11-16 Advanced Micro Devices, Inc. Method of forming SiC capped copper interconnects with reduced hillock formation and improved electromigration resistance
JP4152202B2 (ja) * 2003-01-24 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7309651B2 (en) * 2003-10-30 2007-12-18 Texas Instruments Incorporated Method for improving reliability of copper interconnects
US7094705B2 (en) * 2004-01-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step plasma treatment method to improve CU interconnect electrical performance
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
US7268073B2 (en) * 2004-11-10 2007-09-11 Texas Instruments Incorporated Post-polish treatment for inhibiting copper corrosion
US7271700B2 (en) * 2005-02-16 2007-09-18 International Business Machines Corporation Thin film resistor with current density enhancing layer (CDEL)
FR2891084A1 (fr) * 2005-07-07 2007-03-23 St Microelectronics Sa REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE
DE102005035740A1 (de) * 2005-07-29 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102005057057B4 (de) * 2005-11-30 2017-01-05 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE102006056624B4 (de) * 2006-11-30 2012-03-29 Globalfoundries Inc. Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
EP2065927B1 (de) * 2007-11-27 2013-10-02 Imec Integrations- und Herstellungsverfahren von Cu-Germanid und Cu-Silizid als Abdeckschicht
US7777266B2 (en) 2007-11-29 2010-08-17 Qimonda Ag Conductive line comprising a capping layer
CN101986777B (zh) * 2007-12-27 2014-02-19 朗姆研究公司 斜面蚀刻工艺之后的铜脱色防止
KR20190077619A (ko) * 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
WO2013066356A1 (en) * 2011-11-04 2013-05-10 Intel Corporation Methods and apparatuses to form self-aligned caps
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US20010030367A1 (en) * 2000-04-05 2001-10-18 Junji Noguchi Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
US6383925B1 (en) * 2000-02-04 2002-05-07 Advanced Micro Devices, Inc. Method of improving adhesion of capping layers to cooper interconnects
US6432822B1 (en) * 2001-05-02 2002-08-13 Advanced Micro Devices, Inc. Method of improving electromigration resistance of capped Cu

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30367A (en) * 1860-10-09 Improvement in compositions for tanning
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6383925B1 (en) * 2000-02-04 2002-05-07 Advanced Micro Devices, Inc. Method of improving adhesion of capping layers to cooper interconnects
US20010030367A1 (en) * 2000-04-05 2001-10-18 Junji Noguchi Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
US6432822B1 (en) * 2001-05-02 2002-08-13 Advanced Micro Devices, Inc. Method of improving electromigration resistance of capped Cu

Also Published As

Publication number Publication date
DE10224167A1 (de) 2003-12-18
US20030224599A1 (en) 2003-12-04
US6806191B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE69937807T2 (de) Entfernen von oxiden oder anderen reduzierbaren verunreinigungen mittels plasmabehandlung
DE3781312T2 (de) Verfahren zur haftung einer schicht aus einem metall mit hohem schmelzpunkt auf einem substrat.
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
DE4430120A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Anlage zu dessen Durchführung
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE19860780A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102009015749B3 (de) Erhöhen der Haftung von dielektrischen Zwischenschichtmaterialien von Halbleiterbauelementen durch Unterdrücken der Silizidbildung am Substratrand
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE10240176A1 (de) Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
DE102007022621B4 (de) Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE102008044987B4 (de) Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
DE10150822B4 (de) Verfahren zum Entfernen oxidierter Bereiche auf einer Grenzfläche einer Metalloberfläche
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE10339990A1 (de) Metalleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee