DE102021209439A1

DE102021209439A1 - Waferbearbeitungsverfahren

Info

Publication number: DE102021209439A1
Application number: DE102021209439.2A
Authority: DE
Inventors: Shunsuke TERANISHI
Original assignee: Disco Corp
Current assignee: Disco Corp
Priority date: 2020-09-04
Filing date: 2021-08-27
Publication date: 2022-03-10
Also published as: KR20220031493A; CN114141707A; US20220076999A1; TW202211313A; JP2022043853A

Abstract

Ein Bearbeitungsverfahren für einen Wafer enthält einen Nutbildungsschritt zum Bilden von Nuten in dem Wafer bis zu einer Tiefe, die gleich oder größer als eine gewünschte Dicke von aus dem Wafer zu produzierenden Chips ist, von einer Vorderseite des Wafers entlang der projizierten Trennlinien, einen Trennungsinitiierungspunktbildungsschritt zum Positionieren eines fokussierten Punktes eines Laserstrahls mit einer Wellenlänge, die durch den Wafer transmittierbar ist, in einer Tiefe in dem Wafer, die einer Dicke der Chips von einer Rückseite des Wafers entspricht, die der Vorderseite davon gegenüberliegt, Aufbringen des Laserstrahls auf den Wafer, während der fokussierte Punkt und der Wafer relativ zueinander bewegt werden, wodurch Trennungsinitiierungspunkte in dem Wafer gebildet werden, die parallel zu der Vorderseite des Wafers sind und aus modifizierten Schichten und Rissen gebildet sind, die sich von den modifizierten Schichten in dem Wafer erstrecken, und einen Chipabziehschritt zum Abziehen der Chips von dem Wafer an den Trennungsinitiierungspunkten.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Bearbeitung eines Wafers, um daraus Chips herzustellen.
Beschreibung des Standes der Technik
Es gibt bekannte Verfahren zur Herstellung von Chips aus Wafern durch Schleifen und Schneiden der Wafer (siehe z. B. JP 2008-218599A ).
DARSTELLUNG DER ERFINDUNG
Ein Bedarf an einem neuen Verfahren zur Herstellung von Chips mit einer gewünschten Dicke aus Wafern ist im Stand der Technik aufgetreten.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Bearbeitung eines Wafers bereitzustellen, um daraus Chips mit einer gewünschten Dicke herzustellen.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bearbeiten eines Wafers bereitgestellt, um daraus Chips herzustellen, wobei der Wafer auf einer Vorderseite davon eine Vielzahl von projizierten Trennlinien aufweist, die in zwei Gruppen klassifiziert sind, die sich jeweils in erste Richtungen und zweite Richtungen quer zu den ersten Richtungen erstrecken, und eine Vielzahl von Chipbereichen, die durch die projizierten Trennlinien abgegrenzt sind. Das Verfahren enthält einen Nutbildungsschritt zum Bilden von Nuten in dem Wafer bis zu einer Tiefe, die gleich oder größer als eine gewünschte Dicke der Chips von der Vorderseite des Wafers entlang der projizierten Trennlinien ist, einen Trennungsinitiierungspunktbildungsschritt zum Positionieren eines fokussierten Punktes eines Laserstrahls mit einer Wellenlänge, die durch den Wafer transmittierbar ist, in einer Tiefe in dem Wafer, die einer Dicke der Chips von einer Rückseite des Wafers entspricht, die der Vorderseite davon gegenüberliegt, Aufbringen des Laserstrahls auf den Wafer, während der fokussierte Punkt und der Wafer relativ zueinander bewegt werden, wodurch Trennungsinitiierungspunkte in dem Wafer gebildet werden, die parallel zu der Vorderseite des Wafers sind und aus modifizierten Schichten und Rissen gebildet sind, die sich von den modifizierten Schichten in dem Wafer erstrecken, und einen Chipabziehschritt zum Abziehen der Chips von dem Wafer an den Trennungsinitiierungspunkten.
Vorzugsweise enthält der Trennungsinitiierungspunktbildungsschritt das Aufbringen des Laserstrahls auf den Wafer, während der fokussierte Punkt davon in Tiefen positioniert wird, die von mindestens zwei unterschiedlichen Dicken der Chips jeweils in den Chipbereichen abhängen, der Nutbildungsschritt enthält das Bilden von Nuten in dem Wafer bis zu einer Tiefe, die gleich oder größer ist als die gewünschte Dicke der Chips jeweils in den Chipbereichen, und der Chipabziehschritt enthält das Bilden von Chips mit mindestens zwei unterschiedlichen Dicken jeweils in den Chipbereichen.
Vorzugsweise sind die Chips jeweils in den Chipbereichen gebildet, und der Nutbildungsschritt, der Trennungsinitiierungspunktbildungsschritt und der Chipabziehschritt werden in jedem der Chipbereiche durchgeführt, in denen der Chip als defekt bestimmt wird.
Gemäß der vorliegenden Erfindung wird ein neues Verfahren zur Bearbeitung eines Wafers bereitgestellt, um daraus Chips mit einer gewünschten Dicke herzustellen.
Die oben genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sowie die Art und Weise ihrer Realisierung werden deutlicher aus und die Erfindung selbst wird am besten verstanden durch ein Studium der folgenden Beschreibung und der beigefügten Ansprüche unter Bezugnahme auf die beigefügten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen.
Figurenliste

1 ist ein Flussdiagramm eines Beispiels für eine Bearbeitungssequenz eines Verfahrens zur Bearbeitung eines Wafers gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 ist eine perspektivische Ansicht eines Beispiels eines Wafers, der nach dem in 1 dargestellten Verfahren zu bearbeiten ist;
3 ist eine Schnittansicht, die einen Trennungsinitiierungspunktbildungsschritt des in 1 dargestellten Verfahrens darstellt;
4 ist eine Draufsicht, die den Trennungsinitiierungspunktbildungsschritt des in 1 dargestellten Verfahrens darstellt;
5 ist eine Schnittansicht, die ein erstes Beispiel für einen Nutbildungsschritt des in 1 dargestellten Verfahrens darstellt;
6 ist eine Draufsicht, die das erste Beispiel des Nutbildungsschritts des in 1 dargestellten Verfahrens darstellt;
7 ist eine Schnittansicht, die ein zweites Beispiel für den Nutbildungsschritt des in 1 dargestellten Verfahrens darstellt;
8 ist eine Schnittansicht, die einen Chipabziehschritt des in 1 dargestellten Verfahrens darstellt;
9 ist eine Schnittansicht, die ein erstes Beispiel eines Nutbildungsschritts eines Verfahrens zur Bearbeitung eines Wafers gemäß einer ersten Modifikation darstellt;
10 ist eine Draufsicht, die das erste Beispiel des Nutbildungsschritts des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation darstellt;
11 ist eine Schnittansicht, die ein zweites Beispiel des Nutbildungsschritts des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation darstellt;
12 ist eine Schnittansicht, die einen Trennungsinitiierungspunktbildungsschritt des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation darstellt;
13 ist eine Draufsicht, die den Trennungsinitiierungspunktbildungsschritt des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation darstellt;
14 ist eine Schnittansicht, die einen Trennungsinitiierungspunktbildungsschritt eines Verfahrens zur Bearbeitung eines Wafers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
15 ist eine Draufsicht, die den Trennungsinitiierungspunktbildungsschritt des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform darstellt;
16 ist eine Schnittansicht, die ein erstes Beispiel eines Nutbildungsschritts des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform darstellt;
17 ist eine Draufsicht, die das erste Beispiel des Nutbildungsschritts des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform darstellt;
18 ist eine Schnittansicht, die ein zweites Beispiel des Nutbildungsschritts des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform darstellt;
19 ist eine Schnittansicht, die einen Chipabziehschritt des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform darstellt;
20 ist ein Flussdiagramm eines Beispiels einer Bearbeitungssequenz eines Verfahrens zur Bearbeitung eines Wafers gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
21 ist eine Schnittansicht, die einen Trennungsinitiierungspunktbildungsschritt des in 20 dargestellten Verfahrens darstellt;
22 ist eine Draufsicht, die den Trennungsinitiierungspunktbildungsschritt des in 20 dargestellten Verfahrens darstellt;
23 ist eine Schnittansicht, die ein erstes Beispiel eines Nutbildungsschritts des in 20 dargestellten Verfahrens darstellt;
24 ist eine Draufsicht, die das erste Beispiel des Nutbildungsschritts des in 20 dargestellten Verfahrens darstellt;
25 ist eine Schnittansicht, die ein zweites Beispiel des Nutbildungsschritts des in 20 dargestellten Verfahrens darstellt;
26 ist eine Schnittansicht, die einen Chipabziehschritt des in 20 dargestellten Verfahrens darstellt;
27 ist eine Draufsicht, die den Chipabziehschritt des in 20 dargestellten Verfahrens darstellt;
28 ist eine Schnittansicht, die einen Klebstofffüllschritt des in 20 dargestellten Verfahrens darstellt;
29 ist eine Draufsicht, die den Klebstofffüllschritt des in 20 dargestellten Verfahrens veranschaulicht;
30 ist eine Schnittansicht, die einen Chipbefestigungsschritt des in 20 dargestellten Verfahrens darstellt; und
31 ist eine Draufsicht, die den Chipbefestigungsschritt des in 20 dargestellten Verfahrens darstellt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Die vorliegende Erfindung ist nicht durch die in den folgenden Ausführungsform beschriebenen Details beschränkt. Die im Folgenden beschriebenen Komponenten umfassen diejenigen, die vom Fachmann leicht vorausgesehen werden können, und diejenigen, die im Wesentlichen mit den oben beschriebenen identisch sind. Ferner können die nachstehend beschriebenen Anordnungen in geeigneter Weise kombiniert werden. Verschiedene Auslassungen, Ersetzungen oder Änderungen der Anordnungen können vorgenommen werden, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. In der nachstehenden Beschreibung werden die Komponenten, die miteinander identisch sind, durch identische Bezugszeichen gekennzeichnet und nicht weiter beschrieben.
Erste Ausführungsform:
Ein Verfahren zur Bearbeitung eines Wafers gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. Wie in 1 dargestellt, enthält das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform einen Trennungsinitiierungspunktbildungsschritt 1001, einen Nutbildungsschritt 1002 und einen Chipabziehschritt 1003.
Ein durch das Verfahren gemäß der ersten Ausführungsform zu bearbeitender Wafer 100 (siehe 2) enthält einen Halbleiterwafer, einen Wafer für eine optisches Einrichtung oder dergleichen, der als kreisförmige Platte aus einem Basismaterial wie z.B. Silizium, Saphir, Siliziumkarbid (SiC) oder Galliumarsenid gebildet ist. Wie in 2 dargestellt, weist der Wafer 100 auf einer flachen Vorderseite 101 davon eine Vielzahl von projizierten Trennlinien 102 auf, die in zwei Gruppen eingeteilt sind, die sich jeweils in erste Richtungen und zweite Richtungen quer zu den ersten Richtungen erstrecken, und eine Vielzahl von Chipbereichen 103, die durch die projizierten Trennlinien 102 abgegrenzt sind. Gemäß der ersten Ausführungsform enthält der Wafer 100 ferner eine Vielzahl von Chips 160 (siehe 8), die jeweils in den Chipbereichen 103 gebildet sind. Gemäß der ersten Ausführungsform erstrecken sich die ersten Richtungen und die zweiten Richtungen senkrecht zueinander, so dass die projizierten Trennlinien 102 als in einem Gittermuster verlaufend dargestellt sind. Die vorliegende Erfindung ist jedoch nicht auf solche Details beschränkt.
Gemäß der ersten Ausführungsform wird in jedem der Schritte des Verfahrens ein Klebeband 105 auf der Vorderseite 101 oder einer der Vorderseite 101 gegenüberliegenden Rückseite 104 des Wafers 100 befestigt, wie durch einen Pfeil 110 oder einen Pfeil 120 angedeutet, und ein ringförmiger Rahmen 106 wird an einem äußeren Umfangsrandabschnitt des Klebebandes 105 angebracht. Der so mit dem Klebeband 105 und dem ringförmigen Rahmen 106 zusammengesetzte Wafer 100 wird in jedem der Schritte des Verfahrens bearbeitet. Die vorliegende Erfindung ist jedoch nicht auf solche Details beschränkt.
Der Trennungsinitiierungspunktbildungsschritt 1001 ist ein Schritt, bei dem, wie in 3 dargestellt, ein fokussierter Punkt 13 eines Laserstrahls 12 mit einer durch den Wafer 100 transmittierbaren Wellenlänge in dem Wafer 100 in einer Tiefe von der Vorderseite 101 aus, die einer Dicke 130 von Chips 160 entspricht (siehe 8), die aus dem Wafer 100 hergestellt werden sollen, positioniert wird, und der Laserstrahl 12 auf den Wafer 100 von der Rückseite 104 davon aufgebracht wird, während der fokussierte Punkt 13 und der Wafer 100 relativ zueinander bewegt werden, wobei modifizierte Schichten 131 und Risse 132 gebildet werden, die sich von den modifizierten Schichten 131 in der Tiefe des Wafers 100 erstrecken, um dadurch Trennungsinitiierungspunkte 135 parallel zur Vorderseite 101 zu bilden, wie in den 3 und 4 dargestellt.
In dem Trennungsinitiierungspunktbildungsschritt 1001 wird zunächst das Klebeband 105 an der Vorderseite 101 des Wafers 100 befestigt. In dem Trennungsinitiierungspunktbildungsschritt 1001 hält dann, wie in 3 dargestellt, ein Haltetisch 15 einer Laserbearbeitungsvorrichtung 10 auf einer Haltefläche 16 davon die Vorderseite 101 des Wafers 100 mit dem dazwischen angeordneten Klebeband 105 gehalten. Gemäß der ersten Ausführungsform enthält der Haltetisch 15 einen scheibenförmigen Rahmen mit einer definierten Aussparung in einer Oberfläche davon und ein scheibenförmiges Anziehungselement, das in die Aussparung in dem Rahmen eingepasst ist, wobei das scheibenförmige Anziehungselement aus poröser Keramik mit einer Anzahl von Poren darin hergestellt ist. Das scheibenförmige Anziehungselement hat eine obere Fläche, die als Haltefläche 16 zum Halten des Wafers 100 unter Ansaugung mit einem Unterdruck dient, der von einer nicht dargestellten, mit dem Anziehungselement verbundenen Saugquelle eingeführt wird.
In dem Trennungsinitiierungspunktbildungsschritt 1001 wird dann, wie in 3 dargestellt, der fokussierte Punkt 13 des Laserstrahls 12, der von einem Laseroszillator 11 der Laserbearbeitungsvorrichtung 10 emittiert wird, vertikal in dem Wafer 100 an einer Position positioniert, die höher als die Vorderseite 101 davon ist, und zwar um einen Abstand, der der Dicke 130 der Chips 160 entspricht (siehe 8), die aus dem Wafer 100 hergestellt werden sollen, durch eine nicht dargestellte Vertikalbewegungseinheit, die den Laseroszillator 11 oder den Haltetisch 15 vertikal bewegt, und eine nicht dargestellte Strahlkondensationseinheit, die in dem Laseroszillator 11 angeordnet ist, um den fokussierten Punkt 13 des Laserstrahls 12 vertikal zu bewegen. Gemäß der ersten Ausführungsform, bei der der Laserstrahl 12 auf den Wafer 100 von der Rückseite 104 davon aufgebracht wird, entspricht die Position, die um den Abstand, der gleich der Dicke 130 der Chips 160 ist, über der Vorderseite 101 des Wafers 100 liegt, der Tiefe, die der Dicke 130 der Chips 160 entspricht.
In dem Trennungsinitiierungspunktbildungsschritt 1001 wird danach, wie in 3 dargestellt, während der fokussierte Punkt 13 und der Wafer 100 relativ zueinander entlang vorbestimmter Richtungen parallel zu der Vorderseite 101 bewegt werden, d.h., in Aufwärts- und Abwärtsrichtung auf der Folie von 4 bewegt werden, durch eine nicht dargestellte Bewegungseinheit, die den Laseroszillator 11 oder den Haltetisch 15 entlang der Richtungen parallel zur Vorderseite 101 bewegt, der Laserstrahl 12 kontinuierlich vertikal auf den Wafer 100 von der Rückseite 104 davon aufgebracht, wobei modifizierte Schichten 131 linear entlang der vorbestimmten Richtungen in dem Wafer 100 an der Position gebildet werden, die höher als die Vorderseite 101 davon ist, um den Abstand, der gleich der Dicke 130 der Chips 160 ist (siehe 8). Im Trennungsinitiierungspunktbildungsschritt 1001 ist der Laserstrahl 12, der vom Laseroszillator 11 emittiert und auf den Wafer 100 angewendet wird, zum Beispiel ein gepulster Laserstrahl.
Die modifizierten Schichten 131, die in dem Trennungsinitiierungspunktbildungsschritt 1001 gebildet werden, enthalten Schichten, in denen das Basismaterial des Wafers 100 im fokussierten Punkt 13 des Laserstrahls 12 amorph gemacht wird, wobei Eigenspannungen in Richtungen parallel zur Vorderseite 101 wirken. Im Trennungsinitiierungspunktbildungsschritt 1001, wie in 3 und 4 dargestellt, bilden die Eigenspannungen Risse 132 gebildet, die sich von den modifizierten Schichten 131 in Richtungen quer zu den vorgegebenen Richtungen erstrecken. Die modifizierten Schichten 131 und die Risse 132, die in dem Trennungsinitiierungspunktbildungsschritt 1001 gebildet werden, werden zu Trennungsinitiierungspunkten 135 in einem Abziehvorgang, der in dem später zu beschreibenden Chipabziehschritt 1003 durchgeführt wird.
In dem Trennungsinitiierungspunktbildungsschritt 1001, wie in 4 dargestellt, sind die linearen modifizierten Schichten 131 parallel zueinander in beabstandeten Intervallen gebildet, die von der effektiven Erstreckungslänge der Risse 132 von den modifizierten Schichten 131 abhängen, d.h. in beabstandeten Intervallen, die ungefähr doppelt so groß sind (in einem Bereich vom 1,9- bis 2,1-fachen) wie die effektive Erstreckungslänge der Risse 132 von den modifizierten Schichten 131 gemäß der ersten Ausführungsform, wodurch die Trennungsinitiierungspunkte 135 parallel zur Vorderseite 101 ausreichend gleichmäßig entwickelt werden, ohne in größeren Intervallen beabstandet und lokalisiert zu sein. Gemäß der vorliegenden Ausführungsform sind die modifizierten Schichten 131 in Abständen von ca. 10 µm gebildet und die effektive Erstreckungslänge der Risse 132 von den modifizierten Schichten 131 beträgt ca. 5 µm. Die effektive Erstreckungslänge der Risse 132 von den modifizierten Schichten 131 stellt die Länge der Risse 132 dar, die effektiv genug als Trennungsinitiierungspunkte 135 funktionieren. In dem Trennungsinitiierungspunktbildungsschritt 1001 gemäß der ersten Ausführungsform wird der Laserstrahl 12 auf den Wafer 100 in seiner Gesamtheit progressiv in der durch den Pfeil in den 3 und 4 angezeigten Richtung aufgebracht, wodurch die modifizierten Schichten 131 und die Risse 132 in dem Wafer 100 gebildet werden. Die vorliegende Erfindung ist jedoch nicht auf solche Details beschränkt. Vielmehr können die modifizierten Schichten 131 und Risse 132 in Bereichen des Wafers 100 gebildet werden, die den Chipbereichen 103 entsprechen. In dem Trennungsinitiierungspunktbildungsschritt 1001 werden tatsächlich mehrere modifizierte Schichten 131 in dem Wafer 100 gebildet. In 4 und 6 sind nur einige der tatsächlich gebildeten modifizierten Schichten 131 zu Illustrationszwecken dargestellt.
Der Nutbildungsschritt 1002 ist ein Schritt, bei dem in dem Wafer 100 entlang der projizierten Trennlinien 102 Nuten gebildet werden, bis zu einer Tiefe, die gleich oder größer ist als die Dicke 130 der Chips 160 (siehe 8), die aus dem Wafer 100 hergestellt werden sollen, von der Vorderseite 101 aus. In dem Nutbildungsschritt 1002 sind die gebildeten Nuten teilweise Schnittnuten, deren Tiefe gleich oder kleiner als die Dicke des Wafers 100 ist.
In dem Nutbildungsschritt 1002 wird das Klebeband 105, das an der Vorderseite 101 des Wafers 100 befestigt ist, nachdem er in dem Trennungsinitiierungspunktbildungsschritt 1001 bearbeitet wurde, abgezogen und dann an der Rückseite 104 des Wafers 100 befestigt. Als nächstes, gemäß einem ersten Beispiel des Nutbildungsschritts 1002, wie in 5 dargestellt, hält ein Haltetisch 25 einer Schneidevorrichtung 20 auf einer Haltefläche 26 davon die Rückseite 104 des Wafers 100, wobei das Klebeband 105 dort dazwischen angeordnet ist. Alternativ hält gemäß einem zweiten Beispiel des Nutbildungsschritts 1002, wie in 7 dargestellt, ein Haltetisch 35 einer Laserbearbeitungsvorrichtung 30 auf einer Haltefläche 36 davon die Rückseite 104 des Wafers 100, wobei das Klebeband 105 dort dazwischen angeordneten ist. Jeder der Haltetische 25 und 35 hat den gleichen Aufbau wie der Haltetisch 15.
Danach schneidet, gemäß dem ersten Beispiel des Nutbildungsschritts 1002, wie in 5 dargestellt, eine Schneidklinge 21 der Schneidvorrichtung 20, während sie sich dreht, in den Wafer 100 von der Vorderseite 101 bis zu einer Tiefe 140, die gleich oder größer als die Dicke 130 ist, und die Schneidklinge 21 oder der Haltetisch 25 wird in einer Richtung parallel zu der Vorderseite 101 durch eine nicht dargestellte Bewegungseinheit bewegt, wodurch die Schneidklinge 21 und der Wafer 100 relativ zueinander entlang einer der projizierten Trennlinien 102 bewegt werden, um den Wafer 100 zu schneiden und eine Schnittnut 141 in dem Wafer 100 bis zu der Tiefe 140 entlang der projizierten Trennlinie 102 zu bilden. Gemäß dem ersten Beispiel des Nutbildungsschritts 1002 wird der Wafer 100 entlang jeder der projizierten Trennlinien 102 geschnitten, bis Schnittnuten 141 bis zur Tiefe 140 im Wafer 100 entlang aller projizierten Trennlinien 102 gebildet sind, wie in 6 dargestellt. Tatsächlich sind die modifizierten Schichten 131, die im Trennungsinitiierungspunktbildungsschritt 1001 gebildet werden, dichter als die Schnittnuten 141, die gemäß dem ersten Beispiel des Nutbildungsschritts 1002 gebildet werden.
Gemäß dem zweiten Beispiel des Nutbildungsschritts 1002, wie in 7 dargestellt ist, wir, während ein Laserstrahl 32 mit einer durch den Wafer 100 absorbierbaren Wellenlänge von einem Laseroszillator 31 der Laserbearbeitungsvorrichtung 30 emittiert und auf den Wafer 100 aufgebracht wird, der Laseroszillator 31 oder der Haltetisch 35 in einer Richtung parallel zu der Vorderseite 101 durch eine nicht dargestellte Bewegungseinheit bewegt, wodurch der Laserstrahl 32 und der Wafer 100 relativ zueinander entlang einer der projizierten Trennlinien 102 bewegt werden, um einen Ablationsprozess durchzuführen, bei dem der Wafer 100 durch den Laserstrahl 32 sublimiert oder verdampft wird, um dadurch eine laserbearbeitete Nut 151 in dem Wafer 100 bis zu einer Tiefe 150 zu bilden, die gleich oder größer als die Dicke 130 entlang der projizierten Trennlinie 102 ist. Gemäß dem zweiten Beispiel des Nutbildungsschritts 1002 ist der Laserstrahl 32, der vom Laseroszillator 31 emittiert und auf den Wafer 100 aufgebracht wird, beispielsweise ein gepulster Laserstrahl. Gemäß dem zweiten Beispiel des Nutbildungsschritts 1002 werden die laserbearbeiteten Nuten 151 bis zur Tiefe 150 in dem Wafer 100 entlang aller projizierten Trennlinien 102 gebildet, wie beim ersten Beispiel des Nutbildungsschritts 1002.
Der Chipabziehschritt 1003 ist ein Schritt, in dem, wie in 8 dargestellt, Chips 160 von dem Wafer 100 an den Trennungsinitiierungspunkten 135 abgezogen werden, die in dem Trennungsinitiierungspunktbildungsschritt 1001 gebildet wurden. Das Beispiel in 8 stellt den Chipabziehschritt 1003 dar, der nach dem ersten Beispiel des Nutbildungsschritts 1002 durchgeführt wird. Der Chipabziehschritt 1003 kann jedoch auch nach dem zweiten Beispiel des Nutbildungsschritts 1002 durchgeführt werden.
In dem Chipabziehschritt 1003 hält zunächst, wie in 8 dargestellt, ein Haltetisch 45 einer Chipabziehvorrichtung 40 auf einer Haltefläche 46 davon die Rückseite 104 des Wafers 100 mit dem dazwischen angeordneten Klebeband 105. Der Haltetisch 45 ist vom gleichen Aufbau wie der Haltetisch 15.
In dem Chipabziehschritt 1003 wird als nächstes ein anziehendes Saugelement 43, das an dem unteren Ende eines Ultraschallhorns 41 der Chipabziehvorrichtung 40 angebracht ist, in Kontakt mit der Vorderseite 101 eines der Chipbereiche 103 des Wafers 100 gebracht, und dann bringt ein Ultraschalloszillator 42 Ultraschallwellen an dem Ultraschallhorn 41 auf, um das Ultraschallhorn 41 zu veranlassen, mit Ultraschall zu schwingen (bzw. vibrieren). Das mit Ultraschall schwingende Ultraschallhorn 41 bringt dann Ultraschallschwingungen auf den Chipbereich 103 des Wafers 100 auf, wodurch die Trennungsinitiierungspunkte 135 in dem Chipbereich 103 gebrochen werden, um den Chip 160 auf dem Chipbereich 103 von dem Wafer 100 abzuziehen.
In dem Chipabziehschritt 1003 hält das anziehende Saugelement 43 den von dem Wafer 100 abgezogenen Chip 160 unter Saugwirkung von oben und nimmt den Chip 160 auf, wodurch der Chip 160 als einzelner Chip abgetrennt wird. Gemäß der ersten Ausführungsform ist das anziehende Saugelement 43 mit einer nicht dargestellten Saugquelle verbunden, die einen Unterdruck auf eine untere Fläche des anziehenden Saugelements 43 ausübt, um den Chip 160 unter Saugwirkung von oben zu halten. Gemäß der ersten Ausführungsform wird in dem Chipabziehschritt 1003 der Chip 160 pro Chipbereich 103 abgezogen und aufgenommen, so dass alle Chips 160 auf dem Wafer 100 als einzelne Chips getrennt werden. Wenn die Chips 160 nur dadurch abgezogen werden können, dass sie durch das anziehende Saugelement 43 unter Saugwirkung gehalten werden, kann der Chipabziehschritt 1003 von einer Vorrichtung 40 durchgeführt werden, die keinen Ultraschalloszillator 42 aufweist.
Das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform, das wie oben beschrieben angeordnet ist, beruht darauf, dass in dem Trennungsinitiierungspunktbildungsschritt 1001 der fokussierte Punkt 13 des Laserstrahls 12, dessen Wellenlänge durch den Wafer 100 transmittierbar ist, in einer Tiefe positioniert wird, die der Dicke 130 der Chips 160 entlang der Bodenflächen der Chips 160 entspricht, und der Laserstrahl 12 auf den Wafer 100 aufgebracht wird, um Trennungsinitiierungspunkte 135 in dem Wafer 100 zu bilden, dann in dem Nutbildungsschritt 1002 eine Nut, d.h., eine Schnittnut 141 in dem ersten Beispiel oder eine laserbearbeitete Nut 151 in dem zweiten Beispiel, in dem Wafer 100 entlang einer der projizierten Trennlinien 102 gebildet wird, und in dem Chipabziehschritt 1003 ein Chip 160 von dem Wafer 100 an den Trennungsinitiierungspunkten 135 abgezogen wird. Daher ist das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dahingehend vorteilhaft, als Chips 160 mit einer gewünschten Dicke 130 von dem Wafer 100 hergestellt werden können, indem die Höhe verändert wird, in der der fokussierte Punkt 13 des Laserstrahls 12, dessen Wellenlänge durch den Wafer 100 transmittierbar ist, positioniert wird. Ferner ermöglicht das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform ein effizientes Abziehen der Chips 160 von dem Wafer 100, da auf den gesamten Bodenflächen der Chips 160 in ebenen Richtungen parallel zur Vorderseite 101 eine Trennungsschicht gebildet wird, wobei die Trennungsschicht die Trennungsinitiierungspunkte 135 enthält, die aus den modifizierten Schichten 131 und den sich von den modifizierten Schichten 131 erstreckenden Rissen 132 gebildet sind.
Ferner beruht das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform darauf, dass in dem Trennungsinitiierungspunktbildungsschritt 1001 der Laserstrahl 12, dessen Wellenlänge durch den Wafer 100 transmittierbar ist, auf den Wafer 100 von der Rückseite 104 davon, die der Vorderseite 101, auf der die Chips 160 gebildet werden, gegenüberliegt, aufgebracht wird, wodurch Trennungsinitiierungspunkte 135 in dem Wafer 100 gebildet werden. Folglich kann der auf den Wafer 100 aufgebrachte Laserstrahl 12 Trennungsinitiierungspunkte 135 gut im Wafer 100 bilden, ohne durch die Chips 160, d.h. Bauelemente, auf der Vorderseite 101 behindert zu werden. Ferner sind die Chips 160, d.h. Bauelemente, auf der Vorderseite 101 weniger anfällig für Beschädigungen, da der Laserstrahl 12 auf den Wafer 100 von der Rückseite 104 davon aufgebracht wird, um Trennungsinitiierungspunkte 135 in dem Wafer 100 zu bilden.
Das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform ist in der Lage, Chips 160 mit einer gewünschten Dicke ohne Verwendung einer Schleifvorrichtung zu bilden. Ferner können in einem Fall, in dem der Nutbildungsschritt 1002 durch die Laserbearbeitungsvorrichtung 30 durchgeführt wird, Chips 160 mit einer gewünschten Dicke nur durch die Laserbearbeitungsvorrichtung 10 oder 30 gebildet werden. Wenn eine gemeinsame Laserbearbeitungsvorrichtung als Laserbearbeitungsvorrichtung 10 oder 30 verwendet wird, wird der von der Laserbearbeitungsvorrichtung benötigte Bauraum reduziert, und die Kosten für die Herstellung von Chips 160 von dem Wafer 100 werden gesenkt. Bisher ist ein weiterer Schritt erforderlich, um die Haftkraft des am Wafer befestigten Klebebandes zu verringern, wenn die Chips vom Wafer abgezogen werden. Bei dem Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform ist jedoch, da die Chips 160 von dem Wafer 100 an den Trennungsinitiierungspunkten 135 abgezogen werden, kein Schritt erforderlich, um die Klebekraft des an dem Wafer angebrachten Klebebandes zu verringern. Ferner werden bei dem Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform, nachdem der Laserstrahl 12 auf den Wafer 100 von der Rückseite 104 davon in dem Trennungsinitiierungspunktbildungsschritt 1001 aufgebracht wurde, der Nutbildungsschritt 1002 und der Chipabziehschritt 1003 nacheinander an dem Wader 100 an der Vorderseite 101 davon durchgeführt. Während also das Klebeband 105 gemäß einer ersten, weiter unten zu beschreibenden Modifikation zweimal neu befestigt werden muss, wird das Klebeband 105 gemäß der ersten Ausführungsform nur einmal nach dem Trennungsinitiierungspunktbildungsschritt 1001 neu befestigt, was zu einer Verringerung der Arbeitsstunden führt.
Erste Modifikation:
Ein Verfahren zur Bearbeitung eines Wafers gemäß einer ersten Modifikation der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. 9 veranschaulicht im Querschnitt ein erstes Beispiel für einen Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation. 10 veranschaulicht in der Draufsicht das erste Beispiel des Nutbildungsschritts 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation. Insbesondere veranschaulicht 10 die Vorderseite 101 des Wafers 100, der im ersten Beispiel des Nutbildungsschritts 1002 bearbeitet wird. 11 veranschaulicht im Querschnitt ein zweites Beispiel für den Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation. 12 veranschaulicht im Querschnitt einen Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation. 13 veranschaulicht in der Draufsicht den Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation. Insbesondere veranschaulicht 13 die Rückseite 104 des Wafers 100, der in dem Trennungsinitiierungspunktbildungsschritt 1001 bearbeitet wird. Die in den 9 bis 13 dargestellten Komponenten, die mit denen der ersten Ausführungsform identisch sind, sind durch identische Bezugszeichen gekennzeichnet und werden nicht näher beschrieben.
Das Verfahren zur Bearbeitung eines Wafers gemäß der ersten Modifikation unterscheidet sich von dem Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass der Trennungsinitiierungspunktbildungsschritt 1001 und der Nutbildungsschritt 1002 in Bezug auf eine Ausführungsreihenfolge vertauscht sind. Insbesondere wird bei dem Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform der Nutbildungsschritt 1002 vor dem Trennungsinitiierungspunktbildungsschritt 1001 durchgeführt.
Der Nutbildungsschritt 1002 gemäß der ersten Modifikation ist ähnlich dem Nutbildungsschritt 1002 gemäß der ersten Ausführungsform, außer dass das Klebeband 105 zunächst auf der Rückseite 104 des Wafers 100 befestigt wird und Nuten, d.h. geschnittene Nuten 141 im ersten Beispiel oder laserbearbeitete Nuten 151 im zweiten Beispiel, in dem Wafer 100 gebildet werden, in dem Trennungsinitiierungspunkte 135 nicht gebildet wurden, wie in 9 und 10 für das erste Beispiel oder wie in 11 für das zweite Beispiel dargestellt.
Der Trennungsinitiierungspunktbildungsschritt 1001 gemäß der ersten Modifikation ist ähnlich dem Trennungsinitiierungspunktbildungsschritt 1001 gemäß der ersten Ausführungsform, außer dass das Klebeband 105, das an der Rückseite 104 des im Nutbildungsschritt 1002 bearbeiteten Wafers 100 befestigt ist, abgezogen und an der Vorderseite 101 des Wafers 100 befestigt wird, und die Trennungsinitiierungspunkte 135 in dem Wafer 100 gebildet werden, in denen Nuten, d.h., Schnittnuten 141 im ersten Beispiel oder laserbearbeitete Nuten 151 im zweiten Beispiel, gebildet wurden, wie in den 12 und 13 dargestellt. 12 und 13 stellen ein Beispiel dar, bei dem der Trennungsinitiierungspunktbildungsschritt 1001 nach dem ersten Beispiel des Nutbildungsschritts 1002 durchgeführt wird. Der Trennungsinitiierungspunktbildungsschritt 1001 kann jedoch auch nach dem zweiten Beispiel des Nutbildungsschritts 1002 durchgeführt werden.
Ein Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Modifikation ist ähnlich dem Chipabziehschritt 1003 gemäß der ersten Ausführungsform, außer dass das Klebeband 105, das an der Vorderseite 101 des im Trennungsinitiierungspunktbildungsschritt 1001 bearbeiteten Wafers 100 befestigt ist, abgezogen und an der Rückseite 104 des Wafers 100 befestigt wird.
Das Verfahren zur Bearbeitung eines Wafers gemäß der oben beschriebenen ersten Ausführungsform bietet ähnliche Vorteile wie die erste Ausführungsform, da der Trennungsinitiierungspunktbildungsschritt 1001 und der Nutbildungsschritt 1002 gemäß der ersten Ausführungsform in Bezug auf die Reihenfolge der Ausführung gemäß der ersten Ausführungsform vertauscht sind.
Zweite Ausführungsform:
Ein Verfahren zur Bearbeitung eines Wafers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die 14 bis 19 beschrieben. Die in den 14 bis 19 dargestellten Komponenten, die mit denen der ersten Ausführungsform identisch sind, sind durch identische Bezugszeichen gekennzeichnet und werden nicht näher beschrieben.
Das Verfahren zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform unterscheidet sich von dem Verfahren zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass Chips 160-1 mit einer Dicke 130-1 aus einem Halbbereich 170 eines Wafers 100 hergestellt werden, während Chips 160-2 mit einer Dicke 130-2 aus einem anderen Halbbereich 180 des Wafers 100 hergestellt werden. Andere Details des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform sind die gleichen wie die des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform. Gemäß der zweiten Ausführungsform sind die Dicke 130-1 und die Dicke 130-2 voneinander verschieden.
In einem Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform wird der fokussierte Punkt 13 des Laserstrahls 12 in unterschiedlichen Tiefen in den jeweiligen Bereichen 170 und 180 des Wafers 100 positioniert, wodurch Trennungsinitiierungspunkte 135 in unterschiedlichen Tiefen gebildet werden. Andere Details des Trennungsinitiierungspunktbildungsschritts 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform sind die gleichen wie die des Trennungsinitiierungspunktbildungsschritts 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform. Insbesondere wird in dem Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform, wie in den 14 und 15 dargestellt, der fokussierte Punkt 13 des Laserstrahls 12 in dem Bereich 170 des Wafers 100 in einer Tiefe positioniert, die der Dicke 130-1 der Chips 160-1 (siehe 19) entspricht, die von dem Bereich 170 hergestellt werden sollen, und der Laserstrahl 12 wird auf den Wafer 100 aufgebracht, um modifizierte Schichten 131 und Risse 132 in der Tiefe zu bilden, wodurch Trennungsinitiierungspunkte 135 in dem Bereich 170 gebildet werden, und der fokussierte Punkt 13 des Laserstrahls 12 wird in dem Bereich 180 des Wafers 100 in einer Tiefe positioniert, die der Dicke 130-2 der Chips 160-2 (siehe 19) entspricht, die von dem Bereich 180 hergestellt werden sollen, und der Laserstrahl 12 wird auf den Wafer 100 aufgebracht, um modifizierte Schichten 131 und Risse 132 in der Tiefe zu bilden, wodurch Trennungsinitiierungspunkte 135 in dem Bereich 180 gebildet werden.
In einem Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform, wie in 16 und 17 für ein erstes Beispiel oder wie in 18 für ein zweites Beispiel dargestellt, werden Nuten, d.h. Schnittnuten 141 gemäß dem ersten Beispiel oder laserbearbeitete Nuten 151 gemäß dem zweiten Beispiel, in dem Wafer 100 bis zu einer Tiefe gebildet, d.h., eine Tiefe 140 gemäß dem ersten Beispiel oder eine Tiefe 150 gemäß dem zweiten Beispiel, die gleich oder größer ist als die Dicke 130-1 eines dickeren der Chips 160-1 und 160-2 (siehe 19) von der Vorderseite 101, d.h. des Chips 160-1 in den in 16 und 18 dargestellten Beispielen. Andere Einzelheiten des Nutbildungsschritts 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform sind die gleichen wie die des Nutbildungsschritts 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform.
Der Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform ist nicht auf die oben genannten Einzelheiten beschränkt. Die die Chipbereiche 103 umgebenden Nuten, d.h. Schnittnuten 141 gemäß dem ersten Beispiel oder laserbearbeitete Nuten 151 gemäß dem zweiten Beispiel, können in dem Wafer 100 bis zu einer Tiefe, d.h. einer Tiefe 140 gemäß dem ersten Beispiel oder einer Tiefe 150 gemäß dem zweiten Beispiel, gebildet werden, die gleich oder größer ist als die Dicke, d.h. die Dicke 130-1 oder 130-2, der aus den Chipbereichen 103 herzustellenden Chips, d.h. der Chips 160-1 oder 160-2. In dem Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform kann die Tiefe, die Tiefe 140 gemäß dem ersten Beispiel oder die Tiefe 150 gemäß dem zweiten Beispiel, der Nuten, d.h., der Schnittnuten 141 gemäß dem ersten Beispiel oder der laserbearbeiteten Nuten 151 gemäß dem zweiten Beispiel, für die jeweiligen projizierten Trennlinien 102 in Abhängigkeit von der Dicke, d.h. der Dicke 130-1 oder 130-2, der aus einem der benachbarten Chipbereiche 103 herzustellenden Chips, d.h. der Chips 160-1 oder 160-2, geändert werden.
Ein Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform unterscheidet sich von dem Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass, wie in 19 dargestellt, die Chips 160-1 mit der Dicke 130-1 von dem Bereich 170 abgezogen und aufgenommen werden und die Chips 160-2 mit der Dicke 130-2 von dem Bereich 180 abgezogen und aufgenommen werden. Andere Details des Chipabziehschritts 1003 des Verfahrens zur Verarbeitung eines Wafers gemäß der zweiten Ausführungsform sind die gleichen wie die des Chipabziehschritts 1003 des Verfahrens zur Verarbeitung eines Wafers gemäß der ersten Ausführungsform.
Gemäß der zweiten Ausführungsform werden die Chips 160-1 und 160-2 mit den zwei unterschiedlichen Dicken 130-1 und 130-2 aus den beiden Bereichen 170 und 180 des Wafers 100 hergestellt. Die vorliegende Erfindung ist jedoch nicht auf solche Details beschränkt. Chips mit jeweils drei oder mehr unterschiedlichen Dicken können aus verschiedenen Bereichen des Wafers hergestellt werden, oder Chips mit jeweils mindestens zwei unterschiedlichen Dicken können aus den jeweiligen Chipbereichen 103 des Wafers 100 hergestellt werden. Im letzteren Fall wird in dem Trennungsinitiierungspunktbildungsschritt 1001 der fokussierte Punkt 13 des Laserstrahls 12 in Tiefen positioniert, die von den mindestens zwei unterschiedlichen Dicken in den jeweiligen Chipbereichen 103 des Wafers 100 abhängen, und der Laserstrahl 12 wird auf den Wafer 100 aufgebracht, um Trennungsinitiierungspunkte 135 darin zu bilden, und in dem Nutbildungsschritt 1002 werden Nuten, die die Chipbereiche 103 umgeben, in dem Wafer 100 in Tiefen gebildet, die gleich oder größer sind als die Dicken der Chips, die aus den jeweiligen Chipbereichen 103 hergestellt werden sollen.
Bisher wurde in dem Fall, in dem Chips mit unterschiedlichen Dicken von einem Wafer herzustellen sind, zusätzlich ein ineffizientes Verfahren durchgeführt, um die einzelnen Chips auf unterschiedliche Dicken zu schleifen. Das Verfahren zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform, das wie oben beschrieben angeordnet ist, ist in der Lage, Chips 160-1 und 160-2 mit zwei oder mehreren unterschiedlichen Dicken 130-1 und 130-2, d.h. zwei unterschiedlichen Dicken in den 14 bis 19, aus dem Wafer 100 herzustellen, indem Trennungsinitiierungspunkte 135 in den jeweiligen Chipbereichen 103 in zwei oder mehreren unterschiedlichen Tiefen, d.h. zwei unterschiedlichen Tiefen in den 14 bis 19, gebildet werden. Daher ist das Verfahren zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform effizienter als bisher und ist insofern vorteilhaft, als es Chips 160-1 und 160-2 mit jeweils unterschiedlichen Dicken 130-1 und 130-2 aus einem Wafer 100 herstellen kann. Das Verfahren zur Bearbeitung eines Wafers gemäß der zweiten Ausführungsform kann entsprechend der ersten Modifikation modifiziert werden, um den Trennungsinitiierungspunktbildungsschritt 1001 und den Nutbildungsschritt 1002 in Bezug auf eine Ausführungsreihenfolge zu vertauschen.
Dritte Ausführungsform:
Ein Verfahren zur Bearbeitung eines Wafers gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird im Folgenden unter Bezugnahme auf die 20 bis 31 beschrieben. Die in den 20 bis 31 dargestellten Komponenten, die mit denen der ersten und zweiten Ausführungsform identisch sind, sind durch identische Bezugszeichen gekennzeichnet und werden nicht weiter beschrieben.
Wie in 20 dargestellt, enthält das Verfahren zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform einen Bauelementbestimmungsschritt 1011, einen Trennungsinitiierungspunktbildungsschritt 1001, einen Nutbildungsschritt 1002, einen Chipabziehschritt 1003, einen Klebstofffüllschritt 1004 und einen Chipbefestigungsschritt 1005.
Der Bauelementbestimmungsschritt 1011 ist ein Schritt, der bestimmt, ob jeder der Chips 160, die auf einem Wafer 100 gebildet sind, defekt ist oder nicht. Bei den defekten Chips 160 handelt es sich um Chips, deren Qualität nicht den Kriterien für ihre Verwendung als akzeptable Produkte entspricht. In dem Bauelementbestimmungsschritt 1011 wird eine Vielzahl von Sensoren eines Bauelementerfassers oder -prüfers (nicht dargestellt) mit Elektroden auf einem Chip 160 in Kontakt gebracht, elektrische Signale werden von einem Tester, der elektrisch mit den Sensoren verbunden ist, dem Chip 160 zugeführt, und die von dem Chip 160 zurückgegebenen elektrischen Signale werden ausgewertet, um festzustellen, ob der Chip 160 defekt ist oder nicht. Die vorliegende Erfindung ist jedoch nicht auf solche Details des Bauelementbestimmungsschritts 1011 beschränkt. Im Rahmen der vorliegenden Erfindung können verschiedene bekannte Tests durchgeführt werden, um festzustellen, ob der Chip 160 defekt ist oder nicht.
Die Bearbeitungssequenz des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform wird beendet, wenn im Bauelementbestimmungsschritt 1011 festgestellt wird, dass alle Chips 160 nicht defekt sind (Nein im Bauelementbestimmungsschritt 1011). Wird im Bauelementbestimmungsschritt 1011 festgestellt, dass mindestens einer der Chips 160 defekt ist (Ja im Bauelementbestimmungsschritt 1011), dann wird die Information über die Position des defekten Chips 160 auf dem Wafer 100, die Größe des Chipbereichs 103 mit dem darin angeordneten defekten Chip 160, die Dicke 130 des Chipbereichs 103 etc. an eine Steuereinheit gesendet, die die Vorrichtung zur Durchführung der Schritte des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform steuert, d.h., die Laserbearbeitungsvorrichtung 10, die Schneideinheit 20, die Laserbearbeitungsvorrichtung 30 und die Chipabziehvorrichtung 40, woraufhin die Steuereinheit mit der Bearbeitungssteuerung zu dem Trennungsinitiierungspunktbildungsschritt 1001 fortfährt.
Gemäß der dritten Ausführungsform enthält die Steuereinheit ein Computersystem, das eine arithmetische Verarbeitungsvorrichtung mit einem Mikroprozessor, wie z. B. einer Zentraleinheit (CPU), eine Speichervorrichtung mit einem Speicher, wie z. B. einem Festwertspeicher (ROM) oder einem Speicher mit wahlfreiem Zugriff (RAM), und eine Eingabe-/Ausgabe-Schnittstellenvorrichtung enthält. Die arithmetische Verarbeitungsvorrichtung führt arithmetische Verarbeitungssequenzen gemäß den in der Speichervorrichtung gespeicherten Computerprogrammen durch und gibt Steuersignale zur Steuerung der oben genannten Vorrichtung über die Eingabe/Ausgabe-Schnittstellenvorrichtung an die Komponenten der Vorrichtung aus.
Wie in den 21 und 22 dargestellt, unterscheidet sich der Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform von dem Trennungsinitiierungspunktbildungsschritt 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass, wie in den 21 und 22 dargestellt, Trennungsinitiierungspunkte 135 in dem Wafer 100 in einer Tiefe gebildet werden, die der Dicke 130 eines Chips 160 entspricht, der in dem Bauelementbestimmungsschritt 1011, das den Chip 160 als defekt bestimmt hat, nur in dem Chipbereich 103 als defekt bestimmt wurde. Andere Details des Trennungsinitiierungspunktbildungsschritts 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform sind die gleichen wie die des Trennungsinitiierungspunktbildungsschritts 1001 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform.
Der Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform unterscheidet sich von dem Nutbildungsschritt 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass, wie in 23 und 24 für ein erstes Beispiel dargestellt und wie in 25 für ein zweites Beispiel dargestellt, Nuten, d.h., Schnittnuten 141 gemäß dem ersten Beispiel oder laserbearbeitete Nuten 151 gemäß dem zweiten Beispiel, in dem Wafer 100 bis zu einer Tiefe, d.h. einer Tiefe 140 gemäß dem ersten Beispiel oder einer Tiefe 150 gemäß dem zweiten Beispiel, gebildet werden, die gleich oder größer als die Dicke 130 des Chips 160 nur an Abschnitten der projizierten Trennlinien 102 ist, die den Chipbereich 103 umgeben, der den Chip 160 aufweist, der in dem Bauelementbestimmungsschritt 1011 als defekt bestimmt wurde. Andere Details des Nutbildungsschrittes 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform sind die gleichen wie die des Nutbildungsschrittes 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform.
Im ersten Beispiel des Nutbildungsschritts 1002 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform wird insbesondere ein Chopper-Schneidverfahren durchgeführt, bei dem die Schneidklinge 21 über jedem der Abschnitte der projizierten Trennlinien 102 positioniert wird, die Schneidklinge 21 während sie sich dreht vertikal auf eine Höhe abgesenkt wird, um den Wafer 100 zu schneiden, wodurch eine Schnittnut 141 in dem Wafer 100 bis zu einer Tiefe 140 gebildet wird, und danach die Schneidklinge 21 vertikal nach oben angehoben wird. Die vorliegende Erfindung ist jedoch nicht auf ein solches Chopper-Schneidverfahren beschränkt, sondern die Schnittnuten 141 können in dem Wafer 100 bis zu einer Tiefe 140 entlang der projizierten Trennlinien 102, die den Chipbereich 103 umgeben, auf die gleiche Weise wie bei der ersten Ausführungsform gebildet werden.
Der Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform unterscheidet sich von dem Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform dadurch, dass, wie in den 26 und 27 dargestellt, nur der Chip 160, der in dem Bauelementbestimmungsschritt 1011 als defekt bestimmt wurde, abgezogen und aufgenommen wird. Andere Details des Chipabziehschritts 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform sind die gleichen wie die des Chipabziehschritts 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der ersten Ausführungsform. In dem Chipabziehschritt 1003 des Verfahrens zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform, wenn der Chip 160, der in dem Bauelementbestimmungsschritt 1011 als defekt bestimmt wurde, aufgenommen wird, lässt er eine Kavität 162 in dem Wafer 100 bis zu einer Tiefe zurück, die der Dicke 130 des Chips 160 in einem Bereich entspricht, der den Chipbereich 103, in dem der Chip 160 vorhanden war, und die Abschnitte der projizierten Trennlinien 102, die den Chipbereich 103 umgeben, enthält.
Bisher ist in einem Fall, in dem ein Chip vollständig abgetrennt und in Dickenrichtung vom Wafer abgezogen werden soll, ein weiterer Schritt erforderlich, um die Klebekraft des Klebebandes nur in dem Chipbereich zu verringern, in dem der Chip abgezogen werden soll, bevor der Chip abgezogen wird. In dem Chipabziehschritt 1003 gemäß der dritten Ausführungsform ist jedoch, da der Chip 160 an den Trennungsinitiierungspunkten 135, die in dem Wafer 100 gebildet sind, abgezogen wird, kein Schritt erforderlich, um die Klebekraft des Klebebandes 105 nur in dem Chipbereich 103 zu verringern, der den abzuziehenden Chip 160 aufweist.
Der Klebstofffüllschritt 1004 ist ein Schritt, bei dem, wie in den 28 und 29 dargestellt, eine Klebstoffversorgungsquelle 52 einer Klebstoffversorgungsvorrichtung 50 die Kavität 162, die im Chipabziehschritt 1003 im Wafer 100 gebildet wurde, mit einem Klebstoff 53 versorgt und füllt. Gemäß der dritten Ausführungsform enthält der Klebstoff 53 ein flüssiges Harz, das an der Luft härtet, um einen im Chipbefestigungsschritt 1005 zuzuführenden Chip 165 (siehe 30 und 31) zu fixieren. Beispielsweise sollte der Klebstoff 53 vorzugsweise einen Klebstoff enthalten, der ein organisches Lösungsmittel, ein oberflächenaktives Mittel etc. enthält, die in der Technik bekannt sind.
Im Klebstofffüllschritt 1004, wie in 28 dargestellt, hält ein Haltetisch 55 der Klebstoffzufuhrvorrichtung 50 auf einer Haltefläche 56 davon die Rückseite 104 des Wafers 100, wo die Kavität 162 gebildet ist, wobei das Klebeband 105 dazwischen angeordnet ist. Der Haltetisch 55 hat den gleichen Aufbau wie der Haltetisch 15 gemäß der ersten Ausführungsform. Im Klebstofffüllschritt 1004 wird als nächstes der Klebstoff 53 von der Klebstoffzufuhrquelle 52 der Klebstoffzufuhrvorrichtung 50 durch eine Düse 51 in die Kavität 162 zugeführt, um die Kavität 162 mit dem Klebstoff 53 bis zu einer Tiefe zu füllen, die gerade ausreicht, um in der Kavität 162 zu bleiben, ohne überzulaufen, wenn der Chip 165 im Chipbefestigungsschritt 1005 in die Kavität 162 eingesetzt wird.
Der Chipbefestigungsschritt 1005 ist ein Schritt, bei dem, wie in den 30 und 31 dargestellt, eine Chipbefestigungsvorrichtung 60 den Chip 165 auf dem Klebstoff 53 platziert, der die Kavität 162 im Klebstofffüllschritt 1004 gefüllt hat, und den Chip 165 gegen den Klebstoff 53 drückt, wodurch der Chip 165 am Klebstoff 53 befestigt wird. Gemäß der dritten Ausführungsform weist der Chip 165 dieselben Spezifikationen, dieselbe Form und dieselbe Größe auf wie der Chip 160, der im Chipabziehschritt 1003 vom Wafer 100 abgezogen wurde, und kann auf dieselbe Weise wie im Bauelementbestimmungsschritt 1011 als defekt oder nicht defekt bestimmt werden.
In dem Chipbefestigungsschritt 1005, wie in 30 dargestellt, hält ein Haltetisch 65 der Chipbefestigungsvorrichtung 60 auf einer Haltefläche 66 davon die Rückseite 104 des Wafers 100, wo die Kavität 162 mit dem Klebstoff 53 gefüllt ist, wobei das Klebeband 105 dazwischen angeordnet ist. Der Haltetisch 65 hat den gleichen Aufbau wie der Haltetisch 15 gemäß der ersten Ausführungsform. In dem Chipbefestigungsschritt 1005 wird als nächstes ein anziehendes Saugelement 61 der Chipbefestigungsvorrichtung 60 mit dem darauf unter Saugwirkung gehaltenen Chip 165 oberhalb des Klebstoffs 53 in der Kavität 162 positioniert und drückt dann den Chip 165 gegen den Klebstoff 53 bis zu einer Höhe, bei der die obere Fläche des Chips 165 bündig mit der Vorderseite 101 des Wafers 100 liegt. Danach gibt das anziehende Saugelement 61 den Chip 165 frei.
In dem Chipbefestigungsschritt 1005 ist die Höhe der oberen Fläche des Chips 165, gemessen von der Bodenfläche der Kavität 162, gleich der Summe aus der Dicke des Chips 165 und der Dicke des Klebstoffs 53. Folglich können die Trennungsinitiierungspunkte 135 in dem Wafer 100 in einer Tiefe gebildet werden, die größer ist als die Dicke 130 des Chips 160 in dem Trennungsinitiierungspunktbildungsschritt 1001. Ferner kann dem Chipbefestigungsschritt 1005 ein Schritt folgen, in dem die Vorderseite 101 des Wafers 100 auf dem Klebeband 105 gehalten und die Rückseite 104 geschliffen wird.
Bei dem Verfahren zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform, wie in den 21 bis 31 dargestellt, wird ein Chip 160 als defekt bestimmt, und der Trennungsinitiierungspunktbildungsschritt 1001 und die nachfolgenden Schritte werden in dem Chipbereich 103 durchgeführt, in dem der als defekt bestimmte Chip 160 vorhanden ist. Die vorliegende Erfindung ist jedoch nicht auf solche Details beschränkt. Es kann eine Vielzahl von Chips 160 als defekt bestimmt werden, und der Trennungsinitiierungspunktbildungsschritt 1001 und die nachfolgenden Schritte können in jedem der Chipbereiche 103 durchgeführt werden, in denen die als defekt bestimmten Chips 160 vorhanden sind.
Bislang werden gemäß einem als Wafer On Wafer oder WOW bekannten Stapelverfahren eine Vielzahl von Wafern von Halbleiterbauelementen aufeinander gestapelt und durch Durchgangselektroden, die sich durch die gestapelten Wafer erstrecken, miteinander verbunden, woraufhin die gestapelten Wafer in gestapelte Chips unterteilt werden. Wenn einer der Wafer im Stapel einen defekten Chip enthält, wird der Chip auf dem oberen Wafer, der über dem defekten Chip gestapelt ist, ebenfalls unbrauchbar. Bei dem Verfahren zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform kann jedoch ein Chip oder ein Bauelement 160, der bzw. das als defekt bestimmt wurde, selektiv entfernt werden, und ein Chip oder ein Bauelement 160, der bzw. das als gut bestimmt wurde, kann als Chip 165 in den Chipbereich 103 eingebettet werden, aus dem der defekte Chip 160 entfernt wurde. Auf diese Weise werden die Chips 160 in allen Chipbereichen 103 des Wafers 100 als gut bestimmt. Das Verfahren zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform ist daher insofern vorteilhaft, als es verhindert, dass gestapelte Wafer, die durch das WOW-Verfahren hergestellt wurden, unbrauchbare Chips aufweisen. Das Verfahren zur Bearbeitung eines Wafers gemäß der dritten Ausführungsform kann entsprechend der ersten Modifikation modifiziert werden, um den Trennungsinitiierungspunktbildungsschritt 1001 und den Nutbildungsschritt 1002 in Bezug auf eine Ausführungsreihenfolge zu vertauschen.
Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert, und alle Änderungen und Modifikationen, die in den Äquivalenzbereich der Ansprüche fallen, sind daher von der Erfindung umfasst.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2008218599 A [0002]

Claims

Bearbeitungsverfahren für einen Wafer zur Herstellung von Chips daraus, wobei der Wafer auf einer Vorderseite davon eine Vielzahl von projizierten Trennlinien aufweist, die in zwei Gruppen klassifiziert sind, die sich jeweils in erste Richtungen und zweite Richtungen quer zu den ersten Richtungen erstrecken, und eine Vielzahl von Chipbereichen, die durch die projizierten Trennlinien abgegrenzt sind, aufweisend: einen Nutbildungsschritt zum Bilden von Nuten in dem Wafer bis zu einer Tiefe, die gleich oder größer als eine gewünschte Dicke der Chips von der Vorderseite des Wafers entlang der projizierten Trennlinien ist, einen Trennungsinitiierungspunktbildungsschritt zum Positionieren eines fokussierten Punktes eines Laserstrahls mit einer Wellenlänge, die durch den Wafer transmittierbar ist, in einer Tiefe in dem Wafer, die einer Dicke der Chips von einer Rückseite des Wafers entspricht, die der Vorderseite davon gegenüberliegt, Aufbringen des Laserstrahls auf den Wafer, während der fokussierte Punkt und der Wafer relativ zueinander bewegt werden, wodurch Trennungsinitiierungspunkte in dem Wafer gebildet werden, die parallel zu der Vorderseite des Wafers sind und aus modifizierten Schichten und Rissen gebildet sind, die sich von den modifizierten Schichten in dem Wafer erstrecken, und einen Chipabziehschritt zum Abziehen der Chips von dem Wafer an den Trennungsinitiierungspunkten.
Bearbeitungsverfahren für einen Wafer gemäß Anspruch 1, wobei der Trennungsinitiierungspunktbildungsschritt das Aufbringen des Laserstrahls auf den Wafer, während der fokussierte Punkt davon in Tiefen positioniert wird, die von mindestens zwei unterschiedlichen Dicken der Chips jeweils in den Chipbereichen abhängen, enthält, der Nutbildungsschritt das Bilden von Nuten in dem Wafer bis zu einer Tiefe, die gleich oder größer ist als die gewünschte Dicke der Chips jeweils in den Chipbereichen enthält, und der Chipabziehschritt das Bilden von Chips mit mindestens zwei unterschiedlichen Dicken jeweils in den Chipbereichen enthält.
Bearbeitungsverfahren für einen Wafer gemäß Anspruch 1 oder 2, wobei die Chips jeweils in den Chipbereichen gebildet sind, und der Nutbildungsschritt, der Trennungsinitiierungspunktbildungsschritt und der Chipabziehschritt in jedem der Chipbereiche durchgeführt werden, in denen der Chip als defekt bestimmt wird.