-
Die Erfindung betrifft ein Verfahren zur Überwachung einer idealen Diode aufweisend einen MOSFET mit einer Drain-Elektrode, einer Source-Elektrode und einer Gate-Elektrode, wobei eine Source-Gate-Spannung des MOSFETs der idealen Diode derart geregelt wird, dass die ideale Diode zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand, mit einem ersten Sollwert für eine Source-Drain-Spannung, umgeschaltet wird. Die Erfindung betrifft außerdem eine entsprechende Schaltungsanordnung.
-
Insbesondere in Kraftfahrzeugen ist eine ununterbrochene Verfügbarkeit von kritischen Systemen wie zum Beispiel der Fahrzeugbremse zwingend sicherzustellen. Derartige Systeme sind daher häufig mit zwei unabhängigen Spannungsversorgungen als Energiequelle verbunden, die gegenseitig voneinander geschützt werden müssen, damit ein Fehler in einer Spannungsversorgung nicht zu einem Schaden in der anderen Spannungsversorgung führen kann. Eine einfache Lösung dafür ist, je eine Halbleiterdiode zwischen die Spannungsversorgung und die Last zu schalten. Dies hat allerdings den Nachteil, dass die Dioden einen relativ hohen Spannungsabfall aufweisen und somit zu einer großen Verlustleistung führen. Ferner reduziert der hohe Spannungsabfall im Versorgungspfad die Verfügbarkeit des Systems.
-
Eine bessere Alternative stellt das aktive OR-ing dar. Dabei werden die Dioden durch einen niederohmigen Leistungstransistor, beispielsweise einen MOSFET (PowerFET), ersetzt, dessen Gatespannung geregelt wird, um die Funktion einer Diode zu simulieren. Die Regelung sorgt dafür dass die Spannungsdifferenz zwischen Source-Elektrode und Drain-Elektrode nahezu 0 V, beispielsweise einem Sollwert von 50mV, entspricht wenn der Transistorstrom in Richtung Last fließt (Vorwärtsstrom), und dass der Transistor ausgeschaltet wird, wenn der Transistorstrom in Richtung Versorgungsquelle fließt (Rückwärtsstrom). Der PowerFET verhält sich damit wie eine ideale Diode: Das Element ist quasi kurzgeschlossen (=sehr kleiner Spannungsabfall) für den Vorwärtsstrom und völlig blockierend für den Rückwärtsstrom. In der auf autonome Fahrzeuge orientierten Zukunft, wird ein solches Konzept mit zwei Versorgungsquellen und einer idealen Diode als zentrales Element, immer mehr an Bedeutung gewinnen.
-
Dazu existieren bereits integrierte Regler für ideale Dioden oder vollständige OR-ing-Schaltungen. Diese sind dazu ausgelegt, während Vorwärtsstroms den geregelten Source-Drain Spannungsabfall genau and konstant auf einem Sollwert zu halten und dazu ausgelegt, den PowerFET im Falle von Rückwärtsstrom sehr schnell auszuschalten beziehungsweise zu öffnen.
-
Diese Schaltungen haben jedoch keine Mechanismen, die eine vollständige Fehlerüberwachung gewährleisten, wie sie für Anwendungen in systemkritischen Applikationen in Fahrzeugen erforderlich sind.
-
Es stellt sich somit die Aufgabe, ein Verfahren anzugeben, mit dem eine Fehlerüberwachung einer ideale Diode Schaltung ermöglicht wird.
-
Die Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst, in dem die Source-Drain-Spannung, also die Spannung zwischen der Source-Elektrode und der Drain-Elektrode des MOSFETs, und die Source-Gate-Spannung, also die Spannung zwischen der Source-Elektrode und der Gate-Elektrode des MOSFETs, gemessen wird. Der Messbereich der Source-Drain-Spannung sollte zumindest 0mV bis 100mV betragen. Dabei wird überprüft, ob in dem durchgeschalteten Zustand der idealen Diode die Source- Drain-Spannung den ersten Sollwert innerhalb vorgegebener Fehlergrenzen erreicht. Als Fehlergrenzen kann beispielsweise plus minus 50% um den Sollwert festgelegt werden. Es kann auch im fehlerfreien Fall die Schwankungsbreite des Werts ermittelt und die Fehlergrenzen derart gelegt werden, dass die fehlerfreie Schwankungsbreite gerade enthalten ist.
-
Erfindungsgemäß wird außerdem ein Testmodus durchgeführt, in welchem die Source- Drain-Spannung auf einen zweiten Sollwert geregelt wird, der kleiner ist als der erste Sollwert. Dabei wird überprüft, ob die Source-Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht. Wird der erste Sollwert und/oder der obere Schwellwert nicht erreicht, wird ein entsprechendes Fehlersignal ausgegeben.
-
Bei integrierten Schaltungen, welche eine ideale Diode bilden, sollten daher die drei folgenden Pins von außen zugänglich sein. Die Anode der idealen Diode. Dieser Knoten ist typischerweise Ausgang einer Versorgungsquelle des Systems und gleichzeitig Source-Anbindung des MOSFETs. Die Kathode der idealen Diode. Dieser Knoten ist typischerweise Eingang der Systemlast und gleichzeitig Drain-Anbindung des MOSFETs. Der Regelungseingang der idealen Diode. Dieser Knoten ist typischerweise die Gate-Anbindung des MOSFETs, dessen Spannung von der integrierten Schaltung geregelt wird, um die Funktionalität einer idealen Diode zu realisieren. Die Potentiale dieser Knoten werden nach AD-Wandlung einer integrierten Logik oder einer Recheneinheit zur Verfügung gestellt.
-
In einer bevorzugten Ausführungsform der Erfindung beträgt der erste Sollwert 30mV bis 200mv, bevorzugt 50mV. Zur Vermeidung von Verlusten wird der erste Sollwert daher möglichst niedrig gewählt, jedoch nur so niedrig, dass ein Rückwärtsstrom sicher vermieden wird.
-
In einer bevorzugten Ausführungsform der Erfindung ist der zweite Sollwert kleiner als 30mV, bevorzugt kleiner als 15mV, insbesondere 0mV. Der zweite Sollwert ist daher so klein gewählt, dass er im Normalfall gar nicht erreicht werden kann. Die Regelung der idealen Diode steigert daher die Gate-Spannung immer weiter bis ein Maximalwert erreicht ist. Dieser ergibt sich aus der oberen Versorgungsspannung der Regelung, beispielsweise eines zur Regelung verwendeten Operationsverstärkers. Im fehlerfreien Betrieb wird die Gate-Spannung somit den oberen Schwellwert übersteigen.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung werden die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung durchgeführt, wenn der Source-Drain-Strom größer am 1mA ist, wobei die Messungen insbesondere im laufenden Betrieb durchgeführt werden. Zwar ist der Widerstand eines MOSFETs wesentlich geringer, als der einer Diode, jedoch ist dieser nicht unendlich klein. Durch den Strom wird somit ein Spannungsabfall verursacht, der im Testmodus durch eine Anpassung der Gate-Spannung ausgeglichen werden muss, indem die Gatespannung erhöht wird. Somit wird im fehlerfreien Fall der obere Schwellwert sicher erreicht. Bevorzugt werden die Messungen, insbesondere die Messungen während des Testmodus, durchgeführt, wenn der Strom kleiner als 40A ist. Dann ist die Source-Drain-Spannung nicht durch den Innenwiderstand des MOSFETs in Sättigung und kann beim Umschalten zwischen Testmodus und durchgeschaltetem Zustand variieren.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung werden die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung mittels eines Analog-Digital-Wandlers durchgeführt und der Testmodus für eine Testzeit durchgeführt wird, die größer ist als eine Konversionszeit des Analog-Digital-Wandlers, insbesondere größer als fünf Konversionszeiten. Somit wird sichergestellt, dass eine zuverlässige Datenaufnahme erfolgen kann. Durch eine bis auf fünf Konversionszeiten verlängerte Testzeit mit entsprechender Messung wird die Robustheit der Messung weiter erhöht.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung werden für die Messungen der Source- Drain-Spannung und/oder der Source- Gate-Spannung ein Analog-Digital-Wandler mit Sigma-Delta Architektur verwendet. Die einzusetzenden Analog-Digital-Wandler benötigen lediglich eine Genauigkeit von ca. 5% bezogen auf deren Wandlungsbereich. Mit diesen Anforderungen ist eine Sigma-Delta Architektur ein sehr guter und geeigneter Kandidat, denn diese Architektur hat den zusätzlichen Vorteil, dass die benötigte Fläche der elektronischen Bauteile geringer ist als die anderer Analog-Digital-Wandler Architekturen, und somit kostengünstiger in eine elektronische Schaltung integriert werden kann.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung ist der obere Schwellwert größer als eine Schwellspannung des MOSFETs. Beispielsweise kann ein Wert von 8V als oberer Schwellwert verwendet werden.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit vertauschten Anschlusspins der idealen Diode daran erkannt, dass bei Durchführung des Testmodus die Source-Gate Spannung den oberen Schwellwert nicht erreicht.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung werden Messpunkte für die Messung der Source-Drain-Spannung und der Source-Gate-Spannung mit einer Stromsenke verbunden, um deren Spannung in allen Zuständen klar definiert zu halten. Dies kann passiv, mittels eines hochohmigen (beispielsweise 1 kOhm bis 50kOhm) Widerstands gegen Ground erfolgen oder als aktive Stromsenke ausgebildet sein.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Source Verbindung der idealen Diode daran erkannt, dass in dem durchgeschalteten Zustand der idealen Diode die Source-Drain-Spannung kleiner als der erste Sollwert, bevorzugt kleiner als die Hälfte des ersten Sollwerts, besonders bevorzugt null wird.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Drain Verbindung der idealen Diode daran erkannt, dass in dem durchgeschalteten Zustand der idealen Diode die Source-Drain-Spannung größer wird als der erste Sollwert, bevorzugt größer als das doppelte des ersten Sollwerts, besonders bevorzugt einen maximalen Wert erreicht. Der maximale Wert kann je nach Schaltungsanordnung beispielsweise dem Source Potential entsprechen.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Gate Verbindung der idealen Diode daran erkannt, dass keine Veränderung der Source-Drain-Spannung detektiert wird, wenn zwischen dem Testmodus und dem durchgeschalteten Zustand der idealen Dioden umgeschaltet wird .
-
Die Aufgabe wird außerdem gelöst durch eine Schaltungsanordnung zur Überwachung einer idealen Diode aufweisend einen MOSFET mit einer Drain-Elektrode, einer Source-Elektrode und einer Gate-Elektrode, und eine Regelungseinheit die dazu eingerichtet ist, eine Source- Gate-Spannung des MOSFETs derart zu regeln, dass die ideale Diode zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert für die Source- Drain-Spannung umschaltbar ist. Weiter ist eine Überwachungseinheit vorgesehen, die dazu eingerichtet ist, die Source- Drain-Spannung und die Source-Gate-Spannung zu messen und in dem durchgeschalteten Zustand der idealen Diode zu überprüfen, ob die Source- Drain-Spannung den ersten Sollwert innerhalb vorgegebener Fehlergrenzen erreicht und dass die Überwachungseinheit weiter dazu eingerichtet ist, einen Testmodus durchzuführen, indem ein zweiter Sollwert für die Source- Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert, und überprüft wird, ob die Source- Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgibt, wenn zumindest einer der Werte nicht erreicht wird.
-
Die Erfindung betrifft auch eine Schaltungsanordnung mit einer Last und zwei Spannungsversorgungen, die jeweils über eine ideale Diode mit der Last verbunden sind und wobei zumindest eine der idealen Dioden als oben beschriebene Schaltungsanordnung ausgebildet ist.
-
Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich auch durch die nachfolgende Beschreibung von Ausführungsbeispielen und der Zeichnungen. Dabei gehören alle beschriebenen und/oder bildlich dargestellten Merkmale sowohl einzeln als auch in beliebiger Kombination zum Gegenstand der Erfindung, auch unabhängig von ihrer Zusammenfassung in den Ansprüchen oder deren Rückbezügen.
- 1 zeigt schematisch eine Schaltungsanordnung mit idealen Dioden,
- 2 zeigt schematisch eine erfindungsgemäße Schaltungsanordnung in einer ersten Ausführungsform,
- 3 zeigt schematisch eine erfindungsgemäße Schaltungsanordnung in einer zweiten Ausführungsform,
- 4a zeigt schematisch eine ideale Diode mit einer ersten falschen PIN-Beschaltung,
- 4b zeigt schematisch eine ideale Diode mit einer zweiten falschen PIN-Beschaltung,
- 4c zeigt schematisch eine ideale Diode mit einer dritten falschen PIN-Beschaltung,
- 4d zeigt schematisch eine ideale Diode mit einer vierten falschen PIN-Beschaltung,
- 4e zeigt schematisch eine ideale Diode mit einer fünften falschen PIN-Beschaltung,
- 5a zeigt schematisch eine ideale Diode mit einem offenen PIN,
- 5b zeigt schematisch eine ideale Diode mit einem anderen offenen PIN,
- 5c zeigt schematisch eine ideale Diode mit einem weiteren offenen PIN,
- 6a zeigt schematisch eine ideale Diode mit einem Kurzschluss,
- 6b zeigt schematisch eine ideale Diode mit einem anderen Kurzschluss,
- 6c zeigt schematisch eine ideale Diode mit einem weiteren Kurzschluss,
- 7 zeigt schematisch eine ideale Diode mit einem kurzgeschlossenen MOSFET,
- 8 zeigt schematisch eine ideale Diode mit einem offenen MOSFET,
- 9 zeigt schematisch eine ideale Diode mit festgehängtem Gate;
- 10 zeigt schematisch eine ideale Diode mit festgehängtem Gate an Ground,
-
1 zeigt eine Schaltungsanordnung 1 wie sie zur redundanten Energieversorgung von einer Last 2 verwendet wird. Eine derartige Schaltungsanordnung 1 findet Anwendung in Bremssystemen von Kraftfahrzeugen in denen beispielsweise eine hydraulische Pumpe mit entsprechender Elektronik als Last 2 redundant mit elektrischer Energie versorgt werden muss. Die Last 2 weist daher neben einer ersten (Ground) Verbindung 3 eine Verbindung an eine erste Spannungsversorgung 4 und eine zweite Spannungsversorgung 5 auf, die jeweils über eine ideale Diode 6 gebildet wird. Die idealen Dioden 6 verhindern, dass Querströme zwischen der ersten Spannungsversorgung 4 und der zweiten Spannungsversorgung 5 fließen können, um somit sicherzustellen, dass ein Fehler in einer der Spannungsversorgungen 4, 5 nicht auf die jeweils andere Spannungsversorgung 5, 4 übergreifen kann.
-
In 2 ist die Schaltung einer idealen Diode 6 im Detail dargestellt. Die ideale Diode 6 weist als zentrales Element einen MOSFET 7 auf, der als Power MOSFET ausgebildet ist. Dieser weist intern eine Bulkdiode 8 auf, dessen Anode mit der Source-Anbindung 9 des MOSFETs 7 verbunden ist und dessen Kathode mit der Drain-Anbindung 11 des MOSFETs 7 verbunden ist. Source 9, Gate 10 und Drain 11 des MOSFETs 7 sind mit entsprechenden Anschlüssen D, G, S einer integrierten Schaltung verbunden. Source 9 ist mit dem Source-Anschluss S verbunden, Gate 10 ist mit dem Gate-Anschluss G verbunden und Drain 11 ist mit dem Drain-Anschluss D verbunden.
-
Der Drain-Anschluss D ist intern in der Ansteuerungselektronik mit einem invertierenden Eingang (-) eines Operationsverstärkers 12 verbunden und der Source-Anschluss S ist intern mit dem nicht invertierenden Eingang (+) des Operationsverstärkers 12 über eine Spannungsvorgabe 15 verbunden. Die Spannungsvorgabe 15 entspricht dem ersten Sollwert, der durch die Regelung eingestellt wird. Der Ausgang des Operationsverstärkers 12 ist über den Gate-Anschluss G an das Gate 10 des MOSFETs 7 gelegt und gibt somit das Ausgangssignal zur Ansteuerung des MOSFETs 7 aus. Die Spannung am Gate 10 wird entsprechend derart geregelt, dass die Spannung zwischen Drain 11 und Source 9, und somit zwischen dem invertierenden (-) und dem nicht invertierenden (+) Eingang des Operationsverstärkers 12, genau der Spannungsvorgabe 15 entspricht.
-
Im normalen Betrieb in Durchlassrichtung der idealen Diode ist die Spannung an Source 9 höher als an Drain 11. Der elektrische Strom fließt dann im Wesentlichen durch den MOSFET 7, da der Operationsverstärker 12 die Gate 10 Spannung derart regelt, dass die Source-Drain-Spannung der Spannungsvorgabe 15 entspricht, die geringer ist als der Spannungsabfall an einer Diode. Da die Source-Drain Spannung und demnach die Bulkdioden Spannung somit kleiner als 100mV ist, ist der Bulkdioden Strom vernachlässigbar gering in der Größenordnung von einem Mikroampere.
-
Bei sehr großen Strömen erreicht auch im fehlerfreien Fall die Source-Drain-Spannung nicht ganz den ersten Sollwert, sondern ist etwas größer, da der MOSFET einen endlichen Innenwiderstand aufweist. Bei einem maximalen Strom von beispielsweise 120A und einem Innenwiderstand von 1mOhm wird der Spannungsabfall 120mV. Die entsprechende vorgegebene Fehlergrenze nach oben kann entsprechend derart festgelegt werden, dass für einen solchen fehlerfreien Fall bei einem maximalen Strom auch kein Fehler ausgegeben wird. Die obere Fehlergrenze könnte in diesem Beispiel also bei 140mV gesetzt werden.
-
Sobald das elektrische Potential an Source 9 kleiner wird als das Potential an Drain 11, also die Source-Drain-Spannung negativ wird, wird das Ausgangssignal am Gate 10 minimal. Dies kann je nach Beschaltung des Operationsverstärkers beispielsweise 0V oder sogar ein negativer Wert sein. Liegt der Minimalwert am Gate 10 des MOSFET 7 an, sperrt dieser vollständig. Zur Überwachung der Funktionalität der idealen Diode 6 weist die Schaltung einen Analog-Digital-Converter 13 auf, welcher die Spannungsdifferenz zwischen dem Drain-Anschluss D und dem Source-Anschluss S und daher zwischen Drain 11 und Source 9 des MOSFETs 7 misst und digitalisiert. Das digitalisierte Messergebnis wird einer Recheneinheit zugeführt, die als Überwachungseinheit dient. Darüber hinaus wird durch einen weiteren Analog-Digital-Converter 14 die Spannung zwischen Gate 10 und Source 9 gemessen und in digitaler Form der Überwachungseinheit zur Verfügung gestellt. Außerdem ist ein Überbrückungsschalter 16 vorgesehen, der auf Befehl der Überwachungseinheit die Spannungsvorgabe 15 kurschließen kann und somit die Sollwertvorgabe der Schaltung auf 0V reduziert. Durch den Operationsverstärker 12 wird in diesem Fall die Spannung am Gate 10 derart geregelt, dass die Spannung zwischen Source 9 und Drain 11 0V entspricht.
-
Am Drain-Anschluss D und dem Source-Anschluss S ist jeweils eine aktive Stromsenke 17 vorgesehen, die das elektrische Potential auf 0V absenkt, falls der entsprechende Anschluss offen ist. Wenn der Anschluss nicht offen ist, führt die Stromsenke lediglich zu einem sehr geringen Strom durch den Anschluss.
-
Wird im normalen Betrieb in Durchlassrichtung der Überbrückungsschalter 16 ausgelöst und der Sollwert der Regelung somit auf 0V gesetzt, so versucht der Operationsverstärker 12 eine Spannung am Gate 10 auszugeben, sodass die Source-Drain-Spannung 0V wird. Da im Betrieb ein Strom ungleich 0A durch den MOSFET 7 fließt und dieser zwar einen kleinen, aber dennoch endlichen Widerstand aufweist, kann eine Source-Drain-Spannung von 0V nicht erreicht werden. Die Regelung wird daher die Spannung am Gate 10 bis auf einen Maximalwert erhöhen, der für den gezeigten Fall der Versorgungsspannung des Operationsverstärkers 12 entspricht.
-
Die Überwachungseinheit überprüft die korrekte Funktionalität erfindungsgemäß einerseits daran, ob im normalen Betrieb im durchgeschalteten Zustand die Source-Drain-Spannung den Sollwert innerhalb vorgegebener Fehlergrenzen erreicht. Außerdem gibt Sie ein Signal an den Überbrückungsschalter 16 aus, um die Spannungsvorgabe 15 zu überbrücken und den Sollwert für die Source-Drain-Spannung somit auf 0V zu setzen. In diesem Testmodus überprüft die Überwachungseinheit ob die Gatespannung tatsächlich ansteigt und somit einen oberen Schwellwert überschreitet. Falls im normalen Betrieb, in durchgeschaltetem Zustand, der Sollwert nicht erreicht und/oder im Testmodus die Spannung am Gate 10 nicht über den oberen Schwellwert steigt, wird ein Fehlersignal ausgegeben. Die verschiedenen Fehler werden die in den 4 bis 10 einzeln betrachtet.
-
3 zeigt eine alternative Ausführungsform der Erfindung, die bis auf wenige Details der Ausführungsform der 2 entspricht. Anstelle des Analog-Digital-Converters 14 der Ausführungsform der 2 weist die Ausführungsform der 3 neben dem Analog-Digital-Converter 13 zwei weitere Analog-Digital-Converter 19 und 20 auf. Der Analog-Digital-Converter 19 misst und digitalisiert die Spannung zwischen Gate G und Ground und der Analog-Digital-Converter 20 die Spannung zwischen Source S und Ground. Die Spannung zwischen Source S und Gate G kann entsprechend durch Subtraktion der Potentiale voneinander errechnet werden. Anstelle der aktiven Stromsenken 17 sind Source-Anschluss S und Drain-Anschluss D mit passiven Stromsenken verbunden, welche als hochohmige Widerstände, beispielsweise mit 50kOhm, ausgebildet sind.
-
4a zeigt einen Ausschnitt aus der Schaltungsanordnung der 2 oder 3, der den Anschluss des MOSFETs 7 mit Source 9, Gate 10 und Draini 1 an die Steuerelektronik über den Source-Anschluss S, den Gate-Anschluss G und den Drain-Anschluss D darstellt. 4a zeigt eine falsche PIN-Beschaltung bei der Gate G und Drain D vertauscht sind. Wird der Testmodus aktiviert, bei dem der Sollwert der Source-Drain-Spannung auf 0V geregelt wird, führt dies nicht dazu, dass die Gate-Spannung über den oberen Schwellwert ansteigt. Entsprechend kann die falsche PIN-Beschattung detektiert werden.
-
4b zeigt einen der 4a entsprechenden Ausschnitt, bei der der Source-Anschluss S und der Gate-Anschluss G vertauscht sind. Auch in diesem Fall wird bei Durchführung des Testmodus keine hohe Gate-Spannung gemessen, die den oberen Schwellwert überschreiten würde. Entsprechend wird auch in diesem Fall der Fehler detektiert.
-
In der 4c ist entsprechend der Fall dargestellt, dass Source S und Drain D vertauscht angeschlossen sind und die Regelung daher immer einen negativen Eingangswert, also einen Wert kleiner als der eingestellte Sollwert von 0V im Testmodus sieht. Entsprechend wird auch in diesem Fall keine Gate-Spannung eingeregelt, welche über den oberen Schwellwert geht.
-
In 4d ist der Fall dargestellt, dass der Source-Anschluss S mit der Drain-Elektrode 11 des MOSFETs 7 verbunden ist, der Gate-Anschluss G mit Source 9 des MOSFETs 7 und der Drain-Anschluss D mit dem Gate 10 des MOSFETs 7. Auch in diesem Zustand wird bei der Durchführung des Testmodus keine über den oberen Schwellwert reichende Gate-Spannung detektiert und der Defekt kann festgestellt werden.
-
Eine weitere vertauschte PIN-Beschaltung ist der 4e dargestellt, bei der der Source-Anschluss S mit dem Gate 10 des MOSFETs 7 verbunden ist, der Gate-Anschluss G mit dem Drain 11 des MOSFET 7 und der Drain-Anschluss D mit der Source 9 des MOSFETs 7. Entsprechend wir im normalen Betrieb, im durchgeschalteten Zustand die negative Sourcespannung als Drain-Source-Spannung gemessen und somit der Sollwert nicht erreicht.
-
In 5a ist nun der den 4a bis 4e entsprechende Ausschnitt dargestellt für den Fall einer offenen Source Verbindung. Source 9 des MOSFETs 7 ist nicht mit der Source-Anschluss S verbunden. Im normalen Betrieb, wenn durch den Operationsverstärker 12 die Source-Drain-Spannung auf den Sollwert der Spannungsvorgabe 15 geregelt werden soll, ergibt eine Messung der Spannung zwischen Source S und Drain D 0V. Entsprechend kann der Fehler detektiert werden.
-
5b zeigt den Fall einer offenen Drain Verbindung, bei dem der Drain 11 nicht mit dem Drain-Anschluss D verbunden ist. Die Spannungsmessung zwischen Source und Drain ergibt einen maximalen Wert und somit eine große Abweichung vom erwarteten Sollwert. Entsprechend wird auch in diesem Fall der Fehler detektiert.
-
In 5c ist der Fall dargestellt, dass das Gate 10 nicht mit dem Gate-Anschluss G verbunden ist. Die Regelung der Gate-Spannung am Gate-Anschluss G hat daher keinen Einfluss auf das Gate 10 und somit auf den MOSFET 7. Die Source-Drain-Spannung kann daher nur zufälligerweise dem Sollwert durch die Spannungsvorgabe 15 entsprechen. Tut sie dies nicht, so wird der Fehler direkt detektiert. Für den Fall, dass die Source-Drain-Spannung zufälligerweise dem Sollwert entspricht, ändert sich diese allerdings nicht bei einem Umschalten in den Testmodus. Dies kann detektiert und der Fehler somit festgestellt werden. Der Testmodus kann dabei bei einem niedrigen Strom, beispielsweise kleiner als 40A durchgeführt werden.
-
In 6a ist ein Kurzschluss gezeigt der den Source-Anschluss S mit dem Drain-Anschluss D bzw. Source 9 und Drain 11 kurzschließt. In diesem Fall kann die Source-Drain-Spannung niemals den durch die Spannungsvorgabe 15 vorgegebenen Sollwert erreichen, sondern beträgt 0V. Der Fehler kann somit detektiert werden.
-
in 6b ist ein Kurzschluss zwischen Gate G und Source S dargestellt. In diesem Fall kann der Testmodus nicht zu einer höheren Gate-Spannung oberhalb des oberen Schwellwerts führen, wodurch der Fehler detektiert werden kann.
-
In 6c ist ein Kurzschluss zwischen Gate-Anschluss G und Drain-Anschluss D dargestellt. Auch in diesem Fall kann im Testmodus keine Gate-Spannung oberhalb des oberen Schwellwert gemessen werden.
-
In 7 ist der MOSFET intern kurzgeschlossen. Dieser Fall ist besonders schwierig, da ein Kurzschluss intern theoretisch beliebige Widerstandswerte aufweisen kann. In allen Fällen ist jedoch der Transistorkanalwiderstand unabhängig von der eingestellten Gate-Spannung und die Regelung ist somit unterbrochen. Die nicht geschlossene Regelungschleife hat zur Folge, dass die Regelung direkt in Sättigung geht. Die Gate-Source-Spannung wird daher entweder den maximalen oder minimalen Wert erreichen.
-
Auch in diesem Fall ist die Spannung zwischen Drain 11 und Source 9 unabhängig von der Gate-Spannung und ändert sich daher nicht bei einem Umschalten in den Testmodus. Dies kann detektiert und der Fehler somit festgestellt werden. Der Testmodus kann wieder bei einem niedrigen Strom, beispielsweise kleiner als 40A durchgeführt werden.
-
8 zeigt den Fall eines offenen MOSFET 7 und somit einer dauerhaft getrennten Verbindung zu der Spannungsversorgung 4. Falls das Gesamtsystem nur eine einzige Versorgungsquelle (Spannungsversorgung) aufweist, führt der offene MOSFET dazu, dass das gesamte System keinerlei Stromversorgung aufweist und somit nicht in Betrieb ist.
-
Besteht eine zweite Spannungsversorgung 5, so ist eine Stromversorgung gegeben und am Drain-Anschluss D liegt die Spannung der zweiten Versorgungsquelle 5 an. Falls diese zufälligerweise dazu führt, dass die Source-Drain Spannung dem Sollwert entspricht, kann der Fehler wieder dadurch detektiert werden, dass die Drain-Source-Spannung unabhängig von der Regelung ist und somit bei Umschalten in den Testmodus keine Veränderung auftritt.
-
9 zeigt den Fall, dass der Ausgang der Regelung, der Gate-Anschluss G, an der Betriebsspannung (VCD) festgelegt ist. In diesem Fall ist der MOSFET 7 dauerhaft vollständig eingeschaltet und der Source-Drain-Kanal weist somit seinen minimalen Widerstand auf. Dies bedeutet, dass die Spannungsdifferenz zwischen Source und Drain kleiner als der durch die Spannungsvorgabe 15 vorgegebenen Sollwert wird, wenn der Strom niedrig genug ist. Da bei typischen Bremssystemen die Stromlast sehr häufig einen kleinen Wert annimmt, wird der Fehler daher detektiert, sobald ein kleiner Stromwert auftritt.
-
In 10 ist ein weiterer Fall dargestellt in dem der Ausgang der Regelung, der Gate Anschluss G, an Ground oder an der Source-Spannung fest gehängt ist. In diesem Fall wird bei der Aktivierung des Testmodus keine erhöhte Ausgangsspannung gemessen und der Fehler kann somit detektiert werden.
-
Das erfindungsgemäße Verfahren ermöglicht es daher alle Fehler, die in einem System auftreten können, detektieren zu können.
-
Bezugszeichenliste
-
- 1
- Schaltungsanordnung
- 2
- Last
- 3
- Ground (Masse)
- 4
- Erste Spannungsversorgung
- 5
- Zweite Spannungsversorgung
- 6
- ideale Diode
- 7
- MOSFET
- 8
- Bulk-Diode
- 9
- Source
- 10
- Gate
- 11
- Drain
- 12
- Operationsverstärker
- 13
- Source-Drain ADC
- 14
- Source-Gate ADC
- 15
- Spannungsvorgabe
- 16
- Überbrückungsschalter
- 17
- Aktive Stromsenke
- 18
- Passive Stromsenke
- 19
- Gate ADC
- 20
- Source ADC
- S
- Source Anschluss
- G
- Gate Anschluss
- D
- Drain Anschluss