[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102020115362A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102020115362A1
DE102020115362A1 DE102020115362.7A DE102020115362A DE102020115362A1 DE 102020115362 A1 DE102020115362 A1 DE 102020115362A1 DE 102020115362 A DE102020115362 A DE 102020115362A DE 102020115362 A1 DE102020115362 A1 DE 102020115362A1
Authority
DE
Germany
Prior art keywords
fin
fins
source
gate
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020115362.7A
Other languages
English (en)
Inventor
Wei-Min Liu
Hsueh-Chang Sung
Yee-Chia Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020115362A1 publication Critical patent/DE102020115362A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren umfasst Bilden einer Gatestruktur über Finnen, die aus einem Halbleitersubstrat hervorstehen; Bilden eines Isolationsbereichs, der die Finnen umgibt; Abscheiden einer Abstandhalterschicht über der Gatestruktur und über den Finnen, wobei die Abstandhalterschicht die Bereiche füllt, die sich zwischen Paaren angrenzender Finnen erstreckt; Durchführen eines ersten Ätzprozesses an der Abstandhalterschicht, wobei nach Durchführen des ersten Ätzprozesses, erste verbleibende Abschnitte der Abstandhalterschicht, die innerhalb innerer Bereiche liegen, die sich zwischen Paaren angrenzender Finnen erstrecken, eine erste Dicke aufweisen, und zweite verbleibende Abschnitte der Abstandhalterschicht, die nicht innerhalb der inneren Bereiche liegen, eine zweite Dicke aufweisen, die kleiner als die erste Dicke ist; und Bilden eines epitaktischen Source/Drain-Bereichs, der an die Gatestruktur angrenzt und sich über die Finnen erstreckt, wobei Abschnitte des epitaktischen Source/Drain-Bereichs innerhalb der inneren Bereiche von den ersten verbleibenden Abschnitten der Abstandhalterschicht getrennt sind.

Description

  • Diese Anmeldung beansprucht die Priorität der am 30. Oktober 2019 eingereichten vorläufigen US-Anmeldung Nr. 62/927,864 mit dem Titel „Higher Inner Initial Growth Height Epitaxial Source Drain“, die hierdurch durch Bezugnahme in ihrer Gesamtheit hierin mit aufgenommen wird.
  • TECHNISCHER HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl elektronischer Anwendungen eingesetzt, wie beispielsweise Personal Computer, Mobiltelefone, Digitalkameras und andere elektronische Geräte. Halbleitervorrichtungen werden typischerweise durch sequenzielles Abscheiden isolierender oder dielektrischer Schichten, leitfähiger Schichten und von Halbleiterschichten von Material über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithographie zum Bilden von Schaltkreiskomponenten und Elementen darauf hergestellt.
  • Die Halbleiterindustrie verbessert die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) immer weiter durch kontinuierliche Reduzierung der minimalen Strukturgröße, wodurch mehr Komponenten in einem bestimmten Bereich integriert werden können. Da die Mindestgrößen von Merkmalen jedoch reduziert werden, entstehen zusätzliche Probleme, auf die eingegangen werden sollte.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten aus der nachfolgenden ausführlichen Beschreibung verstehen, wenn sie mit den beigefügten Zeichnungen gelesen wird. Es wird darauf hingewiesen, dass, in Übereinstimmung mit den Standardpraktiken in der Branche, diverse Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur besseren Übersicht beliebig vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß manchen Ausführungsformen.
    • 2, 3, 4, 5, 6, 7, 8A, 8B, 8C, 9A, 9B, 9C, 10A, 10B, 10C, 11A, 11B, 11C, 12, 13A, 13B, 14A, 14B, 15A, 15B, 16A, 16B, 16C, 17A, 17B, 18A und18B sind Querschnittsansichten von Zwischenstufen bei der Herstellung von FinFETs gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele für die Implementierung unterschiedlicher Merkmale der Erfindung bereit. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen beinhalten, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den Zeichnungen veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Zeichnungen gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Diverse Ausführungsformen stellen Prozesse zum Bilden von Source/Drain-Bereichen mit reduziertem Volumen und reduziertem Querschnittsbereich bereit. Die Source/Drain-Bereiche können durch Abscheiden eines Abstandhaltermaterials über Finnen und Füllen von Bereichen zwischen angrenzenden Finnen mit dem Abstandhaltermaterial gebildet werden. Es wird ein Ätzprozess durchgeführt, um das Abstandhaltermaterial derart zu ätzen, dass verbleibende Abschnitte des Abstandhaltermaterials zwischen den angrenzenden Finnen höher sind als verbleibende Abschnitte des Abstandhaltermaterials außerhalb der benachbarten Finnen. Dies kann dazu führen, dass die epitaktischen Source/Drain-Bereiche lateral zwischen den Finnen von einem niedrigsten Punkt wachsen, der höher ist als der niedrigste Punkt des lateralen Wachstums auf den äußeren Seitenwänden der Finnen. Unter Verwendung der hierin beschriebenen Techniken können benachbarte Source/Drain-Bereiche gebildet werden, die mit einem größeren Abstand über dem Substrat verschmelzen, was den Querschnittsbereich des verschmolzenen Source/Drain-Bereichs verringert. Halbleitervorrichtungen, die gemäß Ausführungsformen der vorliegenden Anmeldung hergestellt wurden und die Source/Drain-Bereiche enthalten, können eine verringerte Gate-zu-Drain-Kapazität (Cgd), verringerte RC-Verzögerung, schnelleres Ein-/Ausschalten und höhere Vorrichtungsgeschwindigkeit aufweisen.
  • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß manchen Ausführungsformen. Der FinFET umfasst eine Finne 52 auf einem Substrat 50 (z.B. ein Halbleitersubstrat). In dem Substrat 50 sind Isolationsbereiche 56 angeordnet und die Finne 52 steht über und von zwischen benachbarten Isolationsbereichen 56 hervor. Obwohl die Isolationsbereiche 56 als separat von dem Substrat 50 beschrieben/veranschaulicht sind, kann sich der Begriff „Substrat“, wie hierin verwendet, nur auf das Halbleitersubstrat oder ein Halbleitersubstrat mit Isolationsbereichen beziehen. Zusätzlich können, obwohl die Finne 52 als ein einzelnes, durchgängiges Material als das Substrat 50 veranschaulicht ist, die Finne 52 und/oder das Substrat 50 ein einzelnes Material oder mehrere Materialien umfassen. In diesem Zusammenhang bezieht sich die Finne 52 auf den Abschnitt, der sich zwischen den benachbarten Isolationsbereichen 56 erstreckt.
  • Eine dielektrische Gate-Schicht 92 befindet sich entlang Seitenwände und über einer oberen Fläche der Finne 52 und eine Gate-Elektrode 94 befindet sich über der dielektrischen Gate-Schicht 92. Source/Drain-Bereiche 82 sind relativ zu der dielektrischen Gate-Schicht 92 und Gate-Elektrode 94 auf gegenüberliegenden Seiten der Finne 52 angeordnet. 1 veranschaulicht ferner Referenzquerschnitte, die in späteren Zeichnungen verwendet werden. Querschnitt A-A verläuft entlang einer Längsachse der Gate-Elektrode 94 und in einer Richtung, beispielsweise senkrecht, zu der Richtung des Stromflusses zwischen den Source/Drain-Bereichen 82 des FinFET. Querschnitt B-B verläuft senkrecht zu Querschnitt A-A und entlang einer Längsachse der Finne 52 und beispielsweise in einer Richtung eines Stromflusses zwischen den Source/Drain-Bereichen 82 des FinFET. Querschnitt C-C verläuft parallel zu Querschnitt A-A und erstreckt sich durch einen Source/Drain-Bereich des FinFET. Nachfolgende Zeichnungen beziehen sich aus Gründen der Klarheit auf diese Referenzquerschnitte.
  • Manche der hierin diskutierten Ausführungsformen werden im Zusammenhang mit FinFETs diskutiert, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. In anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Manche Ausführungsformen ziehen außerdem Aspekte in Betracht, die in planaren Vorrichtungen verwendet werden, wie etwa planare FETs.
  • 2 bis 18B sind Querschnittsansichten der Zwischenstufen bei der Herstellung von FinFETs gemäß manchen Ausführungsformen. 2 bis 7 veranschaulichen den in 1 veranschaulichen Referenzquerschnitt A-A mit Ausnahme mehrerer Finnen/FinFETs. 8A, 9A, 10A, 11A, 13A, 14A, 15A, 16A, 17A und 18A sind entlang dem in 1 veranschaulichtem Referenzquerschnitt A-A veranschaulicht. 8B, 9B, 10B, 11B, 13B, 14B, 15B, 16B, 16C, 17B und18B sind entlang einem ähnlichen Querschnitt B-B, der in 1 veranschaulicht ist, veranschaulicht. 8C, 9C, 10C, 11C und 12 sind entlang dem in 1 veranschaulichtem Referenzquerschnitt C-C veranschaulicht.
  • In 2 wird ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat sein, wie etwa ein Massenhalbleiter, ein Halbleiter-auf-Isolator (SOI) Substrat oder dergleichen, welches dotiert (z.B. mit einem Dotierstoff vom p-Typ oder vom n-Typ) oder undotiert sein kann. Das Substrat 50 kann ein Wafer sein, wie etwa ein Silizium-Wafer. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolationsschicht gebildet wird. Die Isolationsschicht kann beispielsweise eine begrabene Oxid- (BOX) Schicht, eine Siliziumoxidschicht oder dergleichen sein. Die Isolationsschicht wird auf einem Substrat bereitgestellt, typischerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa ein Mehrschicht- oder Gradientsubstrat, können ebenfalls verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium enthalten; Germanium; einen Komposithalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der Silizium-Germanium, Galliumarsenidphosphid, Aluminium-Indiumarsenid, Aluminium-Galliumarsenid, Gallium-Indiumarsenid, Gallium-Indiumphosphid und/oder Gallium-Indiumarsenidphosphid enthält; oder Kombinationen davon.
  • Das Substrat 50 weist einen Bereich 50N und einen Bereich 50P auf. Der Bereich 50N kann zum Bilden von n-Typ-Vorrichtungen sein, wie etwa NMOS-Transistoren, z.B. n-FinFETs. Der Bereich 50P kann zum Bilden von p-Typ-Vorrichtungen sein, wie etwa PMOS-Transistoren, z.B. p-FinFETs. Der Bereich 50N kann physisch von dem Bereich 50P getrennt sein (wie durch Teiler 51 veranschaulicht) und jedwede Anzahl von Vorrichtungsmerkmalen (z.B. andere aktive Vorrichtungen, dotierte Bereiche, Isolationsstrukturen usw.) können zwischen dem Bereich 50N und dem Bereich 50P angeordnet sein.
  • In 3 sind in dem Substrat 50 Finnen 52 gebildet. Die Finnen 52 sind Halbleiterstreifen. In manchen Ausführungsformen können die Finnen 52 in dem Substrat 50 durch Ätzen von Gräben in dem Substrat 50 gebildet werden. Das Ätzen kann durch einen akzeptablen Ätzprozess durchgeführt werden, wie etwa ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE) oder dergleichen oder einer Kombination davon. Das Ätzen kann anisotrop sein. In manchen Ausführungsformen können die Finnen 52 der derart gebildet werden, dass angrenzende Finnen 52 durch einen Abstand W1 getrennt sind, der zwischen etwa 10 nm und etwa 40 nm liegt. In manchen Ausführungsformen können die Finnen 52 mit einer Breite W2 gebildet werden, die zwischen etwa 5 nm und etwa 30 nm liegt. In manchen Ausführungsformen können die Finnen 52 mit einem Pitch W3 gebildet werden, das zwischen etwa 15 nm und etwa 50 nm liegt.
  • Die Finnen 52 können durch ein geeignetes Verfahren strukturiert werden. Die Finnen 52 können beispielsweise unter Verwendung von einem oder mehreren photolithografischen Prozessen strukturiert sein, einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausrichtende Prozesse, was es ermöglicht Strukturen zu erzeugen, die beispielsweise kleinere Pitches aufweisen als was sich ansonsten unter Verwendung eines einzelnen, direkten Photolithographieprozesses erreichen lässt. In einer Ausführungsform wird beispielsweise eine Opferschicht unter Verwendung eines Photolithographieprozesses über einem Substrat gebildet und strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausrichtenden Verfahrens gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann zum Strukturieren der Finnen verwendet werden. In manchen Ausführungsformen kann die Maske (oder andere Schicht) auf den Finnen 52 verbleiben.
  • In 4 wird ein Isolationsmaterial 54 über dem Substrat 50 und zwischen benachbarten Finnen 52 gebildet. Das Isolationsmaterial 54 kann ein Oxid sein, wie etwa Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon und es kann durch chemische Aufdampfung eines Plasmas mit hoher Dichte (HDP-CVD), einer fließfähigen CVD (FCVD) (z.B. einer CVD-basierten Materialabscheidung in einem dezentralen Plasmasystem und Nachhärtung, um es zu einem anderen Material, wie etwa einem Oxid, zu wandeln), dergleichen oder einer Kombination davon gebildet werden. Es können auch andere Isolationsmaterialien, die durch einen akzeptablen Prozess gebildet werden, verwendet werden. In der veranschaulichten Ausführungsform ist das Isolationsmaterial 54 Siliziumoxid, das durch einen FCVD-Prozess gebildet wird. Nachdem das Isolationsmaterial gebildet wurde, kann ein Glühprozess durchgeführt werden. In einer Ausführungsform wird das Isolationsmaterial 54 derart gebildet, dass überschüssiges Isolationsmaterial 54 die Finnen 52 bedeckt. Obwohl das Isolationsmaterial 54 als eine einzelne Schicht veranschaulicht ist, können manche Ausführungsformen mehrere Schichten nutzen. In manchen Ausführungsformen kann beispielsweise zunächst eine Auskleidung (nicht gezeigt) entlang einer Fläche des Substrats 50 und der Finnen 52 gebildet werden. Danach kann ein Füllmaterial, wie etwa die vorstehend diskutierten, über der Auskleidung gebildet werden.
  • In 5 wird ein Entfernungsprozess auf das Isolationsmaterial 54 angewendet, um überschüssiges Isolationsmaterial 54 über den Finnen 52 zu entfernen. In manchen Ausführungsformen kann ein Planarisierungsprozess, wie etwa ein chemisch-mechanisches Polieren (CMP), ein Rückätzverfahren, Kombinationen davon oder dergleichen verwendet werden. Der Planarisierungsprozess legt die Finnen 52 derart frei, dass obere Flächen der Finnen 52 und das Isolationsmaterial 54 nach Abschluss des Planarisierungsprozesses eben sind. In Ausführungsformen, in denen eine Maske auf den Finnen 52 verbleibt, kann der Planarisierungsprozess die Maske derart freilegen oder entfernen, dass obere Flächen der Maske bzw. der Finnen 52 und das Isolationsmaterial 54 nach Abschluss des Planarisierungsprozesses eben sind.
  • In 6 wird das Isolationsmaterial 54 ausgespart, um flache Grabenisolationsbereiche (Shallow Trench Isolation; STI) 56 zu bilden. Das Isolationsmaterial 54 wird derart ausgespart, dass obere Abschnitte der Finnen 52 in dem Bereich 50N und in dem Bereich 50P von zwischen benachbarten STI-Bereichen 56 hervorstehen. Ferner können die oberen Flächen der STI-Bereiche 56 eine flache Fläche aufweisen, wie veranschaulicht, eine konvexe Fläche, eine konkave Fläche (wie etwa schüsselförmig) oder eine Kombination davon. Die oberen Flächen der STI-Bereiche 56 können durch ein geeignetes Ätzen flach, konvex und/oder konkav gebildet werden. Die STI-Bereiche 56 können unter Verwendung eines akzeptablen Ätzprozesses ausgespart werden, wie etwa einem, der selektiv für das Material des Isolationsmaterials 54 ist (z.B. Ätzen des Materials des Isolationsmaterials 54 mit einer schnelleren Rate als der für das Material der Finnen 52). Es kann beispielsweise eine Oxidentfernung unter Verwendung von verdünnter Flusssäure (dHF) zum Beispiel entfernt werden.
  • Der unter Bezugnahme auf 2 bis 6 beschriebene Prozess ist nur ein Beispiel dafür, wie die Finnen 52 gebildet werden können. In manchen Ausführungsformen können die Finnen durch einen epitaktischen Zuchtprozess gebildet werden. Es kann beispielsweise eine dielektrische Schicht über einer oberen Fläche des Substrats 50 gebildet werden und es können Gräben durch die dielektrische Schicht geätzt werden, um das darunter liegende Substrat 50 freizulegen. In den Gräben können homoepitaktische Strukturen gezüchtet werden und die dielektrische Schicht kann derart ausgespart werden, dass die homoepitaktischen Strukturen aus der dielektrischen Schicht hervorstehen, um Finnen zu bilden. Zusätzlich können in manchen Ausführungsformen heteroepitaktische Strukturen für die Finnen 52 gebildet werden. Die Finnen 52 in 5 können beispielsweise ausgespart werden und es kann ein Materials, das sich von den Finnen 52 unterscheidet, epitaktisch über den ausgesparten Finnen 52 gezüchtet werden. In solchen Ausführungsformen umfassen die Finnen 52 das ausgesparte Material sowie das epitaktisch gezüchtete Material, das über dem ausgesparten Material angeordnet ist. In noch einer weiteren Ausführungsform kann eine dielektrische Schicht über einer oberen Fläche des Substrats 50 gebildet werden und es können Gräben durch die dielektrische Schicht geätzt werden. Dann können heteroepitaktische Strukturen epitaktisch in den Gräben unter Verwendung eines Materials gezüchtet werden, das sich von dem Substrat 50 unterscheidet, und die dielektrische Schicht kann derart ausgespart werden, dass die heteroepitaktischen Strukturen aus der dielektrischen Schicht hervorstehen, um die Finnen 52 zu bilden. In manchen Ausführungsformen, in denen homoepitaktische oder heteroepitaktische Strukturen epitaktisch gezüchtet werden, können die epitaktisch gezüchteten Materialien in situ während des Züchtens dotiert werden, was vorherigen und nachfolgenden Implantationen zuvorkommen kann, obwohl in situ und Implantationsdotierung auch zusammen verwendet werden können.
  • Darüber hinaus kann es vorteilhaft sein, ein Material in Bereich 50N (z.B. ein NMOS-Bereich) epitaktisch zu züchten, das sich von dem Material in Bereich 50P (z.B. ein PMOS-Bereich) unterscheidet. In verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Silizium-Germanium (SixGe1-x, wobei x in dem Bereich 0 bis 1 liegen kann), Siliziumkarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Komposithalbleiter, einem II-VI-Komposithalbleiter oder dergleichen gebildet werden. Die verfügbaren Materialien zum Bilden eines III-V Komposithalbleiters umfassen beispielsweise, sind aber nicht beschränkt auf Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indium-Galliumarsenid, Indium-Aluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen.
  • Ferner können in 6 entsprechende Quellen (nicht gezeigt) in den Finnen 52 und/oder dem Substrat 50 gebildet werden. In manchen Ausführungsformen kann eine P-Quelle in dem Bereich 50N gebildet werden und es kann eine N-Quelle in dem Bereich 50P gebildet werden. In manchen Ausführungsformen werden eine P-Quelle oder eine N-Quelle in beiden, dem Bereich 50N und dem Bereich 50P, gebildet.
  • In den Ausführungsformen mit unterschiedlichen Quelltypen lassen sich die unterschiedlichen Implantationsschritte für den Bereich 50N und den Bereich 50P unter Verwendung eines Photoresist oder anderer Masken (nicht gezeigt) erreichen. Es kann beispielsweise ein Photoresist über den Finnen 52 und den STI-Bereichen 56 in dem Bereich 50N gebildet werden. Der Photoresist ist strukturiert, um den Bereich 50P des Substrats 50 freizulegen, wie etwa einen PMOS-Bereich. Der Photoresist lässt sich unter Verwendung einer Spin-on-Technik bilden und kann unter Verwendung akzeptabler Photolithographietechniken strukturiert werden. Nachdem der Photoresist strukturiert wurde, wird eine n-Typ-Verunreinigungsimplantation in dem Bereich 50P durchgeführt und der Photoresist kann als eine Maske wirken, um im Wesentlichen zu verhindern, dass n-Typ-Verunreinigungen in den Bereich 50N, wie etwa einen NMOS-Bereich, implantiert werden. Bei den n-Typ-Unreinheiten kann es sich um Phosphor, Arsen, Antimon oder dergleichen handeln, die in den Bereich bis zu einer Konzentration kleiner oder gleich 1018 cm-3 implantiert werden, wie etwa zwischen 1016 cm-3 und etwa 1018 cm-3. Nach der Implantation wird der Photoresist entfernt, beispielsweise durch einen akzeptablen Veraschungsprozess.
  • Nach der Implantation des Bereichs 50P wird über den Finnen 52 und den STI-Bereichen 56 in dem Bereich 50P ein Photoresist gebildet. Der Photoresist wird strukturiert, um den Bereich 50N des Substrats 50 freizulegen, wie etwa den NMOS-Bereich. Der Photoresist lässt sich unter Verwendung einer Spin-on-Technik bilden und kann unter Verwendung akzeptabler Photolithographietechniken strukturiert werden. Nachdem der Photoresist strukturiert wurde, wird eine p-Typ-Unreinheitsimplantation in dem Bereich 50N durchgeführt und der Photoresist kann als eine Maske wirken, um im Wesentlichen zu verhindern, dass p-Typ-Unreinheiten in den Bereich 50P, wie etwa den PMOS-Bereich, implantiert werden. Bei den p-Typ-Unreinheiten kann es sich um Boron, Boronfluorid, Indium oder dergleichen handeln, die in den Bereich bis zu einer Konzentration kleiner oder gleich 1018 cm-3 implantiert werden, wie etwa zwischen etwa 1016 cm-3 und etwa 1018 cm-3. Nach der Implantation kann der Photoresist entfernt werden, beispielsweise durch einen akzeptablen Veraschungsprozess.
  • Nach den Implantationen des Bereichs 50N und des Bereichs 50P wird ein Glühprozess durchgeführt, um Implantierungsschäden zu reparieren, und um die implantierten p-Typ- und/oder n-Typ-Unreinheiten zu aktivieren. In manchen Ausführungsformen können die gezüchteten Materialien der epitaktischen Finnen in situ während des Züchtens dotiert werden, was den Implantationen zuvorkommen kann, obwohl in situ und Implantationsdotierung zusammen verwendet werden können.
  • In 7 wird auf den Finnen 52 eine dielektrische Dummy-Schicht 60 gebildet. Die dielektrische Dummy-Schicht 60 kann beispielsweise Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und sie kann gemäß akzeptablen Techniken abgeschieden oder thermisch gezüchtet werden. Über der dielektrischen Dummy-Gate-Schicht 60 wird eine Dummy-Gate-Schicht 62 gebildet und über der Dummy-Gate-Schicht 62 wird eine Maskenschicht 64 gebildet. Die Dummy-Gate-Schicht 62 kann über der dielektrischen Dummy-Schicht 60 abgeschieden und dann planarisiert werden, wie etwa durch einen CMP. Die Maskenschicht 64 kann über der Dummy-Gate-Schicht 62 abgeschieden werden. Die Dummy-Gate-Schicht 62 kann ein leitfähiges oder nicht leitfähiges Material sein und kann aus einer Gruppe ausgewählt werden, die amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Silizium-Germanium (poly-SiGe), Metallnitride, Metallsilizide, Metalloxide und Metalle beinhaltet. Die Dummy-Gate-Schicht 62 kann durch physikalische Dampfabscheidung (Physical Vapor Deposition; PVD), CVD, Sputter-Abscheidung oder andere bekannte Techniken, die im Fachbereich zum Abscheiden des ausgewählten Materials verwendet werden, abgeschieden werden. Die Dummy-Gate-Schicht 62 kann aus anderen Materialien, die eine hohe Ätzselektivität aufweisen, aus dem Ätzen der Isolationsbereiche hergestellt werden. Die Maskenschicht 64 kann beispielsweise Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten. In diesem Beispiel werden eine einzelne Dummy-Gate-Schicht 62 und eine einzelne Maskenschicht 64 über dem Bereich 50N und dem Bereich 50P gebildet. Es ist zu beachten, dass die dielektrische Dummy-Schicht 60 zur Veranschaulichung als nur die Finnen 52 abdeckend gezeigt wird. In manchen Ausführungsformen kann die dielektrische Dummy-Schicht 60 derart abgeschieden werden, dass die dielektrische Dummy-Schicht 60 die STI-Bereiche 56 bedeckt, die sich zwischen der Dummy-Gate-Schicht 62 und den STI-Bereichen 56 erstrecken.
  • 8A bis 18B veranschaulichen verschiedene zusätzliche Schritte bei der Herstellung von Ausführungsformvorrichtungen. 8A bis 18B veranschaulichen Merkmale jeweils in dem Bereich 50N und dem Bereich 50P. Die in 8A bis 18B veranschaulichten Strukturen können beispielsweise sowohl auf den Bereich 50N als auch den Bereich 50P anwendbar sein. Unterschiede (sofern vorhanden) in den Strukturen des Bereichs 50N und des Bereichs 50P werden in dem Text, der jeder FIG. beigefügt ist, beschrieben. 8A, 9A, 10A, 11A, 13A, 14A, 15A, 16A, 17A und 18A sind entlang dem in 1 veranschaulichtem Referenzquerschnitt A-A veranschaulicht. 8B, 9B, 10B, 11B, 13B, 14B, 15B, 16B, 17B und18B sind entlang einem Referenzquerschnitt B-B, der in 1 veranschaulicht ist, veranschaulicht. 8C, 9C, 10C, 11C und 12 sind entlang dem in 1 veranschaulichtem Referenzquerschnitt C-C veranschaulicht. Aus Gründen der Klarheit können sich manche Abmessungen oder Proportionen der in den 8C bis 12 gezeigten Merkmale von den in anderen Zeichnungen gezeigten unterscheiden.
  • In 8A, 8B und 8C kann die Maskenschicht 64 (siehe 7) unter Verwendung akzeptabler Photolithographie- und Ätztechniken strukturiert werden, um Masken 74 zu bilden. Die Struktur der Masken 74 kann dann auf die Dummy-Gate-Schicht 62 übertragen werden. In manchen Ausführungsformen (nicht veranschaulicht) kann die Struktur der Masken 74 durch eine akzeptable Ätztechnik zum Bilden von Dummy-Gates 72 auch auf die dielektrische Dummy-Schicht 60 übertragen werden. Die Dummy-Gates 72 bedecken jeweilige Kanalbereiche 58 der Finnen 52. Die Struktur der Masken 74 kann verwendet werden, um jedes der Dummy-Gates 72 von angrenzenden Dummy-Gates zu trennen. Die Dummy-Gates 72 können auch eine Längsrichtung im Wesentlichen senkrecht zu der Längsrichtung der jeweiligen epitaktischen Finnen 52 aufweisen.
  • Ferner wird in 8A bis 8C erstes Abstandhaltermaterial 78 auf freiliegenden Flächen der Dummy-Gates 72, der Masken 74 und/oder der Finnen 52 gebildet. Das erste Abstandhaltermaterial 78 wird verwendet, um erste Abstandhalter 80 zu bilden (siehe 10B-C). In manchen Ausführungsformen kann das erste Abstandhaltermaterial 78 ein Material sein, wie etwa ein Oxid, ein Nitrid, ein Material wie Siliziumoxynitrid, Siliziumoxycarbonitrid, Siliziumoxycarbid, dergleichen oder eine Kombination davon. In manchen Ausführungsformen kann das erste Abstandhaltermaterial 78 unter Verwendung eines Prozesses, wie etwa thermische Oxidation, CVD, PE-CVD, ALD, PVD, Sputtering oder dergleichen gebildet werden. In 8B wird das erste Abstandhaltermaterial 78 als sich vertikal über das Dummy-Gate 72 und die Maske 74 und lateral über die Finne 52 erstreckend gezeigt. In manchen Ausführungsformen kann das erste Abstandhaltermaterial 78 mehrere Schichten aus einem oder mehreren Materialien enthalten. In manchen Ausführungsformen kann das erste Abstandhaltermaterial 78 mit einer Dicke zwischen etwa 2nm und etwa 6nm gebildet werden.
  • Nach der Bildung des ersten Abstandsmaterials 78 können Implantierungen für leicht dotierte Source/Drain- (LDD) Bereiche (nicht explizit veranschaulicht) durchgeführt werden. In den Ausführungsformen mit unterschiedlichen Vorrichtungstypen kann, ähnlich den vorstehend für 6 diskutierten Implantierungen, eine Maske, wie etwa ein Photoresist, über dem Bereich 50N gebildet werden, während der Bereich 50P freigelegt wird, und angemessenes Typunreinheiten (z.B. p-Typ) können in die freiliegenden Finnen 52 in dem Bereich 50P implantiert werden. Die Maske kann dann entfernt werden. Anschließend kann eine Maske, wie etwa ein Photoresist, über dem Bereich 50P gebildet werden, während der Bereich 50N freigelegt wird, und angemessene Typunreinheiten (z.B. n-Typ) können in die freigelegten Finnen 52 in dem Bereich 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Typ-Unreinheiten können jedwede der n-Typ-Unreinheiten sein, die vorstehend diskutiert wurden, und die p-Typ-Unreinheiten können jedwede der p-Typ-Unreinheiten sein, die vorstehend diskutiert wurden. Die leicht dotierten Source/Drain-Bereiche können eine Konzentration der Unreinheiten von etwa 1015 cm-3 bis etwa 1019 cm-3 aufweisen. Es kann ein Glühprozess verwendet werden, um Implantationsschäden zu reparieren und um die implantierten Unreinheiten zu aktivieren.
  • In 9A, 9B und 9C wird zweites Abstandhaltermaterial 79 auf dem ersten Abstandhaltermaterial 78 gebildet. Das zweite Abstandhaltermaterial 79 wird verwendet, um zweite Abstandhalter 86 zu bilden (siehe 10A-C). In manchen Ausführungsformen kann das zweite Abstandhaltermaterial 79 ein Material sein, wie etwa ein Oxid, ein Nitrid, ein Material wie Siliziumoxynitrid, Siliziumoxycarbonitrid, Siliziumoxycarbid, dergleichen oder eine Kombination davon. Das zweite Abstandhaltermaterial 79 kann konform unter Verwendung eines Prozesses, wie etwa CVD, PE-CVD, ALD, PVD, Sputtering oder dergleichen abgeschieden werden. In manchen Ausführungsformen kann das zweite Abstandhaltermaterial 79 mehrere Schichten aus einem oder mehreren Materialien enthalten.
  • In manchen Ausführungsformen wird das zweite Abstandhaltermaterial 79 über den Finnen 52 derart gebildet, dass Bereiche zwischen angrenzenden Finnen 52 (z.B. „innere“ Bereiche) zumindest teilweise mit dem zweiten Abstandhaltermaterial 79 gefüllt sind. Die inneren Bereiche können vollständig mit dem zweiten Abstandhaltermaterial 79 gefüllt werden, wie in 9C gezeigt. Als solches kann das zweite Abstandhaltermaterial 79 zu einer Dicke T1 abgeschieden werden, welche etwa der Hälfte des Separationsabstandes W1' zwischen dem ersten Abstandhaltermaterial 78 auf angrenzenden Finnen 52 gleich oder größer als die Hälfte des Separationsabstandes W1' ist. In anderen Ausführungsformen kann das zweite Abstandhaltermaterial 79 zu einer Dicke T1 auf den Finnen 52 abgeschieden werden, die kleiner als die Hälfte des Separationsabstandes Wi' ist, In manchen Ausführungsformen kann das zweite Abstandhaltermaterial 79 mit einer Abscheidungsdicke T1 zwischen etwa 3 nm und etwa 20 nm gebildet werden. In manchen Fällen kann das zweite Abstandhaltermaterial 79, das die inneren Bereiche füllt, einen Saum aufweisen.
  • Die obere Fläche des zweiten Abstandsmaterials 79 zwischen den Finnen 52 kann flach, konvex oder konkav sein, was von dem Separationsabstand W1' und/oder der Abscheidungsdicke T1 des abgeschiedenen zweiten Abstandsmaterials 79 abhängig sein kann. Ein größerer Finnenseparationsabstand W1 oder eine kleinere Abscheidungsdicke T1 können beispielsweise die Höhe H1 des zweiten Abstandhaltermaterials 79 innerhalb der Finnen 52 reduzieren. Die Höhe H1 kann größer sein als die Abscheidungsdicke T1. Eine Höhe H1 des zweiten Abstandhaltermaterials 79 zwischen den Finnen 52 kann größer, in etwa gleich oder kleiner als die Höhe Ho der Finnen 52 sein, die über die STI-Bereiche 56 hervorstehen. Die Höhe H1 des zweiten Abstandhaltermaterials 79 zwischen den Finnen 52 kann zwischen etwa 3 nm und etwa 60 nm liegen. Durch Steuern der Abscheidungsdicke T1 und/oder der Höhe H1 des zweiten Abstandhaltermaterials 79 können die innere Mindesthöhe 10 und die Höhendifferenz DH der epitaktischen Source/Drain-Bereiche 82 (siehe 11C) gesteuert werden.
  • Nun unter Bezugnahme auf 10A, 10B und 10C werden gemäß manchen Ausführungsformen Aussparungen 84 in den Finnen 52 gebildet. In 10C wird die Position der Kanalbereiche 58 der Finnen 52 unter der Dummy-Gatestruktur (z.B. die Kanalbereiche 58, die nicht geätzt werden, um die Aussparungen 84 zu bilden) zur Referenz gezeigt. Die Aussparungen 84 können unter Verwendung eines Ätzprozesses 85 gebildet werden, welcher auch das erste Abstandhaltermaterial 78 ätzt, um die ersten Abstandhalter 80 zu bilden, und das zweite Abstandhaltermaterial 79 ätzt, um zweite Abstandhalter zu bilden. Die ersten Abstandhalter 80 und die zweiten Abstandhalter 86 können hierin kollektiv als „Gate-Abstandhalter“ bezeichnet sein. Die ersten Abstandhalter 80 und die zweiten Abstandhalter 86, Dummy-Gates 72 und Masken 74 können hierin kollektiv als die „Dummy-Gatestrukturen“ bezeichnet sein. In manchen Ausführungsformen beinhaltet der Ätzprozess 85 einen oder mehrere Ätzschritte, wie etwa einen oder mehrere anisotrope Trockenätzschritte. In anderen Ausführungsformen beinhaltet der Ätzprozess 85 einen ersten Ätzprozess, der das erste Abstandhaltermaterial 78 und das zweite Abstandhaltermaterial 79 ätzt und einen zweiten Ätzprozess, der die Aussparungen 84 ätzt. Das in 10B-C gezeigte beispielhafte Ätzen des ersten Abstandhaltermaterials 78, des zweiten Abstandhaltermaterials 79 und der Aussparungen 84 ist als veranschaulichend beabsichtigt und der Ätzprozess 85 kann das erste Abstandhaltermaterial 78, das zweite Abstandhaltermaterial 79 oder Aussparungen 84 in anderen Ausführungsformen anders ätzen. Flächen der Gate-Abstandhalter werden in 10C beispielsweise flach gezeigt, können in anderen Ausführungsformen aber konvex oder konkav sein.
  • In manchen Ausführungsformen kann der Ätzprozess 85 Abschnitte des erste Abstandhaltermaterials 78 oder zweiten Abstandhaltermaterials 79 mit anderen Mengen derart ätzen, dass unterschiedliche Bereiche der Gate-Abstandhalter (z.B. der ersten Abstandhalter 80 und/oder der zweiten Abstandhalter 86) sich höher über die STI-Bereiche 56 erstrecken, als andere Bereiche der Gate-Abstandhalter. Nach dem Ätzprozess 85 können beispielsweise Bereiche der Gate-Abstandhalter, die sich zwischen angrenzenden Finnen 52 erstrecken, eine größere Höhe über den STI-Bereichen 56 aufweisen als Bereiche, die nicht zwischen angrenzenden Finnen 52 liegen. Dies ist in 10C gezeigt, in der die „inneren Bereiche“ der Gate-Abstandhalter (z.B. Bereiche zwischen Finnen 52) eine Höhe H2 angrenzend an die Finnen 52 aufweisen und „äußere Bereiche“ der Gate-Abstandhalter (z.B. Bereiche nicht zwischen Finnen 52) eine Höhe H3 angrenzend an die Finnen 52 aufweisen, die kleiner als die Höhe H2 ist. In manchen Fällen können Abschnitte der Gate-Abstandhalter, die weiter von den Finnen 52 liegen, eine Höhe H3' aufweisen, die kleiner als die Höhe H3 ist. Auf diese Weise weisen die Gate-Abstandhalter eine größere vertikale Dicke (z.B. der vertikale Abstand zwischen einer unteren Fläche (Bodenfläche) und einer oberen Fläche der Gate-Abstandhalter) innerhalb der inneren Bereiche als innerhalb der äußeren Bereiche auf. In manchen Ausführungsformen kann die Höhe H2 über den STI-Bereichen 56 der Gate-Abstandhalter in den inneren Bereichen zwischen etwa 5 nm und etwa 40 nm liegen und die Höhe H3 (oder H3') über den STI-Bereichen 56 der Gate-Abstandhalter in den äußeren Bereichen kann zwischen etwa 0 nm und etwa 30 nm liegen. Der Höhenunterschied H4 zwischen Höhen H2 und H3 kann zwischen etwa 0 nm und etwa 40 nm liegen. Die Höhe H3 kann größer als, kleiner als oder etwa gleich der Höhe H0' der geätzten Finnen 52 sein, die aus den STI-Bereichen 56 hervorstehen, und die Höhe H2 kann größer als oder etwa die gleiche sein, wie die Höhe Ho'.
  • Die Höhe H2 der inneren Bereiche der Gate-Abstandhalter kann größer als die Höhe H3 der äußeren Bereiche der Gate-Abstandhalter sein. Grund dafür ist die Füllung (oder teilweise Füllung) der inneren Bereiche zwischen angrenzenden Finnen 52 durch das zweite Abstandhaltermaterial 79, wie in 9C gezeigt. Das zweite Abstandhaltermaterial 79, das innerhalb der inneren Bereiche abgeschieden wurde, hat die oberen Flächen freigelegt und die äußeren Seitenwände der Finnen 52 weisen sowohl freiliegende obere Flächen als auch freiliegende Seitenflächen auf. Somit ätzt der Ätzprozess 85 das erste Abstandhaltermaterial 78 und das zweite Abstandhaltermaterial 79 in den äußeren Bereichen mit einer höheren Gesamtrate als die inneren Bereiche. Dies kann dazu führen, dass die inneren Bereiche mehr verbleibendes Gate-Abstandhaltermaterial nach dem Ätzprozess aufweisen als die äußeren Bereiche. Darüber hinaus kann das einschränkende Vorhandensein der angrenzenden Finnen 52 Ätzmobilität in den inneren Bereichen reduzieren, was die Ätzrate der inneren Bereiche weiter reduziert.
  • Auf diese Weise können die Höhe H2, die Höhe H3 und/oder der Höhenunterschied H4 der Gate-Abstandhalter durch Steuern der Geometrie oder Topologie der Struktur gesteuert werden, wie etwa durch Steuern des Separationsabstandes W1' zwischen angrenzenden Finnen 52, der Dicke des ersten Abstandhaltermaterials 78 oder des zweiten Abstandhaltermaterials 79, der Höhe H1 des zweiten Abstandhaltermaterials 79 in den inneren Bereichen oder dergleichen. Die Höhen können auch durch Steuern der Prozessparameter des Ätzprozesses 85 gesteuert werden. Die Prozessparameter können beispielsweise eine Prozessgasmischung, eine Spannungsvorspannung, eine HF-Leistung, eine Prozesstemperatur, einen Prozessdruck, andere Parameter oder eine Kombination davon umfassen. In manchen Ausführungsformen können die Form, das Volumen, die Fläche, die Größe, die Verschmelzungshöhe oder andere Eigenschaften der epitaktischen Source/Drain-Bereiche 82 (siehe 11B-C), die in den Aussparungen 84 gebildet werden, durch Steuern des Ätzprozesses 85 auf diese Weise gesteuert werden.
  • 11A, 11B und 11C veranschaulichen Bilden epitaktischer Source/Drain-Bereiche 82 in den Finnen 52 gemäß manchen Ausführungsformen. Aus Gründen der Klarheit können sich manche Abmessungen oder Proportionen der in den 11A-C gezeigten Merkmale von den in anderen Zeichnungen gezeigten unterscheiden. Die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50N, z.B. der NMOS-Bereich, können durch Maskieren des Bereichs 50P, z.B. dem PMOS-Bereich, und Ätzen der Source/Drain-Bereiche der Finnen 52 in dem Bereich 50N zum Bilden von Aussparungen 84 in den Finnen 52 gebildet werden. Dann werden die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50N epitaktisch in den Aussparungen 84 aus freiliegenden Abschnitten der Finnen 52 gezüchtet. Die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50P, z.B. der PMOS-Bereich, können durch Maskieren des Bereichs 50N, z.B. dem NMOS-Bereich, und Ätzen der Source/Drain-Bereiche der Finnen 52 in dem Bereich 50P zum Bilden von Aussparungen 84 in den Finnen 52 gebildet werden. Dann werden die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50P epitaktisch in den Aussparungen 84 aus freiliegenden Abschnitten der Finnen 52 gezüchtet. Die epitaktischen Source/Drain-Bereiche 82 können unter Verwendung eines geeigneten Prozesses epitaktisch gezüchtet werden, wie etwa CVD, metallorganisches CVD (MOCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), Dampfphasenepitaxie (VPE), selektives epitaktisches Wachstum (SEG), dergleichen oder Kombinationen davon.
  • Die epitaktischen Source/Drain-Bereiche 82 können jedwedes akzeptable Material enthalten, wie etwa für n-Typ-FinFETs oder p-Typ-FinFETs geeignet. Wenn die Finne 52 beispielsweise Silizium ist, können die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50N Materialien enthalten, die eine Zugbelastung in dem Kanalbereich 58 ausüben, wie etwa Silizium, Siliziumkarbid, phosphordotiertes Siliziumkarbid, Siliziumphosphid oder dergleichen. Wenn die Finne 52 Silizium ist, können die epitaktischen Source/Drain-Bereiche 82 in dem Bereich 50P Materialien umfassen, die eine Druckbelastung in dem Kanalbereich 58 ausüben, wie etwa Silizium-Germanium, borondotiertes Silizium-Germanium, Germanium, Germanium-Zinn oder dergleichen.
  • Die epitaktischen Source/Drain-Bereiche 82 können Flächen aufweisen, die von den jeweiligen Flächen der Finnen 52 erhaben sind und sie können Facetten aufweisen. Die Flächen der epitaktischen Source/Drain-Bereiche 82 können beispielsweise Facetten mit einer (111)-kristallinen Ausrichtung, Facetten mit anderen kristallinen Ausrichtungen oder Kombinationen unterschiedlich ausgerichteter Facetten aufweisen. Wie in 11C veranschaulicht, kann sich das epitaktische Material, das in den angrenzenden Finnen 52 gebildet ist, lateral nach außen über die Seitenwände der Finnen 52 hinaus entlang kristalliner Ebenen erstrecken und in den inneren Bereichen verschmelzen, um einen durchgängigen epitaktischen Source/Drain-Bereich 82 zu bilden, der sich über mehrere angrenzende Finnen 52 erstreckt. Das aus angrenzenden Finnen 52 gezüchtete epitaktische Material kann beispielsweise in den inneren Bereichen auf einer Verschmelzungshöhe MH über den STI-Bereichen 56 verschmelzen. Auf diese Weise können die epitaktischen Source/Drain-Bereiche 82 über eine innere untere Fläche (Bodenfläche) 83A verfügen, die sich zwischen angrenzenden Finnen 52 innerhalb der inneren Bereiche und einer äußeren unteren Fläche (Bodenfläche) 83B, die sich von den Finnen 52 in die äußeren Bereiche erstreckt, erstrecken. In manchen Fällen können die Flächen 83A und 83B facettiert sein, wie etwa {111}-Facetten oder andere Facetten aufweisend.
  • In manchen Ausführungsformen wird das laterale Wachstum des epitaktischen Materials durch das Material der Gate-Abstandhalter blockiert. Laterales Wachstum in den inneren Bereichen kann beispielsweise unter der Höhe H2 der Gate-Abstandhalter in den inneren Bereichen blockiert sein und laterales Wachstum in den äußeren Bereichen kann unter der Höhe H3 der Gate-Abstandhalter in den äußeren Bereichen blockiert sein. Auf diese Weise kann die innere Bodenfläche 83A der epitaktischen Source/Drain-Bereiche 82, die sich in die inneren Bereiche hinein erstrecken, eine innere Mindesthöhe IH über den STI-Bereichen 56 aufweisen, die in etwa die gleiche ist, wie die Höhe H2 der Gate-Abstandhalter in den inneren Bereichen. Darüber hinaus kann die äußere Bodenfläche 83B der epitaktischen Source/Drain-Bereiche 82, die sich in die äußeren Bereiche hinein erstrecken, eine äußere Mindesthöhe OH über den STI-Bereichen 56 aufweisen, die in etwa die gleiche ist, wie die Höhe H3 der Gate-Abstandhalter in den äußeren Bereichen. Aufgrund des Höhenunterschieds H4 der vorstehend beschriebenen Gate-Abstandhalter kann die Höhe IH größer als die Höhe OH sein. In manchen Ausführungsformen kann die innere Mindesthöhe IH zwischen etwa 5 nm und etwa 40 nm liegen und die äußere Mindesthöhe OH kann zwischen etwa 0 nm und etwa 30 nm liegen. Der Höhenunterschied DH zwischen Höhen IH und OH kann zwischen etwa 5 nm und etwa 40 nm liegen.
  • In manchen Ausführungsformen kann die Verschmelzungshöhe MH des epitaktischen Source/Drain-Bereichs 82 durch Steuern der inneren Mindesthöhe IH des epitaktischen Source/Drain-Bereichs 82 gesteuert werden, was durch Steuern der Höhe H2 der Gate-Abstandhalter in den inneren Bereichen gesteuert werden kann. Die Höhe H2 der Gate-Abstandhalter kann wie zuvor beschrieben gesteuert werden. In manchen Ausführungsformen kann die Verschmelzungshöhe HM zwischen etwa 5 nm und etwa 70 nm liegen. Die Verschmelzungshöhe MH kann gesteuert werden, dass sie über, unter oder etwa gleich mit der lateralen Höhe LH der epitaktischen Source/Drain-Bereiche 82 ist, was die Höhe über den STI-Bereichen 56 des Abschnitts der epitaktischen Source/Drain-Bereiche 82 angibt, der sich lateral am weitesten in einen äußeren Bereich erstreckt. In manchen Ausführungsformen kann die Verschmelzungshöhe LH zwischen etwa 30 nm und etwa 50 nm liegen. In manchen Ausführungsformen kann die Verschmelzungshöhe MH gesteuert werden, über, unter oder in etwa gleich mit der mittleren Höhe (z.B. der Höhe an der Hälfte der vollen vertikalen Dicke) des epitaktischen Source/Drain-Bereichs 82 zu liegen, was in manchen Fällen in etwa das Gleiche sein kann, wie die laterale Höhe LH.
  • Durch Steuern der Verschmelzungshöhe MH kann der Querschnittsbereich der epitaktischen Source/Drain-Bereiche 82 gesteuert werden. Eine größere MH kann beispielsweise einem kleineren Querschnittsbereich der epitaktischen Source/Drain-Bereiche 82 entsprechen. Darüber hinaus kann der Querschnittsbereich der epitaktischen Source/Drain-Bereiche 82 durch Steuern der Höhendifferenz DH gesteuert werden. Eine größere DH kann beispielsweise einem kleineren Querschnittsbereich der epitaktischen Source/Drain-Bereiche 82 entsprechen. Durch Verringern des Querschnittsbereichs der epitaktischen Source/Drain-Bereiche 82 kann die parasitäre Gate-zu-Drain-Kapazität (Cgd) einer FinFET-Vorrichtung reduziert werden, was die Leistung der FinFET-Vorrichtung verbessern kann. Zum Beispiel kann die RC-Verzögerung der FinFET-Vorrichtung reduziert und die Reaktionszeit der FinFET-Vorrichtung kann verbessert werden. Auf diese Weise kann Vergrößern der Höhendifferenz DH die parasitäre Kapazität Cgd verringern. In manchen Ausführungsformen kann der Querschnittsbereich eines epitaktischen Source/Drain-Bereichs 82 mit einer DH ungleich Null auf zwischen etwa 0 % und etwa 28 % des Querschnittsbereichs eines epitaktischen Source/Drain-Referenzbereichs, in dem DH=o ist, verringert werden.
  • In manchen Ausführungsformen kann ein epitaktischer Source/Drain-Bereich 82 aus verschmolzenem epitaktischem Material gebildet werden, das in mehr als zwei Finnen 52 gezüchtet wurde. In 12 wird eine beispielhafte Ausführungsform mit mehreren Finnen gezeigt, obwohl ein epitaktischer Source/Drain-Bereich 82 auch über mehr oder weniger Finnen 52 als gezeigt gebildet werden kann. Wie in 12 gezeigt, ist der Bereich zwischen jedem Paar angrenzender Finnen 52 ein „innerer“ Bereich. Die hierin beschriebenen Techniken können verwendet werde, um den Querschnittsbereich der epitaktischen Source/Drain-Bereiche 82 in dieser und anderen Ausführungsformen mit mehreren Finnen zu verringern.
  • Die epitaktischen Source/Drain-Bereiche 82 und/oder die Finnen 52 können mit Dotierstoffen implantiert werden, um Source/Drain-Bereiche zu bilden, ähnlich wie in dem vorstehend diskutierten Prozess zum Bilden leicht dotierter Source/Drain-Bereiche, gefolgt von einem Glühprozess. Die Source/Drain-Bereiche können eine Unreinheitskonzentration von zwischen etwa 1019) cm-3 und etwa 1021 cm-3 aufweisen. Die Unreinheiten vom n-Typ und/oder p-Typ für Source/Drain-Bereiche können jedwede der vorstehend diskutierten Unreinheiten sein. In manchen Ausführungsformen können die epitaktischen Source/Drain-Bereiche 82 in situ während des Züchtens dotiert werden. In manchen Ausführungsformen ist ein Profil der epitaktischen Source/Drain-Bereiche 82 eine Prismenandordnung, die dem Substrat 50 zugewandt ist, die kürzere Prismen enthalten kann, die zwischen höheren Prismen eingeschlossen sind.
  • In 13A und 13B wird eine erste dielektrische Zwischenschicht (ILD) 88 über der Struktur abgeschieden. Die erste ILD 88 kann aus einem dielektrischen Material gebildet werden und kann durch jedwedes geeignetes Verfahren abgeschieden werden, wie etwa CVD, plasmaunterstütztes CVD (PECVD) oder FCVD. Dielektrische Materialien können Phosphosilikatglas (PSG), Borosilikatglas (BSG), borondotiertes Phosphosilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen enthalten. Es können auch andere Isolationsmaterialien, die durch einen akzeptablen Prozess gebildet werden, verwendet werden. In manchen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) 87 zwischen der ersten ILD 88 und den epitaktischen Source/Drain-Bereichen 82, den Masken 74 und den Gate-Abstandhaltern angeordnet. Die CESL 87 kann ein dielektrisches Material umfassen, wie etwa Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, das eine andere Ätzrate aufweist als das Material der darüber liegenden ersten ILD 88.
  • In 14A und 14B kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um die obere Fläche der ersten ILD 88 mit den oberen Flächen der Dummy-Gates 72 oder der Masken 74 zu nivellieren. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummy-Gates 72 und Abschnitte der ersten Abstandhalter 80 und der zweiten Abstandhalter 86 entlang Seitenwände der Masken 74 entfernen. Nach dem Planarisierungsprozess sind obere Flächen der Dummy-Gates 72, der ersten Abstandhalter 80, der zweiten Abstandhalter 86 und die erste ILD 88 eben. Dementsprechend werden die oberen Flächen der Dummy-Gates 72 durch die erste ILD 88 freigelegt. In manchen Ausführungsformen können die Masken 74 verbleiben. In diesem Fall nivelliert der Planarisierungsprozess die obere Fläche der ersten ILD 88 mit den oberen Flächen der oberen Fläche der Masken 74.
  • In 15A und 15B werden die Dummy-Gates 72 und die Masken 74, sofern vorhanden, in einem oder mehreren Ätzschritt(en) entfernt, so dass Aussparungen 90 gebildet werden. Abschnitte der dielektrischen Dummy-Schicht 60 in den Aussparungen 90 können ebenfalls entfernt werden. In manchen Ausführungsformen werden nur die Dummy-Gates 72 entfernt und die dielektrische Dummy-Schicht 60 verbleibt und wird durch die Aussparungen 90 freigelegt. In manchen Ausführungsformen wird die dielektrische Dummy-Schicht 60 aus Aussparungen 90 in einem ersten Bereich eines Chips (z.B. einem Kernlogikbereich) entfernt und verbleibt in Aussparungen 90 in einem zweiten Bereich des Chips (z.B. einem Ein-/Ausgabebereich). In manchen Ausführungsformen werden die Dummy-Gates 72 durch einen anisotropen Trockenätzprozess entfernt. Der Ätzprozess kann beispielsweise einen Trockenätzprozess unter Verwendung eines oder mehrerer Reaktionsgas(e) umfassen, der die Dummy-Gates 72 selektiv ätzt ohne die erste ILD 88 oder die Gate-Abstandhalter zu ätzen. Jede Aussparung 90 legt einen Kanalbereich 58 einer jeweiligen Finne 52 frei und/oder überlagert ihn. Jeder Kanalbereich 58 ist zwischen benachbarten Paaren der epitaktischen Source/Drain-Bereiche 82 angeordnet. Während der Entfernung kann die dielektrische Dummy-Schicht 60 als eine Ätzstoppschicht verwendet werden, wenn die Dummy-Gates 72 geätzt werden. Die dielektrische Dummy-Schicht 60 kann dann nach der Entfernung der Dummy-Gates 72 optional entfernt werden.
  • In 16A und 16B werden dielektrische Gate-Schichten 92 und Gate-Elektroden 94 für Ersatz-Gates gebildet. 16C veranschaulicht eine detaillierte Ansicht des Bereichs 89 in 16B. Dielektrische Gate-Schichten 92 werden konform in den Aussparungen 90 abgeschieden, wie etwa auf den oberen Flächen und den Seitenwänden der Finnen 52 und auf Seitenwänden der Gate-Abstandhalter. Die dielektrischen Gate-Schichten 92 können auch auf der oberen Fläche der ersten ILD 88 gebildet werden. Gemäß manchen Ausführungsformen umfassen die dielektrischen Gate-Schichten 92 Siliziumoxid, Siliziumnitrid oder mehrere Schichten davon. In manchen Ausführungsformen enthalten die dielektrischen Gate-Schichten 92 ein dielektrisches Material mit hohem k und in diesen Ausführungsformen können die dielektrischen Gate-Schichten 92 einen k-Wert von mehr als etwa 7,0 aufweisen und sie können ein Metalloxid oder ein Silikat von Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon enthalten. Die Bildungsverfahren der dielektrischen Gate-Schichten 92 können Molekularstrahlabscheidung (MBD), ALD, PECVD und dergleichen umfassen. In Ausführungsformen, in denen Abschnitte der dielektrischen Dummy-Schicht 60 in den Aussparungen 90 verbleiben, enthalten die dielektrischen Gate-Schichten 92 ein Material der dielektrischen Dummy-Schicht 60 (z.B. Siliziumoxid).
  • Die Gate-Elektroden 94 werden jeweils über den dielektrischen Gate-Schichten 92 abgeschieden und füllen die verbleibenden Abschnitte der Aussparungen 90. Die Gate-Elektroden 94 können ein metallhaltiges Material enthalten, wie etwa Titannitrid, Titanoxid, Tantalnitrid, Tantalkarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder mehrere Schichten davon. Obwohl in 16B eine Einzelschicht-Gate-Elektrode 94 beispielhaft veranschaulicht ist, kann die Gate-Elektrode 94 eine beliebige Anzahl an Auskleidungsschichten 94A, eine beliebige Anzahl von Arbeitsfunktionsabstimmungsschichten 94B und ein Füllmaterial 94C, wie in 16C veranschaulicht, enthalten. Nach dem Füllen der Aussparungen 90 kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um die überschüssigen Abschnitte der dielektrischen Gate-Schichten 92 und das Material der Gate-Elektroden 94, dessen überschüssige Abschnitte sich über der oberen Fläche der ILD 88 befinden, zu entfernen. Die verbleibenden Materialabschnitte der Gate-Elektroden 94 und der dielektrischen Gate-Schichten 92 bilden somit Ersatz-Gates der resultierenden FinFETs. Die Gate-Elektroden 94 und die dielektrischen Gate-Schichten 92 lassen sich kollektiv als ein „Gatestapel“ bezeichnen. Das Gate und die Gatestapel können sich entlang Seitenwände eines Kanalbereichs 58 der Finnen 52 erstrecken.
  • Die Bildung der dielektrischen Gate-Schichten 92 in dem Bereich 50N und dem Bereich 50P können gleichzeitig auftreten, so dass die dielektrischen Gate-Schichten 92 in jedem Bereich aus den gleichen Materialien gebildet werden, und die Bildung der Gate-Elektroden 94 kann gleichzeitig auftreten, so dass die Gate-Elektroden 94 in jedem Bereich aus den gleichen Materialien gebildet werden. In manchen Ausführungsformen können die dielektrischen Gate-Schichten 92 in jedem Bereich durch unterschiedliche Prozesse gebildet werden, so dass die dielektrischen Gate-Schichten 92 unterschiedliche Materialien enthalten, und/oder die Gate-Elektroden 94 in jedem Bereich können durch unterschiedliche Prozesse gebildet werden, so dass die Gate-Elektroden 94 unterschiedliche Materialien enthalten können. Es können beim Einsatz unterschiedlicher Prozesse verschiedene Maskierungsschritte zum Maskieren und Freilegen geeigneter Bereiche verwendet werden.
  • In 27A und 27B wird eine zweite ILD 108 über der ersten ILD 88 abgeschieden. In manchen Ausführungsformen ist die zweite ILD 108 ein fließfähiger Film, der durch ein fließfähiges CVD-Verfahren gebildet wird. In manchen Ausführungsformen wird die zweite ILD 108 aus einem dielektrischen Material gebildet, wie etwa PSG, BSG, BPSG, USG oder dergleichen, und es kann durch jedwedes geeignete Verfahren abgeschieden werden, wie etwa CVD und PECVD. Gemäß manchen Ausführungsformen wird vor der Bildung der zweiten ILD 108 der Gatestapel (einschließlich einer dielektrischen Gate-Schicht 92 und einer entsprechenden darüber liegenden Gate-Elektrode 94) ausgespart, so dass direkt über dem Gatestapel und zwischen gegenüberliegenden Abschnitten der zweiten Abstandhalter 86 eine Aussparung gebildet wird, wie in 17A und 17B veranschaulicht. Eine Gate-Maske 96, die eine oder mehrere Schichten dielektrischen Materials umfasst, wie etwa Siliziumnitrid, Siliziumoxynitrid oder dergleichen, wird in der Aussparung gefüllt, gefolgt von einem Planarisierungsprozess zum Entfernen überschüssiger Abschnitte des dielektrischen Materials, das sich über die erste ILD 88 erstreckt. Die anschließend gebildeten Gate-Kontakte 110 (siehe 18A-B) dringen durch die Gate-Maske 96, um die obere Fläche der ausgesparten Gate-Elektrode 94 zu kontaktieren.
  • In 18A und 18B werden gemäß manchen Ausführungsformen Gate-Kontakte 110 und Source/Drain-Kontakte 112 durch die zweite ILD 108 und die erste ILD 88 gebildet. Es werden Öffnungen für die Source/Drain-Kontakte 112 durch die erste und die zweite ILD 88 und 108 gebildet und Öffnungen für den Gate-Kontakt 110 werden durch die zweite ILD 108 und die Gate-Maske 96 gebildet. Die Öffnungen können unter Verwendung akzeptabler Photolithographie- und Ätztechniken gebildet werden. Eine Auskleidung, wie etwa eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material werden in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Es kann ein Planarisierungsprozess, wie etwa ein CMP, durchgeführt werden, um überschüssiges Material von einer Fläche der ILD 108 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material bilden die Source/Drain-Kontakte 112 und Gate-Kontakte 110 in den Öffnungen. Es kann ein Glühprozess durchgeführt werden, um ein Silizid an der Grenzfläche zwischen den epitaktischen Source/Drain-Bereichen 82 und den Source/Drain-Kontakten 112 zu bilden. Die Source/Drain-Kontakte 112 sind physisch und elektrisch mit den epitaktischen Source/Drain-Bereichen 82 gekoppelt und die Gate-Kontakte 110 sind physisch und elektrische mit den Gate-Elektroden 106 gekoppelt. Die Source/Drain-Kontakte 112 und die Gate-Kontakte 110 können in unterschiedlichen Prozessen gebildet werden oder sie können in dem gleichen Prozess gebildet werden. Obwohl als in den gleichen Querschnitten gebildet gezeigt, ist zu würdigen, dass jeder der Source/Drain-Kontakte 112 und Gate-Kontakte 110 in unterschiedlichen Querschnitten gebildet werden können, was Kurschließen der Kontakte vermeiden kann.
  • Die offenbarten FinFET-Ausführungsformen können auch auf Nanostrukturvorrichtungen angewendet werden, wie etwa Nanostruktur- (z.B. Nanosheet, Nanodraht, Gate-All-Around oder dergleichen) Feldeffektransistoren (NSFETs). In einer NSFET-Ausführungsform werden die Finnen durch Strukturierung eines Stapels alternierender Schichten der Kanalschichten und von Opferschichten gebildet. Die Dummy-Gatestapel und epitaktischen Source/Drain-Bereiche werden auf eine ähnliche Weise gebildet, wie vorstehend beschrieben. Nachdem die Dummy-Gatestapel entfernt wurden, können die Opferschichten in den Kanalbereichen ganz oder teilweise entfernt werden. Die Ersatz-Gatestrukturen werden auf eine ähnliche Weise gebildet, wie vorstehend beschrieben, und umgeben die Kanalschichten in dem Kanalbereich der NSFET-Vorrichtungen ganz oder teilweise. Die ILDs und Kontakte zu den Gatestrukturen und Source/Drains werden auf eine ähnliche Weise gebildet, wie vorstehend beschrieben. Eine Nanostrukturvorrichtung kann wie in U.S. Patenanmeldung-Publikation 2016/0365414 gebildet werden, die hierin durch Bezugnahme in ihrer Gesamtheit mit aufgenommen wird.
  • Die hierin beschriebenen Ausführungsformen können Vorteile erzielen. Die hierin beschriebenen Techniken beschreiben die Bildung von epitaktischen Source/Drain-Bereichen mit verringertem Volumen und verringerter Querschnittsfläche. Unter Verwendung der hierin beschriebenen Techniken kann das epitaktische Materials, das auf angrenzenden Finnen gebildet wird, beispielsweise an einem höheren Punkt verschmelzen, was die Gesamtquerschnittsfläche des verschmolzenen epitaktischen Source/Drain-Bereichs reduziert. Die Verschmelzungshöhe und die Querschnittsfläche können gemäß der gewünschten Anwendung durch Steuern der Menge eines Gate-Abstandhaltermaterials, das zwischen angrenzenden Finnen abgeschieden wird, und durch Steuern der Parameter des Ätzprozesses, der Gate-Abstandhalter aus dem Gate-Abstandhaltermaterial bildet, gesteuert werden. Durch Verringerung der Querschnittsfläche des epitaktischen Source/Drain-Bereichs können parasitäre Kapazitäten (z.B. Gate-zu-Drain-Kapazität (Cgd)) verringert werden, was RC-Verzögerung verringern und schnelleres Ein-/Ausschalten und höhere Vorrichtungsgeschwindigkeit, wie etwa die Geschwindigkeit einer Ring-Oszillator-Vorrichtung (RO), ermöglichen kann.
  • Gemäß manchen Ausführungsformen enthält eine Vorrichtung eine erste Finne und eine zweite Finne, die sich von einem Substrat aus erstrecken, wobei die erste Finne eine erste Aussparung enthält und die zweite Finne eine zweite Aussparung enthält; einen Isolationsbereich, der die erste Finne umgibt und die zweite Finne umgibt; einen Gatestapel über der ersten Finne und der zweiten Finne; ein Abstandhaltermaterial über dem Isolationsbereich und die erste Finne und die zweite Finne umgebend, wobei ein erster Abschnitt des Abstandhaltermaterials, der sich von einer ersten Seite der ersten Finne zu der zweiten Finne erstreckt, eine erste vertikale Dicke aufweist, wobei ein zweiter Abschnitt des Abstandhaltermaterials an eine zweite Seite der ersten Finne gegenüber der ersten Seite angrenzend eine zweite vertikale Dicke aufweist, die kleiner als die erste vertikale Dicke ist; und einen Source/Drain-Bereich in der ersten Aussparung und in der zweiten Aussparung, wobei der Source/Drain-Bereich an den Gatestapel angrenzt, wobei der Source/Drain-Bereich eine erste Bodenfläche enthält, die sich über den ersten Abschnitt des Abstandhaltermaterials erstreckt und eine zweite Bodenfläche, die sich über den zweiten Abschnitt des Abstandhaltermaterials erstreckt, wobei ein Boden der zweiten Bodenfläche näher an dem Isolationsbereich liegt als ein Boden der ersten Bodenfläche. In einer Ausführungsform sind die erste Bodenfläche und die zweite Bodenfläche facettiert. In einer Ausführungsform ist eine obere Oberfläche der ersten Bodenfläche weiter von dem Isolationsbereich entfernt als eine obere Oberfläche der zweiten Bodenfläche. In einer Ausführungsform liegt die obere Oberfläche der ersten Bodenfläche in dem Bereich zwischen 5 nm und 70 nm von dem Isolationsbereich. In einer Ausführungsform liegt die Differenz zwischen der ersten vertikalen Dicke und der zweiten vertikalen Dicke im Bereich zwischen 5 nm und 40 nm. In einer Ausführungsform erstreckt sich der Source/Drain-Bereich auf einer Seitenwand des ersten Abschnitts des Abstandhaltermaterials. In einer Ausführungsform ist eine Seitenwand des zweiten Abschnitts des Abstandhaltermaterials, das an die zweite Seite der ersten Finne angrenzt, von dem Source/Drain-Bereich frei. In einer Ausführungsform enthält das Abstandhaltermaterial eine erste Schicht eines ersten dielektrischen Materials und eine zweite Schicht eines zweiten dielektrischen Materials. In einer Ausführungsform steht der erste Abschnitt des Abstandhaltermaterials über eine untere Fläche (Bodenfläche) der ersten Aussparung und eine untere Fläche (Bodenfläche) der zweiten Aussparung hervor.
  • Gemäß manchen Ausführungsformen enthält eine Struktur eine erste Finne über einem Halbleitersubstrat; eine zweite Finne über dem Halbleitersubstrat, wobei die zweite Finne an die erste Finne angrenzt; einen Isolationsbereich, der die erste Finne und die zweite Finne umgibt; ein Gate-Abstandhaltermaterial über dem Isolationsbereich, wobei das Gate-Abstandhaltermaterial zwischen einer ersten Seite der ersten Finne und einer ersten Seite der zweiten Finne sich weiter über den Isolationsbereich erstreckt als das Gate-Abstandhaltermaterial auf einer zweiten Seite der ersten Finne, die der ersten Seite der ersten Finne gegenüberliegt, wobei die erste Seite der ersten Finne und die erste Seite der zweiten Finne zueinander zugewandt sind; eine Gatestruktur entlang Seitenwände und über obere Flächen der ersten Finne und der zweiten Finne; und einen Source/Drain-Bereich auf der ersten Finne und der zweiten Finne an die Gatestruktur angrenzend, wobei der Source/Drain-Bereich eine abwärtsgewandte erste Facette auf der ersten Seite der ersten Finne enthält und eine abwärtsgewandte zweite Facette auf der zweiten Seite der ersten Finne, wobei ein erster Abschnitt des Source/Drain-Bereichs auf der ersten Seite der ersten Finne sich an einer Seitenwand des Gate-Abstandhaltermaterials erstreckt und ein zweiter Abschnitt des Source/Drain-Bereichs sich auf der zweiten Seite der ersten Finne über eine obere Fläche des Gate-Abstandhaltermaterials erstreckt, wobei der erste Abschnitt und der zweite Abschnitt die gleiche Höhe über dem Isolationsbereich aufweisen. In einer Ausführungsform ist ein Boden der ersten Facette weiter über dem Isolationsbereich als ein Boden der zweiten Facette. In einer Ausführungsform ist eine obere Oberfläche der ersten Facette weiter über dem Isolationsbereich als eine obere Oberfläche der zweiten Facette. In einer Ausführungsform beträgt der zweite Abstand Null. In einer Ausführungsform ist eine obere Fläche des Source/Drain-Bereichs flach. In einer Ausführungsform weisen die erste Facette und die zweite Facette eine (111)-kristalline Ausrichtung auf. In einer Ausführungsform enthält die Struktur eine abwärtsgewandte dritte Facette auf der ersten Seite der zweiten Finne, wobei die dritte Facette an der ersten Facette endet.
  • Gemäß manchen Ausführungsformen umfasst ein Verfahren Bilden von Finnen, die aus einem Halbleitersubstrat hervorstehen; Bilden einer Gatestruktur über den Finnen; Bilden eines Isolationsbereichs, der die Finnen umgibt; Abscheiden einer Abstandhalterschicht über der Gatestruktur und über den Finnen, wobei die Abstandhalterschicht die Bereiche füllt, die sich zwischen Paaren angrenzender Finnen erstreckt; Durchführen eines ersten Ätzprozesses an der Abstandhalterschicht, wobei nach Durchführen des ersten Ätzprozesses, erste verbleibende Abschnitte der Abstandhalterschicht, die innerhalb innerer Bereiche liegen, die sich zwischen Paaren angrenzender Finnen erstrecken, eine erste Dicke aufweisen, und zweite verbleibende Abschnitte der Abstandhalterschicht, die nicht innerhalb der inneren Bereiche liegen, eine zweite Dicke aufweisen, die kleiner als die erste Dicke ist; und Bilden eines epitaktischen Source/Drain-Bereichs, der an die Gatestruktur angrenzt und sich über die Finnen erstreckt, wobei Abschnitte des epitaktischen Source/Drain-Bereichs innerhalb der inneren Bereiche von den ersten verbleibenden Abschnitten der Abstandhalterschicht getrennt sind. In einer Ausführungsform beinhaltet das Verfahren Bilden eines zweiten Ätzprozesses auf den Finnen zum Bilden einer Aussparung innerhalb der jeweiligen Finne. In einer Ausführungsform weist der epitaktische Source/Drain-Bereich eine Bodenfläche auf, die näher an dem Isolationsbereich liegt als die zweiten verbleibenden Abschnitte der Abstandhalterschicht. In einer Ausführungsform umfasst Abscheiden der Abstandhalterschicht Abscheiden einer ersten dielektrischen Schicht und dann konformes Abscheiden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht.
  • Vorstehend wurde ein Überblick über die Merkmale mehrerer Ausführungsführungsformen gegeben, so dass der Fachmann besser die Aspekte der vorliegenden Offenbarung verstehen kann. Der Fachmann wird zu würdigen wissen, dass sich die vorliegende Offenbarung ohne weiteres als Grundlage für den Entwurf oder die Modifikation anderer Prozesse und Strukturen zur Ausführung der gleichen Zwecke und/oder dem Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwenden lassen. Der Fachmann sollte auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sich diverse Veränderungen, Substitutionen und Änderungen daran vornehmen lassen, ohne dass vom Geist und Umfang der vorliegenden Offenbarung abgewichen werden würde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62927864 [0001]

Claims (20)

  1. Vorrichtung aufweisend: eine erste Finne und eine zweite Finne, die sich von einem Substrat aus erstrecken, wobei die erste Finne eine erste Aussparung aufweist und die zweite Finne eine zweite Aussparung aufweist; einen Isolationsbereich, der die erste Finne umgibt und die zweite Finne umgibt; einen Gatestapel über der ersten Finne und der zweiten Finne; ein Abstandhaltermaterial über dem Isolationsbereich, das die erste Finne und die zweite Finne umgibt, wobei ein erster Abschnitt des Abstandhaltermaterials, der sich von einer ersten Seite der ersten Finne zu der zweiten Finne erstreckt, eine erste vertikale Dicke aufweist, wobei ein zweiter Abschnitt des Abstandhaltermaterials, der an eine zweiten Seite der ersten Finne gegenüber der ersten Seite angrenzt, eine zweite vertikale Dicke aufweist, die kleiner als die erste vertikale Dicke ist; und einen Source/Drain-Bereich in der ersten Aussparung und in der zweiten Aussparung, wobei der Source/Drain-Bereich an den Gatestapel angrenzt, wobei der Source/Drain-Bereich eine erste untere Fläche umfasst, die sich über den ersten Abschnitt des Abstandhaltermaterials erstreckt und eine zweite untere Fläche, die sich über den zweiten Abschnitt des Abstandhaltermaterials erstreckt, wobei ein Boden der zweiten unteren Fläche näher an dem Isolationsbereich liegt als ein Boden der ersten unteren Fläche.
  2. Vorrichtung nach Anspruch 1, wobei die erste untere Fläche und die zweite untere Fläche facettiert sind.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei eine Oberseite der ersten unteren Fläche weiter von dem Isolationsbereich entfernt ist als eine Oberseite der zweiten unteren Fläche.
  4. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Oberseite der ersten unteren Fläche in dem Bereich zwischen 5 nm und 70 nm von dem Isolationsbereich liegt.
  5. Vorrichtung nach einem der vorstehenden Ansprüche, wobei die Differenz zwischen der ersten vertikalen Dicke und der zweiten vertikalen Dicke im Bereich zwischen 5 nm und 40 nm beträgt.
  6. Vorrichtung nach einem der vorstehenden Ansprüche, wobei sich der Source/Drain-Bereich auf einer Seitenwand des ersten Abschnitts des Abstandhaltermaterials erstreckt.
  7. Vorrichtung nach Anspruch 6, wobei eine Seitenwand des zweiten Abschnitts des Abstandhaltermaterials, das an die zweite Seite der ersten Finne angrenzt, frei von dem Source/Drain-Bereich ist.
  8. Vorrichtung nach einem der vorstehenden Ansprüche, wobei das Abstandhaltermaterial eine erste Schicht eines ersten dielektrischen Materials und eine zweite Schicht eines zweiten dielektrischen Materials aufweist.
  9. Vorrichtung nach einem der vorstehenden Ansprüche, wobei der erste Abschnitt des Abstandhaltermaterials über eine untere Fläche der ersten Aussparung und eine untere Fläche der zweiten Aussparung herausragt.
  10. Struktur aufweisend: eine erste Finne über einem Halbleitersubstrat; eine zweite Finne über dem Halbleitersubstrat, wobei die zweite Finne an die erste Finne angrenzt; einen Isolationsbereich, der die erste Finne und die zweite Finne umgibt; ein Gate-Abstandhaltermaterial über dem Isolationsbereich, wobei das Gate-Abstandhaltermaterial zwischen einer ersten Seite der ersten Finne und einer ersten Seite der zweiten Finne sich weiter über dem Isolationsbereich erstreckt als das Gate-Abstandhaltermaterial auf einer zweiten Seite der ersten Finne, die gegenüber der ersten Seite der ersten Finne liegt, wobei die erste Seite der ersten Finne und die erste Seite der zweiten Finne einander zugewandt sind; eine Gatestruktur entlang Seitenwände und über oberen Flächen der ersten Finne und der zweiten Finne; und einen Source/Drain-Bereich auf der ersten Finne und der zweiten Finne, der an die Gatestruktur angrenzt, wobei der Source/Drain-Bereich eine abwärtsgewandte erste Facette auf der ersten Seite der ersten Finne aufweist und eine abwärtsgewandte zweite Facette auf der zweiten Seite der ersten Finne aufweist, wobei ein erster Abschnitt des Source/Drain-Bereichs auf der ersten Seite der ersten Finne sich an einer Seitenwand des Gate-Abstandhaltermaterials erstreckt und ein zweiter Abschnitt des Source/Drain-Bereichs sich auf der zweiten Seite der ersten Finne über eine obere Fläche des Gate-Abstandhaltermaterials erstreckt, wobei der erste Abschnitt und der zweite Abschnitt die gleiche Höhe über dem Isolationsbereich aufweisen.
  11. Struktur nach Anspruch 10, wobei ein Boden der ersten Facette weiter über dem Isolationsbereich liegt als ein Boden der zweiten Facette.
  12. Struktur nach Anspruch 10 oder 11, wobei eine obere Oberfläche der ersten Facette weiter über dem Isolationsbereich liegt als eine obere Oberfläche der zweiten Facette.
  13. Struktur nach einem der vorstehenden Ansprüche 10 bis 12, wobei der zweite Abstand Null ist.
  14. Struktur nach einem der vorstehenden Ansprüche 10 bis 13, wobei eine obere Fläche des Source/Drain-Bereichs flach ist.
  15. Struktur nach einem der vorstehenden Ansprüche 10 bis 14, wobei die erste Facette und die zweite Facette eine (in)-kristalline Ausrichtung aufweisen.
  16. Struktur nach einem der vorstehenden Ansprüche 10 bis 15, ferner aufweisend eine abwärtsgewandte dritte Facette auf der ersten Seite der zweiten Finne, wobei die dritte Facette an der ersten Facette endet.
  17. Verfahren, umfassend: Bilden mehrerer Finnen, die aus einem Halbleitersubstrat herausragen; Bilden einer Gatestruktur über den mehreren Finnen; Bilden eines Isolationsbereichs, der die mehreren Finnen umgibt; Abscheiden einer Abstandhalterschicht über der Gatestruktur und über den mehreren Finnen, wobei die Abstandhalterschicht die Bereiche füllt, die sich zwischen Paaren von angrenzenden Finnen der mehreren Finnen erstrecken; Durchführen eines ersten Ätzprozesses auf der Abstandhalterschicht, wobei nach Durchführen des ersten Ätzprozesses erste verbleibende Abschnitte der Abstandhalterschicht, die sich innerhalb innerer Bereiche befinden, welche sich zwischen Paaren angrenzender Finnen der mehreren Finnen erstrecken, eine erste Dicke aufweisen, und zweite verbleibende Abschnitte der Abstandhalterschicht, die nicht innerhalb der inneren Bereiche liegen, eine zweite Dicke aufweisen, die kleiner als die erste Dicke ist; und Bilden eines epitaktischen Source/Drain-Bereichs, der an die Gatestruktur angrenzt und sich über den mehreren Finnen erstreckt, wobei Abschnitte des epitaktischen Source/Drain-Bereichs innerhalb der inneren Bereiche von den ersten verbleibenden Abschnitten der Abstandhalterschicht getrennt sind.
  18. Verfahren nach Anspruch 17, ferner umfassend: Durchführen eines zweiten Ätzprozesses auf den mehreren Finnen, um eine Aussparung innerhalb der jeweiligen Finne der mehreren Finnen auszubilden.
  19. Verfahren nach Anspruch 17 oder 18, wobei der epitaktische Source/Drain-Bereich eine untere Fläche aufweist, die näher an dem Isolationsbereich liegt als die zweiten verbleibenden Abschnitte der Abstandhalterschicht.
  20. Verfahren nach einem der vorstehenden Ansprüche 17 bis 19, wobei das Abscheiden der Abstandhalterschicht umfasst: Abscheiden einer ersten dielektrischen Schicht und dann konformes Abscheiden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht.
DE102020115362.7A 2019-10-30 2020-06-10 Halbleitervorrichtung und verfahren Pending DE102020115362A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962927864P 2019-10-30 2019-10-30
US62/927,864 2019-10-30
US16/889,397 2020-06-01
US16/889,397 US11348840B2 (en) 2019-10-30 2020-06-01 Semiconductor device and method

Publications (1)

Publication Number Publication Date
DE102020115362A1 true DE102020115362A1 (de) 2021-05-06

Family

ID=75485338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115362.7A Pending DE102020115362A1 (de) 2019-10-30 2020-06-10 Halbleitervorrichtung und verfahren

Country Status (3)

Country Link
US (3) US11348840B2 (de)
CN (1) CN112750827A (de)
DE (1) DE102020115362A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20210265350A1 (en) * 2020-02-26 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
US9812556B2 (en) * 2012-12-28 2017-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
KR20160125208A (ko) 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US9620644B2 (en) * 2015-09-02 2017-04-11 International Business Machines Corporation Composite spacer enabling uniform doping in recessed fin devices
US10163898B2 (en) 2016-04-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
WO2018004687A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Field effect transistor with a hybrid gate spacer including a low-k dielectric material
US9991165B1 (en) * 2016-11-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric source/drain epitaxy
US11476349B2 (en) * 2016-12-15 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10170555B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Intermetallic doping film with diffusion in source/drain
US10680084B2 (en) 2017-11-10 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial structures for fin-like field effect transistors
US10141420B1 (en) * 2017-11-22 2018-11-27 International Business Machines Corporation Transistors with dielectric-isolated source and drain regions
US10340384B2 (en) * 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
DE102018124815B4 (de) * 2017-11-30 2023-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. FIN-Feldeffekttransistorbauteil und Verfahren

Also Published As

Publication number Publication date
CN112750827A (zh) 2021-05-04
US20230369129A1 (en) 2023-11-16
US20210134681A1 (en) 2021-05-06
US11348840B2 (en) 2022-05-31
US11804408B2 (en) 2023-10-31
US20220293473A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102019109857B4 (de) Herstellungsverfahren für ein halbleiter-bauelemen
DE102019116328A1 (de) Halbleiterbauelement und verfahren
DE102020119976B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102020109491A1 (de) Halbleitervorrichtung und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020113628A1 (de) Halbleitervorrichtung und verfahren
DE102020110754A1 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020114996A1 (de) Halbleitervorrichtung und verfahren zum ausbilden von dieser
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102020115362A1 (de) Halbleitervorrichtung und verfahren
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102020116706A1 (de) Gate-struktur eines halbleiterbauelements und verfahren zum bilden desselben
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021115793B4 (de) Transistor-source/drain-kontakte und verfahren zu deren bildung
DE102018124815A1 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102022100025A1 (de) Leitfähiges strukturelement einer halbleitervorrichtung und verfahren zu seiner bildung
DE102022100092A1 (de) Gatestrukturen in transistorvorrichtungen und verfahren zu deren herstellung
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102021113537A1 (de) Transistor-gate-kontakte und verfahren zu deren bildung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication