[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102020106521A1 - Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls - Google Patents

Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls Download PDF

Info

Publication number
DE102020106521A1
DE102020106521A1 DE102020106521.3A DE102020106521A DE102020106521A1 DE 102020106521 A1 DE102020106521 A1 DE 102020106521A1 DE 102020106521 A DE102020106521 A DE 102020106521A DE 102020106521 A1 DE102020106521 A1 DE 102020106521A1
Authority
DE
Germany
Prior art keywords
metallization
insulation layer
component
component metallization
primary component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020106521.3A
Other languages
English (en)
Inventor
Karsten Schmidt
Andreas Meyer
Tilo Welker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Rogers Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Germany GmbH filed Critical Rogers Germany GmbH
Priority to DE102020106521.3A priority Critical patent/DE102020106521A1/de
Priority to JP2022554383A priority patent/JP2023522145A/ja
Priority to PCT/EP2021/055760 priority patent/WO2021180639A1/de
Priority to CN202180020693.9A priority patent/CN115280492A/zh
Priority to KR1020227031442A priority patent/KR20220139385A/ko
Priority to US17/910,151 priority patent/US12035477B2/en
Priority to EP21712423.9A priority patent/EP4094288A1/de
Publication of DE102020106521A1 publication Critical patent/DE102020106521A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Elektronikmodul (100), insbesondere Leistungselektronikmodul, umfassend
- ein als Träger dienendes Metall-Keramik-Substrat (1) mit einem Keramikelement (10) und einer primären Bauteilmetallisierung (21) und vorzugsweise mit einer Kühlteilmetallisierung (20),
- eine Isolationsschicht (40), die unmittelbar oder mittelbar an die primäre Bauteilmetallisierung (21) angebunden ist und
- eine sekundäre Bauteilmetallisierung (22), die an der vom Metall-Keramik-Substrat (1) abgewandten Seite der Isolationsschicht (40) angebunden ist, wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolationsschicht (40) eine zweite Größe (L2, D2) aufweist und wobei zur Ausbildung einer inselartigen Isolationsschicht (40) auf der primären Bauteilmetallisierung (21) ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1, D1) einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist.

Description

  • Die vorliegende Erfindung betrifft ein Elektronikmodul und ein Verfahren zur Herstellung eines Elektronikmoduls.
  • Aus dem Stand der Technik sind Elektronikmodule, insbesondere aus der Leistungselektronik bekannt, bei denen Metall-Keramik-Substrate als Leiterplatten dienen. Metall-Keramik-Substrate sind beispielsweise als Leiterplatten oder Platinen aus dem Stand der Technik hinlänglich bekannt, beispielsweise aus der DE 10 2013 104 739 A1 , der DE 19 927 046 B4 und der DE 10 2009 033 029 A1 . Typischerweise werden auf einer Bauteilseite des Metall-Keramik-Substrats Anschlussflächen für elektrische Bauteile und Leiterbahnen angeordnet, wobei die elektrischen Bauteile und die Leiterbahnen zu elektrischen Schaltkreisen zusammenschaltbar sind. Wesentliche Bestandteile der Metall-Keramik-Substrate sind eine Isolationsschicht, die bevorzugt aus einer Keramik gefertigt ist, und wenigstens eine an die Isolationsschicht angebundene Metallschicht. Wegen ihrer vergleichsweise hohen Isolationsfestigkeiten haben sich aus Keramik gefertigte Isolationsschichten in der Leistungselektronik als besonders vorteilhaft erwiesen. Durch eine Strukturierung der Metallschicht können sodann Leiterbahnen und/oder Anschlussflächen für die elektrischen Bauteile realisiert werden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Elektronikmodul bereitzustellen, das gegenüber den aus dem Stand der Technik bekannten Elektronikmodulen verbessert ist, insbesondere in Hinblick auf den Fertigungsaufwand und die Effizienz bei der Nutzung der Substratfläche des Metall-Keramik-Substrats.
  • Die Aufgabe wird gelöst durch ein Elektronikmodul gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 7. Weitere Vorteile und Eigenschaften ergeben sich aus den Unteransprüchen sowie der Beschreibung und den beigefügten Figuren.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Elektronikmodul, insbesondere ein Leistungselektronikmodul, vorgesehen, umfassend
    • - ein als Träger dienendes Metall-Keramik-Substrat mit einem Keramikelement und einer primären Bauteilmetallisierung und vorzugsweise mit einer Kühlteilmetallisierung, also rückseitigen Bauteilmetallisierung
    • - eine Isolationsschicht, die unmittelbar oder mittelbar an die primäre Bauteilmetallisierung angebunden ist, und
    • - eine sekundäre Bauteilmetallisierung, die an der vom Metall-Keramik-Substrat abgewandten Seite der Isolationsschicht angebunden ist und insbesondere von der primären Bauteilmetallisierung durch die Isolationsschicht isoliert ist,
    wobei das Keramikelement eine erste Größe und die Isolationsschicht eine zweite Größe aufweist und wobei zur Ausbildung einer inselartigen Isolationsschicht auf der primären Bauteilmetallisierung ein Verhältnis der zweiten Größe zu der ersten Größe einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist.
  • Gegenüber den aus dem Stand der Technik bekannten Elektronikmodulen ist eine inselartige Isolationsschicht vorgesehen, mit der insbesondere eine elektrische Isolation zwischen der primären Bauteilmetallisierung und der sekundären Bauteilmetallisierung realisiert wird. Dadurch ist man nicht mehr zwingend auf die Ausbildung von elektrischen Leitungen oder Leitungsbahnen im Rahmen einer Strukturierung der primären Bauteilmetallisierung angewiesen, sondern kann durch die Isolationsschicht verschiedene elektrische Bauteile elektrisch isolierend voneinander anordnen bzw. gezielt Verbindungen einrichten, ohne dass hierfür eine Strukturierung der primären Bauteilmetallisierung zwingend erforderlich ist.
  • Vorzugsweise ist dabei die Isolationsschicht unmittelbar an die primäre Bauteilmetallisierung angebunden.
  • Alternativ ist es vorstellbar, dass bspw. die Isolationsschicht Teil eines weiteren, insbesondere kleineren Metall-Keramik-Substrats ist, das wiederum auf dem als Träger dienenden größeren Metall-Keramik-Substrats platziert wird und im Rahmen eines DCB- oder Aktivlötverfahrens oder mittels Klebstoffs an das Metall-Keramik-Substrat angebunden ist. Insbesondere handelt es sich bei der Isolationsschicht um eine vergleichsweise dünne, aus Keramik gefertigte, Isolationsschicht, die zur elektrischen Isolation der sekundären Bauteilmetallisierung von der primären Bauteilmetallisierung beiträgt. Dabei ist es insbesondere vorgesehen, dass das Elektronikmodul bzw. die Anordnung von der primären Bauteilmetallisierung und der sekundären Bauteilmetallisierung nicht vollständig in eine Verkapselung oder ein Gehäuse eingebettet ist. Der Fachmann versteht unter der ersten Größe eine erste Dicke und/oder eine erste Länge bzw. Breite bzw. Fläche des Keramikelements und unter der zweiten Größe eine zweite Dicke und/oder zweite Länge bzw. Breite bzw. Fläche der Isolationsschicht. Dabei kann die Isolationsschicht streifenförmig sein, oder einen elliptischen, kreisförmigen, rautenförmigen und/oder quadratischen Querschnitt aufweisen. Vorzugsweise ist die Isolationsschicht in einer parallel zur Haupterstreckungsebene verlaufenden Ebene zu allen Seiten umgeben von der primären Bauteilmetallisierung. Alternativ ist es auch vorstellbar, dass die Isolationsschicht am Rand der primären Bauteilmetallisierung angeordnet ist, so dass die Isolationsschicht in einer parallel zur Haupterstreckungsebene verlaufenden Ebene höchstens zu drei oder zwei Seiten umgeben ist von der primären Bauteilmetallisierung.
  • Weiterhin ist es besonders bevorzugt vorgesehen, dass die Isolationsschicht, insbesondere umlaufend, gegenüber dem äußersten Rand der sekundären Bauteilmetallisierung übersteht, insbesondere zwecks der Vermeidung eines elektrischen Überschlags zwischen der sekundären Bauteilmetallisierung und der primären Bauteilmetallisierung. Vorzugsweise ist es vorgesehen, dass die Isolationsschicht, insbesondere umlaufend entlang eines äußersten Rands der Isolationsschicht bzw. der sekundären Bauteilmetallisierung, in einer parallel zur Haupterstreckungsebene des Metall-Keramik-Substrats verlaufenden Richtung gegenüber einem äußersten Rand der sekundären Bauteilmetallisierung vorsteht, vorzugsweise um 10 µm bis 500 µm, bevorzugt um 50 µm bis 250 µm und besonders bevorzugt um 100 bis 150 µm. Mit anderen Worten: Die Isolationsschicht ist derart ausgebildet, dass ihr äußerster Rand derart vorsteht gegenüber der sekundären Bauteilmetallisierung, dass sie einen „Pullback“ bildet, der den elektrischen Überschlag verhindert und eine vollständige elektrische Isolation der sekundären Bauteilmetallisierung gegenüber der primären Bauteilmetallisierung bewirkt.
  • Weiterhin ist es vorgesehen, dass ein Verhältnis der zweiten Dicke zu der ersten Dicke einen Wert zwischen 0,03 und 0,8, bevorzugt 0,03 und 0,5 und besonders bevorzugt zwischen 0,03 und 0,3 annimmt. Beispielsweise weist die zweite Dicke einen Wert zwischen 500 µm und 1 mm, bevorzugt zwischen 200 µm und 500 µm und besonders bevorzugt zwischen 10 µm und 200 µm auf. Es hat sich herausgestellt, dass mit vergleichsweise dünnen Isolationsschichten eine ausreichende Isolierfestigkeit hergestellt werden kann. Dabei nutzt die Isolationsschicht mit Vorteil die primäre Bauteilmetallisierung als mechanische Stabilisierung. Durch die vergleichsweise dünnen zweiten Dicken ist es mit Vorteil vereinfacht, feine Strukturierungen bzw. Trennabschnitte zwischen elektrischen Bauteilen bzw. Isolationsschichten zu realisieren.
  • Insbesondere ist es in vorteilhafter Weise möglich, mit einer möglichst kleinen, insbesondere dünnen, Isolationsschicht Isolationsmaterial einzusparen. Außerdem ist es möglich, vergleichsweise kleine Strukturierungen zu realisieren, da die Isolationsschicht vergleichsweise einfach zu strukturieren ist. Außerdem ist es möglich, durch die entsprechende Gestaltung mit der inselartigen Isolationsschicht Elektronikmodule mit einer vergleichsweise geringen parasitären Induktivität bereitzustellen. Außerdem ist es in vorteilhafter Weise möglich, die Oberfläche des Metall-Keramik-Substrats möglichst optimal für eine füllende Anordnung von elektrischen Bauteilen zu nutzen.
  • Weiterhin ist vorgesehen, dass die primäre bzw. sekundäre Bauteilmetallisierung und/oder die Kühlteilmetallisierung unmittelbar und direkt an die Isolationsschicht angebunden ist, beispielsweise angebunden mittels eines DCB-Verfahrens, eines AMB-Verfahrens oder mittels einer Dünnschichttechnik. Ferner umfasst das Metall-Keramik-Substrat bzw. das weitere Metall-Keramik-Substrat mindestens eine Metallschicht, beispielsweise als Teil der Kühlteilmetallisierung oder der primären bzw. sekundären Bauteilmetallisierung, die an einer Außenseite des Keramikelements bzw. der Isolationsschicht stoffschlüssig angebunden ist, wobei sich die Metallschicht und das Keramikelement entlang einer Haupterstreckungsebene erstrecken und entlang einer senkrecht zur Haupterstreckungsebene verlaufenden Stapelrichtung übereinander angeordnet sind. Als Materialien für die Metallisierung bzw. den Metallabschnitt, d. h. für die primäre Bauteilmetallisierung, die sekundäre Bauteilmetallisierung, die Kühlteilmetallisierung und/oder eine Rückseitenmetallisierung sind Kupfer, Aluminium, Molybdän und/oder deren Legierungen, sowie Laminate wie CuW, CuMo, CuAI, AICu und/oder CuCu vorstellbar, insbesondere eine Kupfer-Sandwichstruktur mit einer ersten Kupferschicht und einer zweiten Kupferschicht, wobei sich eine Korngröße in der ersten Kupferschicht von einer zweiten Kupferschicht unterscheidet. Weiterhin ist bevorzugt vorgesehen, dass die mindestens eine Metallisierung, d. h. die primäre Bauteilmetallisierung oder sekundäre Bauteilmetallisierung, oberflächenmodifiziert ist. Als Oberflächenmodifikation ist beispielsweise eine Versiegelung mit einem Edelmetall, insbesondere Silber und/oder Gold, oder ENIG („electroless nickel immersion gold“) oder ein Kantenverguss an der ersten bzw. zweiten Metallisierungsschicht zur Unterdrückung einer Rissbildung bzw. -weitung denkbar.
  • Vorzugsweise umfasst das Keramikelement und/oder die Isolationsschicht mindestens eine Keramikschicht, wobei die Keramikschicht Al2O3, Si3N4, AlN, eine HPSX-Keramik (d. h. eine Keramik mit einer Al2O3- Matrix, die einen x-prozentigen Anteil an ZrO2 umfasst, beispielsweise Al2O3 mit 9% ZrO2 = HPS9 oder Al2O3 mit 25% ZrO2 = HPS25), SiC, BeO, MgO, hochdichtes MgO (> 90% der theoretischen Dichte), TSZ (tetragonal stabilisiertes Zirkonoxid) oder ZTA. Es ist dabei auch vorstellbar, dass die Isolationsschicht oder das Keramikelement als Verbund- bzw. Hybridkeramik ausgebildet ist, bei der zur Kombination verschiedener gewünschter Eigenschaften mehrere Keramikschichten, die sich jeweils in Hinblick auf ihre materielle Zusammensetzung unterscheiden, übereinander angeordnet und zu einer Isolationsschicht zusammengefügt sind. Vorzugsweise wird eine möglichst wärmeleitfähige Keramik für einen möglichst geringen Wärmewiderstand verwendet. Es ist auch vorstellbar, dass im Keramikelement oder in der Isolationsschicht zwischen zwei Keramikschichten eine metallische Zwischenschicht angeordnet ist.
  • Dabei wird vorzugsweise die primäre Bauteilmetallisierung und/oder die Kühlteilmetallisierung an die Isolierschicht mittels eines AMB-Verfahrens und/oder eines DCB-Verfahrens stoffschlüssig angebunden.
  • Unter einem „DCB-Verfahren“ (Direct-Copper-Bond-Technology) oder einem „DAB-Verfahren“ (Direct-Aluminium-Bond-Technology) versteht der Fachmann ein solches Verfahren, das beispielsweise zum Verbinden von Metallschichten oder - blechen (z. B. Kupferblechen oder -folien oder Aluminiumblechen oder -folien) miteinander und/oder mit Keramik oder Keramikschichten dient, und zwar unter Verwendung von Metall- bzw. Kupferblechen oder Metall- bzw. Kupferfolien, die an ihren Oberflächenseiten eine Schicht oder einen Überzug (Aufschmelzschicht), aufweisen. Bei diesem beispielsweise in der US 3 744 120 A oder in der DE23 19 854 C2 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug (Aufschmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelztemperatur des Metalls (z. B. Kupfers), so dass durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im Wesentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht.
  • Insbesondere weist das DCB-Verfahren dann z. B. folgende Verfahrensschritte auf:
    • • Oxidieren einer Kupferfolie derart, dass sich eine gleichmäßige Kupferoxidschicht ergibt;
    • • Auflegen der Kupferfolie auf die Keramikschicht;
    • • Erhitzen des Verbundes auf eine Prozesstemperatur zwischen etwa 1025 bis 1083°C, z. B. auf ca. 1071 °C;
    • • Abkühlen auf Raumtemperatur.
  • Unter einem Aktivlot-Verfahren, z. B. zum Verbinden von Metallschichten oder Metallfolien, insbesondere auch von Kupferschichten oder Kupferfolien mit Keramikmaterial ist ein Verfahren zu verstehen, welches speziell auch zum Herstellen von Metall-Keramik-Substraten verwendet wird, wird bei einer Temperatur zwischen ca. 600-1000 °C eine Verbindung zwischen einer Metallfolie, beispielsweise Kupferfolie, und einem Keramiksubstrat, beispielsweise Aluminiumnitrid-Keramik, unter Verwendung eines Hartlots hergestellt, welches zusätzlich zu einer Hauptkomponente wie Kupfer, Silber und/oder Gold auch ein Aktivmetall enthält. Dieses Aktivmetall, welches beispielsweise wenigstens ein Element der Gruppe Hf, Ti, Zr, Nb, Ce ist, stellt durch chemische Reaktion eine Verbindung zwischen dem Lot und der Keramik her, während die Verbindung zwischen dem Lot und dem Metall eine metallische Hartlöt-Verbindung ist. Alternativ ist zur Anbindung auch ein Dickschichtverfahren vorstellbar.
  • Vorzugsweise ist es vorgesehen, dass mindestens ein erstes elektrisches Bauteil an die primäre Bauteilmetallisierung und mindestens ein zweites elektrisches Bauteil an die sekundäre Bauteilmetallisierung, insbesondere jeweils unmittelbar angrenzend, angebunden sind. Über die Isolationsschicht sind somit das mindestens eine erste elektrische Bauteil und das mindestens eine zweite elektrische Bauteil voneinander elektrisch isoliert.
  • Das mindestens eine erste elektrische Bauteil und/oder das mindestens eine zweite elektrische Bauteil ist vorzugsweise ein schaltbares Bauteile bzw. aktives oder passives Bauteil. Vorzugsweise handelt es sich hierbei um ein WBG-Halbleiter (wide bandgap semiconductors), wie z. B. einem Halbleiter aus Siliziumcarbid, Galliumnitrid und/oder Indiumgalliumnitrid. Beispiele für ein elektronisches Bauteil sind MOSFETs („metal-oxide-semiconductor field-effect transistor“) oder IGBTs („insulated-gate bipolar transistor“).
  • Vorzugsweise ist es vorgesehen, dass das mindestens eine erste elektrische Bauteil und das mindestens eine zweite elektrische Bauteil über einen Drahtbond miteinander verbunden sind. Dadurch ist es in vorteilhafter Weise möglich, eine elektrische Verbindung zwischen dem mindestens einen elektrischen Bauteil und dem mindestens einen zweiten elektrischen Bauteil zu realisieren, insbesondere ohne auf die primäre Bauteilmetallisierung des Metall-Keramik-Substrats zurückzugreifen. Mit anderen Worte: die Verbindung über den Drahtbond ersetzt eine andernfalls erforderliche, durch Strukturierung der primären Bauteilmetallisierung entstandene Leiterbahn.
  • Insbesondere ist es vorgesehen, dass die primäre Bauteilmetallisierung mit der sekundären Bauteilmetallisierung über eine Durchkontaktierung oder eine Seitenkontaktierung miteinander elektrisch leitend verbunden sind. Beispielsweise ist es hierbei vorgesehen, dass in die Isolationsschicht eine Aussparung integriert wird, die während der Ausbildung der sekundären Bauteilmetallisierung mit einem elektrisch leitenden Medium, insbesondere dem Metall der sekundären Bauteilmetallisierung, verfüllt wird. Alternativ ist es vorstellbar, dass bei der Ausbildung der sekundären Bauteilmetallisierung ein über einen äußersten Rand in einer parallel zur Haupterstreckungsebene verlaufenden Richtung überstehender Abschnitt stehen gelassen wird, d. h. nicht bei der Strukturierung der sekundären Bauteilmetallisierung entfernt wird. Mit anderen Worten: Die sekundäre Bauteilmetallisierung steht zumindest abschnittsweise gegenüber dem äußersten Rand der Isolationsschicht vor bzw. sie steht über. Infolgedessen läuft die sekundäre Bauteilmetallisierung um die Isolationsschicht herum, und bildet so eine Seitenkontaktierung aus, die am äußersten Rand der Isolationsschicht diese übergreift bzw. umgeht und eine Verbindung zu der primären Bauteilmetallisierung herstellt.
  • Vorzugsweise ist es vorgesehen, dass die primäre Bauteilmetallisierung des Metall-Keramik-Substrats unstrukturiert und/oder frei von bis zu Keramikelement reichenden Strukturierungen ist. Dadurch lässt sich in vorteilhafter Weise auf ein andernfalls aufwendiges Ätzverfahren verzichten, insbesondere ein Ätzverfahren, bei dem im Rahmen eines „second etchings“ die Grenzschicht zwischen dem Keramikelement und der primären Bauteilmetallisierung weggeätzt werden muss. Grundsätzlich ist es in vorteilhafter Weise möglich, auf mehrere Strukturierungen zu verzichten bzw. auf einen Großteil der Strukturierung in der primären Bauteilmetallisierung zu verzichten, wodurch die primäre Bauteilmetallisierung sich verbessert zeigt im Hinblick auf die Wärmeabfuhrfähigkeit bzw. dem Wärmetransport, da die Anzahl der Freibereiche in der primären Bauteilmetallisierung im Vergleich zu den üblichen Bauteilmetallisierungen reduziert ist und die primäre Bauteilmetallisierung optimal für den Wärmeabtransport ausgelegt werden kann.
  • Alternativ ist es vorstellbar, dass die primäre Bauteilmetallisierung strukturiert ist. Unter „strukturiert“ ist insbesondere zu verstehen, dass die primäre Bauteilmetallisierung bis zum Keramikelement reicht. Beispielsweise lässt sich dieser Freibereich, d. h. ein durch die Strukturierung gebildete Isolationsgraben, zumindest teilweise, vorzugsweise vollständig oder schichtweise, mit der Isolationsschicht und/oder mit einer weiteren Isolationsschicht und/oder einer Füllmasse, insbesondere eine elektrisch isolierenden Füllmasse, füllen. Dabei ist es insbesondere bei der Nutzung der Füllmasse vorgesehen, dass die Isolationsschicht den gebildeten Isolationsgraben überbrückt und die Füllmasse die Isolationsschicht stützt oder unterstützt. Beispielsweise handelt es sich bei der Füllmasse um einen Kunststoff oder einen Hartz. In entsprechender Weise gestattet die Strukturierung eine weitere Separation von Metallabschnitten, insbesondere in einer Ebene parallel zur Haupterstreckungsebene, zusätzlich zu der Separation durch die Isolationsschicht in einer senkrecht zur Haupterstreckungsebene verlaufenden Richtung.
  • Vorzugsweise ist es vorgesehen, dass in die primäre Bauteilmetallisierung mindestens ein Rücksprung eingelassen ist, in dem die inselartige Isolationsschicht und/oder die sekundäre Bauteilmetallisierung angeordnet und/oder ein erstes elektrisches Bauteil und/oder ein zweites elektrisches Bauteil ist. Dadurch lässt sich in vorteilhafter Weise die sekundäre Bauteilmetallisierung derart anordnen, dass sie bündig abschließt mit der primären Bauteilmetallisierung, wodurch die Anschlüsse an der primären Bauteilmetallisierung und der sekundären Bauteilmetallisierung auf einer Ebenen, insbesondere einer parallel zur Haupterstreckungsebene verlaufenden Ebene, liegen. Dadurch wird das elektrische Verbinden insbesondere über Drahtbonds signifikant verbessert. Außerdem ist es möglich, über Schwingungsdämpfungselemente, wie z. B. einen Snubber, der einen Widerstand und einen Kondensator umfasst, elektrische Schwingungen im Elektromodul zu reduzieren. Ein solches Schwingungsdämpfungselement wirkt sich zudem vorteilhaft auf die Induktivität des Elektronikmoduls aus.
  • Insbesondere ist es vorstellbar, dass der Rücksprung derart dimensioniert ist, dass im montierten Zustand das mindestens eine erste elektrische Bauteil und/oder das mindestens eine zweite elektrische Bauteil unterhalb einer Oberseite der primären Bauteilmetallisierung angeordnet ist oder im montierten Zustand so angeordnet ist, dass die Oberseite der primären Bauteilmetallisierung mit einer Oberseite des mindestens einen ersten elektrischen Bauteils und/oder des mindestens einen zweiten elektrischen Bauteils bündig abschließt. Dadurch wird es in vorteilhafter Weise möglich, über die Oberseite des mindestens einen erstens und/oder des mindestens einen zweiten elektrischen Bauteils einfach eine elektrische Verbindung zu schaffen. Vorstellbar ist auch, dass das Elektronikmodul eine Verkapselung umfasst, in die das Metall-Keramik-Substrat mit der Isolationsschicht und der zweiten Bauteilmetallisierung eingebettet ist. Insbesondere kann der Rücksprung in diesem Fall einen Formschluss mit der Verkapselung bilden. Weiterhin ist es vorstellbar, dass in die Verkapselung Durchkontaktierungen integriert sind, um beispielsweise das erste elektrische Bauteil, das zweite elektrische Bauteil und/oder das dritte elektrische Bauteil über eine Außenmetallisierung an der Verkapselung ansteuern zu können.
  • Beispielsweise weist der Rücksprung eine in Stapelrichtung bemessene Tiefe auf, die einen Wert zwischen 50 µm und 800 µm, bevorzugt zwischen 70 µm und 600 µm und besonders bevorzugt zwischen 100 µm und 400 µm annimmt Dadurch lässt sich mit Vorteil die Mehrheit der gängigen elektrischen Bauteile, wie z. B. Chips, in den Rücksprung integrieren bzw. in diesem versenken. Es ist auch vorstellbar, dass die Tiefe einen Wert annimmt, der geringer als 150 µm, bevorzugt geringer als 100 µm und besonders bevorzugt geringer als 70 µm ist.
  • Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetallisierung zur Ausbildung eines Metallabschnittes und mindestens eines vom Metallabschnitt isolierten weiteren Metallabschnitts strukturiert ist. Vorzugsweise ist es hierbei vorgesehen, dass die sekundäre Bauteilmetallisierung dünner als die primäre Bauteilmetallisierung ist, da die primäre Bauteilmetallisierung vorwiegend zum Abführen der Wärme genutzt werden kann, während die sekundäre Bauteilmetallisierung vorzugsweise zur Isolation von Metallabschnitten untereinander vorgesehen ist. Vorzugsweise ist die primäre Bauteilmetallisierung mehr als 5 mal, bevorzugt mehr als 10 mal und besonders bevorzugt mehr als 20 mal so dick wie die sekundäre Bauteilmetallisierung. Dadurch lassen sich beispielsweise mehrere zweite elektrische Bauteile und/oder mindestens ein drittes elektrisches Bauteil an die Isolationsschicht bzw. an die sekundäre Bauteilmetallisierung anbinden.
  • Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Elektronikmoduls, insbesondere eines erfindungsgemäßen Elektronikmoduls, umfassend:
    • - Bereitstellen eines Metall-Keramik-Substrats mit einem Keramikelement und einer primären Bauteilmetallisierung und vorzugsweise einer Kühlteilmetallisierung
    • - Ausbilden einer inselartigen Isolationsschicht auf der primären Bauteilmetallisierung, wobei das Keramikelement eine erste Größe und die Isolationsschicht eine zweite Größe aufweist, wobei die ausgebildete inselartige Isolationsschicht auf der primären Bauteilmetallisierung derart dimensioniert ist, dass ein Verhältnis der zweiten Größe zu der ersten Größe einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,5 ist und
    • - Ausbilden einer sekundären Bauteilmetallisierung auf der inselartigen Isolationsschicht.
  • Alle für das Elektronikmodul beschriebenen Vorteile und Merkmale bzw. Eigenschaften gelten analog für das Verfahren und andersrum.
  • Vorzugsweise ist es vorgesehen, dass zum Ausbilden einer inselartigen Isolationsschicht
    • - eine Lage, insbesondere eine durchgehend flächige Lage aus einem Isolationsmaterial an die primäre Bauteilmetallisierung angebunden wird und die angebundene Lage aus dem Isolationsmaterial strukturiert wird und/oder
    • - Isolationsmaterial unter Verwendung einer Maskierung auf die primäre Bauteilmetallisierung aufgetragen wird. Vorzugsweise handelt es sich um keramikhaltiges Isolationsmaterial. Beispielsweise wird die Strukturierung mittels eines Lasers oder im Rahmen eines Ätzvorgangs oder eines Fräsvorgangs vorgenommen. Im Rahmen des Auftragens unter Verwendung einer Maskierung ist es beispielsweise vorstellbar, dass das Isolationsmaterial mittels eines Abscheidevorgangs, insbesondere mittels eines Sputterns oder eines Gasphasenabscheidevorgangs auf der primären Bauteilmetallisierung aufgetragen wird. Dadurch lassen sich vergleichsweise dünne Isolationsschichten realisieren, die isolierend wirken und insbesondere materialsparend aufgetragen werden können.
  • Vorzugsweise ist es vorgesehen, dass eine Lage aus einem Metallmaterial an einem Vorverbund, der das Metall-Keramik-Substrat und die inselartige Isolationsschicht umfasst, angebunden wird, wobei die an den Vorverbund angebundene Lage aus dem Metallmaterial zur Ausbildung der sekundären Bauteilmetallisierung strukturiert wird. Beispielsweise ist es vorstellbar, dass im Rahmen eines Gasphasenabscheidevorgangs eine sekundäre Initialbauteilmetallisierung hergestellt wird, die nur wenige Mikrometer, insbesondere bis zu 30 µm, dick ist. Durch eine anschließende Vergrößerung dieser sekundären Initialbauteilmetallisierung ist es möglich, eine sekundäre Präbauteilmetallisierung zu realisieren, die eine Dicke aufweist, die größer ist als die sekundäre Initialbauteilmetallisierung. Beispielsweise erfolgt das Vergrößern der Dicke der Metallisierung im Rahmen eines galvanischen oder elektrochemischen Vorgangs. Sowohl die sekundäre Initialbauteilmetallisierung als auch die sekundäre Präbauteilmetallisierung erstrecken sich vollflächig über die gesamte Ausdehnung oder einen Großteil der Ausdehnung der Außenseite der primären Bauteilmetallisierung und der Isolationsschicht. Insbesondere wird die Isolationsschicht dabei bedeckt nach der Bildung der sekundären Präbauteilmetallisierung vollflächig. Zur elektrischen Isolation der späteren Bauteilmetallisierung ist es vorgesehen, im Rahmen eines Ätzvorgangs, eines Fräsvorgangs oder im Rahmen eines Vorgangs, bei dem mittels Lasers das Metall abgetragen wird, die Strukturierung der Bauteilmetallisierung bzw. der sekundären Bauteilmetallisierung vorzunehmen, insbesondere unter Abtragen der Bauteilmetallisierung, die im Rahmen der Entstehung der sekundären Initialbauteilmetallisierung und der sekundären Präbauteilmetallisierung erfolgt.
  • Weiterhin ist es bevorzugt vorgesehen, dass mindestens ein erstes elektrisches Bauteil an die primäre Bauteilmetallisierung und mindestens ein zweites elektrisches Bauteil an die sekundäre Bauteilmetallisierung angebunden werden, wobei vorzugsweise
    • - das mindestens eine erste Bauteil und/oder die primäre Bauteilmetallisierung und
    • - das mindestens eine elektrische zweite Bauteil und/oder die sekundäre Bauteilmetallisierung über einen Drahtbond miteinander elektrisch leitend verbunden werden. Dadurch ist es in vorteilhafter Weise möglich, die üblicherweise vorgesehene Leiterbahn zum Verbinden von den mindestens einen elektrischen Bauteil mit dem mindestens einen zweiten elektrischen Bauteil durch die Verbindung über Drahtbonds zu ersetzen. Dies könnte sich insbesondere im Rahmen der Herstellung und Fertigung und im Rahmen des Bestückens der Elektronikmodule als vorteilhaft erweisen.
  • Weitere Vorteile und Merkmale ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen des erfindungsgemäßen Gegenstands mit Bezug auf die beigefügten Figuren. Einzelne Merkmale der einzelnen Ausführungsform können dabei im Rahmen der Erfindung miteinander kombiniert werden.
  • Es zeigt:
    • 1: schematisch ein Elektronikmodul gemäß einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung in einer Explosionsdarstellung, jeweils bestückt und einmal unbestückt und in einer zusammengesetzten Darstellung
    • 2 schematisch ein Elektronikmodul gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung,
    • 3 schematisch ein Elektronikmodul gemäß einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung,
    • 4 schematisch ein Elektronikmodul gemäß einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung,
    • 5 schematisch ein Elektronikmodul gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung,
    • 6a-6f schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer ersten beispielhaften Ausführungsform der vorliegende Erfindung,
    • 7a-7e schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer zweiten beispielhaften Ausführungsform der vorliegende Erfindung,
    • 8a-8f schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer dritten beispielhaften Ausführungsform der vorliegende Erfindung,
    • 9a-9f schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer vierten beispielhaften Ausführungsform der vorliegende Erfindung,
    • 10a-10f schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer fünften beispielhaften Ausführungsform der vorliegende Erfindung und
    • 11a-11f schematisch ein Verfahren zur Herstellung eines Elektronikmoduls gemäß einer sechsten beispielhaften Ausführungsform der vorliegende Erfindung.
  • In 1 ist schematisch ein Elektronikmodul 100 gemäß einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung in einer Explosionsdarstellung, jeweils unbestückt (oben) und bestückt (mittig), und in einer zusammengesetzten Darstellung gezeigt (unten). Solche Elektronikmodule 100, insbesondere Leistungselektronikmodule, umfassen ein Metall-Keramik-Substrat 1 als Träger für zumindest ein erstes elektrisches Bauteil 51. Das als Träger dienende Metall-Keramik-Substrat 1 umfasst ein Keramikelement 10, an dem an gegenüberliegenden Seiten eine primäre Bauteilmetallisierung 21 und eine Kühlteilmetallisierung 20 angebunden sind. Vorzugsweise sind die primäre Bauteilmetallisierung 21 und die Kühlteilmetallisierung 20 im Rahmen eines DAB oder DCB-Verfahrens, d. h. eines Direktanbindungsverfahrens, oder im Rahmen eines Aktivlötverfahrens an das Keramikelement 10 angebunden. An das Metall-Keramik-Substrat 1 kann beispielsweise über ein erstes Lötmaterial 31 das mindestens eine elektrische Bauteil 51 angebunden werden. Dabei kann es sich beispielsweise bei dem mindestens einen ersten elektrischen Bauteil 51 um einen Chip oder einen Mikroprozessor handeln.
  • Typischerweise ist es im Stand der Technik vorgesehen, die primäre Bauteilmetallisierung 21 zu strukturieren, um das mindestens eine elektrische Bauteil 51 elektrisch isoliert von mindestens einem zweiten elektronischen Bauteil 52 am Metall-Keramik-Substrat 1 anzuordnen. In dem vorliegenden Ausführungsbeispiel der vorliegenden Erfindung ist es allerdings vorgesehen, dass zur elektrischen Isolierung des mindestens einen ersten elektrischen Bauteils 51 von dem mindestens einen zweiten elektrischen Bauteil 52 eine Isolationsschicht 40 vorgesehen ist. In dem in 1 dargestellten Ausführungsbeispiel ist dabei die Isolationsschicht 40 Teil eines weiteren Metall-Keramik-Substrats 2, das im Vergleich zu dem als Träger dienenden Metall-Keramik-Substrat 1 kleiner ist. Insbesondere ist das weitere Metall-Keramik-Substrat 2 im Vergleich zu dem als Träger dienenden Metall-Keramik-Substrat 1 um einen Faktor 2, bevorzugt einen Faktor 4 und besonders bevorzugt um einen Faktor 7,5 kleiner als das Metall-Keramik-Substrat 1. Dabei umfasst das weitere Metall-Keramik-Substrat 2 neben der Isolationsschicht 40 eine Rückseitenmetallisierung 23 und eine der Rückseitenmetallisierung 23 gegenüberliegende sekundäre Bauteilmetallisierung 22. Dabei ist das weitere Metall-Keramik-Substrat 2 über eine Bindungsschicht 15 an die primäre Bauteilmetallisierung 21 angebunden. Insbesondere ist dabei die Rückseitenmetallisierung 23 des weiteren Metall-Keramik-Substrats 2 an die primäre Bauteilmetallisierung 21 über die Bindungsschicht 15 angebunden, wobei die Bindungsschicht 15 im Rahmen eines DCB oder DAB-Direktanbindungsverfahrens erfolgen kann und/oder über einen Klebstoff und/oder über ein Aktivlotmaterial.
  • Weiterhin ist es besonders bevorzugt vorgesehen, dass das mindestens eine zweite elektrische Bauteil 52 über ein zweites Lotmaterial 32 an mindestens einen Abschnitt der sekundären Bauteilmetallisierung 22 angebunden ist. Dabei kann das zweite Lotmaterial 32 dem ersten Lotmaterial 31 entsprechen oder sich vom ersten Lotmaterial 31 unterscheiden.
  • Insbesondere zeichnet sich die Ausführungsform der 1 dadurch aus, dass das Keramikelement 10 des Metall-Keramik-Substrats 1 eine erste Größe L1, D1 und die Isolationsschicht 40 eine zweite Größe L2, D2 aufweist, wobei zur Ausbildung einer inselartigen Isolationsschicht 40 auf der primären Bauteilmetallisierung 21 ein Verhältnis der zweiten Größe L2, D2 zu der ersten Größe L1, D1 einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist. Insbesondere ist es dadurch vorgesehen, dass durch die Isolationsschicht 40 verhindert wird, dass das mindestens eine erste elektrische Bauteil 51 mit dem mindestens einen zweiten elektrischen Bauteil 52 über die primäre Bauteilmetallisierung 21 elektrisch leitend verbunden ist. Dabei versteht der Fachmann unter einer ersten Größe L1, D2 eine entlang einer Haupterstreckungsebene HSE des Metall-Keramik-Substrats 1 bemessene erste Länge L1 und/oder eine senkrecht zur Haupterstreckungsebene HSE bemessene erste Dicke D1 des Keramikelements 10 und unter einer zweiten Größe L2, D2 eine parallel zur Haupterstreckungsebene HSE bemessene zweite Länge L2 und/oder eine senkrecht zur Haupterstreckungsebene HSE bemessene zweite Dicke D2. Vorzugsweise ist es vorgesehen, dass die zweite Dicke D2 der Isolationsschicht 40 kleiner als die erste Dicke D1 des Keramikelements 10 ist. Beispielsweise ist die zweite Dicke D2 kleiner als das 0,8-fache der ersten Dicke D1, bevorzugt kleiner als das 0,5-fache der ersten Dicke D1 und besonders bevorzugt kleiner als das 0,3-fache der ersten Dicke D1.
  • In 2 ist ein Elektronikmodul 100 gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Im Wesentlichen ergänzt die Ausführungsform der 2 diejenige aus der 1 dahingehend, dass das mindestens eine erste elektrische Bauteil 51 über einen Drahtbond 8 elektrisch leitend mit der sekundären Bauteilmetallisierung 22 verbunden ist. Mit anderen Worten: Statt über die primäre Bauteilmetallisierung 21 die elektrische Verbindung zwischen dem mindestens einen ersten elektrischen Bauteil 51 und dem mindestens einen zweiten elektrischen Bauteil 52 herzustellen, ist es hier vorgesehen, dass ein Drahtbond 8 die Verbindung zwischen dem mindestens einen ersten elektrischen Bauteil 51 und dem mindestens einen zweiten elektrischen Bauteil 52 realisiert, wobei das zweite elektrische Bauteil 52 über die Isolationsschicht 40 elektrisch isoliert ist von der primären Bauteilmetallisierung 21. Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetallisierung 22 strukturiert ist, insbesondere derart, dass sich separate und insbesondere elektrisch isolierte Metallabschnitte an der sekundären Bauteilmetallisierung 22 ausbilden. Weiterhin ist es besonders bevorzugt vorgesehen, dass das Elektronikmodul 100 Anschlussfahnen 16 und/oder elektrische Kontaktmittel aufweist, mit denen ein elektrischer Kontakt zur primären Bauteilmetallisierung 21 und/oder sekundären Bauteilmetallisierung 22 hergestellt werden können. Beispielsweise ist es in dem in 2 dargestellten Ausführungsbeispiel vorgesehen, dass eine Anschlussfahne 16 ein Anschluss für einen positiven Pol zu der primären Bauteilmetallisierung 21 realisiert, während eine andere Anschlussfahne 16 einen Anschluss für einen negativen Pol für die sekundäre Bauteilmetallisierung 22 bereitstellt, sowie noch ein anderer Anschluss mit einer Anschlussfahne 16, an der ein Ausgangssignal abgegriffen werden kann. Weiterhin ist es vorstellbar, dass unterschiedliche Metallabschnitte der sekundären Bauteilmetallisierung 22 ebenfalls über einen Drahtbond 8 bzw. einen weiteren Drahtbond 8 miteinander verbunden sind.
  • In 3 ist eine dritte beispielhafte Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der 3 von denjenigen aus den 1 und 2 dahingehend, dass die Isolationsschicht 40 anstatt mittelbar über die Rückseitenmetallisierung 23 des weiteren Metall-Keramik-Substrats 2 unmittelbar bzw. direkt an die primäre Bauteilmetallisierung 21 angebunden ist. Dadurch wird in vorteilhafter Weise auf die Rückseitenmetallisierung 23 aus den Ausführungsbeispielen der 1 und 2 verzichtet. Weiterhin ist es vorgesehen, dass die Isolationsschicht 40 eine zweite Dicke D2 aufweist und das Keramikelement 10 eine erste Dicke D1, wobei ein Verhältnis der zweiten Dicke D2 zur ersten Dicke D1 einen Wert zwischen 0,03 und 0,8, bevorzugt 0,03 und 0,5 und besonders bevorzugt zwischen 0,03 und 0,3 annimmt. Beispielsweise weist die zweite Dicke D2 einen Wert von 500 µm bis 1 mm, bevorzugt zwischen 200 µm und 500 µm und besonders bevorzugt zwischen 10 µm und 200 µm auf.
  • Weiterhin ist es vorgesehen, dass die Isolationsschicht 40 eine entlang der Haupterstreckungsebene HSE des Metall-Keramik-Substrats 1 bemessene zweite Länge L2 aufweist und die sekundäre Bauteilmetallisierung 22 eine entlang der Haupterstreckungsebene HSE bemessene dritte Länge L3 aufweist, wobei die zweite Länge L2 kleiner als die dritte Länge L3 ist. Insbesondere nimmt ein Verhältnis der zweiten Länge L2 zu der dritten Länge L3 einen Wert zwischen 0,7 und 0,9, bevorzugt zwischen 0,75 und 0,85 und besonders bevorzugt zwischen 0,78 und 0,82 an. Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetallisierung 22 gegenüber einen äußersten Rand der Isolationsschicht 40 in Richtung der Haupterstreckungsebene HSE zurückversetzt ist, insbesondere umlaufend für die gesamte inselartige Isolationsschicht 40. Dadurch wird insbesondere ein umlaufender Überstand der Isolationsschicht 40 gegenüber der sekundären Bauteilmetallisierung 22 veranlasst, der insbesondere verhindert, dass es zu einem elektrischen Überschlag zwischen der sekundären Bauteilmetallisierung 22 und der primären Bauteilmetallisierung 21 kommt, insbesondere bei vergleichsweise dünnen Schichten oder Schichtdicken der Isolationsschicht 40, d. h. im Vergleich zu vergleichsweise dünnen zweiten Dicken D2. Weiterhin ist es vorstellbar, dass die primäre Bauteilmetallisierung 21 frei ist von Strukturierungen, die bis zum Keramikelement 10 reichen. Weiterhin ist es vorgesehen, dass das Metall-Keramik-Substrat 1 eine parallel zur Haupterstreckungsebene HSE bemessene erste Länge L1 aufweist, wobei ein Verhältnis der zweiten Länge L2 zur ersten Länge L1 einen Wert annimmt, der kleiner ist als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4.
  • In 4 ist ein Elektronikmodul 100 gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere zeichnet sich das Ausführungsbeispiel der 4 im Vergleich zu den vorherigen dadurch aus, dass die primäre Bauteilmetallisierung 21 einen rückspringenden Verlauf aufweist, d. h. mindestens einen Rücksprung 45 ausbildet, in den wiederum die Isolationsschicht 40 eingelassen ist bzw. innerhalb dem die Isolationsschicht 40 angeordnet bzw. ausgebildet ist. Durch das Einbringen der Isolationsschicht 40, insbesondere mit der sekundären Bauteilmetallisierung 22 in den Rücksprung 45, ist es in vorteilhafter Weise möglich, ein bündigen Abschluss entlang einer senkrecht zur Haupterstreckungsebene HSE verlaufenden Stapelrichtung S zwischen der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 zu realisieren, sodass eine ebene Fläche von der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22, insbesondere von den jeweils von dem Keramikelement 10 abgewandten Seiten, bereitgestellt wird.
  • Dadurch wird eine gemeinsame Anbindungsebene geschaffen, die es mit Vorteil einfacher zulässt, Bindungen zwischen der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 zu realisieren bzw. zwischen dem mindestens einen ersten elektrischen Bauteil 51 und dem mindestens einen zweiten elektrischen Bauteil 52. Vorstellbar ist auch, dass eine Vorrichtung zur Dämpfung unerwünschter elektrischer Schwingungen zwischen der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 vorgesehen ist. Beispielsweise handelt es sich hierbei um einen Snubber 47. Insbesondere sind derartige Snubber 47 dafür vorgesehen, elektrische Schwingungsdämpfungen vorzunehmen zwischen der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22. In vorteilhafter Weise ist es in einem solchen Fall bspw. möglich, den Snubber 47 auf der gemeinsam bereitgestellten Anbindungsebene der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 anzuordnen.
  • In 5 ist ein Elektronikmodul 100 gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere ist es in dieser Ausführungsform vorgesehen, dass die Isolationsschicht 40 neben dem mindestens einen zweiten elektrischen Bauteil 52 mindestens ein drittes elektrisches Bauteil 53 trägt. Dabei kann es sich beispielsweise um ein passives oder aktives SMD-Bauteil handeln. Insbesondere ist es vorgesehen, dass der Bereich unterhalb des elektrischen Bauteils 53 zur Wärmspreizung von anderen Bauteilen, d. h. beispielsweise für das erste elektrische Bauteil 51 und zweite elektrische Bauteil 52 vorgesehen ist. Durch die Isolationsschicht 40 ist es möglich, auch dieser Bereich mit dem dritten elektrischen Bauteil 53 zu bestücken, insbesondere wenn vom dritten elektrischen Bauteil 53 eine vergleichsweise geringe Wärmemenge ausgeht. Dadurch wird die Oberseite des als Träger dienenden Metall-Keramik-Substrats 1 möglichst umfassend und optimiert zur Bestückung genutzt.
  • In den 6a bis 6f ist ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere ist es vorgesehen, dass in einem nicht dargestellten Schritt das Metall-Keramik-Substrat 1 bereitgestellt wird. Anschließend wird Keramikmaterial in Form einer Dünnschicht zur Ausbildung der Isolationsschicht 40 zumindest teilweise, vorzugsweise vollflächig, aufgetragen. Durch ein gezieltes lokales Abtragen in bestimmten Bereichen an der Oberseite des Metall-Keramik-Substrats 1 wird die vollflächige Isolationsschicht 40 reduziert auf eine inselartige Isolationsschicht 40, deren zweite Länge L2 kleiner ist als die erste Länge L1 des Metall-Keramik-Substrats 1 bzw. des ersten Keramikelements 10. Beispielsweise wird zum Entfernen bzw. partiellen Entfernen der Isolationsschicht 40 Laserlicht 55 verwendet, dass von einer Laserquelle 56 bereitgestellt wird (siehe 6b). 6c zeigt den von den überflüssigen Teilbereichen der Isolationsschicht 40 befreiten Vorverbund. Im Anschluss an das Entfernen der Isolationsschicht 40 erfolgt ein Aufbringen einer sekundären Initialbauteilmetallisierung 22'. Insbesondere wird diese sekundäre Initialbauteilmetallisierung 22' im Rahmen eines Abscheidevorgangs, insbesondere eines chemischen oder physikalischen Gasphasenabscheidevorgangs, wie bspw. im Rahmen eines Sputtern, eines PVD, CVD, PECVD oder anderen Dünnschichtfilmprozessen aufgetragen. Dadurch ergibt sich eine durchgehende, vollflächige Ausformung der sekundären Initialbauteilmetallisierung 22' auf der primären Bauteilmetallisierung 21 und der inselartigen Isolationsschicht 40. Dies ist in 6d illustriert.
  • In Anschluss an die Dünnschichtausbildung der sekundären Initialbauteilmetallisierung 22' wird bspw. im Rahmen eines galvanischen oder elektrochemischen Prozesses die Dicke der sekundären Initialbauteilmetallisierung 22' erhöht zur Ausbildung einer sekundären Präbauteilmetallisierung 22". Auch die sekundäre Präbauteilmetallisierung 22" erstreckt sich über die gesamte Ausdehnung der primären Bauteilmetallisierung 21. Dieser Zustand im Fertigungsverfahren ist in 6e illustriert.
  • Die 6f zeigt das Elektronikmodul 100 in Anschluss an eine Strukturierung, insbesondere nach einem Abtrag von Teilen der sekundären Präbauteilmetallisierung 22" zwecks der Ausbildung der sekundären Bauteilmetallisierung 22 mit der zweiten Dicke D2, die vorzugsweise einen strukturierten Verlauf auf der Isolationsschicht 40 aufweist, bei dem verschiedene Metallabschnitte, elektrisch isoliert durch die Isolationsschicht 40 voneinander, auf der Isolationsschicht 40 ausgebildet sind. Beispielsweise erfolgt ein derartiges Strukturieren im Rahmen eines Laserabtragens oder im Rahmen eines Ätzverfahrens und/oder eines mechanischen Bearbeitens.
  • In den 7a bis 7e ist ein Verfahren gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich das Herstellungsverfahren in den 7a bis 7e im Wesentlichen von denjenigen aus den 6a bis 6f dahingehend, dass die strukturierte Isolationsschicht 40 nicht vollflächig aufgetragen wird und anschließend teilweise wieder entfernt wird, sondern dabei unter Verwendung einer Maskierung 61 das Auftragen der Isolationsschicht 40 auf der primären Bauteilmetallisierung 21 bereits lediglich partiell erfolgt. Dadurch erspart man sich mit Vorteil das Abtragen von Teilbereichen der vollflächig aufgetragenen Isolationsschicht 40. Die in den 7c bis 7e dargestellten Verfahrensschritte entsprechen im Wesentlichen denjenigen, die in den 6e bis 6f illustriert sind.
  • In den 8a bis 8f wird ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der 8a bis 8f dahingehend von der Ausführungsform der 6a bis 6e, dass die Isolationsschicht 40 derart strukturiert wird (Schritt 8b und 8c), dass eine Aussparung realisiert wird, die insbesondere in einer parallel zur Haupterstreckungsebene HSE verlaufenden Richtung schmaler ist als 1000 µm, insbesondere schmaler als 500 µm und besonders bevorzugt schmaler als 250 µm Während der anschließenden Metallisierung der Isolationsschicht 40, insbesondere während der in den 6a bis 6e beschriebenen mehrstufigen Metallisierung durch die sekundäre Initialbauteilmetallisierung 22' und die sekundäre Präbauteilmetallisierung 22" zur Ausbildung der sekundären Bauteilmetallisierung 22 wird so die Aussparung gefüllt, wodurch eine Durchkontaktierung 26 in der Isolationsschicht 40 gebildet wird bzw. möglich ist.
  • In den 9a bis 9f wird ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der 9a bis 9f dahingehend von der Ausführungsform der 6a bis 6e, dass bei der Strukturierung der Metallisierung, die zur Bildung der sekundären Bauteilmetallisierung 22 (Schritt zwischen 9e und 9f) vorgesehen ist, die sekundäre Präbauteilmetallisierung 22" derart strukturiert wird, dass sich eine Seitenkontaktierung 27 ausbildet. Die Seitenkontaktierung 27 verläuft dabei über den Rand der Isolationsschicht 20 hinaus und realisiert eine elektrisch leitenden Verbindung mit der primären Bauteilmetallisierung 21, die unter dem Abschnitt der sekundären Bauteilmetallisierung 22 liegt, die gegenüber dem äußersten Rand der Isolationsschicht 40 vorsteht.
  • In den 10a bis 10f wird ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der 10a bis 10f dahingehend von der Ausführungsform der 6a bis 6e, dass die primäre Bauteilmetallisierung 21 strukturiert ist bzw. strukturiert bereitgestellt wird. Dadurch ist in der primären Bauteilmetallisierung 21 ein Isolationsgraben bzw. ein Freibereich zwischen zwei Metallabschnitten der primären Bauteilmetallisierung 21 ausgebildet, die in einer parallel zur Haupterstreckungsebene HSE verlaufenden Richtung nebeneinander angeordnet sind. Ferner ist es vorgesehen, dass die Isolationsschicht 40 durch den Isolationsgraben verläuft, d. h. die Isolationsschicht 40 bedeckt sowohl die Metallabschnitte der primären Bauteilmetallisierung 21 als auch den Isolationsgraben, d. h. die Oberseite des Keramikelements 10, und insbesondere die Seitenflächen bzw. Ätzflanken der Metallabschnitte der primären Bauteilmetallisierung 21. Dadurch ist es beispielsweise möglich, vergleichsweise nah beieinander angeordnete Metallabschnitte der primären Bauteilmetallisierung 21 wirkungsvoll voneinander elektrisch isolierend voneinander zu trennen. Insbesondere ist nicht mit Überschlägen zwischen den Metallabschnitten der primären Bauteilmetallisierung 21 zu rechnen. Weiterhin ist es vorstellbar, dass die sekundäre Bauteilmetallisierung 22, vorzugsweise hergestellt mittels Initialbauteilmetallisierung 22' und Präbauteilmetallisierung 22", derart strukturiert wird, dass die sekundäre Bauteilmetallisierung 22 über den Bereich der Isolationsschicht 40 verläuft, der innerhalb bzw. durch den Isolationsgraben verläuft.
  • In den 11a bis 11f wird ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer sechsten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der 11a bis 11f dahingehend von der Ausführungsform der 6a bis 6e, dass die primäre Bauteilmetallisierung 21 strukturiert ist. Dabei ist es weiter vorgesehen, dass die durch die Strukturierung gebildete Aussparung bzw. der entsprechende Isolationsgraben mit einer Füllmasse 29 gefüllt wird. Insbesondere wird die Aussparung bzw. der Isolationsgraben vollständig gefüllt. Im anschließenden Metallisierungsvorgang, insbesondere gemäß der Ausführungsform aus den 6a bis 6e, wird eine sekundäre Bauteilmetallisierung 22 ausgebildet, die über die Aussparung bzw. den Isolationsgraben hinwegläuft. Dadurch ist es in vorteilhafter möglich, die Gestaltungsfreiheit bei der Ausbildung von zueinander isolierten Metallabschnitten zu erweitern.
  • Die Ausführungsbeispiele aus den 8a - 8f bis 11a-11f lassen sich dabei auch mit der Methode aus dem Ausführungsbeispiel der 7a bis 7e herstellen.
  • Bezugszeichenliste
    • 1
    Metall-Keramik-Substrat
    2
    weiteres Metall-Keramik-Substrat
    8
    Drahtbond
    10
    Keramikelement
    15
    Bindungsschicht
    16
    Anschlussfahne
    20
    Kühlteilmetallisierung
    21
    primäre Bauteilmetallisierung
    22
    sekundäre Bauteilmetallisierung
    22'
    sekundäre Initialbauteilmetallisierung
    22"
    sekundäre Präbauteilmetallisierung
    23
    Rückseitenmetallisierung
    26
    Durchkontaktierung
    27
    Seitenkontaktierung
    29
    Füllmasse
    31
    erstes Lötmaterial
    32
    zweites Lötmaterial
    40
    Isolationsschicht
    45
    Rücksprung
    47
    Snubber
    51
    erstes elektrisches Bauteil
    52
    zweites elektrisches Bauteil
    53
    drittes elektrisches Bauteil
    55
    Laserlicht
    56
    Laserquelle
    61
    Maskierung
    100
    Elektronikmodul
    HSE
    Haupterstreckungsebene
    S
    Stapelrichtung
    L1
    erste Länge
    L2
    zweite Länge
    L3
    dritte Länge
    D1
    erste Dicke
    D2
    zweite Dicke
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102013104739 A1 [0002]
    • DE 19927046 B4 [0002]
    • DE 102009033029 A1 [0002]
    • US 3744120 A [0015]
    • DE 2319854 C2 [0015]

Claims (10)

  1. Elektronikmodul (100), insbesondere Leistungselektronikmodul, umfassend - ein als Träger dienendes Metall-Keramik-Substrat (1) mit einem Keramikelement (10) und einer primären Bauteilmetallisierung (21) und vorzugsweise mit einer Kühlteilmetallisierung (20), - eine Isolationsschicht (40), die unmittelbar oder mittelbar an die primäre Bauteilmetallisierung (21) angebunden ist, und - eine sekundäre Bauteilmetallisierung (22), die an der vom Metall-Keramik-Substrat (1) abgewandten Seite der Isolationsschicht (40) angebunden ist und insbesondere von der primären Bauteilmetallisierung (21) durch die Isolationsschicht (40) isoliert ist, wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolationsschicht (40) eine zweite Größe (L2, D2) aufweist und wobei zur Ausbildung einer inselartigen Isolationsschicht (40) auf der primären Bauteilmetallisierung (21) ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1, D1) einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist.
  2. Elektronikmodul (100) gemäß Anspruch 1, wobei mindestens ein erstes elektrisches Bauteil (51) an die primäre Bauteilmetallisierung (21) und mindestens ein zweites elektrisches Bauteil (52) an die sekundäre Bauteilmetallisierung (22), insbesondere unmittelbar angrenzend, angebunden ist.
  3. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) mit der sekundären Bauteilmetallisierung (22) über eine Durchkontaktierung (26) oder eine Seitenkontaktierung (27) miteinander elektrisch leitend verbunden sind.
  4. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) des Metall-Keramik-Substrats (1) - unstrukturiert ist und/oder - frei ist von bis zum Keramikelement (10) reichenden Strukturierungen.
  5. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) strukturiert ist.
  6. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei in die primäre Bauteilmetallisierung (21) mindestens ein Rücksprung (45) eingelassen ist, in dem die inselartige Isolationsschicht (40) und/oder die sekundäre Bauteilmetallisierung (22) und/oder mindestens ein erstes elektrisches Bauteil (51) und/oder mindestens ein zweites elektrisches Bauteil (52) angeordnet ist.
  7. Verfahren zur Herstellung eines Elektronikmoduls (100), insbesondere eines Elektronikmoduls (100) gemäß einem der vorhergehenden Ansprüche, umfassend - Bereitstellen eines Metall-Keramik-Substrats (1) mit einem Keramikelement (10) und einer primären Bauteilmetallisierung (21) und vorzugsweise einer Kühlteilmetallisierung (20), - Ausbilden einer inselartigen Isolationsschicht (20) auf der primären Bauteilmetallisierung (21), wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolationsschicht (40) eine zweite Größe (L2, D2) aufweist, wobei die ausgebildete, inselartige Isolationsschicht (40) auf der primären Bauteilmetallisierung (21) derart dimensioniert wird, dass ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1, D1) einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4,ist und - Ausbilden einer sekundären Bauteilmetallisierung (22) auf der inselartigen Isolationsschicht (40).
  8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei zum Ausbilden der inselartigen Isolationsschicht (40) - eine Lage, insbesondere eine durchgehende und/oder flächige Lage aus einem Isolationsmaterial an die primäre Bauteilmetallisierung (21) angebunden wird, und die angebundenen Lage aus dem Isolationsmaterial strukturiert wird und/oder - Isolationsmaterial unter Verwendung einer Maskierung strukturiert (61) auf die primäre Bauteilmetallisierung (21) aufgetragen wird.
  9. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei eine Lage aus einem Metallmaterial an einen Vorverbund, der das Metall-Keramik-Substrat (10) und die inselartige Isolationsschicht (40), umfasst, angebunden wird und wobei die an den Vorverbund angebundene Lage aus dem Metallmaterial zur Ausbildung der sekundären Bauteilmetallisierung (22) strukturiert wird.
  10. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei mindestens ein erstes Bauteil (51) an die primäre Bauteilmetallisierung (21) und mindestens ein zweites Bauteil (52) an die sekundäre Bauteilmetallisierung (22) angebunden werden, wobei vorzugsweise - das mindestens eine erste Bauteil (51) und/oder die primäre Bauteilmetallisierung (21) und - das mindestens eine zweite Bauteil (52) und/oder die sekundäre Bauteilmetallisierung (22) über mindestens einen Drahtbond (8) miteinander elektrisch leitend verbunden werden.
DE102020106521.3A 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls Pending DE102020106521A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102020106521.3A DE102020106521A1 (de) 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP2022554383A JP2023522145A (ja) 2020-03-10 2021-03-08 電子機器モジュールおよび電子機器モジュールを製造するための方法
PCT/EP2021/055760 WO2021180639A1 (de) 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
CN202180020693.9A CN115280492A (zh) 2020-03-10 2021-03-08 电子模块和用于制造电子模块的方法
KR1020227031442A KR20220139385A (ko) 2020-03-10 2021-03-08 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
US17/910,151 US12035477B2 (en) 2020-03-10 2021-03-08 Electronic module and method for producing an electronic module
EP21712423.9A EP4094288A1 (de) 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020106521.3A DE102020106521A1 (de) 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Publications (1)

Publication Number Publication Date
DE102020106521A1 true DE102020106521A1 (de) 2021-09-16

Family

ID=74884912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020106521.3A Pending DE102020106521A1 (de) 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Country Status (7)

Country Link
US (1) US12035477B2 (de)
EP (1) EP4094288A1 (de)
JP (1) JP2023522145A (de)
KR (1) KR20220139385A (de)
CN (1) CN115280492A (de)
DE (1) DE102020106521A1 (de)
WO (1) WO2021180639A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052128A1 (de) * 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und verfahren zur herstellung eines solchen elektronikmoduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
DE19927046B4 (de) 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102013104739A1 (de) 2013-03-14 2014-09-18 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930858C2 (de) 1988-09-20 2002-01-03 Peter H Maier Modulaufbau
WO1998008256A1 (en) * 1996-08-20 1998-02-26 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
DE10227658B4 (de) 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
DE102010049499B4 (de) * 2010-10-27 2014-04-10 Curamik Electronics Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
DE102011101052A1 (de) * 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
JP2014053384A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
DE102013210146A1 (de) * 2013-05-31 2014-12-04 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
JP6503796B2 (ja) * 2015-03-09 2019-04-24 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びパワーモジュール
DE112017007299B4 (de) * 2017-03-23 2024-10-10 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
DE19927046B4 (de) 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102013104739A1 (de) 2013-03-14 2014-09-18 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052128A1 (de) * 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und verfahren zur herstellung eines solchen elektronikmoduls
DE102022122799A1 (de) 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls

Also Published As

Publication number Publication date
US20230094926A1 (en) 2023-03-30
KR20220139385A (ko) 2022-10-14
CN115280492A (zh) 2022-11-01
EP4094288A1 (de) 2022-11-30
WO2021180639A1 (de) 2021-09-16
US12035477B2 (en) 2024-07-09
JP2023522145A (ja) 2023-05-29

Similar Documents

Publication Publication Date Title
DE102018111989B4 (de) Elektronikmodul und Verfahren zur Herstellung desselben
DE102016125348B4 (de) Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
DE102009033029A1 (de) Elektronische Vorrichtung
DE102018104521B4 (de) Metall-Keramik-Substrate
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE102014119386B4 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und zugehöriges Metall-Keramik-Substrat
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP3735706B1 (de) Metall-keramik-substrat und verfahren zur herstellung eines metall-keramik-substrats
DE102011080299B4 (de) Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
DE102020106521A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
EP3972948B1 (de) Verfahren zur herstellung eines metall-keramik-substrats
WO2022018063A1 (de) Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
DE102019135146A1 (de) Metall-Keramik-Substrat und Verfahren zur Herstellung eines solchen Metall-Keramik-Substrats
DE102022122799A1 (de) Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls
DE102019113714B4 (de) Adapterelement zum Anbinden eines Elektronikbauteils an ein Kühlkörperelement, System mit einem solchen Adapterelement und Verfahren zum Herstellen eines solchen Adapterelements
DE102021107872A1 (de) Trägersubstrat für elektrische, insbesondere elektronische Bauteile und Verfahren zum Herstellen eines Trägersubstrats
DE102021105529A1 (de) Leiterplatte, Metall-Keramik-Substrat als Einsatz und Verfahren zur Herstellung eines solchen Einsatzes
DE102022129493A1 (de) Metall-Keramik-Substrat und Verfahren zur Herstellung von Metall-Keramik-Substraten
DE102023103850A1 (de) Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
DE102019135099A1 (de) Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren
DE102022128625A1 (de) Elektrisches Modul und Verfahren zur Herstellung eines elektrischen Moduls
DE102018133479A1 (de) Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed