[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102013211613B4 - Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung - Google Patents

Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102013211613B4
DE102013211613B4 DE102013211613.6A DE102013211613A DE102013211613B4 DE 102013211613 B4 DE102013211613 B4 DE 102013211613B4 DE 102013211613 A DE102013211613 A DE 102013211613A DE 102013211613 B4 DE102013211613 B4 DE 102013211613B4
Authority
DE
Germany
Prior art keywords
component
substrate
contact
layer
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013211613.6A
Other languages
English (en)
Other versions
DE102013211613A1 (de
Inventor
Jochen Reinmuth
Jens Frey
Hartmut Kueppers
Heribert Weber
Neil Davies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013211613.6A priority Critical patent/DE102013211613B4/de
Priority to US14/307,055 priority patent/US9406747B2/en
Priority to CN201410270139.8A priority patent/CN104229723B/zh
Publication of DE102013211613A1 publication Critical patent/DE102013211613A1/de
Application granted granted Critical
Publication of DE102013211613B4 publication Critical patent/DE102013211613B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

Bauteil (100) in Form eines Waferlevel-Packages mit mindestens zwei übereinander montierten Bauelementsubstraten (110, 120) und einer aufgemoldeten oberen Abschlussschicht (30) aus einer elektrisch isolierenden Vergußmasse, wobei die externe elektrische Kontaktierung des Bauteils (100) auf der Oberseite über mindestens einen Kontaktstempel (24) erfolgt, der in die Abschlussschicht (30) eingebettet ist, so dass dessen unteres Ende mit einer Verdrahtungsebene (114) eines Bauelementsubstrats (110) verbunden ist und dessen oberes Ende in der Oberfläche der Abschlussschicht (30) freiliegt, wobei das erste Bauelementsubstrat (120) ein MEMS-Substrat und das zweite Bauelementsubstrat (110) ein ASIC-Substrat ist, wobei der mindestens eine Kontaktstempel (24) an eine Verdrahtungsebene auf der gemoldeten Abschlussschicht (30) angeschlossen ist, in der mindestens ein Anschlusspad (231) zur externen elektrischen Kontaktierung des Bauteils (200) ausgebildet ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft ganz allgemein ein Aufbau- und Verpackungskonzept für vertikal hybrid integrierte Bauteile in Form eines Waferlevel-Packages.
  • Vertikal hybrid integrierte Bauteile umfassen in der Regel mehrere unterschiedliche Bauelemente, die als Chipstapel bzw. Stack übereinander montiert sind. Die unterschiedlichen Funktionalitäten der Bauelemente ergänzen sich vorteilhafterweise zu einer Anwendung. Je nach Anwendung können sowohl MEMS-Bauelemente mit einer mikromechanischen Funktionalität als auch ASIC-Bauelemente mit einer rein schaltungstechnischen Funktionalität in einem Bauteil miteinander kombiniert werden. ASIC-Bauelemente werden im Rahmen von vertikal hybrid integrierten Bauteilen außerdem auch häufig zum Verkappen der mikromechanischen Struktur eines MEMS-Bauelements genutzt. Bekannt sind beispielsweise vertikal hybrid integrierte Inertialsensor-Bauteile mit einem mikromechanischen Sensorbauelement und einem ASIC-Bauelement, auf dem die Auswerteschaltung für die Sensorsignale integriert ist. Bei diesen Inertialsensor-Bauteilen ist das ASIC-Bauelement über der Sensorstruktur des MEMS-Bauelements montiert und schließt diese gegen Umwelteinflüsse ab.
  • Bei Waferlevel-Packages werden die einzelnen Bauelementsubstrate weitestgehend unabhängig voneinander prozessiert, um die jeweilige schaltungstechnische und/oder mikromechanische Funktionalität für eine Vielzahl von Bauelementen zu realisieren. Die Bauelementsubstrate werden dann im Waferverbund montiert und auch elektrisch kontaktiert. Erst danach erfolgt die Vereinzelung der Packages. Diese sehr weitreichende Parallelisierung von Chipherstellung und Verpackung ist äußerst effizient, was den Herstellungsprozess und die Herstellungskosten betrifft. Außerdem lässt sich die Bauteilgröße so auf ein Minimum reduzieren. Derartige Packages benötigen äußerst wenig Leiterplattenplatz und haben eine sehr geringe Bauhöhe. Diese sowohl flächen- als auch höhenmäßige Miniaturisierung eröffnet vielfältige Möglichkeiten für die Entwicklung neuartiger und verbesserter Endprodukte.
  • Die elektrische Verbindung zwischen den einzelnen Bauelementen eines vertikal hybrid integrierten Bauteils und auch dessen externe Kontaktierung erfolgen in der Praxis häufig mit Hilfe von Durchkontakten. Die Realisierung derartiger Vias in den einzelnen Bauelementsubstraten eines vertikal hybrid integrierten Bauteils ist in der Regel mit aufwendigen Strukturierungsverfahren und der Beschichtung bzw. der Verfüllung von Strukturen mit einem sehr hohen Aspektverhältnis verbunden. Diese Prozesse erhöhen den Herstellungsaufwand und wirken sich folglich auch deutlich auf die Herstellungskosten aus.
    Die Druckschriften US 2011 / 0250 721 A1 , US 2001 / 0 038 151 A1 sowie JP 2009 - 72 848 A offenbaren bekannte Vorrichtungen bzw. Verfahren.
  • Offenbarung der Erfindung
  • Mit der vorliegenden Erfindung werden Maßnahmen vorgeschlagen, durch die sich der Herstellungsaufwand für die elektrische Kontaktierung von vertikal hybrid integrierten Bauteilen reduzieren lässt.
  • Dazu umfasst der Aufbau des Waferlevel-Packages mindestens zwei übereinander montierte Bauelementsubstrate und eine aufgemoldete obere Abschlussschicht aus einer elektrisch isolierenden Vergußmasse. Die externe elektrische Kontaktierung des Bauteils erfolgt auf der Oberseite über mindestens einen Kontaktstempel, der in die Abschlussschicht eingebettet ist, so dass dessen unteres Ende mit einer Verdrahtungsebene eines Bauelementsubstrats verbunden ist und dessen oberes Ende in der Oberfläche der Abschlussschicht freiliegt.
  • Das erfindungsgemäße Verfahren zur Herstellung eines solchen Bauteils sieht vor, die mindestens zwei Bauelementsubstrate unabhängig voneinander zu prozessieren, um die jeweilige elektrische und/oder mikromechanische Funktionalität für eine Vielzahl von Bauelementen zu realisieren. Die beiden Bauelementsubstrate werden dann mechanisch miteinander verbunden, so dass für jedes Bauelement zumindest ein Kontaktbereich einer Verdrahtungsebene eines der beiden Bauelementsubstrate freiliegt. Außerdem wird mindestens eine elektrische Verbindung pro Bauteil zwischen den beiden Bauelementsubstraten hergestellt. Erfindungsgemäß wird dann pro Bauteil mindestens ein Kontaktstempel auf den mindestens einen freiliegenden Kontaktbereich aufgesetzt. Danach wird eine obere Abschlussschicht aus einer elektrisch isolierenden Vergussmasse aufgemoldet, in die die Kontaktstempel eingebettet werden, so dass das obere Ende der Kontaktstempel freiliegt. Erst danach erfolgt die Vereinzelung der Bauteile.
  • Demnach sieht das erfindungsgemäße Aufbau- und Verpackungskonzept eine obere Abschlussschicht aus einer elektrisch isolierenden Vergussmasse vor. Diese Abschlussschicht wird in einem Moldverfahren auf Waferlevel, also noch vor dem Vereinzeln der Bauteile, auf den Waferstack aufgebracht und schützt sämtliche schaltungstechnischen und auch mikromechanischen Funktionen auf der Oberseite des Waferstacks gegen äußere Störeinflüsse. Im Unterschied zum Stand der Technik, wo die Durchkontakte nachträglich erzeugt werden, werden die Kontaktstempel zur externen Kontaktierung des Bauteils erfindungsgemäß noch vor dem Aufbringen der oberen Abschlussschicht angelegt und dann in die Abschlussschicht eingebettet. Dies wird durch die Verwendung einer elektrisch isolierenden Vergussmasse ermöglicht. Auf diese Weise lassen sich sehr kleine, hoch integrierte Bauteile fertigen, die bereits nach dem Vereinzeln fertig verpackt sind und im Rahmen einer 2nd-Level-Montage weiter verbaut werden können.
  • Grundsätzlich können die Kontaktstempel aus einem beliebigen elektrisch leitenden Material gebildet sein, wie z.B. aus einem in geeigneter Weise dotierten Halbleitermaterial oder aus einem Metall. Als besonders geeignet erweisen sich Kontaktstempel aus Aluminium Al, Kupfer Cu, Gold Au oder Silber Ag, und zwar nicht nur aufgrund der guten elektrischen und chemischen Materialeigenschaften sondern auch im Hinblick auf die Waferlevel-Verarbeitung. Diese Materialien können nämlich einfach mit Hilfe einer Drahtbondmaschine auf die Oberseite des Waferstacks aufgesetzt oder in einem Inkjet-Verfahren aufgebracht werden. Im Inkjet-Verfahren kann eine Vielzahl von Kontaktstempeln parallel erzeugt werden. Dieses Verfahren zeichnet sich außerdem durch eine hohe Flexibilität in Bezug auf die Anordnung und Geometrie der Kontaktstempel aus.
  • Wie bereits erwähnt, sind die Kontaktstempel bis auf das obere Ende in die obere Abschlussschicht des erfindungsgemäßen Bauteils eingebettet. Dies kann beispielsweise durch Verwendung eines auf die Höhe der Kontaktstempel abgestimmten Moldwerkzeugs erreicht werden. In einer bevorzugten Ausführungsform der Erfindung, die auch gewissen Fertigungstoleranzen beim Erzeugen der Kontaktstempel Rechnung trägt, wird das obere Ende der Kontaktstempel nachträglich durch Rückdünnen der oberen Abschlussschicht freigelegt.
  • Die externe elektrische Kontaktierung des erfindungsgemäßen Bauteils kann direkt über den bzw. die Kontaktstempel in der oberen Abschlussschicht erfolgen. In diesem Fall müssen bei der Positionierung der Kontaktstempel auch Designparameter der 2nd-Level-Montage berücksichtigt werden. Eine größere Designfreiheit bei der Positionierung der Kontaktstempel kann mit Hilfe einer Umverdrahtungsebene für die Kontaktstempel erzielt werden. In einer derartigen Umverdrahtungsebene auf der oberen Abschlussschicht können dann an beliebiger Stelle Anschlusspads zur externen elektrischen Kontaktierung des Bauteils ausgebildet werden.
  • In einer vorteilhaften Weitebildung der Erfindung wird die obere Abschlussschicht nicht nur zum Einbetten von Kontaktstempeln zur externen elektrischen Kontaktierung des Bauteils genutzt, sondern auch zur Einbettung einer elektrischen Verbindung zwischen einzelnen Bauelementsubstraten des Bauteils, also zur Realisierung einer internen elektrischen Kontaktierung. Diese wird in Form einer Drahtbondverbindung zwischen den aktiven Vorderseiten der Bauelementsubstrate realisiert. Dazu wird das obere Bauelementsubstrat nach der Montage auf dem unteren Bauelementsubstrat geöffnet, um mindestens einen Kontaktbereich auf einer Verdrahtungsebene des unteren Bauelementsubstrats freizulegen. Dann wird eine Drahtbondverbindung zwischen dem Kontaktbereich des unteren Bauelementsubstrats und einer Verdrahtungsebene des oberen Bauelementsubstrats hergestellt, wobei die Kontaktstempel zur externen elektrischen Kontaktierung höher sein müssen als die Bonddrähte der Drahtbondverbindung. Die Drahtbondverbindung wird nämlich im Unterschied zu den Kontaktstempeln beim Aufmolden der Abschlussschicht vollständig in die elektrisch isolierende Vergussmasse eingebettet. Diese Art von Drahtbondverbindungen zur internen elektrischen Kontaktierung zwischen zwei Bauelementsubstraten eines vertikal hybrid integrierten Bauteils ist sehr einfach herzustellen und damit auch deutlich kostengünstiger als die Realisierung von Via-Durchkontakten in einem Bauelementsubstrat.
  • Das erfindungsgemäße Bauelementkonzept ermöglicht außerdem die Einbindung von Einzelchips zur Ergänzung der Bauteilfunktion. Dazu wird mindestens ein Einzelchip auf dem Waferlevel-Package montiert und dann beim Aufmolden der Abschlussschicht zumindest teilweise in die elektrisch isolierende Vergussmasse eingebettet, so dass möglichst nur die Chipbereiche freiliegen, die unempfindlich sind gegen äußere Störeinflüsse bzw. mit dem Umgebungsmedium in Kontakt treten müssen.
  • Figurenliste
  • Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die den unabhängigen Patentansprüchen nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung mehrerer Ausführungsbeispiele der Erfindung anhand der Figuren. Obwohl sich alle Ausführungsbeispiele auf vertikal hybrid integrierte Bauteile mit einem MEMS-Sensorelement und einem ASIC-Bauelement beziehen, ist die Erfindung nicht auf diesen speziellen Anwendungsfall beschränkt, sondern bezieht sich vielmehr ganz allgemein auf vertikal hybrid integrierte Bauteile in Form eines Waferlevel-Packages.
    • 1a - 1f veranschaulichen den Aufbau eines Bauteils 100 in Form eines Waferlevel-Packages anhand von schematischen Schnittdarstellungen,
    • 2 zeigt eine schematische Schnittdarstellung eines Bauteils 200 mit einer Umverdrahtungsebene zur externen elektrischen Kontaktierung,
    • 3 zeigt eine schematische Schnittdarstellung eines Bauteils 300 mit drei Bauelementsubstraten und
    • 4 zeigt eine schematische Schnittdarstellung eines Bauteils 400, dessen Aufbau zusätzlich zu einem Waferlevel-Package auch Einzelchips umfasst.
  • Ausführungsformen der Erfindung
  • Die hier in Rede stehenden vertikal hybrid integrierten Bauteile werden in Form eines Waferlevel-Packages von Bauelementsubstraten gefertigt, deren schaltungstechnische und/oder mikromechanische Funktionen sich zu einer Anwendung ergänzen. Nachfolgend wird die Herstellung eines derartigen Sensorbauteils 100 beschrieben.
  • Den Ausgangspunkt dafür bilden im Fall des hier beschriebenen Ausführungsbeispiels zwei Bauelementsubstrate 110 und 120, die unabhängig voneinander prozessiert worden sind. Beide Bauelementsubstrate 110 und 120 umfassen eine Vielzahl von gleichartigen, rasterartig angeordneten Bauelementfunktionen, was in den 1a bis 1f durch eine Aneinanderreihung der jeweiligen Bauelementfunktionen veranschaulicht wird. Bei dem einen Bauelementsubstrat 110 handelt es sich um ein ASIC-Substrat mit Schaltungsfunktionen, die hier nicht im Einzelnen dargestellt sind, und mit einem Schichtaufbau 111, der mehrere Verdrahtungsebenen 112 für die Schaltungsfunktionen umfasst und auf dessen Oberseite eine Verdrahtungsebene mit Kontaktflächen 113, 114 zur elektrischen Kontaktierung ausgebildet ist. Bei dem anderen Bauelementsubstrat 120 handelt es sich um ein MEMS-Substrat mit einer mikromechanischen Sensorstruktur 121, die in einem Schichtaufbau auf der Substratoberseite ausgebildet ist. Die Oberseite des MEMS-Substrats 120 wurde mit einer strukturierten Metallisierung versehen, in der ein Bondrahmen 122 zur mechanischen Verbindung mit dem ASIC-Substrat 110 sowie elektrische Kontaktbereiche 123 zur Realisierung einer elektrischen Verbindung zwischen der MEMS-Funktion und dem ASIC-Substrat 110 ausgebildet sind. Die Schaltungsfunktionen des ASIC-Substrats 110 dienen vorteilhafterweise zur Auswertung der Sensorsignale, die mit Hilfe der Sensorstruktur 121 des MEMS-Substrats 120 erfasst werden. 1a zeigt die beiden Bauelementsubstrate 110 und 120, vor der Verbindung zu einem Waferstack.
  • Da das ASIC-Substrat 110 im hier beschriebenen Ausführungsbeispiel auch als Kappe für die Sensorstruktur 121 des MEMS-Substrats 120 genutzt werden soll, wurde es zunächst rückseitig abgedünnt, um die Bauhöhe des Waferstacks zu minimieren. Dann wurde das ASIC-Substrat 110 rückseitig strukturiert, um im Bereich über der Sensorstruktur 121 Ausnehmungen 10 zu erzeugen. Erst danach wurden die beiden Bauelementsubstrate 110 und 120 in einem Bondverfahren miteinander verbunden. Dabei wurde im Bereich des Bondrahmens eine hermetisch dichte Verbindung 22 zwischen der Rückseite des ASIC-Substrats 110 und der Oberseite des MEMS-Substrats 120 erzeugt, so dass die Sensorstruktur 121 durch das strukturierte ASIC-Substrat 110 gegen äußere Störeinflüsse abgeschlossen ist, was in 1b dargestellt ist.
  • Die elektrischen Verbindungen zwischen dem ASIC-Substrat 110 und dem MEMS-Substrat werden im hier beschriebenen Ausführungsbeispiel erst nach diesem Montageschritt erzeugt, und zwar in Form von Drahtbonds, die die Kontaktflächen 113 auf dem ASIC-Substrat 110 mit den korrespondierenden Kontaktbereichen 123 auf dem MEMS-Substrat 120 verbinden. In einem ersten Schritt wird das ASIC-Substrat 110 mit dem Schichtaufbau 111 dazu über diesen Kontaktbereichen 123 des MEMS-Substrats 120 geöffnet, indem hier zunächst der Schichtaufbau und dann auch das Substratmaterial entfernt werden. Dies kann beispielsweise in einem Trenchprozess erfolgen. 1c zeigt den so strukturierten Waferstack nach einem weiteren Strukturierungsschritt, bei dem Isolationstrenchs 124 im Schichtaufbau des MEMS-Substrats 120 erzeugt wurden. Dadurch wurde der Kontaktbereich 123, der mit der Sensorstruktur 121 elektrisch verbunden ist, vom übrigen Schichtaufbau des MEMS-Substrats 120 elektrisch entkoppelt. Erst danach werden die Drahtbonds 23 zur internen elektrischen Kontaktierung der Bauelementsubstrate 110 und 120 gesetzt.
  • 1d zeigt den Waferstack mit den Drahtbonds 23, nachdem Kontaktstempel 24 zur externen elektrischen Kontaktierung auf die Kontaktflächen 114 des ASIC-Substrats 110 aufgesetzt worden sind. Dabei kann es sich beispielsweise um Au-Kontaktstempel handeln, die mit einer Drahtbondmaschine aufgesetzt worden sind, oder auch um Ag- oder Au-Stempel, die in einem Inkjet-Verfahren aufgebracht und gesintert worden sind. 1d veranschaulicht, dass die Kontaktstempel 24 die Drahtbonds 23 überragen.
  • Dieser Waferlevel-Aufbau wird in einem weiteren Prozessschritt mit einer Abschlussschicht 30 aus einer elektrisch isolierenden Vergussmasse versehen, was in 1e dargestellt ist. Sowohl die Drahtbonds 23 als auch die Kontaktstempel 24 sind vollständig in die Abschlussschicht 30 eingebettet.
  • Um das obere Ende der Kontaktstempel 24 freizulegen, wurde die Abschlussschicht 30 bis auf die Höhe der Kontaktstempel 24 rückgeschliffen. Die Drahtbonds 23 wurden dabei nicht freigelegt, da sie niedriger angeordnet sind. Die externe elektrische Bauteilverbindung wird hier mit Hilfe von Lötballs 25 hergestellt, die noch vor dem Vereinzeln der Bauteile direkt auf die Kontaktstempel 24 aufgesetzt werden. Erst danach werden die Bauteile 100 aus dem Waferverbund herausgetrennt, was in 1f durch die gestrichelten Bauteilgrenzen 101 angedeutet ist.
  • Das Ergebnis dieses Herstellungsverfahrens ist ein vertikal hybrid integriertes Sensorbauteil 100 in Form eines Waferlevel-Packages, das über Kontaktstempel 24 in der oberen Abschlussschicht 30 elektrisch kontaktierbar ist.
  • Zur Verbesserung des mechanischen und elektrischen Kontakts zwischen den Lötballs 25 und den Kontaktstempeln 24 in der Abschlussschicht 30 kann auch zunächst eine Haftschicht auf die Abschlussschicht 30 aufgebracht werden. Alternativ oder auch ergänzend dazu kann die Abschlussschicht 30 auch mit einer Verdrahtungsebene versehen werden, in der Anschlusspads zur externen elektrischen Kontaktierung ausgebildet sind. 2 zeigt eine Bauteilvariante, bei der eine solche Verdrahtungsebene mit Anschlusspads 231 in einem Schichtaufbau 230 auf der Abschlussschicht 30 realisiert ist. Da der Aufbau des hier dargestellten Bauteils 200 ansonsten dem des in 1f dargestellten Bauteils 100 entspricht, wird zur Erläuterung der übrigen Bauteilkomponenten auf die voranstehende Beschreibung verwiesen.
  • Bei dem in 3 dargestellten Bauteil 300 handelt es sich um ein Waferlevel-Package, das drei Bauelementsubstrate umfasst, ein MEMS-Substrat 320, ein Kappensubstrat 330 für das MEMS-Substrat und ein ASIC-Substrat 310, das auf dem Kappensubstrat montiert ist. Dieser Aufbau ermöglicht auch die Verwendung von sehr dünnen ASIC-Substraten.
  • In einem Schichtaufbau auf dem MEMS-Substrat 320 sind zwei mikromechanische Sensorstrukturen 321, 322 ausgebildet. Diese sind mit einem Kontaktbereich 323 des Schichtaufbaus elektrisch verbunden, der durch Isolationstrenchs 324 vom übrigen Schichtaufbau des MEMS-Substrats 320 elektrisch entkoppelt ist.
    Das Kappensubstrat 330 wurde mit seiner strukturierten Rückseite auf die Oberseite des MEMS-Substrats 320 gebondet, so dass die Sensorstruktur 321 in einer Kaverne 331 zwischen Kappensubstrat 330 und MEMS-Substrat 320 hermetisch dicht eingeschlossen ist. Im Bereich über der anderen Sensorstruktur 322 des MEMS-Substrats 320 ist ebenfalls eine Kaverne 332 im Kappensubstrat 330 ausgebildet, die allerdings erst durch die Montage des ASIC-Substrats 310 auf dem Kappensubstrat 330 hermetisch dicht abgeschlossen wurde, da das Kappensubstrat 330 in diesem Bereich eine Durchgangsöffnung 333 aufweist. Je nach den Prozessbedingungen bei der Montage des Kappensubstrats 330 und des ASIC-Substrats 310 können also unterschiedliche Druckverhältnisse in den Kavernen 331 und 332 eingestellt werden, um die beiden Sensorstrukturen 321 und 322 bei unterschiedlichem Druck zu betreiben. Jedenfalls sind beide Sensorstrukturen 321, 322 durch den Waferlevel-Package-Aufbau gegen äußere Störeinflüsse geschützt.
    Über dem Kontaktbereich 323 des MEMS-Substrats 320 ist ein Durchkontakt 334 im Kappensubstrat 330 ausgebildet mit einem Anschlusspad 335 auf der Oberseite des Kappensubstrats 330. Die elektrische Verbindung zwischen MEMS-Substrat 320 und Kappensubstrat 330 wird über die Bondverbindung 22 zwischen Kontaktbereich 323 und Durchkontakt 334 hergestellt.
    Im ASIC-Substrat 310 sind Auswerteschaltungen für die mikromechanischen Sensorfunktionen 321, 322 des MEMS-Substarts 320 realisiert. Ein Schichtaufbau 311 auf der Oberseite des ASIC-Substrats 310 umfasst mehrere Verdrahtungsebenen 312 für die Auswerteschaltungen. Auf dem Schichtaufbau 311 befindet sich eine Verdrahtungsebene mit Kontaktflächen 313, 314 zur internen und externen elektrischen Kontaktierung. Das ASIC-Substrat 310 ist im Bereich über dem Durchkontakt 334 des Kappensubstrats 330 geöffnet.
    Die elektrische Verbindung zwischen dem ASIC-Substrat 310 und dem MEMS-Substrat 320 wird hier über den Durchkontakt 334 des Kappenwafers hergestellt, und zwar - wie im Fall des Bauteils 100 - über ein Drahtbond 23, das die Kontaktflächen 313 auf dem ASIC-Substrat 310 mit dem Anschlusspad 335 des Durchkontakts 334 verbindet.
  • An dieser Stelle sei angemerkt, dass die elektrische Verbindung zwischen dem ASIC-Substrat und dem MEMS-Substrat bei diesem Bauteilaufbau auch direkt hergestellt werden könnte über ein Drahtbond zwischen einem Kontaktbereich des MEMS-Substrats und einer Kontaktfläche auf der Oberseite des ASIC-Substrats. Dazu müsste das Kappensubstrat, wie das ASIC-Substrat, über dem Kontaktbereich des MEMS-Substrats geöffnet werden.
  • Die externe Kontaktierung des Bauteils 300 erfolgt erfindungsgemäß über Kontaktstempel 24, die auf die Kontaktflächen 314 des ASIC-Substrats 310 aufgesetzt worden sind, so dass sie das Drahtbond 23 überragen. Diese Kontaktstempel 24 sind zusammen mit dem Drahtbond 23 in eine Abschlussschicht 30 eingebettet, die aus einer elektrisch isolierenden Vergussmasse besteht und in einem Moldverfahren auf den Waferstack aufgebracht wurde. Das obere Ende der Kontaktstempel 24 liegt in der Oberfläche der Abschlussschicht 30 frei, so dass die Kontaktstempel 24 - und damit auch das ASIC-Substrat 310 und das MEMS-Substrat 320 - über eine Haftschicht 26 und Lötballs 25 elektrisch kontaktiert werden können.
  • Bei dem voranstehend beschriebenen Bauteilaufbau erweist es sich als vorteilhaft, wenn die MEMS-Sensorstrukturen auf dem gleichen elektrischen Potential liegen wie das Kappensubstrat. Deshalb wird bevorzugt ein leitfähiges Verbindungsmaterial zwischen MEMS-Substrat und Kappensubstrat verwendet, wie z.B. AlGe, um den Bondrahmen mit Hilfe einer geeigneten Verdrahtung auf ein definiertes Potential zu legen. Alternativ kann der Kappenwafer auch über das ASIC-Substrat auf ein definiertes elektrisches Potential gelegt werden.
  • Der Aufbau des in 4 dargestellten Bauteils 400 umfasst zusätzlich zu einem Waferlevel-Package, bestehend aus einem ASIC-Substrat 410 und einem MEMS-Substrat 420, zwei Einzelchips 430 und 440 mit weiteren mikromechanischen und schaltungstechnischen Funktionalitäten zur Ergänzung der Bauteilfunktion. Im hier dargestellten Ausführungsbeispiel handelt es sich bei den Einzelchips um einen mikromechanischen Sensorchip 430 und einen Logikchip 440. Die Chipflächen dieser Einzelchips sind deutlich kleiner als die der beiden Bauelementsubstrate 410 und 420.
  • Im ASIC-Substrat 410 sind Auswerteschaltungen für die mikromechanischen Sensorfunktionen 421, 422 des MEMS-Substarts 420 realisiert. Ein Schichtaufbau 411 auf der Oberseite des ASIC-Substrats 410 umfasst mehrere Verdrahtungsebenen 412 für die Auswerteschaltungen.
    Das MEMS-Substrat 420 wurde face-down, also mit seiner aktiven Vorderseite, auf dem Schichtaufbau 411 des ASIC-Substrats 410 montiert, so dass die Sensorstrukturen 421, 422 in abgeschlossenen Kavernen 413, 414 zwischen dem MEMS-Substrat 420 und dem ASIC-Substrat 410 eingeschlossen sind. Für die Montage wurde ein Bondverfahren verwendet, bei dem sowohl eine hermetisch dichte mechanische Verbindung 22 zwischen den beiden Bauelementsubstraten 410 und 420 hergestellt wurde, als auch die elektrischen Verbindungen 22 zwischen den mikromechanischen Sensorstrukturen 421, 422 und den Verdrahtungsebenen 412 des ASIC-Substrats 410. Auf der Rückseite des MEMS-Substrats 420 befindet sich ein Schichtaufbau 425 mit einer Verdrahtungsebene, in der Kontaktflächen 423, 424 zur internen und externen Kontaktierung des Bauteils 400 ausgebildet sind.
    Die elektrische Verbindung zwischen den Sensorstrukturen 421, 422 auf der einen Seite des MEMS-Substrats 420 und dem Schichtaufbau 425 auf der anderen Seite des MEMS-Substrats 420 wird hier über einen Durchkontakt 426 im MEMS-Substrat 420 hergestellt, der auch an die Verdrahtungsebenen 412 des ASIC-Substrats 410 elektrisch angeschlossen ist.
    Die Einzelchips 430 und 440 sind auf dem rückseitigen Schichtaufbau 425 des MEMS-Substrats 420 montiert. Die elektrische Verbindung zu den übrigen Bauteilkomponenten wurde mit Hilfe von Lötballs 27 auf den Kontaktflächen 423 hergestellt.
  • Die externe Kontaktierung des Bauteils 400 erfolgt erfindungsgemäß über Kontaktstempel 24, die auf die Kontaktflächen 424 des MEMS-Substrats 420 aufgesetzt worden sind, so dass sie die Einzelchips 430 und 440 überragen. Diese Kontaktstempel 24 sind zusammen mit den Einzelchips 430 und 440 in eine Abschlussschicht 30 eingebettet, die aus einer elektrisch isolierenden Vergussmasse besteht und in einem Moldverfahren auf den Waferstack aufgebracht wurde. Das obere Ende der Kontaktstempel 24 liegt in der Oberfläche der Abschlussschicht 30 frei, so dass die Kontaktstempel 24 - und damit auch alle Komponenten des Bauteils 400 elektrisch kontaktiert werden können. Außerdem ist in der Abschlussschicht 30 über dem Sensorchip 430 eine Druckanschlussöffnung 31 ausgebildet.
  • Das in Verbindung mit 4 beschriebene Aufbaukonzept sieht eine Kombination von Einzelchips und Bauelementsubstraten in Form eines Waferlevel-Packages vor. Es ermöglicht so die Realisierung von Bauteilen mit unterschiedlichem Funktionsumfang für unterschiedliche Anwendungen auf der Basis eines einzigen Typs von Waferlevel-Package. Außerdem können Funktionen der Bauelementsubstrate aus dem Waferlevel-Package in Einzelchips verlagert werden, um das Flächenmatching der Bauelementsubstrate zu verbessern und die Chipfläche des Bauteils zu minimieren.

Claims (10)

  1. Bauteil (100) in Form eines Waferlevel-Packages mit mindestens zwei übereinander montierten Bauelementsubstraten (110, 120) und einer aufgemoldeten oberen Abschlussschicht (30) aus einer elektrisch isolierenden Vergußmasse, wobei die externe elektrische Kontaktierung des Bauteils (100) auf der Oberseite über mindestens einen Kontaktstempel (24) erfolgt, der in die Abschlussschicht (30) eingebettet ist, so dass dessen unteres Ende mit einer Verdrahtungsebene (114) eines Bauelementsubstrats (110) verbunden ist und dessen oberes Ende in der Oberfläche der Abschlussschicht (30) freiliegt, wobei das erste Bauelementsubstrat (120) ein MEMS-Substrat und das zweite Bauelementsubstrat (110) ein ASIC-Substrat ist, wobei der mindestens eine Kontaktstempel (24) an eine Verdrahtungsebene auf der gemoldeten Abschlussschicht (30) angeschlossen ist, in der mindestens ein Anschlusspad (231) zur externen elektrischen Kontaktierung des Bauteils (200) ausgebildet ist.
  2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine Kontaktstempel (24) Al, Cu, Au und/oder Ag umfasst.
  3. Bauteil (100) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass mindestens eine elektrische Verbindung zwischen den zwei Bauelementsubstraten (110, 120) in Form einer Drahtbondverbindung (23) zwischen den aktiven Bauelementvorderseiten realisiert ist und dass diese Drahtbondverbindung (23) vollständig in die elektrisch isolierende Abschlussschicht (30) eingebettet ist.
  4. Bauteil (400) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in dem Waferlevel-Package mindestens ein Einzelchip (430, 440) montiert ist und dass dieser Einzelchip (430, 440) zumindest teilweise in die elektrisch isolierende Vergußmasse der Abschlussschicht (30) eingebettet ist.
  5. Verfahren zur Herstellung eines Bauteils in Form eines WaferlevelPackages nach einem der Ansprüche 1 bis 4, • bei dem mindestens zwei Bauelementsubstrate (110, 120) unabhängig voneinander prozessiert werden, um eine elektrische und/oder eine mikromechanische Funktionalität für eine Vielzahl von Bauelementen zu realisieren, • bei dem die beiden Bauelementsubstrate (110, 120) so mechanisch miteinander verbunden werden, dass zumindest eine Kontaktfläche (114) einer Verdrahtungsebene eines der beiden Bauelementsubstrate (110) freiliegt, • bei dem mindestens eine elektrische Verbindung zwischen den beiden Bauelementsubstraten (110, 120) hergestellt wird, • bei dem mindestens ein Kontaktstempel (24) auf die mindestens eine freiliegende Kontaktfläche (124) aufgesetzt wird, und • bei dem eine obere Abschlussschicht (30) aus einer elektrisch isolierenden Vergussmasse aufgemoldet wird, in die der mindestens eine Kontaktstempel (24) eingebettet wird, so dass das obere Ende des mindestens einen Kontaktstempels (24) freiliegt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der mindestens eine Kontaktstempel mit Hilfe einer Drahtbondmaschine aufgesetzt wird oder in einem Inkjet-Verfahren aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die obere Abschlussschicht (30) zum Freilegen des oberen Endes des mindestens einen Kontaktstempels (24) rückgedünnt wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass auf der oberen Abschlussschicht (30) mindestens eine Umverdrahtungsebene (231) für den mindestens einen Kontaktstempel (24) erzeugt wird.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass das obere Bauelementsubstrat (110) nach der Montage auf dem unteren Bauelementsubstrat (120) strukturiert wird, um mindestens einen Kontaktbereich (123) des unteren Bauelementsubstrats (120) freizulegen, dass mindestens eine Drahtbondverbindung (23) zwischen dem Kontaktbereich (123) des unteren Bauelementsubstrats (120) und einer Verdrahtungsebene (113) des oberen Bauelementsubstrats (110) hergestellt wird, und dass diese Drahtbondverbindung (23) beim Aufmolden der Abschlussschicht (30) in die elektrisch isolierende Vergussmasse vollständig eingebettet wird.
  10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass auf einem der Bauelementsubstrate (420) mindestens ein Einzelchip (430, 440) montiert wird und dass dieser Einzelchip (430, 440) beim Aufmolden der Abschlussschicht (30) zumindest teilweise in die elektrisch isolierende Vergussmasse eingebettet wird.
DE102013211613.6A 2013-06-20 2013-06-20 Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung Active DE102013211613B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013211613.6A DE102013211613B4 (de) 2013-06-20 2013-06-20 Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
US14/307,055 US9406747B2 (en) 2013-06-20 2014-06-17 Component in the form of a wafer level package and method for manufacturing same
CN201410270139.8A CN104229723B (zh) 2013-06-20 2014-06-17 晶片级封装形式的部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013211613.6A DE102013211613B4 (de) 2013-06-20 2013-06-20 Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102013211613A1 DE102013211613A1 (de) 2014-12-24
DE102013211613B4 true DE102013211613B4 (de) 2023-01-12

Family

ID=52010383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013211613.6A Active DE102013211613B4 (de) 2013-06-20 2013-06-20 Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US9406747B2 (de)
CN (1) CN104229723B (de)
DE (1) DE102013211613B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015042700A1 (en) 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
WO2015013828A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor and method of manufacturing
US9018029B1 (en) * 2013-12-06 2015-04-28 Freescale Semiconductor, Inc. Vent hole sealing in multiple die sensor device
WO2015103688A1 (en) 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
US20170030788A1 (en) 2014-04-10 2017-02-02 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
WO2016090467A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
CA3220839A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
DE102017207887B3 (de) * 2017-05-10 2018-10-31 Infineon Technologies Ag Verfahren zur Herstellung von gehäusten MEMS-Bausteinen auf Waferebene
CN109835866A (zh) * 2017-11-27 2019-06-04 上海路溱微电子技术有限公司 Mems封装结构及方法
CN108063126A (zh) * 2017-12-29 2018-05-22 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
DE102018113218B3 (de) 2018-06-04 2019-09-05 RF360 Europe GmbH Waferlevel-Package und Herstellungsverfahren
CN110875205B (zh) * 2018-09-04 2021-07-09 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875193B (zh) * 2018-09-04 2021-08-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875207B (zh) * 2018-09-04 2021-05-07 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
DE102021203574A1 (de) * 2021-04-12 2022-10-13 Robert Bosch Gesellschaft mit beschränkter Haftung MEMS Schalter mit Kappenkontakt

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038151A1 (en) 2000-03-09 2001-11-08 Yoshikazu Takahashi Semiconductor device and the method for manufacturing the same
JP2009072848A (ja) 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
US20110250721A1 (en) 2007-04-04 2011-10-13 Freescale Semiconductor, Inc. Stacked and shielded packages with interconnects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
US7271496B2 (en) * 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7351609B2 (en) * 2006-03-22 2008-04-01 National Taiwan University Method for wafer level package of sensor chip
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
EP2011762B1 (de) * 2007-07-02 2015-09-30 Denso Corporation Halbleiterbauelement mit einem Sensor, der mit einem externen Element verbunden ist
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
CN102190282A (zh) * 2010-03-03 2011-09-21 南茂科技股份有限公司 微机电芯片封装结构及其制造方法
CN102336390B (zh) * 2010-07-26 2015-07-15 矽品精密工业股份有限公司 具有压力感测器的微机电结构及其制造方法
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8709868B2 (en) * 2012-08-23 2014-04-29 Freescale Semiconductor, Inc. Sensor packages and method of packaging dies of differing sizes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038151A1 (en) 2000-03-09 2001-11-08 Yoshikazu Takahashi Semiconductor device and the method for manufacturing the same
US20110250721A1 (en) 2007-04-04 2011-10-13 Freescale Semiconductor, Inc. Stacked and shielded packages with interconnects
JP2009072848A (ja) 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
DE102013211613A1 (de) 2014-12-24
US9406747B2 (en) 2016-08-02
CN104229723B (zh) 2019-03-22
CN104229723A (zh) 2014-12-24
US20140374917A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
DE102013211613B4 (de) Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
DE102012206875B4 (de) Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
EP2234917B1 (de) Verfahren zum herstellen eines kappenwafers für einen sensor
DE102013225375B4 (de) Hybrid integriertes Bauteil mit einer Dichtstruktur
DE102011084582B3 (de) Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102009038706A1 (de) Sensorbauelement
EP2197781A2 (de) Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
DE102013211597A1 (de) ASIC-Bauelement mit einem Durchkontakt
WO2010028884A2 (de) Verkapselung, mems sowie verfahren zum verkapseln
DE102013217349A1 (de) Mikromechanische Sensoranordnung und entsprechendes Herstellungsverfahren
DE102017212748B4 (de) Sensorvorrichtungen und Verfahren zum Herstellen von diesen
DE102010042987A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102016107792A1 (de) Packung mit vertikaler Verbindung zwischen Träger und Klammer
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102007043526A1 (de) Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
WO2020178135A1 (de) Mikromechanische sensorvorrichtung und entsprechendes herstellungsverfahren
DE102022202299A1 (de) Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
WO2010118945A1 (de) Multichip-sensormodul und verfahren zu dessen herstellung
DE19826426C2 (de) Miniaturisiertes elektronisches System und Verfahren zu seiner Herstellung
WO2017207795A2 (de) Sensor, verfahren und sensoranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final