[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102011083911A1 - Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff - Google Patents

Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff Download PDF

Info

Publication number
DE102011083911A1
DE102011083911A1 DE102011083911A DE102011083911A DE102011083911A1 DE 102011083911 A1 DE102011083911 A1 DE 102011083911A1 DE 102011083911 A DE102011083911 A DE 102011083911A DE 102011083911 A DE102011083911 A DE 102011083911A DE 102011083911 A1 DE102011083911 A1 DE 102011083911A1
Authority
DE
Germany
Prior art keywords
substrate
power component
electronic assembly
sintered
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011083911A
Other languages
English (en)
Inventor
Daniel Wolde-Giorgis
Bernd Hohenberger
Thomas Kalich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102011083911A priority Critical patent/DE102011083911A1/de
Priority to PCT/EP2012/068666 priority patent/WO2013045367A2/de
Publication of DE102011083911A1 publication Critical patent/DE102011083911A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/27849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft eine elektronische Baugruppe (10) umfassend ein elektronisches Leistungsbauteil (11) und mindestens ein Substrat (12),
– wobei das Substrat (12) Aluminium, Magnesium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegierung als Substratgrundwerkstoff umfasst,
– wobei das Substrat (12) mit einer Oberflächenbeschichtung aus Ag, Au, Pd, Sn oder aus einer Ag-, Au-, Pd- oder Sn-Legierung oder mit einer Schichtabfolge (14a, 14b) mindestens zweier dieser Metalle oder Legierungen auf der dem Leistungsbauteil (11) zugewandten Seite zumindest teilweise versehen ist, und
– wobei das Leistungsbauteil (11) mittels einer Silbersinterverbindungsschicht (20) an das Substrat (12) angebunden ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung einer elektronischen Baugruppe (10) sowie die Verwendung einer erfindungsgemäßen elektronischen Baugruppe (10).

Description

  • Die vorliegende Erfindung betrifft eine elektronische Baugruppe mit einem hochtemperaturstabilen Substratgrundwerkstoff, umfassend ein elektronisches Leistungsbauteil und mindestens ein Substrat, ein Verfahren zur Herstellung einer elektronischen Baugruppe sowie die Verwendung einer erfindungsgemäßen elektronischen Baugruppe.
  • Stand der Technik
  • Viele elektronische Bauelemente wie zum Beispiel Leistungstransistoren benötigen neben der unterseitigen Anbindung an das Substrat auch oberseitig eine elektrische Anbindung. Diese wird gegenwärtig insbesondere durch Bondverbindungen realisiert. Die Anbindung durch Bonddrähte unterliegt bestimmten Limitierungen und kann Einschränkungen sowohl in der Lebensdauer des Bauelements als auch in der Leistungsdichte und beim Layout des Bauelements hervorrufen. Um zum Beispiel die mechanische Stabilität des Bonddrahts und der Verbindungsstelle zu gewährleisten, muss bei der Drahtausformung eine bestimmte minimale Loophöhe eingehalten werden, die eine Entwärmung an der Bauelementoberseite unmöglich macht. Bondverbindungen können insbesondere durch aktive Bestromung und dadurch hervorgerufene lokale Temperaturwechsel an der Verbindungsstelle zerrütten und stellen für viele Anwendungen einen limitierenden Faktor der Lebensdauer dar. Die Leistungsdichte von Leistungshalbleitern kann durch die Stromtragfähigkeit der Bondverbindungen sogar bei Verwendung optimierter Kühlsysteme dadurch begrenzt sein, dass wegen Layoutvorgaben nicht ausreichend Bonddrähte nebeneinander gesetzt werden können.
  • Als alternative Möglichkeiten zur elektrischen Anbindung von elektronischen Bauelementen befinden sich seit einiger Zeit Silber-Sinterverfahren in der Entwicklung, bei denen eine Paste eingesetzt wird, die aus Ag-Kolloiden besteht. Beim Fügeprozess werden die flüchtigen Bestandteile der Paste unter Temperaturbeaufschlagung ausgebrannt, so dass die Ag-Kolloide untereinander und mit dem Material der Fügepartner in direkten Kontakt kommen. Durch festkörperdiffusive Vorgänge bildet sich bereits bei Temperaturen unter 300°C eine bis ca. 900°C hochtemperaturstabile Verbindung aus, die in ihrer Wärmeleitfähigkeit, Stabilität und Plastizität wesentlich günstigere Eigenschaften als Zinn-Silber Lotverbindungen aufweisen kann.
  • Der derzeitige optimale Grundwerkstoff für ein Substrat, und insbesondere auch für Wärmesenken, das in einem Silber-Sinterverfahren zur Ausbildung einer elektrischen Anbindung an ein elektronisches Bauelement eingesetzt wird, ist Kupfer aufgrund der hohen Wärmeleitfähigkeit und seiner hohen elektrischen Leitfähigkeit. Weiterhin zeigt die elektrische und thermische Anbindung der Silber-Sinterverbindungsschicht auf Kupfer gute Eigenschaften auch in Bezug auf die Langzeitstabilität bei hohen Temperaturen oder häufigen Temperaturwechseln. Kupfer als Grundwerkstoff ist jedoch teuer und zeigt den Nachteil eines ungünstig hohen Wärmeausdehnungskoeffizienten, was eine erhöhte Anforderung an die ausgleichenden Eigenschaften der Anbindungsschicht stellt im Hinblick auf die hierzu stark unterschiedlichen Wärmeausdehnungskoeffizienten der meisten elektronischen Bauelemente.
  • Gattungsgemäße elektronische Baugruppen mit einem Substrat beziehungsweise einer Wärmesenke aus Kupfer und einer Verbindungsschicht ausgebildet aus einer Silbersinterpaste werden beispielsweise in der deutschen Patentschrift DE 10 2008 009 510 B3 beschrieben.
  • Offenbarung der Erfindung
  • Gegenstand der vorliegenden Erfindung ist eine elektronische Baugruppe umfassend ein elektronisches Leistungsbauteil und mindestens ein Substrat, wobei das Substrat Aluminium, Magnesium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegierung als Substratgrundwerkstoff umfasst und das Substrat mit einer Oberflächenbeschichtung aus Ag, Au, Pd, Sn oder aus einer Ag-, Au-, Pd- oder Sn-Legierung oder mit einer Schichtabfolge mindestens zweier dieser Metalle oder Legierungen auf der dem Leistungsbauteil zugewandten Seite zumindest teilweise versehen ist, wobei das Leistungsbauteil mittels einer Silbersinterverbindungsschicht an das Substrat angebunden ist.
  • Der Gegenstand der vorliegenden Erfindung kann vorteilhafterweise eine verbesserte Zuverlässigkeit bei Temperaturwechseln zeigen, insbesondere bei Baugruppen, in denen Fügeverbindungen bei hohen Einsatztemperaturen verwendet werden. Aufgrund der geringeren Materialkosten des Substratgrundwerkstoffs kann insgesamt die Herstellung von hochtemperaturstabilen Leistungsbauteilen kostengünstiger gestaltet werden.
  • Insbesondere kann daneben durch den Gegenstand der vorliegenden Erfindung eine Erhöhung des maximalen Temperaturhubs erreicht werden, den das elektronische Bauteil ohne ausfallrelevante Beschädigungen auch über eine lange Einsatzdauer und auch bei häufigen Temperaturwechseln tolerieren kann. Dadurch kann insbesondere vorteilhaft eine Erweiterung des Einsatzgebiets der Bauelemente erzielt werden.
  • Weiterhin kann aufgrund der erfindungsgemäßen Ausgestaltung der elektrischen Anbindung unter Kombination mit der Auswahl des Substratgrundwerkstoffs sogar ein Wegfall der Bonddrähte vorgesehen werden. Dies kann zu einer Behebung von möglichen früheren Fehlerquellen und Limiterungen eingesetzt werden, wodurch eine Steigerung der Zuverlässigkeit der gesamten Baugruppe erreicht wird.
  • Daneben kann auch eine Erhöhung der Stromtragfähigkeit durch die erfindungsgemäße Anordnung erzielt werden. Außerdem ist eine beidseitige Entwärmung der Baugruppe möglich. Die erfindungsgemäß vorgesehenen Substratgrundwerkstoffe sind hochtemperaturstabile Grundwerkstoffe und sie sind daher auch geeignet als unterseitige und/oder doppelseitige Substrattechnologie. Es ist vorteilhaft sogar ein Ersatz von DBC-Substraten möglich.
  • Unter dem Begriff eines elektronischen Leistungsbauteils wird im Rahmen der vorliegenden Erfindung insbesondere ein gehäustes oder ungehäustes Halbleiterbauelement, ein IC-Element oder ein passives elektronisches Bauteil, wie beispielsweise ein Widerstand, eine Kapazität oder eine Induktivität, verstanden.
  • Unter dem Begriff des Substrats wird im vorliegenden Rahmen insbesondere ein Schaltungsträger, wie zum Beispiel eine Leiterplatte, Leiter-Leadframes, Stanzgitter oder Wärmesenken verstanden.
  • Unter dem Begriff des Substratgrundwerkstoffs wird im vorliegenden Rahmen insbesondere ein Material verstanden, das zu mehr als 50 Gew.-% des Substrats im Substrat vorliegt.
  • Unter dem Begriff der Silbersinterverbindungsschicht wird hier und im Folgenden insbesondere eine Verbindungsschicht verstanden, die eine elektrische und thermische Anbindung der Fügepartner, wie zum Beispiel ein Leistungsbauteil und eine Leiterplatte oder eine Wärmesenke, bereit stellt. Diese Verbindungsschicht ist bevorzugt ausgebildet durch Sintern einer Sinterpaste beispielsweise enthaltend Silbermetallpartikel und Lösungsmittel. Es entsteht je nach Prozessführung eine dichte oder poröse Sinterverbindungsschicht.
  • Bevorzugt umfasst die Sinterverbindung Cu und/oder Ag und/oder Al.
  • Im Rahmen einer Ausführungsform umfasst die elektronische Baugruppe mindestens ein erstes und ein zweites Substrat, wobei das Leistungsbauteil auf zwei gegenüberliegenden Seiten jeweils mittels einer Silbersinterverbindungsschicht an das erste Substrat und an das zweite Substrat angebunden ist. Das erste und das zweite Substrat sind jeweils mit einer Oberflächenbeschichtung aus Ag, Au, Pd, Sn oder aus einer Ag, Au, Pd oder Sn-Legierung oder mit einer Schichtfolge mindestens zweier dieser Metalle oder Legierungen auf der dem Leistungsbauteil jeweils zugewandten Seite versehen.
  • Im Gegensatz zum Bonden ermöglicht die erfindungsgemäße AVT Technik mit den ausgewählten Substratgrundwerkstoffen somit vorteilhafterweise eine Parallelprozessführung, in der bevorzugt gleichzeitig das Leistungsbauteil sandwichartig zwischen zwei Fügepartnern beziehungsweise zwischen zwei Substraten angebunden werden kann. Umgekehrt ist es selbstverständlich ebenso möglich, zwei Leistungsbauteile an ein Substrat anzubinden. Durch die parallele Prozessführung und insbesondere durch die Möglichkeit der simultanen ober- und unterseitigen Kontaktierung der Bauelemente in nur einem Prozessschritt kann eine erhebliche Vereinfachung der Fertigung solcher elektronischer Baugruppen erzielt werden ebenso wie eine deutliche Zeit- und Kostenersparnis. Durch das Entfallen der Bonddrähte entfallen einerseits bekannte Fehlerbilder, andererseits kann durch eine Baugruppe gemäß der vorliegenden Ausführungsform eine beidseitige Entwärmung der Baugruppe ermöglicht werden, was zu einer größeren Zuverlässigkeit und einer höheren Lebensdauer der elektronischen Baugruppe insgesamt führen kann. Die erfindungsgemäß eingesetzten Substratgrundwerkstoffe sind, wie vorstehend bereits ausgeführt, hochtemperaturstabil. Sie eignen sich daher auch als doppelseitige Substrattechnologie und können daher als kostengünstige Alternative für DBC-Substrate dienen.
  • Im Rahmen einer weiteren Ausführungsform weist das Substrat insbesondere eine Dicke im Bereich von 0,1 mm bis 50 mm, insbesondere von 0,3 mm bis 30 mm, beispielsweise von 1,0 mm bis 5,0 mm auf.
  • Im Rahmen einer weiteren Ausführungsform ist das Leistungsbauteil ein Halbleiterbauteil, ein IC-Element oder ein passives elektronisches Bauteil.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit dem erfindungsgemäßen Verfahren, der erfindungsgemäßen Verwendung sowie den Figuren verwiesen.
  • Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung einer elektronischen Baugruppe umfassend ein elektronisches Leistungsbauteil und mindestens ein Substrat, gekennzeichnet durch die Schritte:
    • a) Bereitstellen mindestens eines Substrats umfassend Aluminium, Magne sium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegie rung als Substratgrundwerkstoff,
    • b) zumindest teilweises Oberflächenbeschichten des Substrats auf der dem Leistungsbauteil zugewandten Seite mit Ag, Au, Pd, Sn oder mit einer Ag-, Au-, Pd- oder Sn-Legierung oder mit einer Schichtabfolge mindestens zwei er dieser Metalle oder Legierungen,
    • c) Aufbringen einer Sinterpaste oder eines Sinterformteils oder einer Kombi nation von Sinterpaste und Sinterformteil auf mindestens eine Fügeseite entweder des Leistungsbauteils oder des Substrats,
    • d) Aufbringen des jeweiligen Fügepartners auf die Sinterpaste oder das Sin terformteil und
    • e) Ausbilden der Sinterverbindungsschicht zwischen dem Leistungsbauteil und dem mindestens einem Substrat.
  • In Schritt b) des erfindungsgemäßen Verfahrens kann das Beschichten des Substrats mit Ag, Au, Pd, Sn oder einer ihrer Legierungen auf jede dem Fachmann bekannte Art und Weise erfolgen. Beispielsweise kann das Substrat auf der dem Leistungsbauteil zugewandten Seite mindestens teilweise, bevorzugt vollflächig, durch elektrolytische, zum Beispiel durch galvanische, Abscheidung, CVD, PVD, durch chemische Reaktion einer Ag-, Au-, Pd- oder Sn-Metallverbindung mit einem Reduktionsmittel oder durch Thermolyse einer entsprechenden Ag-, Au-, Pd- oder Sn-Metallverbindung beschichtet werden. Bevorzugt wird die Beschichtung aus Ag, Au, Pd, Sn oder einer ihrer Legierungen durch galvanische Abscheidung auf die jeweilige Oberfläche des Substrats aufgebracht, da dies großtechnisch erfolgen kann, aber gleichzeitig eine sehr gute Kontrolle der Schichtdicken und der Qualität der Schicht gegeben ist.
  • In Schritt c) kann entweder eine Sinterpaste oder ein Sinterformteil, das heißt ein sogenanntes Preform, oder eine Kombination von Sinterpaste und Sinterformteil auf mindestens eine Fügeseite entweder des Leistungsbauteils oder des Substrats aufgebracht werden. Soll eine Sinterpaste aufgebracht werden, so kann das insbesondere durch Dispensen, Siebdruck, Schablonendruck, Stempeldruck oder durch Rakeln erfolgen. Soll dagegen ein Sinterformteil aufgebracht werden, so kann dies einerseits durch vorheriges Aufbringen einer dünnen Lotschicht, das heißt ein Hartlot oder Weichlot, bevorzugt ein bleifreies Lot, auf eine der beiden Kontaktseiten des Sinterformteils oder des Substrats bzw. des Leistungsbauteils erfolgen. Andererseits kann anstelle der Lotschicht aber auch eine dünne Schicht Sinterpaste aufgetragen werden. Anschließend kann durch eine Temperaturbehandlung entweder die Lotschicht oder die Sinterpastenschicht derart erhitzt werden, dass sich ein zumindest transportfester Verbund ausbildet. bevorzugt enthalten die Sinterpaste und/oder das Sinterformteil Cu und/oder Ag und/oder Al.
  • In Schritt d) wird dann entweder seriell oder auch parallel zu Schritt c) durch Wiederholung oder gleichzeitige Anwendung der vorstehend genannten Verfahren der weitere Fügepartner auf die Sinterpaste oder das Sinterformteil aufgebracht.
  • Insbesondere bevorzugt kann in Schritt e) Ausbilden der Sinterverbindungsschicht zwischen dem Leistungsbauteil und dem mindestens einem Substrat bei vergleichsweise niedrigen Temperaturen zwischen 150°C und 300°C und optional unter Druckbeaufschlagung beispielsweise mit einem Anpressdruck zwischen 0,5 MPa und 40 MPa erfolgen.
  • Bevorzugt umfasst die ausgebildete Sinterverbindung nach Schritt e) Cu und/oder Ag und/oder Al.
  • Im Rahmen einer Ausgestaltung des Verfahrens werden ein erstes Substrat und ein zweites Substrat mit dem Leistungsbauteil derart verbunden, dass sie auf gegenüberliegenden Seiten des Leistungsbauteils aufgebracht und mit jeweils einer Sinterverbindungsschicht angebunden werden.
  • Im Rahmen einer weiteren Ausgestaltung des Verfahrens erfolgt das Ausbilden der Sinterverbindungsschichten in Schritt e) gleichzeitig.
  • Im Gegensatz zum Bonden ermöglicht die erfindungsgemäße AVT Technik mit den ausgewählten Substratgrundwerkstoffen somit vorteilhafterweise eine Parallelprozessführung, in der bevorzugt gleichzeitig das Leistungsbauteil sandwichartig zwischen zwei Fügepartnern beziehungsweise zwischen zwei Substraten angebunden werden kann. Umgekehrt ist es selbstverständlich ebenso möglich, zwei Leistungsbauteile an ein Substrat anzubinden. Durch die parallele Prozessführung und insbesondere durch die Möglichkeit der simultanen ober- und unterseitigen Kontaktierung der Bauelemente in nur einem Prozessschritt kann eine erhebliche Vereinfachung der Fertigung solcher elektronischer Baugruppen erzielt werden ebenso wie eine deutliche Zeit- und Kostenersparnis.
  • Im Rahmen einer weiteren Ausgestaltung des Verfahrens werden ein erstes Leistungsbauteil und ein zweites Leistungsbauteil an mindestens einem Substrat mittels jeweils einer Sinterverbindungsschicht derart angebunden, dass die Leistungsbauteile auf gegenüberliegenden Seiten des Substrats aufgebracht und mit der Sinterverbindungsschicht angebunden werden.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit der erfindungsgemäßen elektronischen Baugruppe, der erfindungsgemäßen Verwendung sowie den Figuren verwiesen.
  • Die Erfindung betrifft weiterhin die Verwendung einer elektronischen Baugruppe der vorstehend beschriebenen Art in einer Leistungselektronik, insbesondere in Leistungselektroniken geeignet für hohe Einsatztemperaturen bis zu 400°C.
  • Im Rahmen einer Ausführungsform ist die elektronische Baugruppe Teil einer Einpressdiode, beispielsweise an einem Generatorschild.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit der erfindungsgemäßen elektronischen Baugruppe, dem erfindungsgemäßen Verfahren sowie den Figuren verwiesen.
  • Zeichnungen
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Zeichnungen veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Zeichnungen nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Es zeigen
  • 1 einen schematischen Querschnitt durch eine erste Ausführungsform einer erfindungsgemäßen elektronischen Baugruppe,
  • 2 einen schematischen Querschnitt durch eine zweite Ausführungsform einer erfindungsgemäßen elektronischen Baugruppe,
  • 3 einen schematischen Querschnitt durch eine dritte Ausführungsform einer erfindungsgemäßen elektronischen Baugruppe.
  • 1 zeigt einen schematischen Querschnitt durch eine erste Ausführungsform einer elektronischen Baugruppe 10 umfassend ein elektronisches Leistungsbauteil 11 und ein Substrat 12. Das Substrat 12 umfasst Aluminium, Magnesium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegierung als Substratgrundwerkstoff. Das Substrat ist mit einer Oberflächenbeschichtung 14 aus Ag, Au, Pd, Sn oder aus einer Ag-, Au-, Pd- oder Sn-Legierung auf der dem Leistungsbauteil 11 zugewandten Seite versehen. Die Oberflächenbeschichtung 14 kann zumindest teilweise oder vollständig auf der dem Leistungsbauteil 11 zugewandten Seite des Substrats 12 angeordnet sein. Das Leistungsbauteil 11 ist mittels einer Silbersinterverbindungsschicht 20 an das Substrat 12 angebunden. Das Leistungsbauteil 11 kann insbesondere ein Halbleiterbauteil sein. Die elektronische Baugruppe 10 ist vorteilhafterweise für die Verwendung in Leistungselektroniken, insbesondere Leistungselektroniken geeignet für hohe Einsatztemperaturen bis ca. 400°C geeignet. Die elektronische Baugruppe 10 kann beispielsweise Teil einer Einpressdiode sein, insbesondere an einem Generatorschild.
  • 2 zeigt eine zweite Ausführungsform einer elektronischen Baugruppe 10, umfassend ein elektronisches Leistungsbauteil 11 und ein Substrat 12, in der das Substrat 12 auf der dem Leistungsbauteil 11 zugewandten Seite mit einer Schichtabfolge 14a, 14b aus mindestens zwei der Metalle oder Legierungen, ausgewählt aus Ag, Au, Pd, Sn oder einer Ag-, Au-, Pd- oder Sn-Legierung, versehen ist.
  • 3 zeigt eine dritte Ausführungsform einer elektronischen Baugruppe 10, umfassend ein erstes Substrat 12 und ein zweites Substrat 12a, wobei das Leistungsbauteil 11 auf zwei gegenüberliegenden Seiten jeweils mittels einer Silbersinterverbindungsschicht 20 an das erste Substrat 12 und an das zweite Substrat 12a angebunden ist. Das Substrat weist an seiner der Silbersinterverbindungsschicht 20 zugewandten Seite eine Schicht 14 auf, welche wie vorstehend ausgeführt aus Ag, Au, Pd, Sn oder einer Legierung dieser Metalle sein kann. Hierbei ergibt sich demgemäß ein sandwichartiger Aufbau der elektronischen Baugruppe 10.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102008009510 B3 [0005]

Claims (12)

  1. Elektronische Baugruppe (10) umfassend ein elektronisches Leistungsbauteil (11) und mindestens ein Substrat (12), – wobei das Substrat (12) Aluminium, Magnesium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegierung als Substratgrundwerkstoff umfasst, – wobei das Substrat (12) mit einer Oberflächenbeschichtung aus Ag, Au, Pd, Sn oder aus einer Ag-, Au-, Pd- oder Sn-Legierung oder mit einer Schichtabfolge (14a, 14b) mindestens zweier dieser Metalle oder Legierungen auf der dem Leistungsbauteil (11) zugewandten Seite zumindest teilweise versehen ist, und – wobei das Leistungsbauteil (11) mittels einer Sinterverbindungsschicht (20) an das Substrat (12) angebunden ist.
  2. Elektronische Baugruppe (10) gemäß Anspruch 1, wobei die Baugruppe (10) mindestens ein erstes und ein zweites Substrat (12, 12a) umfasst, wobei das Leistungsbauteil (11) auf zwei gegenüberliegenden Seiten jeweils mittels einer Sinterverbindungsschicht (20) an das erste Substrat (12) und an das zweite Substrat (12a) angebunden ist.
  3. Elektronische Baugruppe (10) gemäß einem der Ansprüche 1 oder 2, wobei das Substrat (12) eine Dicke im Bereich von 0,1 mm bis 50 mm aufweist.
  4. Elektronische Baugruppe (10) gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Sinterverbindungsschicht Cu und/oder Ag und/oder Al umfasst.
  5. Elektronische Baugruppe (10) gemäß einem der vorstehenden Ansprüche, wobei das Leistungsbauteil (11) ein Halbleiterbauteil, ein IC-Element oder ein passives elektronisches Bauteil ist.
  6. Verfahren zur Herstellung einer elektronischen Baugruppe (10) umfassend ein elektronisches Leistungsbauteil (11) und mindestens ein Substrat (12), gekennzeichnet durch die Schritte: a) Bereitstellen mindestens eines Substrats (12) umfassend Aluminium, Magnesium oder Mangan oder eine Aluminium-, Magnesium- oder Manganlegierung als Substratgrundwerkstoff, b) zumindest teilweises Oberflächenbeschichten des Substrats (12) auf der dem Leistungsbauteil (11) zugewandten Seite mit Ag, Au, Pd, Sn oder mit einer Ag-, Au-, Pd- oder Sn-Legierung oder mit einer Schichtabfolge mindestens zweier dieser Metalle oder Legierungen, c) Aufbringen einer Sinterpaste oder eines Sinterformteils oder einer Kombination von Sinterpaste und Sinterformteil auf mindestens eine Fügeseite entweder des Leistungsbauteils (11) oder des Substrats (12), d) Aufbringen des jeweiligen Fügepartners auf die Sinterpaste oder das Sinterformteil und e) Ausbilden der Sinterverbindungsschicht (20) zwischen dem Leistungsbauteil (11) und dem mindestens einem Substrat (12).
  7. Verfahren nach Anspruch 6, wobei ein erstes Substrat (12) und ein zweites Substrat (12a) mit dem Leistungsbauteil derart verbunden werden, dass sie auf gegenüberliegenden Seiten des Leistungsbauteils (11) aufgebracht und mit jeweils einer Sinterverbindungsschicht (20) angebunden werden.
  8. Verfahren nach Anspruch 7, wobei das Ausbilden der Sinterverbindungsschichten (20) in Schritt e) gleichzeitig erfolgt.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei ein erstes Leistungsbauteil (11) und ein zweites Leistungsbauteil (11a) an mindestens einem Substrat (12) mittels jeweils einer Sinterverbindungsschicht (20) derart angebunden wird, dass die Leistungsbauteile (11) auf gegenüberliegenden Seiten des Substrats (12) aufgebracht und mit der Sinterverbindungsschicht (20) angebunden werden.
  10. Verfahren nach Anspruch 6 bis 9, dadurch gekennzeichnet, dass die Sinterverbindungsschicht (20) in Schritt e) Cu und/oder Ag und/oder Al umfasst.
  11. Verwendung einer elektronischen Baugruppe (10) nach einem der Ansprüche 1 bis 5 in einer Leistungselektronik, insbesondere in Leistungselektroniken geeignet für hohe Einsatztemperaturen bis zu 400°C.
  12. Verwendung nach Anspruch 9, wobei die elektronische Baugruppe (10) Teil einer Einpressdiode, beispielsweise an einem Generatorschild, ist.
DE102011083911A 2011-09-30 2011-09-30 Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff Withdrawn DE102011083911A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011083911A DE102011083911A1 (de) 2011-09-30 2011-09-30 Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
PCT/EP2012/068666 WO2013045367A2 (de) 2011-09-30 2012-09-21 Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011083911A DE102011083911A1 (de) 2011-09-30 2011-09-30 Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff

Publications (1)

Publication Number Publication Date
DE102011083911A1 true DE102011083911A1 (de) 2013-04-04

Family

ID=47046541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083911A Withdrawn DE102011083911A1 (de) 2011-09-30 2011-09-30 Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff

Country Status (2)

Country Link
DE (1) DE102011083911A1 (de)
WO (1) WO2013045367A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
FR3123165B1 (fr) * 2021-05-18 2024-03-01 Tem Machine électrique tournante à aimants surfaciques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102008009510B3 (de) 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
DE102008055138A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Hochtemperaturbeständige lötmittelfreie Bauelementstruktur und Verfahren zum elektrischen Kontaktieren
DE102009002100A1 (de) * 2009-04-01 2010-10-07 Robert Bosch Gmbh Elektrisches Bauelement
DE102010001666A1 (de) * 2010-02-08 2011-08-11 Robert Bosch GmbH, 70469 Elektrisches oder elektronisches Verbundbauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102008009510B3 (de) 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern

Also Published As

Publication number Publication date
WO2013045367A3 (de) 2013-05-30
WO2013045367A2 (de) 2013-04-04

Similar Documents

Publication Publication Date Title
DE10013189B4 (de) Substrat für ein Leistungsmodul
DE60200154T2 (de) Metallischer Gegenstand mit mehrlagigem Belag
DE69428070T2 (de) Verfahren zur Herstellung einer sehr dicken Dickschicht zur Kontrolle der thermischen und stromführenden Eigenschaften von Hybridschaltungen
DE102015102866B4 (de) Keramisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines keramischen Bauelements
DE102010044709A1 (de) Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
EP2760613A1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
DE102013102541A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102008046724B4 (de) Halbleitervorrichtung
DE4132947C2 (de) Elektronische Schaltungsanordnung
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012211952A1 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102011083899A1 (de) Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
WO2012136579A1 (de) Keramische leiterplatte mit al-kühlkörper
DE102009000882B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
WO2013186267A1 (de) Montageträger und verfahren zur montage eines montageträgers auf einem anschlussträger
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE102011083911A1 (de) Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102011076773A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
AT512041A4 (de) Verfahren zur Herstellung eines metallisierten Substrats

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination