[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102019107500A1 - Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung - Google Patents

Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102019107500A1
DE102019107500A1 DE102019107500.9A DE102019107500A DE102019107500A1 DE 102019107500 A1 DE102019107500 A1 DE 102019107500A1 DE 102019107500 A DE102019107500 A DE 102019107500A DE 102019107500 A1 DE102019107500 A1 DE 102019107500A1
Authority
DE
Germany
Prior art keywords
pad
metal
line
opening
patch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019107500.9A
Other languages
English (en)
Inventor
Shu-Wei Chung
Yen-Sen Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/297,938 external-priority patent/US10861807B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019107500A1 publication Critical patent/DE102019107500A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

Ein Verfahren weist die folgenden Schritte auf: Herstellen einer Seed-Schicht auf einem Halbleiterwafer; Aufbringen eines Fotoresists auf die Seed-Schicht; Durchführen eines fotolithografischen Prozesses, um das Fotoresist zu belichten; und Entwickeln des Fotoresists, um eine Öffnung darin zu erzeugen. Die Seed-Schicht wird freigelegt, und die Öffnung umfasst eine erste Öffnung für ein Metallpad und eine mit der ersten Öffnung verbundene zweite Öffnung für eine Metallleitung. An einer Verbindungsstelle der ersten Öffnung und der zweiten Öffnung wird eine dritte Öffnung für ein Metallpatch so erzeugt, dass alle Winkel der Öffnung und benachbart zu der ersten Öffnung größer als 90° sind. Das Verfahren umfasst weiterhin Folgendes: Plattieren des Metallpads, der Metallleitung und des Metallpatches in der Öffnung in dem Fotoresist; Entfernen des Fotoresists; und Ätzen der Seed-Schicht, sodass das Metallpad, die Metallleitung und das Metallpatch zurückbleiben.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 21. November 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/770.445 und dem Titel „Metal Pads and Metal Lines and Method Forming Same“ („Metallpads und Metallleitungen und Verfahren zu deren Herstellung“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund der Erfindung
  • Integrierte Schaltkreise weisen verschiedene Arten von Strukturelementen für Verbindungszwecke auf. Zum Beispiel werden Metallpads normalerweise für Strukturelemente der oberen Ebene verwendet, wie etwa Kontaktstifte, Durchkontaktierungen und dergleichen, die darauf aufsetzen. Die Metallpads können mit Metallleitungen verbunden werden, die viel schmaler als die Metallpads sind. Die Metallleitungen können zum elektrischen Trassieren von elektrischen Signalen, Spannungen, Strömen und dergleichen zu und von den Metallpads verwendet werden. Durch die große Größe der Metallpads und die kleine Breite der Metallleitungen können Zuverlässigkeitsprobleme entstehen. Zum Beispiel können Risse an der Grenzfläche zwischen den Metallleitungen und den Metallpads auftreten. Außerdem können sich in dielektrischen Schichten, die zu den Metallpads benachbart sind, auf Grund einer von den Metallpads aufgebrachten mechanischen Spannung ebenfalls Risse bilden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 11 zeigen Schnittansichten und Draufsichten von Zwischenstufen bei der Herstellung einer Package-Komponente gemäß einigen Ausführungsformen.
    • 12 zeigt eine Draufsicht eines Metallpads und von Metallleitungen gemäß einigen Ausführungsformen.
    • 13 zeigt eine Anfangsstruktur eines Pads und von Verbindungsleitungen gemäß einigen Ausführungsformen.
    • Die 14 bis 19 zeigen Boolesche Operationen, die für Strukturen verwendet werden können, und die resultierenden Strukturen gemäß einigen Ausführungsformen.
    • 20 zeigt eine Anfangsstruktur eines Pads und von Leitungen gemäß einigen Ausführungsformen.
    • 21 zeigt eine UND-Verknüpfung, die an einem dimensionierten Pad und einem dimensionierten Leitungsteil ausgeführt wird, um einen Grenzbereich zu erzeugen, gemäß einigen Ausführungsformen.
    • Die 22 bis 24 zeigen Zwischenschritte beim Bestimmen eines Teils einer Leitung, gemäß einigen Ausführungsformen.
    • 25 zeigt das Dimensionieren (Sizing) des Pads und die UND- Verknüpfung zum Erzeugen eines Grenzbereichs, gemäß einigen Ausführungsformen.
    • 26 zeigt Grenzbereiche der in 20 gezeigten Struktur, gemäß einigen Ausführungsformen.
    • 27 zeigt Strukturen von Patches, die für das Pad und die Verbindungsleitungen verwendet werden, gemäß einigen Ausführungsformen.
    • 28 zeigt ein beispielhaftes Abbruchproblem, gemäß einigen Ausführungsformen.
    • 29 zeigt das Lösen des Abbruchproblems mittels einer Sizing-Operation, gemäß einigen Ausführungsformen.
    • Die 30 und 31 zeigen vereinfachte Boolesche Operationen zum Bestimmen von Grenzbereichen von rechteckigen Strukturen, gemäß einigen Ausführungsformen.
    • 32 zeigt Strukturen von Strukturelementen nach dem Ausführen eines ersten Zyklus von Patching-Prozessen, gemäß einigen Ausführungsformen.
    • 33 zeigt Strukturen von Strukturelementen nach dem Ausführen eines zweiten Zyklus von Patching-Prozessen, gemäß einigen Ausführungsformen.
    • Die 34 und 35 zeigen das Patching an einem gekrümmten Rand eines Pads, gemäß einigen Ausführungsformen.
    • 36 zeigt das Patching an einem runden Pad, gemäß einigen Ausführungsformen.
    • 37 zeigt das Patching an einer Seite einer Leitung, gemäß einigen Ausführungsformen.
    • 38 zeigt zwei Zyklen von Patching-Prozessen, gemäß einigen Ausführungsformen.
    • 39 zeigt einen Prozessablauf zum Bestimmen von Grenzbereichen einer Struktur, gemäß einigen Ausführungsformen.
    • 40 zeigt einen Prozessablauf zum Herstellen eines Bauelement-Dies, gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Eine integrierte Schaltkreisstruktur mit einem Pad und entsprechenden Verbindungsleitungen und ein Verfahren zu deren Herstellung werden gemäß verschiedenen Ausführungsformen bereitgestellt. Zwischenstufen bei der Herstellung des Pads und der Verbindungsleitungen werden gemäß einigen Ausführungsformen erläutert. Außerdem werden einige Abweichungen einiger Ausführungsformen erörtert. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird eine technische Lösung bereitgestellt, um eine technische Aufgabe zu lösen. Die technische Aufgabe betrifft eine integrierte Schaltkreisstruktur mit einem Pad und Verbindungsleitungen, die mit dem Pad verbunden sind. Wenn rechte oder spitze Winkel zwischen Rändern des Pads und den Leitungen entstehen, konzentriert sich auf Grund der Wärmedehnung und -schrumpfung des Metallpads und der Leitungen eine mechanische Spannung an den angrenzenden Bereichen des Pads und der Leitungen, sodass Risse an den angrenzenden Bereichen entstehen. Die konzentrierte Spannung kann auch an benachbarte dielektrische Schichten weitergegeben werden, sodass Risse auch in den dielektrischen Schichten entstehen.
  • Die technische Lösung dieser technischen Aufgabe umfasst das Modifizieren der Struktur der integrierten Schaltkreisstruktur durch Hinzufügen von Patches in der Entwurfsphase für die integrierte Schaltkreisstruktur. Die modifizierte Struktur dient dann zum Erzeugen von lithografischen Masken, die zum Herstellen der integrierten Schaltkreisstruktur auf einem Wafer verwendet werden. Um zu bestimmen, wo Patches hinzugefügt werden sollen, werden Boolesche Operationen an den Strukturen des Pads und der Leitungen ausgeführt, um Grenzbereiche des Pads und der Leitungen zu bestimmen, sodass Patches in die Grenzbereiche eingefügt werden können. Die Patches bilden stumpfe Winkel mit dem Pad und den Leitungen. Durch diese Operationen werden alle spitzen und rechten Winkel eliminiert, die andernfalls zwischen dem Pad und den Leitungen entstehen würden.
  • Die 1 bis 11 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Wafers und von Bauelement-Dies mit Metallpads und metallischen Verbindungsleitungen, gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die entsprechenden Schritte sind auch in dem Prozessablauf 400 schematisch angegeben, der in 40 gezeigt ist. Es ist klar, dass die 1 bis 11 einige Beispiele zum Herstellen von Pads und Verbindungsleitungen zeigen, in denen die Pads und Metallleitungen auf der Ebene des Metallpads (die gelegentlich als Aluminium-Pad-Ebene bezeichnet wird) und/oder auf der Nachpassivierungsverbindungs-Ebene (PPI-Ebene) hergestellt werden. Es ist klar, dass die Ausführungsformen der vorliegenden Erfindung für jede Ebene von integrierten Schaltkreisen verwendet werden können, unter anderem Transistoren (wie etwa Metall-Gate-Trassierung), Justiermarken, Dichtungsringstrukturen, Kontakthügel, Trassierungsleitungen, Metallleitungen in dielektrischen Low-k-Schichten und dergleichen.
  • In 1 wird ein Wafer 2 bereitgestellt. Der Wafer 2 weist ein Substrat 20 auf, das ein Halbleitersubstrat, wie etwa ein Siliziumsubstrat, sein kann, aber auch aus anderen Halbleitermaterialien bestehen kann, unter anderem Siliziumgermanium, Silizium-Kohlenstoff, Galliumarsenid oder dergleichen. Gemäß einigen Ausführungsformen der vorliegenden Erfindung ist der Wafer 2 ein Bauelement-Wafer, und auf der Oberfläche des Substrats 20 werden Halbleiter-Bauelemente 24 (wie etwa Transistoren, Widerstände, Kondensatoren, Induktoren oder dergleichen) hergestellt. Über dem Substrat 20 wird eine Verbindungsstruktur 22 mit darin hergestellten Metallleitungen und Durchkontaktierungen 26 hergestellt. Die Metallleitungen und Durchkontaktierungen 26 werden mit den Halbleiter-Bauelementen 24 elektrisch verbunden. Die Metallleitungen und Durchkontaktierungen 26 können aus Kupfer oder Kupferlegierungen bestehen und mit Damascene-Prozessen hergestellt werden. Die Verbindungsstruktur 22 kann eine Mehrzahl von dielektrischen Schichten 25 aufweisen, die ein Zwischenschicht-Dielektrikum (ILD; nicht dargestellt) und Zwischenmetall-Dielektrika (IMDs; nicht dargestellt) umfassen können, wobei die Metallleitungen und Durchkontaktierungen 26 in den dielektrischen Schichten 25 angeordnet sind. Bei alternativen Ausführungsformen ist der Wafer 2 ein Interposer-Wafer oder ein Package-Substrat, und er weist im Wesentlichen keine integrierten Schaltkreiselemente auf.
  • Über der Verbindungsstruktur 22 wird eine Metallschicht 28 als eine Schutzschicht hergestellt. Die Metallschicht 28 kann zum Beispiel durch physische Aufdampfung (PVD), chemische Aufdampfung (CVD) oder dergleichen hergestellt werden. Der entsprechende Schritt ist als Schritt 402 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Die Metallschicht 28 kann Aluminium (Al), Kupfer, (Cu), Silber (Ag), Gold (Au), Nickel (Ni), Wolfram (W), Legierungen davon und/oder Multischichten davon aufweisen. Die Metallschicht 28 kann zum Beispiel über die Metallleitungen und Durchkontaktierungen 26 mit den Halbleiter-Bauelementen 24 elektrisch verbunden werden. Auf die Metallschicht 28 wird ein Fotoresist 30 aufgebracht. Der entsprechende Schritt ist als Schritt 402 in dem Prozessablauf angegeben, der in 40 gezeigt ist.
  • Über dem Fotoresist werden lithografische Masken 32 platziert. Die lithografischen Masken 32 weisen transparente Teile 32B, die Licht durchlassen, und opake Teile 32A auf, die kein Licht durchlassen. Ein Lichtstrahl 33 wird auf die lithografische Maske 32 projiziert, sodass einige Teile des Fotoresists 30 direkt unter den transparenten Teilen 32B belichtet werden und einige andere Teile des Fotoresists 30 direkt unter den opaken Teilen 32A nicht belichtet werden. Der entsprechende Schritt ist als Schritt 404 in dem Prozessablauf angegeben, der in 40 gezeigt ist.
  • 2 zeigt eine Draufsicht eines Teils der lithografischen Maske 32 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Bei einigen Ausführungsformen weisen die Strukturen der lithografischen Maske 32 die opaken Teile 32A und die transparenten Teile 32B auf, die schematisch dargestellt sind. Es ist klar, dass obwohl die opaken Teile als Teile dargestellt sind, die die Strukturen eines Pads und von Leitungen aufweisen, die Strukturen umgekehrt werden können und transparente Teile die Strukturen des Pads und der Leitungen aufweisen können, je nachdem, ob das Fotoresist 30 (1) ein positives Fotoresist oder ein negatives Fotoresist ist. Die Strukturen weisen einen Pad-Teil 32A1, einen Leitungsteil 32A2 und Patch-Teile 32A3 auf. Obwohl Grenzflächen zwischen den Teilen 32A1, 32A2 und 32A3 dargestellt sind, bilden die Teile 32A1, 32A2 und 32A3 in Wirklichkeit eine zusammenhängende Struktur ohne erkennbare Grenzflächen dazwischen.
  • Dann wird in 3 das belichtete Fotoresist 30 entwickelt, um einige Teile zu entfernen, und die verbliebenen Teile können die in 2 gezeigten Strukturen haben. Der entsprechende Schritt ist als Schritt 406 in dem Prozessablauf angegeben, der in 40 gezeigt ist. In einem nachfolgenden Prozess, der in 4 gezeigt ist, wird das strukturierte Fotoresist 30 als eine Ätzmaske zum Ätzen der Metallschicht 28 verwendet, sodass zusammengesetzte Metallbereiche 31 entstehen. Der entsprechende Schritt ist als Schritt 408 in dem Prozessablauf angegeben, der in 40 gezeigt ist. In 12 ist eine Draufsicht der zusammengesetzten Metallbereiche 31 gezeigt. Die zusammengesetzten Metallbereiche 31 weisen bei einigen Ausführungsformen ein Metallpad 31A und Metallleitungen 31B auf, die mit dem Metallpad 31A verbunden sind. Der zusammengesetzte Metallbereich 31 weist außerdem Metallpatches 31C auf. Obwohl die Grenzflächen zwischen dem Metallpad 31A, den Metallleitungen 31B und den Metallpatches 31C zur Identifizierung mit Strichlinien dargestellt sind, bilden diese Strukturelemente in Wirklichkeit einen zusammenhängenden Bereich ohne erkennbare Grenzflächen dazwischen.
  • In 5 wird eine Passivierungsschicht 34 so hergestellt, dass sie Randteile des Metallpads 31A in dem zusammengesetzten Metallbereich 31 bedeckt. Der entsprechende Schritt ist als Schritt 410 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung weist die Passivierungsschicht 34 eine Siliziumoxidschicht und eine Siliziumnitridschicht über der Siliziumoxidschicht auf, aber es können auch andere dielektrische Materialien, wie etwa undotiertes Silicatglas (USG), verwendet werden. In der Passivierungsschicht 34 werden Öffnungen 38 erzeugt, sodass mittlere Teile der Metallpads in den zusammengesetzten Metallbereichen 31 durch die Öffnungen 38 freigelegt werden.
  • Über der Passivierungsschicht 34 wird eine Polymerschicht 36 hergestellt, die in die Öffnungen 38 in der Passivierungsschicht 34 hinein reicht. Der entsprechende Schritt ist als Schritt 410 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Die Polymerschicht 36 kann bei einigen Ausführungsformen ein lichtempfindliches Material aufweisen. Das Material der Polymerschicht 36 umfasst unter anderem Polyimid, Polybenzoxazol (PBO) oder dergleichen. Außerdem wird die Polymerschicht 36 strukturiert, um einige Teile der Öffnungen 38 wiederherzustellen, sodass die Metallpads in den zusammengesetzten Metallbereichen 31 freigelegt werden.
  • Wie in 6 gezeigt ist, wird dann eine Seed-Schicht 40 über der Polymerschicht 36 hergestellt. Der entsprechende Schritt ist als Schritt 412 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung ist die Seed-Schicht 40 eine Verbundschicht mit einer Mehrzahl von Schichten. Die Seed-Schicht 40 kann zum Beispiel eine untere Schicht und eine obere Schicht (nicht dargestellt) umfassen, wobei die untere Schicht eine Titanschicht, ein Titannitridschicht, eine Tantalschicht, eine Tantalnitridschicht oder dergleichen ist. Die Materialien für die obere Schicht können Kupfer oder Kupferlegierungen sein. Bei alternativen Ausführungsformen kann die Seed-Schicht 40 eine einzelne Schicht sein, die zum Beispiel eine Kupferschicht sein kann. Die Seed-Schicht 40 kann durch PVD hergestellt werden, obwohl auch andere geeignete Verfahren verwendet werden können.
  • 7 zeigt die Herstellung einer strukturierten Plattierungsmaske 42. Der entsprechende Schritt ist als Schritt 414 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht die Plattierungsmaske 42 aus einem Fotoresist, aber es können auch andere Materialien verwendet werden. Die Plattierungsmaske 42 wird strukturiert, um Öffnungen 44 zu erzeugen, durch die einige Teile der Seed-Schicht 40 freigelegt werden. Die Herstellung der strukturierten Plattierungsmaske 42 kann Folgendes umfassen: Herstellen einer Fotoresist-Schutzschicht; Belichten der Fotoresist-Schutzschicht unter Verwendung einer lithografischen Maske 46; und Entwickeln der Fotoresist-Schutzschicht. Die lithografische Maske 46 kann opake Teile und transparente Teile aufweisen. Eine beispielhafte Struktur eines Teils der lithografischen Maske 46 kann außerdem der in 2 gezeigten Struktur ähnlich sein. Die Strukturen in der lithografischen Maske 46 können Padteile, Leitungsteile und Patchteile umfassen, die den in 2 gezeigten Teilen ähnlich sind. Daher werden die Einzelheiten hier nicht erörtert. Eine Öffnung 44 weist einen Padteil 44A, einen Leitungsteil 44B und einen Patchteil 44C auf, die auch in 12 gezeigt sind.
  • Dann wird ein Plattierungsprozess durchgeführt, um Nachpassivierungsverbindungen (PPIs) 50 in den Öffnungen 44 herzustellen, wie in 7 gezeigt ist. Der entsprechende Schritt ist als Schritt 416 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Die PPIs 50 können eine kupferhaltige Schicht umfassen, die Kupfer oder eine Kupferlegierung aufweist. Bei alternativen Ausführungsformen weisen die PPIs 50 außer der kupferhaltigen Schicht auch eine nickelhaltige Schicht, eine palladiumhaltige Schicht und/oder dergleichen auf.
  • Anschließend wird die Plattierungsmaske 42 zum Beispiel in einem Fotoresist-Ablöseverfahren entfernt, und die resultierende Struktur ist in 9 gezeigt. Wie in 10 gezeigt ist, werden dann die freiliegenden Teile der Seed-Schicht 40, die zuvor von der Plattierungsmaske 42 bedeckt waren, durch Ätzung entfernt, während die Teile der Seed-Schicht 40, die von den PPIs 50 bedeckt sind, nicht entfernt werden. In der gesamten Beschreibung weisen PPIs 50, auf die später Bezug genommen wird, außerdem die verbliebenen Teile der Seed-Schicht 40 auf.
  • Die PPI 50 kann ein PPI-Pad 50A, PPI-Leitungen 50B, die mit dem PPI-Pad 50A verbunden sind, und PPI-Patches 50C aufweisen. Die Draufsichtformen der PPI 50 können in 12 durch ein zusammengesetztes Element 50 dargestellt werden. Obwohl die Grenzflächen zwischen dem PPI-Pad 50A, den PPI-Leitungen 50B, die mit dem PPI-Pad 50A verbunden sind, und den PPI-Patches 50C zur Identifizierung mit Strichlinien dargestellt sind, bilden diese Strukturelemente in Wirklichkeit einen zusammenhängenden Bereich ohne erkennbare Grenzflächen dazwischen. Es ist klar, dass obwohl der zusammengesetzte Metallbereich 31 und die zusammengesetzte PPI 50 unter Verwendung der gleichen 12 dargestellt sind, 12 nur dazu dient zu zeigen, dass der zusammengesetzte Metallbereich 31 und die zusammengesetzte PPI 50 Pads, Leitungen und Patches aufweisen können. Die Strukturen des Metallpads 31A können jedoch von den Strukturen der PPI 50 verschieden sein.
  • 11 zeigt die Herstellung einer Polymerschicht 52, von UBMs 54 (UBM: Metallisierung unter dem Kontakthügel) und von elektrischen Verbindungselementen (wie etwa Lotbereichen) 56. Der entsprechende Schritt ist als Schritt 420 in dem Prozessablauf angegeben, der in 40 gezeigt ist. Dann wird der Wafer 2 in einem Die-Zersägungsprozess entlang Ritzgräben 60 vereinzelt, sodass Bauelement-Dies 58 entstehen. Der entsprechende Schritt ist als Schritt 422 in dem Prozessablauf angegeben, der in 40 gezeigt ist.
  • Wie vorstehend dargelegt worden ist, kann die Herstellung der PPIs 50 und der zusammengesetzten Metallbereiche 31 lithografische Prozesse umfassen, in denen lithografische Masken für die Belichtung der Fotoresists verwendet werden. Die Strukturen, die auf den lithografischen Masken erzeugt werden, werden mit einer Mehrzahl von Prozessen bearbeitet, die Boolesche Operationen und Patching-Prozesse umfassen, wie unter Bezugnahme auf die 13 bis 27 dargelegt wird. Mit den Booleschen Operationen wird eine Anfangsstruktur eines zusammengesetzten Elements, das ein Pad und Leitungen umfasst, bearbeitet, um die Grenzbereiche des Pads und der Leitungen zu identifizieren. Dann werden in einem oder mehreren Patching-Prozessen Patches zu der Anfangsstruktur hinzugefügt, um eine modifizierte Struktur zu erzeugen, sodass die spitzen und rechten Winkel in der Anfangsstruktur durch stumpfe Winkel in der modifizierten Struktur ersetzt werden. Wenn die modifizierte Struktur zum Erzeugen von fotolithografischen Masken (wie etwa der fotolithografischen Masken 32 und 46 in 1 bzw. 7) verwendet wird, haben die resultierenden zusammengesetzten Metallbereiche 31 und PPIs 50 nicht mehr die spitzen und rechten Winkel, die zwischen Pads und Leitungen entstehen.
  • 13 zeigt eine zusammengesetzte Anfangsstruktur 100, die einen Padteil 102 und Leitungsteile 104 aufweist, die mit dem Padteil 102 verbunden sind. Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein Strukturelement (wie etwa 102) als ein „Pad“ bezeichnet, wenn seine Breite Wi größer als ein vorgegebener Wert ist, z. B. etwa 31,5 µm, oder wenn es eine kleinste angemessene Abmessung hat, die zu einem Prüfstift passt, sodass das „Pad“ zum Prüfen der elektrischen Leistungsfähigkeit verwendet werden kann. Ein Pad kann auch entsprechend einer Änderung der Breite von Strukturelementen definiert werden, und wenn einer breiterer Teil der Strukturelemente mit einem schmalen Teil verbunden ist, wobei ein Verhältnis einer Breite des breiteren Teils zu einer Breite des mit diesem verbundenen schmalen Teils größer als etwa 9,0 ist, kann der breitere Teil als ein Pad definiert werden und der schmalere Teil kann als eine Leitung bezeichnet werden. Die Leitungen 104 können isolierte Bereiche bilden, in denen die Leitungen relativ weit voneinander entfernt sind, und sie können dichte Bereiche bilden, in denen die Leitungen 104 dicht beieinander sind.
  • Die Strukturen, wie etwa die zusammengesetzte Struktur 100 von 13, können in einem Computer gespeichert werden. Zum Modifizieren der Strukturen, wie etwa der zusammengesetzten Struktur 100 von 13, kann eine Mehrzahl von Operationen ausgeführt werden, um zum Beispiel modifizierte Strukturen 100' zu erzeugen, wie in 27 gezeigt ist, indem Patches 108A und 108B auf der zusammengesetzten Struktur 100 hinzugefügt werden. Die Patches werden zu den Grenzbereichen 106 (13 und 27) hinzugefügt, wo Leitungen mit den entsprechenden Pads verbunden werden. Die Grenzbereiche 106 weisen Grenzflächen auf, wo die Leitungen 104 an die Pads 102 und an die benachbarten Bereiche angrenzen. Die Bestimmung der Grenzbereiche 106 wird mittels eines Computers unter Verwendung einer Mehrzahl von Booleschen Operationen durchgeführt.
  • Die 14 bis 19 zeigen eine Mehrzahl von Booleschen Standard-Operationen, die an den Strukturen ausgeführt werden können. Diese Standard-Operationen können zum Bestimmen der Grenzbereiche 106 kombiniert werden. 14 zeigt eine UND-Verknüpfung, die an Strukturen A und B ausgeführt wird. Durch die UND-Verknüpfung bleiben die Strukturen, die zu den Strukturen/Bereichen A und B gehören, bestehen, während andere Bereiche entfernt werden. 15 zeigt eine ODER-Verknüpfung, die an den Strukturen ausgeführt wird. Durch die ODER-Verknüpfung bleiben die Strukturen, die zu einer (oder beiden) der Strukturen A und B gehören, bestehen, während andere Bereiche entfernt werden. 16 zeigt eine NICHT-Verknüpfung, die an den Strukturen A und B ausgeführt wird. Durch eine A-NICHT-B-Verknüpfung werden die Teile der Strukturen A entfernt, die auch zu den Strukturen B gehören. Die Strukturen/Bereiche, die zu den Strukturen A, aber nicht zu den Strukturen B gehören, bleiben bestehen. 17 zeigt eine NICHT-Verknüpfung, die an den Strukturen A und B ausgeführt wird. Durch eine B-NICHT-A-Verknüpfung werden die Teile der Strukturen B entfernt, die auch zu den Strukturen A gehören. Die Strukturen/Bereiche, die zu den Strukturen B, aber nicht zu den Strukturen A gehören, bleiben bestehen. 18 zeigt eine Sizing-Operation, die an einer Struktur C ausgeführt wird, sodass eine vergrößerte Struktur C' entsteht. Durch eine Sizing-Z-Operation werden die äußeren Grenzen der Struktur C um eine Strecke Z in Richtungen senkrecht zu den Längsrichtungen der jeweiligen Teile der Grenzen nach außen verschoben. 19 zeigt eine INTERACT-Verknüpfung, die an den Strukturen A und B ausgeführt wird. Durch die A-INTERACT-B-Verknüpfung bleiben die Strukturen/Bereiche A, die mit einer oder mehreren Strukturen B verbunden sind, bestehen, und die Strukturen/Bereiche A, die nicht mit einer oder mehreren Strukturen B verbunden sind, werden entfernt. Wie in 19 gezeigt ist, wird zum Beispiel die Struktur A, die das Kreuz-Symbol hat, aus der resultierenden Struktur entfernt.
  • Die 20 bis 25 zeigen ein Beispiel dafür, wie die Booleschen Operationen, die in den 14 bis 19 gezeigt sind, kombiniert werden, um den Grenzbereich 106 zu bestimmen, wie in 20 gezeigt ist. Die Anfangsstruktur 100, die in 20 gezeigt ist, wird der einfachen Beschreibung halber gegenüber der in 13 gezeigten Struktur 100 vereinfacht. 20 zeigt eine Anfangsstruktur 100, die einen Padteil 102, einen Leitungsteil 104, der mit dem Padteil 102 verbunden ist, und einen Leitungsteil 104A aufweist, der nicht mit dem Padteil 102 verbunden ist. Es ist klar, dass die gleichen Operationen, die an der in 20 gezeigten Struktur 100 ausgeführt werden, auch an der in 13 gezeigten Struktur 100 ausgeführt werden können, um die Grenzbereiche zu bestimmen. Die Schritte zum Bestimmen der Grenzbereiche sind auch schematisch in dem Prozessablauf 300 angegeben, der in 39 gezeigt ist.
  • 21 zeigt ein System der Booleschen Operationen zum Bestimmen des Grenzbereichs 106 der Leitung 104 und des Pads 102. Insgesamt umfasst die Bestimmung des Grenzbereichs 106 das Bestimmen eines Teils 104' der Leitung 104, der gegenüber der Leitung 104 verkürzt ist. Der Teil 104' ist auch in 20 gezeigt. Der entsprechende Schritt ist als Schritt 310 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung, die in 20 gezeigt sind, hat der Leitungsteil 104' einen Abstand Z1 von dem Pad 102, wobei der Abstand Z1 zum Lösen des Abbruchproblems für den Fall verwendet wird, dass das Pad 102 nicht rechtwinklig ist, wie in späteren Absätzen dargelegt wird. Wenn das Pad 102 jedoch rechtwinklig ist, kann der Teil 104' eine Seite haben, die eine Seite des Pads 102 berührt.
  • In 21 umfasst das Bestimmen des Grenzbereichs 106 Folgendes: Dimensionieren des Pads 102 mittels der Größe B1, um eine Struktur 102' zu erzeugen; Bestimmen des Leitungsteils 104'; Dimensionieren des Leitungsteils 104', um eine Struktur 104" zu erzeugen; und Durchführen einer 102'-UND-104"-Verknüpfung, sodass der Grenzbereich 106 erhalten wird. Die Größe Bi kann bei einigen Ausführungsformen etwa 2,25 µm bis etwa 7,5 µm betragen. Die Booleschen Operationen zum Bestimmen des Leitungsteils 104' und zum anschließenden Dimensionieren des Leitungsteils 104' zum Erzeugen der Struktur 104" sind in den 22 bis 25 gezeigt. In den 22 bis 25 sind oben jeweils die Booleschen Operationen für die jeweiligen Figuren angegeben. Außerdem wird die entsprechende Operation in den 22 bis 25 mittels eines gestrichelten Rahmens hervorgehoben, der einen Teil der vollständigen Operation kennzeichnet, um anzugeben, welche neue Operation an den Strukturen ausgeführt wird, die in den vorhergehenden Operationen erhalten worden sind.
  • Der vollständige Ausdruck der Booleschen Operationen zum Bestimmen der Grenzbereiche 106 einer Anfangsstruktur (wie etwa in 20) ist in Gleichung 1 wie folgt angegeben: Boundary ( 106 ) = { { AP_PAD SIZING B1  μ m } AND { { { { WHOLE_PATTERN NOT { PAD SIZING Z1  μ m } } AND  { PAD SIZING B1  μ m } } INTERACT  { PAD SIZING Z1  μ m } } SIZING B1  μ m }  
    Figure DE102019107500A1_0001
    worin „PAD“ dem Pad 102 entspricht und „WHOLE_PATTERN“ der Anfangsstruktur 100 entspricht.
  • 22 zeigt eine erste Boolesche Operation, die zum Erzeugen einer Struktur mit den Leitungsteilen 104 und 104A und ohne die dimensionierte Struktur 102' des Pads 102 verwendet wird. Der entsprechende Schritt ist als Schritt 312 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Die Leitungsteile 104 und 104A werden durch Ausführen einer NICHT-Verknüpfung an der WHOLE PATTERN erhalten, um die dimensionierte Struktur 102' aus der Gesamtstruktur in 20 auszuschließen. Die Booleschen Operationen in 22 sind {WHOLE_PATTERN NOT {PAD SIZING Z1 µm}}. Die Operation (PAD Sizing Z1) soll Abbruchprobleme lösen, wie später dargelegt wird. Der Wert Z1 bezieht sich auf die Gitterbreite beim Strukturieren und kann etwa das 2- bis 100-fache der Gitterbreite betragen. Wenn bei einigen Ausführungsformen die Gitterbreite zum Beispiel 0,0005 µm beträgt, kann der Wert Z1 etwa 0,001 µm bis etwa 0,05 µm betragen.
  • 23 zeigt das Verkürzen der Leitungen 104 und 104A. Der entsprechende Schritt ist als Schritt 314 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Da die Leitung 104 länger als gewünscht sein kann, wird der Teil von 104, der von dem Pad 102 entfernt ist, abgetrennt. Dies kann dadurch geschehen, dass zusätzlich eine UND-Verknüpfung ausgeführt wird, um die in 22 erhaltene Struktur, bei der das Pad 102 mittels B1 dimensioniert ist, zu addieren („to AND“). Die Booleschen Operationen in 23 werden zu („Struktur in 22“ AND {PAD SIZING B1 µm}) vereinfacht, und die vollständigen Booleschen Operationen in den 22 und 23 sind {{WHOLE_PATTERN NOT {PAD SIZING Z1 µm}} AND {PAD SIZING B1 µm}}.
  • 24 zeigt, wie Leitungen (z. B. 104A), die nicht an das Pad 102 angrenzen, entfernt werden. Der entsprechende Schritt ist als Schritt 316 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Der entsprechende Schritt wird durch Ausführen einer INTERACT-Verknüpfung realisiert, um die in 23 erhaltenen Strukturen mit der dimensionierten Struktur 102' des Pads 102 in Wechselwirkung zu bringen. Die Booleschen Operationen in 24 werden zu {„Struktur in 23“ INTERACT {PAD SIZING Z1 µm}} vereinfacht, und die vollständigen Booleschen Operationen in den 22 bis 24 sind {{{WHOLE_PATTERN NOT {PAD SIZING Z1 µm}} AND {PAD SIZING B1 µm}} INTERACT {PAD SIZING Z1 µm}}. Nach den Operationen in 24 wird der verkürzte Leitungsteil 104' erhalten (siehe 21).
  • 25 zeigt, wie der verkürzte Leitungsteil 104' mittels B1 dimensioniert wird, um die dimensionierte verkürzte Struktur 104" zu erhalten. Der entsprechende Schritt ist als Schritt 318 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Diese Operation definiert den Umgebungsbereich der Verbindungsstelle der Leitung 104 und des Pads 102. Die Booleschen Operationen in 25 werden zu („Strukturen in 25“ SIZING Bi µm) vereinfacht und können wie folgt ausgedrückt werden:
    • {{{WHOLE_PATTERN NOT {PAD SIZING Z1 µm}} AND {PAD SIZING B1 µm}} INTERACT {PAD SIZING Z1 µm}} SIZING B1 µm}       [Beispiel 1].
  • Nachdem die dimensionierte verkürzte Struktur 104" in 25 erhalten worden ist, kann sie mit der dimensionierten Struktur 102' addiert („AND“) werden, um den Grenzbereich 106 zu erhalten, der in 21 gezeigt ist. Der entsprechende Schritt ist als Schritt 320 in dem Prozessablauf angegeben, der in 39 gezeigt ist. Die jeweilige Boolesche Operation kann zu {{AP_PAD SIZING Bi µm} AND (Beispiel 1)} vereinfacht werden, und der vollständige Ausdruck für die Booleschen Operationen in den 22 bis 25 ist vorstehend in Gleichung 1 angegeben worden.
  • Die vorstehend erörterten Operationen werden an einer vereinfachten Struktur ausgeführt, die in 20 gezeigt ist. Wenn die gleichen Booleschen Operationen (wie in Gleichung 1) an der in 13 gezeigten Struktur ausgeführt werden, werden ebenfalls Grenzbereiche 106 erzeugt, wie in 26 gezeigt ist. An der Verbindungsstelle jeder Leitung 104 mit dem Pad 102 ist ein einziger Grenzbereich 106 zu finden.
  • 26 zeigt die Anfangsstruktur mit hinzugefügten Grenzbereichen 106. Wie in 26 gezeigt ist, können die Leitungen 104 mit dem Pad 102 spitze Winkel, wie etwa einen Winkel α1, oder rechte Winkel, wie etwa einen Winkel α2, bilden. Wenn die in 26 gezeigte Struktur auf Halbleiterwafern und -Dies zum Beispiel als Metallpads und Metallleitungen hergestellt wird, bewirken die spitzen und die rechten Winkel, dass sich die mechanische Spannung in den Wafern und Dies in den Grenzbereichen 106 konzentriert, was zu Rissen in den Leitungen, den Pads und den benachbarten dielektrischen Schichten führt. Daher werden Patches in der Struktur 100, wo es spitze und rechte Winkel gibt, hergestellt, sodass die spitzen und rechten Winkel aus den Grenzbereichen entfernt werden und stumpfe Winkel entstehen, wie in 27 gezeigt ist. Da die Patches bei ihrer Herstellung auf Halbleiterwafern und -Dies gleichzeitig mit dem entsprechenden Pad und den entsprechenden Leitungen als zusammenhängender Bereich hergestellt werden, werden die spitzen und rechten Winkel aus den jeweiligen zusammengesetzten Metall-Elementen ( 12) entfernt, und die Spannungskonzentration und die resultierende Rissbildung in Leitungen, Pads und dielektrischen Schichten werden beseitigt.
  • 27 zeigt eine modifizierte Struktur 100' (modifiziert gegenüber der Anfangsstruktur 100), in der Patches 108 (die 108A und 108B umfassen) hinzugefügt sind. Bei einigen Ausführungsformen werden die zwischen dem Pad 102 und der Leitung 104 entstandenen Winkel in den Grenzbereichen analysiert und mit einem vorgegebenen Referenzwinkel verglichen. Der Referenzwinkel kann ein Winkel sein, der gleich oder größer als 90° ist, und er kann gleich oder kleiner als 135° sein. Der Referenzwinkel kann zum Beispiel 90°, 100°, 110°, 120°, 130° oder 135° betragen, oder er kann jeder Winkel in dem Bereich von (einschließlich) 90° bis 135° sein. Wenn ein Winkel in dem Grenzbereich 106 gleich oder kleiner als der Referenzwinkel ist, wird ein Patch 108A zu dem entsprechenden Bereich hinzugefügt. Nehmen wir zum Beispiel an, dass, wie in 26 gezeigt ist, der Referenzwinkel 90° beträgt, und da der Winkel α1 (26) kleiner als 90° ist und der Winkel α2 gleich 90° ist, werden Patches 108A hinzugefügt, wie in 27 gezeigt ist. Dadurch entstehen in den Grenzbereichen stumpfe Winkel, wie etwa β1, β2, β3 und β4. Die Patches 108A können dreieckige Formen haben, wobei die Patches 108A jeweils eine Seite haben, die einen Rand einer der Leitungen 104 kontaktiert und an diesen angepasst ist, und ein anderer Rand den Rand des Pads 102 kontaktiert und an diesen angepasst ist. Bei einigen Ausführungsformen der vorliegenden Erfindung kann eine Länge BZ1 der Ränder der Patches 108A etwa 1/5B1 bis etwa 2/3B1 (21) betragen, wobei B1 die Dimensionierungsgröße ist. Der Wert B1 ist außerdem in 26 in groben Zügen dargestellt. BZ1 ist außerdem kleiner als der Mindestabstand zwischen benachbarten Leitungen 104.
  • Es ist klar, dass nach dem Durchführen eines Zyklus des Winkelbestimmungs- und Patch-Hinzufügungs-Prozesses (der auch als Patching-Prozess bezeichnet wird) einige neu entstandene Winkel (wie etwa ein Winkel γ1) kleiner als oder gleich dem Referenzwinkel sein kann. Um dieses Problem zu lösen, kann ein zweiter Zyklus des Winkelbestimmungs- und Patching-Prozesses durchgeführt werden. Dadurch werden Patches 108B hinzugefügt, die eine oder zwei Seiten haben können, die das eine oder die mehreren Patches 108A kontaktieren, und die einen Rand, der das Pad 102 kontaktiert, haben können oder auch nicht. Die 32 und 33 zeigen den Ablauf des ersten Zyklus des Patching-Prozesses bzw. des zweiten Zyklus des Patching-Prozesses. Eine Größe BZ2 der Patches 108B kann etwa 1/4BZ1 bis 1/2BZ1, und zwar etwa 0,3 µm bis etwa 3,5 µm, betragen.
  • Um eine Verletzung von Entwurfsregeln für Leitungsbreiten zu vermeiden und um das Auftreten von Struktur-Schwanzbildungsproblemen zu verhindern, kann nach der Durchführung des zweiten Zyklus des Winkelbestimmungs- und Patching-Prozesses möglicherweise kein weiterer Zyklus durchgeführt werden.
  • Nachdem die modifizierte Struktur 100' (27) erzeugt worden ist, wird sie auf lithografischen Masken, wie etwa der Maske 32 von 2 oder der Maske 46 von 7, erzeugt. Die lithografischen Masken werden zum Herstellen von Metallpads, Leitungen und Patches auf Wafern und Dies verwendet. Die Pads und die Leitungen sind in 12 gemäß einigen beispielhaften Ausführungsformen gezeigt. In den resultierenden Wafern und Dies werden die Pads, Leitungen und Patches als eine zusammenhängende Struktur ohne eine erkennbare Grenzfläche dazwischen hergestellt. In den Grenzbereichen der Metall-Elemente 31 oder 50 entstehen keine spitzen und rechten Winkel.
  • 28 zeigt eine NICHT-Verknüpfung, die an einer nicht-rechtwinkligen Struktur, wie etwa einem Kreis, ausgeführt wird, und sie zeigt, wie Abbruchprobleme zu lösen sind. Diese Operation ist die Gleiche wie die in 22 gezeigte Operation, und die entsprechende Boolesche Operation ist {WHOLE_PATTERN NOT PAD}. Da die Grenze der nicht-rechtwinkligen Struktur, wie etwa eines Kreises, nicht exakt auf Gitter fällt, können nach der NICHT-Verknüpfung des Pads einige Teile durch den Strukturabbruch übrigbleiben, wie in 28 gezeigt ist. Dieses Problem kann durch Dimensionieren der Pad-Struktur mittels Zi (durch die Operation {PAD SIZING Z1 µm}) gelöst werden, um sicherzustellen, dass bei dem Pad kein Struktur-Abbruchproblem auftritt. Die entsprechende Boolesche Operation lautet {WHOLE_PATTERN NOT {PAD SIZING Z1 µm}}, und die entsprechende Strukturänderungs- und Boolesche Operation ist in 29 gezeigt.
  • Die Booleschen Operationen, die in den 20 bis 25 gezeigt sind, umfassen das Dimensionieren des Pads mittels Z1. Wenn bekannt ist, dass alle Strukturen aus rechtwinkligen Strukturen oder Kombinationen von rechtwinkligen Teilen bestehen und die Leitungen Längsrichtungen haben, die senkrecht zu den entsprechenden Rändern des Pads sind, können die Booleschen Operationen dadurch vereinfacht werden, dass die Operation (Sizing Z1) nicht ausgeführt wird, da kein Abbruchproblem auftritt. Die jeweiligen Grenzbereiche 106 können mit der folgenden vereinfachten Gleichung 2 bestimmt werden: Boundary ( 106 ) = { { AP_PAD SIZING B1  μ m } AND { { { WHOLE_PATTERN NOT PA D } AND { PAD SIZING B1  μ m } } INTERACT PA D } SIZING B1  μ m }
    Figure DE102019107500A1_0002
  • Die entsprechenden Booleschen Operationen zum Bestimmen der Struktur 104" sind in den 30 und 31 gezeigt. 30 zeigt eine ähnliche Operation, wie sie in 22 gezeigt ist, mit der Ausnahme, dass keine Operation (Sizing Z1) ausgeführt wird. 31 zeigt Operationen, die denen ähnlich sind, die in den 23 bis 25 gezeigt sind, mit der Ausnahme, dass die Operation (Sizing Z1) entfällt. Die Struktur 104" von 31 kann dann in 21 zum Erzeugen des Grenzbereichs 106 verwendet werden.
  • Wie in den 32 und 33 und in 27 gezeigt ist, kann es zwei Zyklen des Winkelbestimmungs- und Patching-Prozesses geben. In jedem der Zyklen gibt es einen Referenzwinkel, der zum Bestimmen, ob ein Patch hinzugefügt werden sollte, verwendet wird. Es ist wünschenswert, dass die Referenzwinkel in den zwei Zyklen gleichgroß sind. Andernfalls können Probleme auftreten. Zum Beispiel zeigt 34 einen Teil einer Leitung 104, der an das Pad 102 angrenzt. Das Pad 102 ist kreisförmig, wobei nur der linke Teil des Pads 102 dargestellt ist. In einer Datenbank und einem Computer zum Verarbeiten der Strukturen wird die kreisförmige Struktur durch ein Polygon mit mehreren (zum Beispiel mindestens 64) geraden Rändern dargestellt. Die Leitung 104 grenzt an einen ersten Teil eines geraden Rands SE1 des Pads 102 an, sodass ein zweiter Teil des geraden Rands SE1 zurückbleibt, der einen Winkel AGi mit einem Rand 104B der Leitung 104 bildet. Nehmen wir an, dass der Winkel AGi 95° beträgt. Nehmen wir außerdem an, dass der erste Referenzwinkel in dem ersten Zyklus des Patching-Prozesses und der zweite Referenzwinkel in dem zweiten Zyklus gleichgroß sind, zum Beispiel 110° betragen. Da 95° kleiner als 110° sind, wird in dem ersten Zyklus ein Patch hinzugefügt, das in 35 als ein Dreieck 120 gezeigt ist. In dem zweiten Zyklus wird ein Winkel AG2, der durch das Patching des Patches 120 neu entsteht, mit dem Referenzwinkel des zweiten Zyklus (110°) verglichen. Wenn der Winkel AG2 zum Beispiel 100° beträgt, was ebenfalls kleiner als 110° ist, wird ein Patch 122 hinzugefügt.
  • Unterstellt man nun, dass der erste Referenzwinkel nicht gleich dem zweiten Referenzwinkel ist, so kann es zu einem Problem kommen. Nehmen wir zum Beispiel an, dass der erste Referenzwinkel zum Beispiel 90° beträgt und der zweite Referenzwinkel 110° beträgt. Da der Winkel AGi 95° beträgt, was größer als 90° ist, wird das erste Patch 120 nicht hinzugefügt. Da der Winkel AG2 100° beträgt, was kleiner als 110° ist, wird das erste Patch 122 hinzugefügt. Somit wird das Patch 122, jedoch nicht das Patch 120, hinzugefügt, sodass die resultierende Struktur unregelmäßig ist, was zu Problemen führt. Daher werden bei einigen Ausführungsformen der vorliegenden Erfindung der erste Referenzwinkel und der zweite Referenzwinkel so eingestellt, dass sie gleichgroß sind.
  • Die Patches können mit einigen Abwandlungen hinzugefügt werden. 36 zeigt zum Beispiel Patches 108A, die in einer isolierten Struktur hinzugefügt werden, und zwar auf gegenüberliegenden Seiten der Leitung 104. 37 zeigt Patches 108A, die in einem verdichteten Bereich hinzugefügt werden, und zwar auf nur einer Seite jeder der Leitungen 104. 38 zeigt eine Ausführungsform, bei der Patches 108A und 108B in einem verdichteten Bereich hinzugefügt werden.
  • Die Ausführungsformen der vorliegenden Erfindung haben einige Vorzüge. Durch Ausführen von Booleschen Operationen zum Bestimmen von Grenzbereichen und anschließendes Modifizieren von Strukturen werden die spitzen und rechten Winkel der Anfangsstruktur eliminiert, und in der modifizierten Struktur werden stumpfe Winkel erzeugt. Die modifizierten Strukturen werden auf lithografischen Masken erzeugt und werden dann auf Halbleiterwafern und -Dies erzeugt. Somit wird das Problem der Spannungskonzentration bei den aneinandergrenzenden Strukturen von Leitungen und Pads gelöst, wodurch eine Rissbildung in den Leitungen und Pads und den benachbarten Schichten vermieden wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Herstellen einer Seed-Schicht auf einem Halbleiterwafer; Aufbringen eines Fotoresists auf die Seed-Schicht; Durchführen eines fotolithografischen Prozesses, um das Fotoresist zu belichten; Entwickeln des Fotoresists, um eine Öffnung darin zu erzeugen, wobei die Seed-Schicht freigelegt wird und die Öffnung eine erste Öffnung für ein Metallpad und eine mit der ersten Öffnung verbundene zweite Öffnung für eine Metallleitung umfasst, wobei an einer Verbindungsstelle der ersten Öffnung und der zweiten Öffnung eine dritte Öffnung für ein Metallpatch so erzeugt wird, dass alle Winkel der Öffnung und benachbart zu der ersten Öffnung größer als 90° sind; Plattieren des Metallpads, der Metallleitung und des Metallpatches in der Öffnung in dem Fotoresist; Entfernen des Fotoresists; und Ätzen der Seed-Schicht, sodass das Metallpad, die Metallleitung und das Metallpatch zurückbleiben. Bei einer Ausführungsform wird das Fotoresist unter Verwendung einer lithografischen Maske belichtet, wobei die lithografische Maske eine Struktur des Metallpads, eine Struktur der Metallleitung und eine Struktur des Metallpatches aufweist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Ausführen von Booleschen Operationen an einer Anfangsstruktur, wobei die Anfangsstruktur eine Struktur des Metallpads und eine Struktur der Metallleitung aufweist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Hinzufügen einer Struktur des Metallpatches, wobei die Struktur des Metallpatches einen Rand, der an einen Rand der Struktur des Metallpads angrenzt, und einen Rand aufweist, der an einen Rand der Metallleitung angrenzt. Bei einer Ausführungsform umfassen die Booleschen Operationen das Bestimmen von Grenzbereichen der Anfangsstruktur. Bei einer Ausführungsform umfasst das Bestimmen der Grenzbereiche der Anfangsstruktur die folgenden Schritte: Entfernen der Struktur des Metallpads aus der Anfangsstruktur; Verkürzen der Struktur der Metallleitung, um eine verkürzte Metallleitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Metallpads verbunden sind; Dimensionieren der verkürzten Metallleitungsstruktur, um eine dimensionierte verkürzte Metallleitungsstruktur zu erzeugen; und Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Metallleitungsstruktur und einer dimensionierten Struktur des Metallpads. Bei einer Ausführungsform weist das Metallpad einen Rand auf, der einen ersten stumpfen Winkel mit der Metallleitung und einen zweiten stumpfen Winkel mit dem Metallpad bildet.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Aufbringen eines Fotoresists; und Strukturieren des Fotoresists, um eine Öffnung darin zu erzeugen. Die Öffnung weist Folgendes auf: einen Padteil, wobei der Padteil einen ersten Rand aufweist; einen Leitungsteil, der mit dem Padteil verbunden ist, wobei der Leitungsteil einen zweiten Rand aufweist und der erste und der zweite Rand einen rechten Winkel bilden; und einen dreieckigen Patchteil, der einen dritten Rand, der den ersten Rand kontaktiert, einen vierten Rand, der den zweiten Rand kontaktiert, und einen fünften Rand aufweist, der einen stumpfen Winkel mit dem ersten Rand und dem zweiten Rand bildet. Das Verfahren umfasst weiterhin das Abscheiden von Materialien in die Öffnung, um ein zusammenhängendes Strukturelement herzustellen, wobei das zusammenhängende Strukturelement ein Metallpad, eine mit dem Metallpad verbundene Metallleitung und ein Metallpatch umfasst, die dem Padteil, dem Leitungsteil bzw. dem dreieckigen Patchteil der Öffnung entsprechen. Bei einer Ausführungsform weist die Öffnung eine Mehrzahl von Leitungsteilen auf, die mit dem Padteil verbunden sind, wobei an jeder Ecke, an der die mehreren Leitungsteile einen rechten oder einen spitzen Winkel mit dem Padteil bilden, ein Patchteil vorgesehen wird, um den rechten oder den spitzen Winkel in mindestens zwei stumpfe Winkel umzuwandeln. Bei einer Ausführungsform sind die stumpfen Winkel größer als etwa 110°. Bei einer Ausführungsform sind die stumpfen Winkel kleiner als etwa 135°. Bei einer Ausführungsform umfasst das Strukturieren des Fotoresists das Durchführen einer Belichtung an dem Fotoresist unter Verwendung einer lithografischen Maske, wobei die lithografische Maske eine Struktur der Öffnung aufweist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Erzeugen der lithografischen Maske, wobei das Erzeugen der lithografischen Maske Folgendes umfasst: Ausführen von Booleschen Operationen an einer Anfangsstruktur, wobei die Anfangsstruktur Strukturen des Padteils und des Leitungsteils aufweist und die Booleschen Operationen Grenzbereiche des Padteils und des Leitungsteils bestimmen; Hinzufügen des dreieckigen Patchteils zu der Anfangsstruktur, um eine modifizierte Struktur zu erzeugen; und Erzeugen der lithografischen Maske mit der modifizierten Struktur. Bei einer Ausführungsform werden die Grenzbereiche durch Prozesse bestimmt, die Folgendes umfassen: Entfernen einer Struktur des Metallpads aus der Anfangsstruktur; Verkürzen der Struktur der Metallleitung, um eine verkürzte Metallleitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Padteils verbunden sind; Dimensionieren der verkürzten Leitungsstruktur, um eine dimensionierte verkürzte Leitungsstruktur zu erzeugen; und Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Leitungsstruktur und einer dimensionierten Struktur des Padteils. Bei einer Ausführungsform weist die Öffnung weiterhin Folgendes auf: einen ersten weiteren Leitungsteil, der an den Padteil angrenzt; einen zweiten weiteren Leitungsteil, der an den Padteil angrenzt; und einen weiteren Patchteil, der Ränder aufweist, die den ersten weiteren Leitungsteil, den zweiten weiteren Leitungsteil und den Padteil kontaktieren, wobei Ränder des weiteren Patchteils einen ersten stumpfen Winkel mit dem ersten weiteren Leitungsteil und einen zweiten stumpfen Winkel mit dem zweiten weiteren Leitungsteil bilden und der weitere Patchteil zwei weitere stumpfe Winkel aufweist.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Entfernen einer Struktur eines Pads aus einer Anfangsstruktur, wobei die Anfangsstruktur die Struktur des Pads und eine Struktur einer Leitung aufweist, die an die Struktur des Pads angrenzt; Verkürzen der Struktur der Leitung, um eine verkürzte Leitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Pads verbunden sind; Dimensionieren der verkürzten Leitungsstruktur, um eine dimensionierte verkürzte Leitungsstruktur zu erzeugen; Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Leitungsstruktur und einer dimensionierten Struktur des Pads, um einen Grenzbereich zu erzeugen; und Hinzufügen einer Struktur eines Patches zu dem Grenzbereich, um eine modifizierte Struktur zu erzeugen. Bei einer Ausführungsform führt das Hinzufügen der Struktur des Patches dazu, dass rechte und spitze Winkel in der Anfangsstruktur beseitigt werden. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Erzeugen einer lithografischen Maske mit der modifizierten Struktur. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Belichten eines Fotoresists unter Verwendung der lithografischen Maske und das Herstellen eines Metall-Strukturelements, das auf dem Fotoresist basiert. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen eines Metall-Strukturelements auf einem Halbleiterwafer, wobei das Metall-Strukturelement Folgendes aufweist: ein Metallpad, das die Struktur des Pads aufweist; eine Metallleitung, die die Struktur der Leitung aufweist; und ein Metallpatch, das die Struktur des Patches aufweist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Herstellen einer Seed-Schicht auf einem Halbleiterwafer; Aufbringen eines Fotoresists auf die Seed-Schicht; Durchführen eines fotolithografischen Prozesses, um das Fotoresist zu belichten; Entwickeln des Fotoresists, um eine Öffnung darin zu erzeugen, wobei die Seed-Schicht freigelegt wird und die Öffnung eine erste Öffnung für ein Metallpad und eine mit der ersten Öffnung verbundene zweite Öffnung für eine Metallleitung umfasst, wobei an einer Verbindungsstelle der ersten Öffnung und der zweiten Öffnung eine dritte Öffnung für ein Metallpatch so erzeugt wird, dass alle Winkel der Öffnung und benachbart zu der ersten Öffnung größer als 90° sind; Plattieren des Metallpads, der Metallleitung und des Metallpatches in der Öffnung in dem Fotoresist; Entfernen des Fotoresists; und Ätzen der Seed-Schicht, sodass das Metallpad, die Metallleitung und das Metallpatch zurückbleiben.
  2. Verfahren nach Anspruch 1, wobei das Fotoresist unter Verwendung einer lithografischen Maske belichtet wird, wobei die lithografische Maske eine Struktur des Metallpads, eine Struktur der Metallleitung und eine Struktur des Metallpatches aufweist.
  3. Verfahren nach Anspruch 1 oder 2, das weiterhin das Ausführen von Booleschen Operationen an einer Anfangsstruktur umfasst, wobei die Anfangsstruktur eine Struktur des Metallpads und eine Struktur der Metallleitung aufweist.
  4. Verfahren nach Anspruch 3, das weiterhin das Hinzufügen einer Struktur des Metallpatches umfasst, wobei die Struktur des Metallpatches einen Rand, der an einen Rand der Struktur des Metallpads angrenzt, und einen Rand aufweist, der an einen Rand der Metallleitung angrenzt.
  5. Verfahren nach Anspruch 3 oder 4, wobei die Booleschen Operationen das Bestimmen von Grenzbereichen der Anfangsstruktur umfassen.
  6. Verfahren nach Anspruch 5, wobei das Bestimmen der Grenzbereiche der Anfangsstruktur die folgenden Schritte umfasst: Entfernen der Struktur des Metallpads aus der Anfangsstruktur; Verkürzen der Struktur der Metallleitung, um eine verkürzte Metallleitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Metallpads verbunden sind; Dimensionieren der verkürzten Metallleitungsstruktur, um eine dimensionierte verkürzte Metallleitungsstruktur zu erzeugen; und Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Metallleitungsstruktur und einer dimensionierten Struktur des Metallpads.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Metallpad einen Rand aufweist, der einen ersten stumpfen Winkel mit der Metallleitung und einen zweiten stumpfen Winkel mit dem Metallpad bildet.
  8. Verfahren mit den folgenden Schritten: Aufbringen eines Fotoresists; Strukturieren des Fotoresists, um eine Öffnung darin zu erzeugen, wobei die Öffnung Folgendes aufweist: einen Padteil, wobei der Padteil einen ersten Rand aufweist, einen Leitungsteil, der mit dem Padteil verbunden ist, wobei der Leitungsteil einen zweiten Rand aufweist und der erste und der zweite Rand einen rechten Winkel bilden, und einen dreieckigen Patchteil, der einen dritten Rand, der den ersten Rand kontaktiert, einen vierten Rand, der den zweiten Rand kontaktiert, und einen fünften Rand aufweist, der einen stumpfen Winkel mit dem ersten Rand und dem zweiten Rand bildet; und Abscheiden von Materialien in die Öffnung, um ein zusammenhängendes Strukturelement herzustellen, wobei das zusammenhängende Strukturelement ein Metallpad, eine mit dem Metallpad verbundene Metallleitung und ein Metallpatch umfasst, die dem Padteil, dem Leitungsteil bzw. dem dreieckigen Patchteil der Öffnung entsprechen.
  9. Verfahren nach Anspruch 8, wobei die Öffnung eine Mehrzahl von Leitungsteilen aufweist, die mit dem Padteil verbunden sind, wobei an jeder Ecke, an der die mehreren Leitungsteile einen rechten oder einen spitzen Winkel mit dem Padteil bilden, ein Patchteil vorgesehen wird, um den rechten oder den spitzen Winkel in mindestens zwei stumpfe Winkel umzuwandeln.
  10. Verfahren nach Anspruch 8 oder 9, wobei die stumpfen Winkel größer als etwa 110° sind.
  11. Verfahren nach Anspruch 10, wobei die stumpfen Winkel kleiner als etwa 135° sind.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei das Strukturieren des Fotoresists das Durchführen einer Belichtung an dem Fotoresist unter Verwendung einer lithografischen Maske umfasst und die lithografische Maske eine Struktur der Öffnung aufweist.
  13. Verfahren nach Anspruch 12, das weiterhin das Erzeugen der lithografischen Maske umfasst, wobei das Erzeugen der lithografischen Maske Folgendes umfasst: Ausführen von Booleschen Operationen an einer Anfangsstruktur, wobei die Anfangsstruktur Strukturen des Padteils und des Leitungsteils aufweist und die Booleschen Operationen Grenzbereiche des Padteils und des Leitungsteils bestimmen; Hinzufügen des dreieckigen Patchteils zu der Anfangsstruktur, um eine modifizierte Struktur zu erzeugen; und Erzeugen der lithografischen Maske, die die modifizierte Struktur aufweist.
  14. Verfahren nach Anspruch 13, wobei die Grenzbereiche durch Prozesse bestimmt werden, die Folgendes umfassen: Entfernen einer Struktur des Metallpads aus der Anfangsstruktur; Verkürzen der Struktur der Metallleitung, um eine verkürzte Metallleitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Padteils verbunden sind; Dimensionieren der verkürzten Leitungsstruktur, um eine dimensionierte verkürzte Leitungsstruktur zu erzeugen; und Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Leitungsstruktur und einer dimensionierten Struktur des Padteils.
  15. Verfahren nach einem der Ansprüche 8 bis 14, wobei die Öffnung weiterhin Folgendes aufweist: einen ersten weiteren Leitungsteil, der an den Padteil angrenzt; einen zweiten weiteren Leitungsteil, der an den Padteil angrenzt; und einen weiteren Patchteil, der Ränder aufweist, die den ersten weiteren Leitungsteil, den zweiten weiteren Leitungsteil und den Padteil kontaktieren, wobei Ränder des weiteren Patchteils einen ersten stumpfen Winkel mit dem ersten weiteren Leitungsteil und einen zweiten stumpfen Winkel mit dem zweiten weiteren Leitungsteil bilden und der weitere Patchteil zwei weitere stumpfe Winkel aufweist.
  16. Verfahren mit den folgenden Schritten: Entfernen einer Struktur eines Pads aus einer Anfangsstruktur, wobei die Anfangsstruktur die Struktur des Pads und eine Struktur einer Leitung aufweist, die an die Struktur des Pads angrenzt; Verkürzen der Struktur der Leitung, um eine verkürzte Leitungsstruktur zu erzeugen; Entfernen von Strukturen, die nicht mit der Struktur des Pads verbunden sind; Dimensionieren der verkürzten Leitungsstruktur, um eine dimensionierte verkürzte Leitungsstruktur zu erzeugen; Ausführen einer UND-Verknüpfung an der dimensionierten verkürzten Leitungsstruktur und einer dimensionierten Struktur des Pads, um einen Grenzbereich zu erzeugen; und Hinzufügen einer Struktur eines Patches zu dem Grenzbereich, um eine modifizierte Struktur zu erzeugen.
  17. Verfahren nach Anspruch 16, wobei das Hinzufügen der Struktur des Patches dazu führt, dass rechte und spitze Winkel in der Anfangsstruktur beseitigt werden.
  18. Verfahren nach Anspruch 16 oder 17, das weiterhin das Erzeugen einer lithografischen Maske umfasst, die die modifizierte Struktur aufweist.
  19. Verfahren nach Anspruch 18, das weiterhin Folgendes umfasst: Belichten eines Fotoresists unter Verwendung der lithografischen Maske; und Herstellen eines Metall-Strukturelements, das auf dem Fotoresist basiert.
  20. Verfahren nach einem der Ansprüche 16 bis 19, das weiterhin das Herstellen eines Metall-Strukturelements auf einem Halbleiterwafer umfasst, wobei das Metall-Strukturelement Folgendes aufweist: ein Metallpad, das die Struktur des Pads aufweist; eine Metallleitung, die die Struktur der Leitung aufweist; und ein Metallpatch, das die Struktur des Patches aufweist.
DE102019107500.9A 2018-11-21 2019-03-25 Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung Pending DE102019107500A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862770445P 2018-11-21 2018-11-21
US62/770,445 2018-11-21
US16/297,938 2019-03-11
US16/297,938 US10861807B2 (en) 2018-11-21 2019-03-11 Integrated circuit features with obtuse angles and method forming same

Publications (1)

Publication Number Publication Date
DE102019107500A1 true DE102019107500A1 (de) 2020-05-28

Family

ID=70545926

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019107500.9A Pending DE102019107500A1 (de) 2018-11-21 2019-03-25 Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US12087715B2 (de)
CN (1) CN111211061B (de)
DE (1) DE102019107500A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286421A (zh) * 2021-04-16 2021-08-20 珠海杰赛科技有限公司 密集bga的导线结构、印制电路板及制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7241636B2 (en) 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
JP5110897B2 (ja) * 2007-02-07 2012-12-26 ローム株式会社 半導体装置
JP2010165923A (ja) 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US9269658B2 (en) 2013-03-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ball amount process in the manufacturing of integrated circuit
US9559044B2 (en) 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US9449934B2 (en) 2013-12-04 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint structure for ball grid array in wafer level package
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
CN106304667B (zh) * 2016-09-20 2018-11-13 凌云光技术集团有限责任公司 一种轮廓蚀刻方法及装置
US10475736B2 (en) 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
US10861807B2 (en) * 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same

Also Published As

Publication number Publication date
US20230116270A1 (en) 2023-04-13
US20240363561A1 (en) 2024-10-31
CN111211061B (zh) 2022-05-13
US12087715B2 (en) 2024-09-10
CN111211061A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
DE68929150T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE102019210185A1 (de) Halbleiter-waferbearbeitungsverfahren
DE102014118950A1 (de) Gestaffelte Via-Umverdrahtungsschicht (RDL) für ein Paket
DE102013103465A1 (de) Längliche Bumps in integrierten Schaltungen
DE102018110840A1 (de) Prozesse zum verringern von leckstrom und zum verbessern der adhäsion
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102020108542A1 (de) Verstärkungs-package unter verwendung von verstärkungs-patches
DE102011004921A1 (de) Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE102021104194A1 (de) Mehrhöckerverbindung zu einer interconnect-struktur und verfahren zu ihrer herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102019107500A1 (de) Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication