[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102017123285B4 - Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung - Google Patents

Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102017123285B4
DE102017123285B4 DE102017123285.0A DE102017123285A DE102017123285B4 DE 102017123285 B4 DE102017123285 B4 DE 102017123285B4 DE 102017123285 A DE102017123285 A DE 102017123285A DE 102017123285 B4 DE102017123285 B4 DE 102017123285B4
Authority
DE
Germany
Prior art keywords
zone
contact
power semiconductor
load terminal
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017123285.0A
Other languages
English (en)
Other versions
DE102017123285A1 (de
Inventor
Philip Brandt
Frank Hille
Alexandra Ludsteck-Pechloff
Frank Pfirsch
Viktoryia Lapidus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017123285.0A priority Critical patent/DE102017123285B4/de
Priority to CN201811139860.8A priority patent/CN109638075B/zh
Priority to US16/153,041 priority patent/US10636900B2/en
Publication of DE102017123285A1 publication Critical patent/DE102017123285A1/de
Application granted granted Critical
Publication of DE102017123285B4 publication Critical patent/DE102017123285B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleitertransistor (1), der Folgendes umfasst:- einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist und ein Driftgebiet (100) mit Dotierungsstoffen eines ersten Leitfähigkeitstyps umfasst;- ein aktives Gebiet (16) mit wenigstens einer Leistungszelle (14), die- sich wenigstens teilweise in den Halbleiterkörper (10) erstreckt und wenigstens einen Abschnitt des Driftgebiets (100) umfasst;- elektrisch mit dem ersten Lastanschluss verbunden ist (11);- dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen (11, 12) angelegt wird;- und operativ mit einer Steuerelektrode (141) gekoppelt ist, die dazu konfiguriert ist, die wenigstens eine Leistungszelle (14) selektiv in einen leitenden Zustand und einen sperrenden Zustand zu setzen;- einen Chiprand (19), der den Halbleiterkörper (10) lateral abschließt; und- eine nichtaktive Abschlussstruktur (18), die zwischen dem Chiprand (19) und dem aktiven Gebiet (16) angeordnet ist, wobei die Abschlussstruktur (18) Folgendes umfasst:- eine Isolationsstruktur (181, 189), die eine Oberfläche (10-1) des Halbleiterkörpers (10) wenigstens teilweise bedeckt,- eine dotierte Halbleiterstruktur (182, 183, 184, 185), die in dem Halbleiterkörper (10) angeordnet ist und Dotierungsstoffe eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen (182, 183, 184, 185) beinhaltet, von denen wenigstens eine erste und eine zweite (182, 183) zueinander benachbart, aber getrennt und elektrisch voneinander isoliert angeordnet sind,- eine Feldplattenstruktur einschließlich mehrerer Feldplatten (188), die getrennt voneinander angeordnet sind, wobei die Feldplatten (188) mit den Zonen (182, 183, 184) lateral wenigstens teilweise überlappen;- eine elektrisch leitfähige Kontaktstruktur (111, 131, 187, 186) einschließlich mehrerer Kontakte, von denen ein erster (111) elektrisch sowohl mit dem ersten Lastanschluss (11) als auch der ersten Zone (182) verbunden ist, von denen ein zweiter (131) elektrisch mit dem ersten Lastanschluss (11) oder der Steuerelektrode (141) verbunden ist, wobei der zweite Kontakt (131) lateral sowohl mit der zweiten Zone (183) als auch einem Spalt (1881), der zwischen zwei angrenzenden der Feldplatten (188) gebildet ist, überlappt, wobei die zweite Zone (183) in einem Abschnitt endet, der lateral mit dem Spalt (1881) überlappt.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung verweist auf Ausführungsformen eines Leistungshalbleitertransistors und auf Ausführungsformen eines Verfahrens zum Verarbeiten eines Leistungshalbleitertransistors. Insbesondere betrifft diese Beschreibung Ausführungsformen einer Hochspannungsabschlussstruktur eines Leistungshalbleitertransistors und Ausführungsformen eines Verfahrens zum Verarbeiten einer solchen Hochspannungsabschlussstruktur.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab.
  • Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Stromversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Ferner kann der Laststrompfad mittels einer isolierten Elektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen.
  • Ferner kann die Leistungshalbleitervorrichtung zum Leiten des Laststroms eine oder mehrere Leistungszellen umfassen, die in einem sogenannten aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet sein können. Die Leistungshalbleitervorrichtung kann lateral durch einen Chiprand begrenzt sein und zwischen dem Chiprand und dem aktiven Gebiet, das die eine oder mehreren Leistungszellen umfasst, kann eine Abschlussstruktur angeordnet sein.
  • In Bezug auf Leistungshalbleitervorrichtungen wird eine solche Abschlussstruktur auch als eine „Hochspannungsabschlussstruktur“ bezeichnet und sie kann dem Zweck des Unterstützens der Spannungsbelastbarkeit der Leistungshalbleitervorrichtung dienen, z. B. durch Beeinflussen des Verlaufs des elektrischen Feldes innerhalb des Halbleiterkörpers, z. B. derart, dass eine zuverlässige Sperrfähigkeit der Leistungshalbleitervorrichtung sichergestellt wird.
  • Zu diesem Zweck kann die Abschlussstruktur eine oder mehrere Komponenten, die innerhalb des Halbleiterkörpers angeordnet sind, und auch eine oder mehrere Komponenten, die oberhalb einer Oberfläche des Halbleiterkörpers angeordnet sind, umfassen.
  • Die US 2014 / 084 756 A1 beschreibt einen MOSFET mit einer Kompensationsstruktur, bei der sich p-Säulen sowohl in die aktive Region als auch in die Abschlussstruktur erstrecken. Im aktiven Gebiet sind ein p-Bodygebiet sowie ein n-Source Gebiet vorgesehen. Oberhalb der p-Säulen des inaktiven Gebiets ist eine Vielzahl von Feldplatten angeordnet, die vom Halbleitergebiet durch einen Isolationsfilm getrennt und potentialfrei sind.
  • Weitere Ausgestaltungen einer Randabschlussstruktur eines Leistungshalbleiterbauelements sind z.B. aus der US 2013 / 0 181 328 A1 sowie der US 5 783 474 A bekannt.
  • Kurzdarstellung
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitertransistor Folgendes: einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist und ein Driftgebiet mit Dotierungsstoffen eines ersten Leitfähigkeitstyps umfasst; ein aktives Gebiet mit wenigstens einer Leistungszelle, die: sich wenigstens teilweise in den Halbleiterkörper erstreckt und wenigstens einen Abschnitt des Driftgebiets umfasst; und die elektrisch mit dem ersten Lastanschluss verbunden ist; und die dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen angelegt wird; und die operativ mit einer Steuerelektrode gekoppelt ist, die dazu konfiguriert ist, die wenigstens eine Leistungszelle selektiv in einen leitenden Zustand und einen sperrenden Zustand zu setzen. Der Leistungshalbleitertransistor umfasst ferner Folgendes: einen Chiprand, der den Halbleiterkörper lateral abschließt; und eine nichtaktive Abschlussstruktur, die zwischen dem Chiprand und dem aktiven Gebiet angeordnet ist, wobei die Abschlussstruktur Folgendes umfasst: eine Isolationsstruktur, die eine Oberfläche des Halbleiterkörpers wenigstens teilweise bedeckt, eine dotierte Halbleiterstruktur, die in dem Halbleiterkörper angeordnet ist und Dotierungsstoffe eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen beinhaltet, von denen wenigstens eine erste und eine zweite zueinander benachbart, aber getrennt und elektrisch voneinander isoliert angeordnet sind,eine Feldplattenstruktur einschließlich mehrerer Feldplatten, die getrennt voneinander angeordnet sind, wobei die Feldplatten mit den Zonen lateral wenigstens teilweise überlappen; eine elektrisch leitfähige Kontaktstruktur einschließlich mehrerer Kontakte, von denen ein erster elektrisch sowohl mit dem ersten Lastanschluss als auch der ersten Zone verbunden ist, von denen ein zweiter elektrisch mit dem ersten Lastanschluss oder der Steuerelektrode verbunden ist, wobei der zweite Kontakt lateral sowohl mit der zweiten Zone als auch einem Spalt, der zwischen zwei angrenzenden der Feldplatten gebildet ist, überlappt, wobei die zweite Zone in einem Abschnitt endet, der lateral mit dem Spalt überlappt.
  • Gemäß einer anderen Ausführungsform ist ein Verfahren zum Verarbeiten einer nichtaktiven Abschlussstruktur eines Halbleiterleistungstransistors präsentiert. Der Leistungshalbleitertransistor umfasst einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist und ein Driftgebiet mit Dotierungsstoffen eines ersten Leitfähigkeitstyps umfasst; ein aktives Gebiet mit wenigstens einer Leistungszelle, die: sich wenigstens teilweise in den Halbleiterkörper erstreckt und wenigstens einen Abschnitt des Driftgebiets umfasst; und die elektrisch mit dem ersten Lastanschluss verbunden ist; und die dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen angelegt wird; und die operativ mit einer Steuerelektrode gekoppelt ist, die dazu konfiguriert ist, die wenigstens eine Leistungszelle selektiv in einen leitenden Zustand oder einen sperrenden Zustand zu setzen. Der Transistor umfasst ferner Folgendes: einen Chiprand, der den Halbleiterkörper lateral abschließt; wobei die nichtaktive Abschlussstruktur zwischen dem Chiprand und dem aktiven Gebiet angeordnet ist. Das Verfahren umfasst Folgendes: Bilden einer Isolationsstruktur, die eine Oberfläche des Halbleiterkörpers wenigstens teilweise bedeckt, Bilden einer dotierten Halbleiterstruktur, die in dem Halbleiterkörper angeordnet ist und Dotierungsstoffe eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen beinhaltet, von denen wenigstens eine erste und eine zweite zueinander benachbart, aber getrennt und elektrisch voneinander isoliert angeordnet sind, Bilden einer Feldplattenstruktur einschließlich mehrerer Feldplatten, die getrennt voneinander angeordnet sind, wobei die Feldplatten mit den Zonen lateral wenigstens teilweise überlappen; und eine elektrisch leitfähige Kontaktstruktur einschließlich mehrerer Kontakte, von denen ein erster elektrisch sowohl mit dem ersten Lastanschluss als auch der ersten Zone verbunden ist, von denen ein zweiter elektrisch mit dem ersten Lastanschluss oder der Steuerelektrode verbunden ist, wobei der zweite Kontakt lateral sowohl mit der zweiten Zone als auch einem Spalt, der zwischen zwei angrenzenden der Feldplatten gebildet ist, überlappt, wobei die zweite Zone in einem Abschnitt endet, der lateral mit dem Spalt überlappt.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf veranschaulichende Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1-2 veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion eines Leistungshalbleitertransistors gemäß manchen Ausführungsformen schematisch und beispielhaft;
    • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4A-B veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß manchen Ausführungsformen schematisch und beispielhaft;
    • 5 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 6 veranschaulicht Schritte eines Verfahrens zum Verarbeiten eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „anführend“, „anhängend“, „unter“, „über“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise auf oder kombiniert mit anderen Ausführungsformen angewandt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Zum Zwecke der Klarheit wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte erste laterale Richtung X als auch die zweite laterale Richtung Y können beispielsweise horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander stehen können.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalen der Oberfläche des Halbleiterwafers/Chips/Die. Die unten erwähnte Ausdehnungsrichtung Z kann zum Beispiel eine Ausdehnungsrichtung sein, die sowohl zur ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y senkrecht steht.
  • In dieser Spezifikation wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Zusammenhang mit der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Zusammenhang seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehrere Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die voneinander elektrisch isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle, in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne sich darauf zu beschränken, einen Leistungshalbleitertransistor, der eine Streifenzellen- oder zellulare Zellenkonfiguration aufweist, z. B. einen Leistungshalbleitertransistor, der innerhalb eines Leistungswandlers oder einer Stromversorgung verwendet werden kann. Dementsprechend kann ein solcher Transistor bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder der entsprechend von einer Stromversorgung bereitgestellt wird. Zum Beispiel kann der Halbleitertransistor eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gated-Diode(MGD)-Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Eine solche Diodenzelle und/oder solche Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld darstellen, das mit einem aktiven Gebiet des Leistungshalbleitertransistors angeordnet ist.
  • Der Ausdruck „Leistungshalbleitertransistor“, wie in dieser Beschreibung verwendet, soll einen Leistungshalbleitertransistor auf einem einzigen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen starken Strom, typischerweise im Ampere-Bereich, z. B. von bis zu mehreren zehn oder hundert Ampere, und/oder für hohe Spannungen, typischerweise oberhalb von 15 V, typischer 100 V und darüber, z. B. wenigstens 400 V, gedacht.
  • Zum Beispiel kann der unten beschriebene Leistungshalbleitertransistor ein Leistungshalbleitertransistor sein, der eine Streifenzellenkonfiguration oder eine zellulare Zellenkonfiguration aufweist und dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitertransistor“, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1-2 veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion eines Leistungshalbleitertransistors 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines Leistungshalbleitertransistors 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Im Folgenden wird auf jede von 1-3 Bezug genommen:
  • Zum Beispiel umfasst der Leistungshalbleitertransistor 1 (im Folgenden auch einfach als Transistor 1 bezeichnet) einen Halbleiterkörper 10, der mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 gekoppelt ist. Zum Beispiel kann der erste Lastanschluss 11 ein Source-Anschluss bzw. ein Emitteranschluss sein, wohingegen der zweite Lastanschluss 12 ein Drain-Anschluss bzw. ein Kollektoranschluss sein kann.
  • Bei einer Ausführungsform kann der Transistor 1 eine IGBT-, eine RC-IGBT- oder eine MOSFET-Konfiguration oder eine Konfiguration, die von solchen grundlegenden Transistorkonfigurationen abgeleitet ist, aufzeigen.
  • Der Halbleiterkörper 10 kann ein Driftgebiet 100 mit Dotierungsstoffen des ersten Leitfähigkeitstyps umfassen. Zum Beispiel sind die Ausdehnung des Driftgebiets 100 entlang der Ausdehnungsrichtung Z und seine Dotierungsstoffkonzentration in Abhängigkeit von der Nennsperrspannung gewählt, für die der Transistor 1 gestaltet sein soll, wie es einem Fachmann bekannt ist.
  • Ferner kann der erste Lastanschluss 11 auf der Vorderseite des Transistors 1 angeordnet sein und kann eine Vorderseitenmetallisierung beinhalten. Der zweite Lastanschluss 12 kann, entgegengesetzt zu der Vorderseite, auf der Rückseite des Transistors 1 angeordnet sein und kann zum Beispiel eine Rückseitenmetallisierung beinhalten. Entsprechend kann der Transistor 1 eine vertikale Konfiguration aufzeigen. Bei anderen Ausführungsformen können sowohl der erste Lastanschluss 11 als auch der zweite Lastanschluss 12 auf einer gemeinsamen Seite, z. B. beide auf der Vorderseite, des Transistors 1 angeordnet sein.
  • Der Transistor 1 kann ferner ein aktives Gebiet 16, eine nichtaktive Abschlussstruktur 18 und einen Chiprand 19 beinhalten. Der Chiprand 19 kann den Halbleiterkörper 10 lateral abschließen, z. B. kann der Chiprand 19 zum Beispiel durch Waferzerteilen entstehen. Die nichtaktive Abschlussstruktur 18 kann zwischen dem aktiven Gebiet 16 und dem Chiprand 19 angeordnet sein, wie in jeder der 1-3 veranschaulicht ist. Bei der vorliegenden Beschreibung werden die Begriffe „aktives Gebiet“ und „Abschlussstruktur“ auf eine reguläre Weise genutzt, d. h. das aktive Gebiet 16 und die Abschlussstruktur 18 können dazu konfiguriert sein, die prinzipiellen technischen Funktionalitäten bereitzustellen, die typischerweise damit assoziiert sind. Zum Beispiel ist das aktive Gebiet 16 des Transistors 1 dazu konfiguriert, den Laststrom zwischen den Anschlüssen 11, 12 zu leiten, wohingegen die Abschlussstruktur 18 den Laststrom nicht leitet, sondern vielmehr gemäß einer Ausführungsform Funktionen hinsichtlich des Verlaufs des elektrischen Feldes sicherstellt, die Sperrfähigkeit sicherstellt, das aktive Gebiet 16 sicher abschließt und so weiter. Zum Beispiel kann die Abschlussstruktur 18 das aktive Gebiet 16 vollständig umgeben, wie in 1-2 veranschaulicht ist.
  • Das aktive Gebiet kann wenigstens eine Leistungszelle 14 umfassen. Bei einer Ausführungsform sind mehrere solcher Leistungszellen 14 innerhalb des aktiven Gebiets 16 enthalten. Die Anzahl an Leistungszellen kann größer als 100, größer als 1000 oder sogar größer als 10000 sein. Jede Leistungszelle 14 kann eine Streifenkonfiguration aufzeigen, wie schematisch in 1 veranschaulicht ist, wobei die gesamte laterale Ausdehnung in einer lateralen Richtung, z. B. entlang der zweiten lateralen Richtung Y, jeder Leistungszelle 14 und ihrer Komponenten im Wesentlichen der gesamten Ausdehnung des aktiven Gebiets 16 entlang dieser lateralen Richtung entsprechen kann. Bei einer anderen Ausführungsform kann jede Leistungszelle 14 eine zellulare Konfiguration aufzeigen, wie z. B. in 2 veranschaulicht ist, wobei die lateralen Ausdehnungen jeder Leistungszelle 14 wesentlich kleiner als die gesamten lateralen Ausdehnungen des aktiven Gebiets 16 sein können. Bei einer anderen Ausführungsform kann das aktive Gebiet 16 beide Typen von Leistungszellen 14 beinhalten.
  • Jede Leistungszelle 14 kann sich wenigstens teilweise in den Halbleiterkörper 10 erstrecken und wenigstens einen Abschnitt des Driftgebiets 100 umfassen. Ferner kann jede Leistungszelle 14 elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Jede Leistungszelle 14 kann dazu konfiguriert sein, einen Teil des Laststroms zwischen den Anschlüssen 11 und 12 zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen 11 und 12 angelegt wird. Zum Steuern des Transistors 1 kann jede Leistungszelle 14 operativ mit einer Steuerelektrode 141 gekoppelt sein bzw. diese umfassen, welche dazu konfiguriert ist, die jeweilige Leistungszelle 14 selektiv in den leitenden Zustand oder den sperrenden Zustand zu setzen. Ein Fachmann kennt viele Typen von Konfigurationen, die es erlauben, eine solche Funktionalität zu erfüllen.
  • Unter Bezugnahme auf 3 sind manche beispielhafte Leistungszellen 14 eines äußeren Abschnitts des aktiven Gebiets 16 schematisch veranschaulicht. Entsprechend können Steuerelektroden 141 in dem jeweiligen Graben 14 enthalten und mittels eines jeweiligen Isolators 145 elektrisch von dem Halbleiterkörper 10 isoliert sein. Angrenzend an die Gräben 14 können jeweilige Source-Gebiete 101 mit Dotierungsstoffen des ersten Leitfähigkeitstyps und Kanalgebiete 102 mit Dotierungsstoffen des zweiten Leitfähigkeitstyps angeordnet sein, wobei die Kanalgebiete 102 die Source-Gebiete 101 von dem Driftgebiet 100 isolieren können. Ferner können, wie in 3 veranschaulicht, die Source-Gebiete 101 und die Kanalgebiete 102 elektrisch mit dem ersten Lastanschluss 11 verbunden sein und können die Steuerelektroden 141 elektrisch von dem ersten Lastanschluss 11 mittels jeweiliger Isolationsblöcke 156 isoliert sein.
  • Jedoch versteht es sich, dass die vorliegende Beschreibung nicht auf irgendeine Art einer speziellen Konfiguration der Leistungszellen 14 beschränkt ist. Zum Beispiel könnten anstelle davon, dass die Steuerelektroden 141 in den Gräben 14 enthalten sind, sie alternativ dazu als ebenflächige Elektroden bereitgestellt sein, die oberhalb der Oberfläche 10-1 des Halbleiterkörpers 10 bereitgestellt sind.
  • Die vorliegende Beschreibung konzentriert sich stattdessen auf beispielhafte Konfigurationen der nichtaktiven Abschlussstruktur 18, die zwischen dem Chiprand 19 und dem aktiven Gebiet 16 angeordnet ist. In jeder der 1-3 sind jedoch solche beispielhaften Konfigurationen nicht vollständig veranschaulicht.
  • Immer noch unter Bezugnahme auf 3 kann sich bei dem Übergang zwischen dem aktiven Gebiet 16 und der nichtaktiven Abschlussstruktur 18 eine erste Halbleiterzone 182 von dem aktiven Gebiet 16 in die nichtaktive Abschlussstruktur 18 erstrecken, wobei diese erste Halbleiterzone 182 Dotierungsstoffe des zweiten Leitfähigkeitstyps umfassen kann und ferner elektrisch mit dem elektrischen Potential des ersten Lastanschlusses 11 verbunden sein kann.
  • Auch kann sich der erste Lastanschluss 11 bzw. eine leitfähige Komponente, die elektrisch mit diesem verbunden ist, von dem aktiven Gebiet 16 in die nichtaktive Abschlussstruktur 18 erstrecken, wie schematisch in 3 veranschaulicht ist. Ferner kann der Teil des ersten Lastanschlusses 11 (oder der Komponente), der sich in die nichtaktive Abschlussstruktur 18 erstreckt, lateral mit der ersten Halbleiterzone 182 überlappen, wobei wenigstens eine Isolationsschicht 181, die z. B. ein Oxidmaterial (z. B. LOCOS (Local Oxidation Of Silicon - lokale Oxidation von Silicium)) und/oder ein abgeschiedenes Oxid und/oder ein Silicatglas umfasst, den Teil des ersten Lastanschlusses 11 (oder der Komponente) und die erste Halbleiterzone 182 entlang der Ausdehnungsrichtung Z separieren kann.
  • Unter Bezugnahme auf jede der 4A-B, die beide einen Abschnitt eines vertikalen Querschnitts des Leistungshalbleitertransistors 1 gemäß manchen Ausführungsformen schematisch und beispielhaft veranschaulichen, sollen beispielhafte Aspekte der nichtaktiven Abschlussstruktur 18 beschrieben werden.
  • Zum Beispiel beinhaltet die Abschlussstruktur 18 eine Isolationsstruktur, die die Oberfläche 10-1 des Halbleiterkörpers 10 wenigstens teilweise bedeckt. Zum Beispiel beinhaltet Isolationsstruktur wenigstens einen Teil der Isolationsschicht 181 und eine Isolationsanordnung 189, die oberhalb der Isolationsschicht 181 angeordnet ist.
  • Bei einer Ausführungsform kann die Isolationsschicht 181 der Isolationsstruktur eine Oxidation, z. B. LOCOS, und/oder ein abgeschiedenes Oxid und/oder ein Silicatglas umfassen. Ferner kann die Isolationsanordnung 189 der Isolationsstruktur ein Imid und/oder Siliciumnitrid und ferner optional wenigstens teilweise auch eine Oxidation und/oder ein abgeschiedenes Oxid und/oder ein Silicatglas umfassen. Zum Beispiel kann die Isolationsanordnung 189 eine Verkapselung umfassen, z. B. eine aus Imid und/oder Siliciumnitrid gefertigte Verkapselung. Dementsprechend kann die Isolationsstruktur der Abschlussstruktur 18 bei einer Ausführungsform zwei der mehr Schichten umfassen, z. B. eine erste Schicht, die durch die Isolationsschicht 181 dargestellt werden kann, die aus einer Oxidation und/oder einem Oxid und/oder ein Silicatglas gefertigt ist, und die als Stütze für die elektrisch leitfähige Kontaktstruktur dienen kann. Die Isolationsstruktur kann ferner eine zweite Schicht umfassen, die durch die Isolationsanordnung 189 dargestellt werden kann die elektrisch leitfähige Kontaktstruktur bedecken kann.
  • Ferner kann eine dotierte Halbleiterstruktur in dem Halbleiterkörper 10 angeordnet sein und kann Dotierungsstoffe des zweiten Leitfähigkeitstyps aufweisen. Die dotierte Halbleiterstruktur kann mehrere Zonen beinhalten, wobei wenigstens eine erste Zone 182 und eine zweite Zone 183 von diesen getrennt und elektrisch voneinander isoliert angeordnet sind.
  • Zum Beispiel erstrecken sich die Zonen 182 und 183 der dotierten Halbleiterstruktur von der Oberfläche 10-1 entlang der Ausdehnungsrichtung Z, z. B. für wenigstens einige µm, z. B. für wenigstens 2 bis 10 µm. Die Dotierungskonzentration der ersten Zone 182 kann innerhalb des Bereichs von 1e16 cm-3 bis 1e19 cm-3 liegen und die Dotierungsstoffkonzentration der zweiten Zone 183 kann innerhalb des Bereichs von 1e16 cm-3 bis 1e19 cm-3 liegen. Die Dotierungsstoffkonzentration der ersten Zone 182 und die Dotierungsstoffkonzentration der zweiten Zone 183 sind im Wesentlichen identisch.
  • Oberhalb der Oberfläche 10-1 kann eine Feldplattenstruktur einschließlich mehrerer Feldplatten 188 bereitgestellt sein, die separat voneinander angeordnet sind, wobei die Feldplatten 188 mit den Zonen 182 und 183 der dotierten Halbleiterstruktur wenigstens teilweise überlappen können, wie veranschaulicht ist. Bei einer Ausführungsform kann jede Feldplatte 188 aus einem elektrisch leitfähigen Material gefertigt sein, z. B. aus einem polykristallinen Halbleitermaterial gefertigt sein. Zum Beispiel sind die Feldplatten 188 auf der Isolationsschicht 181 angeordnet. Bei einer Ausführungsform sind die Feldplatten 188 mittels der Isolationsschicht 181 von dem Halbleiterkörper separiert, z. B. von den Zonen 182 und 183 separiert.
  • Außerdem kann oberhalb der Oberfläche 10-1 ferner eine elektrisch leitfähige Kontaktstruktur einschließlich mehrerer Kontakte bereitgestellt sein, wobei ein erster Kontakt 111 von diesen elektrisch mit sowohl dem ersten Lastanschluss 11 als auch der ersten Zone 182 verbunden ist, ein zweiter Kontakt 131 von diesen elektrisch mit dem ersten Lastanschluss 11 oder der Steuerelektrode 141 verbunden ist.
  • Bei einer Ausführungsform kann der zweite Kontakt 131 elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Bei einer Ausführungsform kann der zweite Kontakt 131 mittels einer (nicht veranschaulichten) Verbindung mit einem Widerstand von wenigstens 1 Ω elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Zum Beispiel kann die Spannungssperrfähigkeit der Abschlussstruktur 18 mittels des elektrischen Potentials des zweiten Kontakts 131, das identisch mit dem elektrischen Potential der Feldplatte 188 sein kann, mit der der zweite Kontakt 131 elektrisch verbunden sein kann, beeinflusst werden.
  • Bei den meisten Ausführungsformen ist der zweite Kontakt 131 jedoch elektrisch mit der Steuerelektrode 141 verbunden. Da die Steuerelektrode 141 elektrisch von dem Halbleiterkörper 10 isoliert ist, ist auch der zweite Kontakt 131 elektrisch von dem Halbleiterkörper 10 in dieser Ausführungsform isoliert. Zum Beispiel kann der zweite Kontakt 131 während des Betriebs des Transistors 1 eine Gate-Spannung aufzeigen, die z. B. 0 V, -8 V oder -15 V (mit Bezug auf den ersten Lastanschluss 11) beträgt. Außerdem kann der zweite Kontakt 131 so eingesetzt werden, dass er die Gate-Spannung an die Steuerelektroden 141 verteilt, z. B. als ein Gate-Runner oder ein Gate-Ring.
  • Bei einer Ausführungsform kann der erste Kontakt 111 einen Source-Runner bilden, der das aktive Gebiet 16 wenigstens teilweise umgibt und das gleiche elektrische Potential wie der erste Lastanschluss 11 aufzeigt. Zum Beispiel zeigt der Source-Runner eine im Wesentlichen longitudinale Ausdehnung auf, sodass er das aktive Gebiet 16 teilweise oder vollständig umgibt, wobei er z. B. als ein Teil einer elektrischen Verbindung dient, die zwischen den Source-Gebieten 101 und einem (nicht veranschaulicht) externen Lastanschluss gebildet sind, z. B. eines oder mehrerer Bonddrähte, die dazu konfiguriert sind, den Laststrom zu führen.
  • Der erste Kontakt 111 kann gemäß einer Ausführungsform im Wesentlichen oberhalb der Feldplatten 188 angeordnet sein und kann mit der ersten Zone 182 mittels eines Kontaktfußes 1111 verbunden sein, der sich entlang der Ausdehnungsrichtung Z erstreckt, sodass er die Isolationsschicht 181 durchdringt und an die erste Zone 182 ankoppelt. Zur gleichen Zeit kann der erste Kontakt 111 von den Feldplatten 188 mittels der Isolationsanordnung 189 der Isolationsstruktur, z. B. durch einen Oxidabschnitt der Isolationsanordnung 189, getrennt sein. Aufgrund der elektrischen Verbindung zwischen dem ersten Kontakt 111 der ersten Zone 182 ist die erste Zone 182 gemäß einer Ausführungsform nicht elektrisch potentialfrei, sondern zeigt ein definiertes elektrisches Potential auf, das identisch mit dem elektrischen Potential des ersten Lastanschlusses 11 sein kann.
  • Bei irgendeinem Punkt entlang der Richtung zu dem Chiprand 19 hin können sowohl der erste Kontakt 111 als auch die erste Zone 182 enden. Weiter entlang dieser Richtung können der zweite Kontakt 131 und die zweite Zone 183 angeordnet sein.
  • Gemäß einer Ausführungsform überlappt der zweite Kontakt 131 lateral mit sowohl der zweiten Zone 183 als auch einem Spalt 1881, der zwischen zwei angrenzenden der Feldplatten 188 gebildet ist. Wie oben erklärt wurde, können die Feldplatten 188 lateral angrenzend aneinander und getrennt voneinander angeordnet sein. Aufgrund einer solchen lateralen Trennung der Feldplatten 188 entstehen jeweilige Spalte zwischen zwei angrenzenden Feldplatten 188. Jeder Spalt kann eine Ausdehnung parallel zu einer horizontalen Richtung aufzeigen, die von einem Zentrum des aktiven Gebiets 16 zu dem Chiprand 19 zeigt. Entsprechend können zwei angrenzende Feldplatten 188 den Spalt 1881 bilden und kann dieser Spalt 1881 lateral mit sowohl der zweiten Zone 183 als auch dem zweiten Kontakt 131 überlappen.
  • Bei einer Ausführungsform bildet der zweite Kontakt 131 einen Gate-Runner, der das aktive Gebiet 16 wenigstens teilweise umgibt und der elektrisch mit jeder der Steuerelektroden 141 zum Steuern der Leistungszellen 14 des aktiven Gebiets 16 verbunden ist. Zum Beispiel zeigt der Gate-Runner ähnlich dem beispielhaften Source-Runner eine im Wesentlichen longitudinale Ausdehnung auf, sodass er das aktive Gebiet 16 teilweise oder vollständig umgibt, wobei er z. B. als ein Teil einer elektrischen Verbindung dient, die zwischen den Steuerelektroden 141 und einem (nicht veranschaulichten) externen Steueranschluss gebildet sind, z. B. eines oder mehrerer Bonddrähte, die dazu konfiguriert sind, das Steuersignal bereitzustellen.
  • Zum Beispiel kann das elektrische Potential des zweiten Kontakts 131 wenigstens näherungsweise identisch mit dem elektrischen Potential der Steuerelektroden 141 sein. Zum Beispiel kann der Transistor 1 elektrisch mit einem (nicht veranschaulichten) Gate-Treiber gekoppelt sein, der ein Gate-Signal an die Steuerelektroden 141 liefert, z. B. durch Anlegen einer Spannung zwischen den Steuerelektroden 141 und dem ersten Lastanschluss 11. Zu diesem Zweck kann der Gate-Runner eingesetzt werden. Zum Beispiel kann eine solche Spannung gemäß einer Ausführungsform hinsichtlich des Betrags innerhalb des Bereichs von einigen Volt, z. B. -20 bis 20 Volt, liegen. Entsprechend kann eine solche Spannung zwischen dem ersten Kontakt 111, der elektrisch mit der ersten Zone 182 verbunden ist, auf der einen Seite und dem zweiten Kontakt 131 auf der anderen Seite vorliegen.
  • Bei der Ausführungsform ist die zweite Zone 183 elektrisch potentialfrei. Zum Beispiel ist die zweite Zone 183 nicht elektrisch mit einem definierten elektrischen Potential verbunden, zum Beispiel weder mit dem ersten Lastanschluss 11 noch mit dem zweiten Lastanschluss 12 noch mit den Steuerelektroden 141 verbunden.
  • Wie oben bereits erwähnt wurde, kann der zweite Kontakt 131 im Gegensatz zum ersten Kontakt 111 elektrisch von dem Halbleiterkörper 10 isoliert sein.
  • Bei dem Beispiel umfasst der Transistor 1 ferner einen (nicht gezeigten) Steueranschluss, der elektrisch mit den Steuerelektroden 141 der Leistungszellen 14 mittels wenigstens des Gate-Runners verbunden ist. Zum Beispiel kann ein solcher Steueranschluss ein Gate-Pad beinhalten, mit dem die Gate-Treiber elektrisch verbunden sind, z. B. mittels des einen oder der mehreren Bonddrähte. Zum Beispiel stellt der Gate-Treiber das Steuersignal zum Steuern des Transistors 1 mittels Anlegen einer Steuerspannung zwischen dem Steueranschluss, z. B. bei dem Gate-Pad, und dem ersten Lastanschluss 11 bereit, d. h. mittels Anlegen einer Steuerspannung zwischen dem zweiten Kontakt 131 und dem ersten Kontakt 111.
  • Zusätzlich zu dem ersten Kontakt 111 und dem zweiten Kontakt 131 kann die Kontaktstruktur der nichtaktiven Abschlussstruktur 18 ferner einen dritten Kontakt 187 umfassen, der elektrisch mit der zweiten Zone 183 verbunden werden kann. Zum Beispiel kann der dritte Kontakt 187 auch oberhalb der Feldplatten 188 angeordnet sein und kann mittels eines Kontaktfu ßes 1871, der sich entlang der Ausdehnungsrichtung Z erstreckt und die Isolationsschicht 181 durchdringt, wie veranschaulicht ist, an die zweite Zone 183 ankoppeln. Der dritte Kontakt 187 kann elektrisch von dem zweiten Kontakt 131 isoliert sein. Zum Beispiel ist der dritte Kontakt 187 elektrisch potentialfrei. Außerdem kann der dritte Kontakt elektrisch wenigstens mit einer der Feldplatten 188 verbunden sein, die angrenzend an den Kontaktfuß 1871 angeordnet ist. Dementsprechend können sowohl die wenigstens eine Feldplatte 188, der dritte Kontakt 187 als auch die zweite Zone 183 elektrisch potentialfrei sein.
  • Der Spalt 1881, der mit dem zweiten Kontakt 131 überlappt, kann eine maximale laterale Ausdehnung entlang der horizontalen Richtung, die von dem aktiven Gebiet 16 zu dem Chiprand 19 zeigt, von nicht mehr als 10 µm aufzeigen. Der Spalt kann auch kleiner als 5 µm oder sogar kleiner als 3 µm sein. Ferner kann die zweite Zone 183 in einem Abschnitt des Halbleiterkörpers 10 enden, der lateral mit dem Spalt 1881 überlappt, wie veranschaulicht ist. Dementsprechend kann die zweite Zone 183 von der ersten Zone 182 mittels des Driftgebiets 100 getrennt sein und kann in einem Abschnitt des Halbleiterkörpers 10, der lateral mit dem Spalt 1881 überlappt, beginnen (bzw. enden).
  • Wie ferner in jeder von 4A und 4B veranschaulicht, kann der Spalt 1881 zwischen den angrenzenden Feldplatten 188 mit einem Teil der Isolationsstruktur, z. B. mit einem Abschnitt der Isolationsschicht 181 und/oder der Isolationsanordnung 189, gefüllt werden, z. B. mittels einer Oxidabscheidung oder eines Oxidationsprozesses gefüllt werden. Dementsprechend kann die Isolationsstruktur der Abschlussstruktur 18 die angrenzende Feldplatten 188, die den Spalt 1881 bilden, voneinander trennen.
  • Bei einer Ausführungsform ist der zweite Kontakt 131 elektrisch mit wenigstens einer der angrenzende Feldplatten 188, die den Spalt 1881 bilden, verbunden. Eine solche elektrische Verbindung kann durch eine oder mehrere von einigen Möglichkeiten verbunden werden. Zum Beispiel kann der zweite Kontakt 131 lateral mit wenigstens einer der angrenzenden Feldplatten 188, die den Spalt 1881 bilden, überlappen. Zum Beispiel überlappt der zweite Kontakt 131 mit beiden der angrenzende Feldplatten 188, die den Spalt 1881 bilden. Ferner kann, wie z. B. in 4B schematisch und beispielhaft veranschaulicht, die Abschlussstruktur 18 wenigstens einen Kontaktstopfen 1311 umfassen, der den zweiten Kontakt 131 elektrisch mit wenigstens einer der angrenzenden Feldplatten 188 verbindet, die den Spalt 1881 bilden. In Bezug auf die Ausdehnungsrichtung Z kann der wenigstens eine Kontaktstopfen 1311 oberhalb der Feldplatten 188 und unterhalb des zweiten Kontakts 131 angeordnet sein. Aufgrund der elektrischen Verbindung zwischen der wenigstens einen Feldplatte 188 und dem zweiten Kontakt 131, die z. B. mittels wenigstens des Kontaktstopfens 1311 hergestellt ist, können sowohl der zweite Kontakt 131 als auch die Feldplatte 188, mit der er verbunden ist, das gleiche elektrische Potential aufzeigen. Dementsprechend kann bei einer Ausführungsform wenigstens eine der angrenzenden Feldplatten 188, die den Spalt 1881 bilden, auch dem Steuersignal ausgesetzt werden, das an den zweiten Kontakt 131 geliefert werden kann. Die wenigstens eine Feldplatte 188 kann dementsprechend bei einem Beispiel das elektrische Potential gemäß der angelegten Gate-Spannung aufzeigen. Bei einer weiteren Ausführungsform kann die andere der angrenzenden zwei Feldplatten 188, z. B. die Feldplatte 188, die zwischen dem zweiten Kontakt 131 und dem dritten Kontakt 187 angeordnet ist, elektrisch potentialfrei sein. Zum Realisieren der elektrischen Verbindung zwischen dem zweiten Kontakt 131 und der wenigstens einen der angrenzenden zwei Feldplatten 188, die den 1881 bilden, mittels des wenigstens einen Kontaktstopfens 1311 kann es angemessen sein, dass der zweite Kontakt 131 mit der wenigstens einen Feldplatte 188 lateral überlappt, wie in 4B beispielhaft veranschaulicht ist.
  • Bei einer Ausführungsform ist die Feldplattenstruktur aus einem polykristallinen Halbleitermaterial gefertigt. Dementsprechend kann jede der Feldplatten 188, die auf der Isolationsschicht 181 angeordnet ist, aus einem polykristallinen Halbleitermaterial, z. B. polykristallinem Silicium gefertigt sein.
  • Ferner kann die Kontaktstruktur aus einem Metall, z. B. Aluminium (Al), Kupfer (Cu,) Aluminiumsilicium (AISi) oder einer Kombination davon, z. B. AlSiCu, gefertigt werden. Dementsprechend können der erste Kontakt 111, der zweite Kontakt 131, der dritte Kontakt 187 und die vierten Kontakte 186, die für das Nachfolgende erwähnt sind, aus einem Metall gefertigt sein.
  • Wie bereits oben angegeben wurde, kann die Isolationsstruktur bei einer Ausführungsform die Isolationsschicht 181, die auf der Halbleiterkörperoberfläche 10-1 gebildet ist, und die Isolationsanordnung 189 umfassen, die auf dieser angeordnet ist, wobei die Feldplattenstruktur auf der Isolationsschicht 181 angeordnet sein kann und wobei die Isolationsstruktur die Feldplattenstruktur (die die Feldplatten 188 umfasst) von der Kontaktstruktur (die die Kontakte 111, 131, 187, 186 umfasst) separieren kann, z. B. mittels der Isolationsschicht 181 und/oder der Isolationsanordnung 189. Die Isolationsschicht 181 kann eine strukturierte Isolationsschicht 181 sein, wie weiter unten beschrieben wird.
  • Nun hinsichtlich der Ausführungsform des Leistungshalbleitertransistors 1, der in 5 schematisch und beispielhaft veranschaulicht ist, kann die Abschlussstruktur 18 ferner eine Schutzringstruktur umfassen.
  • Zum Beispiel beinhaltet die Schutzringstruktur mehrere elektrisch potentialfreie dritte Zonen 184 der dotierten Halbleiterstruktur. Wie veranschaulicht, können die dritten Zonen 184 in dem Halbleiterkörper 10 gebildet sein. Die dritten Zonen 184 können Dotierungsstoffe des zweiten Leitfähigkeitstyps mit z. B. im Wesentlichen der gleichen Dotierungsstoffkonzentration wie die zweite Zone 183 umfassen. Bei einer Ausführungsform können sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 mittels eines gemeinsamen Verarbeitungsschrittes produziert werden, wie unten ausführlicher beschrieben wird.
  • Bei einer Ausführungsform können sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 jeweils einen gemeinsamen vertikalen Ausdehnungsbereich entlang der Ausdehnungsrichtung Z von wenigstens 1 µm, von wenigstens 5 µm oder von noch mehr als 8 µm, wie etwa 10 µm, aufweisen, d. h. die Zonen 182, 183 und 184 können sich wenigstens für die beispielhaft erwähnten Ausdehnungen vertikal überlappen. Zum Beispiel können sich sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 von der Halbleiterkörperoberfläche 10-1 für wenigstens 1 µm, für wenigstens 5 µm oder für mehr als 8 µm entlang der Ausdehnungsrichtung Z erstrecken. Zum Beispiel erstrecken sich sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 von der Halbleiterkörperoberfläche 10-1 für nicht mehr als 20 µm, z. B. für nicht mehr als 10 µm entlang der Ausdehnungsrichtung Z.
  • Zum Beispiel beinhaltet die Schutzringstruktur ferner mehrere vierte Kontakte 186, die einen Teil der elektrisch leitfähigen Kontaktstruktur bilden können. Jeder der vierten Kontakte 186 kann mittels eines jeweiligen Kontaktfußes 1861, der durch die Isolationsschicht 181 hindurchgeht und an den Halbleiterkörper 10 ankoppelt, elektrisch mit einer jeweiligen der dritten Zonen 184 verbunden sein.
  • Außerdem kann die Schutzringstruktur ferner mehrere Feldplatten 188 beinhalten, die einen Teil der Feldplattenstruktur bilden können. Auch die Feldplatten 188 der Schutzringstruktur können auf der Isolationsschicht 181 angeordnet sein und können lateral mit den dritten Zonen 184 überlappen, wie in 5 veranschaulicht ist. Ferner kann jeder vierte Kontakt 186, der elektrisch mit einer jeweiligen dritten Zone 184 verbunden ist, ferner elektrisch mit wenigstens einer der Feldplatten 188 verbunden sein, die lateral mit dieser dritten Zone 184 überlappt. Ferner kann jede der dritten Zonen 184 elektrisch potentialfrei sein. Dementsprechend können bei einer Ausführungsform sowohl der erste Kontakt 111, der dritte Kontakt 187 als auch die vierten Kontakte 186 eine elektrische Verbindung mit einer jeweiligen der Feldplatten 188 der Feldplattenstruktur herstellen. Eine Ausnahme gilt, wie oben erläutert wurde, für wenigstens eine der zwei angrenzenden Feldplatten 188, die den Spalt 1881 bilden. Eine dieser angrenzenden Feldplatten 188, die den Spalt 1881 bilden, z. B. diejenige, die näher zu dem aktiven Gebiet 16 positioniert ist, kann elektrisch mit dem zweiten Kontakt 131 verbunden sein und kann dementsprechend elektrisch von dem Halbleiterkörper isoliert sein.
  • Bei einer Ausführungsform können die Zonen der dotierten Halbleiterstruktur entlang einer Richtung von dem aktiven Gebiet 16 zu dem Chiprand 19, z. B. entlang einer der lateralen Richtungen X und Y oder einer Linearkombination davon, gemäß der folgenden Reihenfolge angeordnet sein: die erste Zone 182 ist bei einer ersten Position angeordnet, danach ist die zweite Zone 183 bei einer zweiten Position angeordnet und danach sind die dritten Zonen 184 bei dritten Positionen angeordnet, wie es in 5 schematisch veranschaulicht ist. Dementsprechend kann in Bezug auf die Richtung die zweite Zone 183 bei einer Ausführungsform den ersten potentialfreien p-Ring der Abschlussstruktur 18 bilden.
  • Ferner können bei einer Ausführungsform sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 mittels eines Abschnitts des Halbleiterkörpers 10 voneinander getrennt sein, der mit Dotierungsstoffen des ersten Leitfähigkeitstyps dotiert ist, z. B. mittels jeweiliger Abschnitte des Driftgebiets 100. Außerdem können sowohl die erste Zone 182, die zweite Zone 183 als auch die dritten Zonen 184 so angeordnet sein, dass sie das aktive Gebiet 16 wenigstens teilweise, bei einer Ausführungsform vollständig, umgeben.
  • Zum Beispiel beträgt eine maximale laterale Ausdehnung der zweiten Zone 183 entlang einer Richtung von dem aktiven Gebiet 16 zu dem Chiprand 19, z. B. entlang einer der lateralen Richtungen X und Y oder einer Linearkombination davon, wenigstens 150 % einer maximalen lateralen Ausdehnung der angrenzenden dritten Zone 184 entlang dieser Richtung. Dementsprechend kann bei einer Ausführungsform die zweite Zone 183, die, wie oben erläutert wurde, in einen Abschnitt des Halbleiterkörpers 10 endet, der lateral mit dem Spalt 1881 überlappt, im Vergleich zu den dritten Zonen 184 der Schutzringstruktur eine größere laterale Ausdehnung aufzeigen.
  • Bei einer Ausführungsform, wie z. B. in jeder von 4A, 4B und 5 schematisch veranschaulicht, kann die zweite Zone 183 lateral nicht nur mit dem Spalt 1881 überlappen, sondern auch mit dem angrenzenden Spalt, der es ermöglicht, dass der dritte Kontakt 187 auch an die zweite Zone 183 ankoppelt. Zu diesem Zweck kann es angemessen sein, dass die zweite Zone 183 im Vergleich zu den dritten Zonen 184 der Schutzringstruktur eine größere laterale Ausdehnung aufzeigt.
  • Zum Beispiel sind die Positionen und räumlichen Abmessungen von jeder der dritten Zonen 184 so gewählt, dass die dritten Zonen 184 nur mit einem Spalt überlappen, der zwischen zwei angrenzenden Feldplatten 188 gebildet ist und der ermöglicht, dass der vierte Kontakt 186 an die dritte Zone 184 ankoppelt.
  • Bei einer weiteren Ausführungsform des Leistungshalbleitertransistors 1 umfasst die Abschlussstruktur 18 eine Kanalstoppstruktur, die bei einem äußersten Abschnitt der Abschlussstruktur 18 angeordnet sein kann und die eine vierte Zone 185 der dotierten Halbleiterstruktur und einen fünften Kontakt 121 der Kontaktstruktur sowie die äußerste Feldplatte 188 beinhalten kann.
  • Im Prinzip sind das Konzept einer Schutzringstruktur und das Konzept der Kanalstoppstruktur einem Fachmann bekannt und aus diesem Grund wird eine weitere Erklärung des Zwecks und der Funktionalität dieser Strukturen unterlassen.
  • 6 veranschaulicht Schritte eines Verfahrens 2 des Verarbeitens eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft, z. B. ein Verfahren zum Produzieren einer Ausführungsform der nichtaktiven Abschlussstruktur 18 des Leistungshalbleitertransistors 1, wie in den vorhergehenden Zeichnungen veranschaulicht ist.
  • Zum Beispiel wird in einem Schritt 21 die Isolationsstruktur, z. B. die Isolationsschicht 181, gebildet, die die Oberfläche 10-1 des Halbleiterkörpers 10 wenigstens teilweise bedeckt. Zum Beispiel kann dies durch Ausführen wenigstens eines Oxidationsverarbeitungsschrittes und eines Oxidabscheidungsschrittes vorgenommen werden, sodass die Isolationsschicht 181 gebildet wird. Dies kann ferner Strukturieren der Isolationsschicht 181 beinhalten, z. B. derart, dass die Isolationsschicht 181 mehrere Isolationselemente 1811 und mehrere Vertiefungen 1812 aufzeigt, z. B. derart, dass die strukturierte Isolationsschicht 181 als eine Maske für anschließende Verarbeitungsschritte dient.
  • Dann kann in einem Schritt 23 die dotierte Halbleiterstruktur 182, 183, 184 so gebildet werden, dass sie in dem Halbleiterkörper 10 angeordnet ist und sie Dotierungsstoffe des zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen 182, 183, 184 beinhaltet, wobei wenigstens die erste Zone 182 und die zweite Zone 183 von diesen getrennt und elektrisch voneinander isoliert angeordnet sind. Wie oben erklärt wurde, können auch die dritten Zonen 184 getrennt voneinander angeordnet sein. Zum Beispiel kann das Bilden der dotierten Halbleiterstruktur durch Ausführen eines Implantationsverarbeitungsschrittes vorgenommen werden, z. B. unter Verwendung der Strukturisolationsschicht 181 als eine Maske oder unter Verwendung einer separaten Maske, z. B. einer Resist-Maske. Dementsprechend kann bei einer Ausführungsform die dotierte Halbleiterstruktur, die wenigstens die Zonen 182, 183 und 184 umfasst, mittels eines selbstangepassten Verarbeitungsschrittes produziert werden.
  • Dann kann in Schritt 25 die Feldplattenstruktur, die die mehreren Feldplatten 188 beinhaltet, so gebildet werden, dass die Feldplatten 188 getrennt voneinander angeordnet sind, und so, dass die Feldplatten 188 mit den Zonen 182, 183, 184 wenigstens teilweise überlappen. Im Gegensatz zu der schematischen Veranschaulichung mit Bezug auf Schritt 25 in 6 kann die gesamte Halbleiterkörperoberfläche 10-1 mit einem dünnen Isolationsfilm, z. B. einem Gate-Oxid, bedeckt werden, sodass die Feldplatten tatsächlich nicht in Kontakt mit der dotierten Halbleiterstruktur 182, 183, 184, sondern getrennt von dem Halbleiterkörper 10 angeordnet sind, wie in den vorhergehenden Zeichnungen, z. B. in 4A-B und 5, veranschaulicht wurde.
  • Ferner kann in Schritt 27 die elektrisch leitfähige Kontaktstruktur gebildet werden, wobei die elektrisch leitfähige Kontaktstruktur die mehreren Kontakte beinhaltet, wobei der erste Kontakt 111 elektrisch mit sowohl dem ersten Lastanschluss 11 als auch der ersten Zone 182 verbunden ist, der zweite Kontakt 131 elektrisch mit dem ersten Lastanschluss 11 oder der Steuerelektrode 141 verbunden ist, wobei der zweite Kontakt 131 lateral sowohl mit der zweiten Zone 183 als auch dem Spalt 1881, der zwischen zwei angrenzenden der Feldplatten 188 gebildet ist, überlappt, wie oben erklärt wurde. Vor dem Bilden der leitfähigen Kontaktstruktur einschließlich der mehreren Kontakte kann die Isolationsstruktur erhöht werden, sodass die Kontaktstruktur oberhalb der Feldplattenstruktur und mittels der Isolationsstruktur getrennt von den Feldplatten 188 angeordnet ist, wie ebenfalls erklärt wurde. Das Erhöhen kann mittels Erweitern der Isolationsschicht 181, z. B. einer LOCOS-Schicht, oder alternativ dazu oder zusätzlich durch Bereitstellen der Isolationsanordnung 189 realisiert werden, wie oben erklärt wurde. Ferner kann die Isolationsstruktur so strukturiert werden, dass sie ermöglicht, dass der erste Kontakt 111 mittels des Kontaktfußes 1111 an die erste Zone 182 ankoppelt, und so, dass sie ermöglicht, dass der dritte Kontakt 187 mittels des Kontaktfußes 1871 an die zweite Zone 183 ankoppelt, und so, dass sie ermöglicht, dass die vierten Kontakte 186 mittels des jeweiligen Kontaktfußes 1861 an die jeweiligen der dritten Zonen 184 ankoppeln.
  • Zum Beispiel ist die Isolationsstruktur derart bereitgestellt, dass die Isolationsschicht 181 unterhalb der Feldplatten 188 eine Dicke entlang der Ausdehnungsrichtung Z innerhalb des Bereichs von 200 bis 1500 nm, z. B. innerhalb des Bereichs von 900 bis 950 nm, aufzeigt.
  • Die Ausführungsbeispiele des Verfahrens 2 entsprechen den Ausführungsbeispielen des Leistungshalbleitertransistors 1, die mit Bezug auf die vorhergehenden Zeichnungen erklärt wurden. Und bisher wird auf das Obige verwiesen.
  • In dem Obigen wurden Ausführungsformen erklärt, die Leistungshalbleitertransistoren und entsprechende Verarbeitungsverfahren betreffen. Diese Halbleitertransistoren basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebiete/Zonen, 100, 182, 183, 184 und 185, ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 aus einem beliebigen Halbleitermaterial gefertigt sein kann, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Kadmiumtellurid (CdTe) und Quecksilberkadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoüberganghalbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroüberganghalbleitermaterial gebildet. Beispiele für Heteroüberganghalbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AIGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AIGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AIGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroüberganghalbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg verweisen gleiche Begriffe auf gleiche Elemente.
  • Die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen sind offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus. Es wird beabsichtigt, dass die Artikel „ein“, „eine“, „einer“ und „der/die/das“ sowohl den Plural als auch den Singular beinhalten, es sei denn, dass der Zusammenhang eindeutig etwas anderes angibt.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (19)

  1. Leistungshalbleitertransistor (1), der Folgendes umfasst: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist und ein Driftgebiet (100) mit Dotierungsstoffen eines ersten Leitfähigkeitstyps umfasst; - ein aktives Gebiet (16) mit wenigstens einer Leistungszelle (14), die - sich wenigstens teilweise in den Halbleiterkörper (10) erstreckt und wenigstens einen Abschnitt des Driftgebiets (100) umfasst; - elektrisch mit dem ersten Lastanschluss verbunden ist (11); - dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen (11, 12) angelegt wird; - und operativ mit einer Steuerelektrode (141) gekoppelt ist, die dazu konfiguriert ist, die wenigstens eine Leistungszelle (14) selektiv in einen leitenden Zustand und einen sperrenden Zustand zu setzen; - einen Chiprand (19), der den Halbleiterkörper (10) lateral abschließt; und - eine nichtaktive Abschlussstruktur (18), die zwischen dem Chiprand (19) und dem aktiven Gebiet (16) angeordnet ist, wobei die Abschlussstruktur (18) Folgendes umfasst: - eine Isolationsstruktur (181, 189), die eine Oberfläche (10-1) des Halbleiterkörpers (10) wenigstens teilweise bedeckt, - eine dotierte Halbleiterstruktur (182, 183, 184, 185), die in dem Halbleiterkörper (10) angeordnet ist und Dotierungsstoffe eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen (182, 183, 184, 185) beinhaltet, von denen wenigstens eine erste und eine zweite (182, 183) zueinander benachbart, aber getrennt und elektrisch voneinander isoliert angeordnet sind, - eine Feldplattenstruktur einschließlich mehrerer Feldplatten (188), die getrennt voneinander angeordnet sind, wobei die Feldplatten (188) mit den Zonen (182, 183, 184) lateral wenigstens teilweise überlappen; - eine elektrisch leitfähige Kontaktstruktur (111, 131, 187, 186) einschließlich mehrerer Kontakte, von denen ein erster (111) elektrisch sowohl mit dem ersten Lastanschluss (11) als auch der ersten Zone (182) verbunden ist, von denen ein zweiter (131) elektrisch mit dem ersten Lastanschluss (11) oder der Steuerelektrode (141) verbunden ist, wobei der zweite Kontakt (131) lateral sowohl mit der zweiten Zone (183) als auch einem Spalt (1881), der zwischen zwei angrenzenden der Feldplatten (188) gebildet ist, überlappt, wobei die zweite Zone (183) in einem Abschnitt endet, der lateral mit dem Spalt (1881) überlappt.
  2. Leistungshalbleitertransistor (1) nach Anspruch 1, wobei die zweite Zone (183) elektrisch potentialfrei ist.
  3. Leistungshalbleitertransistor (1) nach Anspruch 2, wobei der zweite Kontakt (131) ein Gate-Runner ist, der elektrisch mit der Steuerelektrode (141) verbunden ist und elektrisch von dem Halbleiterkörper (10) isoliert ist.
  4. Leistungshalbleitertransistor (1) nach Anspruch 3, der einen Steueranschluss umfasst, der mit der Steuerelektrode (141) mittels wenigstens des Gate-Runners verbunden ist.
  5. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Kontakt (131) elektrisch mit wenigstens einer der angrenzenden Feldplatten (188), die den Spalt (1881) bilden, verbunden ist.
  6. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Kontakt (131) ferner lateral mit wenigstens einer der angrenzenden Feldplatten (188), die den Spalt (1881) bilden, überlappt.
  7. Leistungshalbleitertransistor (1) nach Anspruch 6, wobei die Abschlussstruktur (18) ferner wenigstens einen Kontaktstopfen (1311) umfasst, der den zweiten Kontakt (131) elektrisch mit wenigstens einer der angrenzende Feldplatten (188) verbindet, die den Spalt (1881) bilden.
  8. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (111) ein Source-Runner ist, der elektrisch mit dem ersten Lastanschluss verbunden ist.
  9. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Kontaktstruktur ferner einen dritten Kontakt (187) umfasst, der elektrisch mit der zweiten Zone (183) verbunden ist.
  10. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der Spalt (1881) eine maximale laterale Ausdehnung entlang einer Richtung (X; Y) von dem aktiven Gebiet (16) zu dem Chiprand (19) von nicht mehr als 10 µm aufzeigt.
  11. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der Spalt (1881) zwischen den angrenzenden Feldplatten (188) mit einem Teil der Isolationsstruktur (181, 189) gefüllt ist.
  12. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Feldplattenstruktur (188) aus einem polykristallinen Halbleitermaterial gefertigt ist.
  13. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Kontaktstruktur (111, 131, 187, 186) aus einem Metall gefertigt ist.
  14. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Isolationsstruktur eine Isolationsschicht (181), die auf der Halbleiterkörperoberfläche (10-1) gebildet ist, und eine Isolationsanordnung (189) umfasst, wobei die Feldplattenstruktur (188) auf der Isolationsschicht (181) angeordnet ist und die Isolationsanordnung (189) die Feldplattenstruktur (188) von der Kontaktstruktur (111, 131, 187, 186) trennt.
  15. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Abschlussstruktur (18) ferner eine Schutzringstruktur (184, 186, 188) umfasst, wobei die Schutzringstruktur Folgendes beinhaltet: - mehrere elektrisch potentialfreie Zonen (184) der dotierten Halbleiterstruktur; - mehrere vierte Kontakte (186) der elektrisch leitfähigen Kontaktstruktur; und - mehrere Feldplatten (188) der Feldplattenstruktur.
  16. Leistungshalbleitertransistor (1) nach Anspruch 15, wobei die Zonen der dotierten Halbleiterstruktur entlang einer Richtung (X; Y) von dem aktiven Gebiet (16) zu dem Chiprand (19) gemäß der folgenden Reihenfolge angeordnet sind: die erste Zone (182) ist bei einer ersten Position angeordnet, danach ist die zweite Zone (183) bei einer zweiten Position angeordnet und danach sind die dritten Zonen (184) bei dritten Positionen angeordnet.
  17. Leistungshalbleitertransistor (1) nach Anspruch 15 oder 16, wobei eine maximale laterale Ausdehnung der zweiten Zone (183) entlang einer Richtung (X; Y) von dem aktiven Gebiet (16) zu dem Chiprand (19) wenigstens 150 % einer maximalen lateralen Ausdehnung der angrenzenden dritten Zone (184) entlang dieser Richtung beträgt.
  18. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Abschlussstruktur (18) ferner eine Kanalstoppstruktur (185, 121, 188) umfasst, wobei die Kanalstoppstruktur bei einem äußersten Abschnitt der Abschlussstruktur (18) angeordnet ist und eine vierte Zone (185) der dotierten Halbleiterstruktur und einen fünften Kontakt (121) der Kontaktstruktur beinhaltet.
  19. Verfahren (2) zum Verarbeiten einer nichtaktiven Abschlussstruktur (18) eines Leistungshalbleitertransistors (1), wobei der Leistungshalbleitertransistor (1) Folgendes umfasst: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist und ein Driftgebiet (100) mit Dotierungsstoffen eines ersten Leitfähigkeitstyps umfasst; - ein aktives Gebiet (16) mit wenigstens einer Leistungszelle (14), die sich wenigstens teilweise in den Halbleiterkörper (10) erstreckt und wenigstens einen Abschnitt des Driftgebiets (100) umfasst; und die elektrisch mit dem ersten Lastanschluss verbunden ist (11); und die dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten und eine Sperrspannung zu sperren, die zwischen den Anschlüssen (11, 12) angelegt wird; und die operativ mit einer Steuerelektrode (141) gekoppelt ist, die dazu konfiguriert ist, die wenigstens eine Leistungszelle (14) selektiv in einen leitenden Zustand oder einen sperrenden Zustand zu setzen; - einen Chiprand (19), der den Halbleiterkörper (10) lateral abschließt, wobei die nichtaktive Abschlussstruktur (18) zwischen dem Chiprand (19) und dem aktiven Gebiet (16) angeordnet ist, und wobei das Verfahren (2) Folgendes umfasst: - Bilden (21) einer Isolationsstruktur (181), die eine Oberfläche (10-1) des Halbleiterkörpers (10) wenigstens teilweise bedeckt; - Bilden (23) einer dotierten Halbleiterstruktur (182, 183, 184, 185), die in dem Halbleiterkörper (10) angeordnet ist und Dotierungsstoffe eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp aufweist, wobei die dotierte Halbleiterstruktur mehrere Zonen (182, 183, 184, 185) beinhaltet, von denen wenigstens eine erste und eine zweite (182, 183) zueinander benachbart, aber getrennt und elektrisch voneinander isoliert angeordnet sind; - Bilden (25) einer Feldplattenstruktur einschließlich mehrerer Feldplatten (188), die getrennt voneinander angeordnet sind, wobei die Feldplatten (188) mit den Zonen (182, 183, 184) lateral wenigstens teilweise überlappen; und - Bilden (27) einer elektrisch leitfähigen Kontaktstruktur (111, 131, 186, 187) einschließlich mehrerer Kontakte, von denen ein erster (111) elektrisch sowohl mit dem ersten Lastanschluss (11) als auch der ersten Zone (182) verbunden ist, von denen ein zweiter (131) elektrisch mit dem ersten Lastanschluss (11) oder der Steuerelektrode (141) verbunden ist, wobei der zweite Kontakt (131) lateral sowohl mit der zweiten Zone (183) als auch einem Spalt (1881), der zwischen zwei angrenzenden der Feldplatten (188) gebildet ist, überlappt, wobei die zweite Zone (183) in einem Abschnitt endet, der lateral mit dem Spalt (1881) überlappt.
DE102017123285.0A 2017-10-06 2017-10-06 Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung Active DE102017123285B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017123285.0A DE102017123285B4 (de) 2017-10-06 2017-10-06 Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
CN201811139860.8A CN109638075B (zh) 2017-10-06 2018-09-28 功率半导体器件的高电压终止结构
US16/153,041 US10636900B2 (en) 2017-10-06 2018-10-05 High voltage termination structure of a power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017123285.0A DE102017123285B4 (de) 2017-10-06 2017-10-06 Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102017123285A1 DE102017123285A1 (de) 2019-04-11
DE102017123285B4 true DE102017123285B4 (de) 2024-10-10

Family

ID=65816811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017123285.0A Active DE102017123285B4 (de) 2017-10-06 2017-10-06 Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US10636900B2 (de)
CN (1) CN109638075B (de)
DE (1) DE102017123285B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009389B2 (en) * 2021-11-30 2024-06-11 Wolfspeed, Inc. Edge termination for power semiconductor devices and related fabrication methods
JP2023087192A (ja) * 2021-12-13 2023-06-23 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19547756A1 (de) 1995-02-17 1996-08-22 Int Rectifier Corp Verfahren zur Herstellung von MOS-Gate-gesteuerten Bauteilen
US20130181328A1 (en) 2012-01-18 2013-07-18 Fuji Electric Co., Ltd. Semiconductor device
US20140084756A1 (en) 2011-11-13 2014-03-27 Claude Michael Kalev Electromechanical flywheel
US20140284756A1 (en) 2012-06-20 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
CN103268887B (zh) * 2013-05-29 2016-04-06 成都芯源系统有限公司 场效应晶体管、边缘结构及相关制造方法
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9899477B2 (en) * 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19547756A1 (de) 1995-02-17 1996-08-22 Int Rectifier Corp Verfahren zur Herstellung von MOS-Gate-gesteuerten Bauteilen
US5783474A (en) 1995-02-17 1998-07-21 International Rectifier Corporation Reduced mask process for manufacture of MOS gated devices using dopant-enhanced-oxidation of semiconductor
US20140084756A1 (en) 2011-11-13 2014-03-27 Claude Michael Kalev Electromechanical flywheel
US20130181328A1 (en) 2012-01-18 2013-07-18 Fuji Electric Co., Ltd. Semiconductor device
US20140284756A1 (en) 2012-06-20 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
DE102017123285A1 (de) 2019-04-11
US10636900B2 (en) 2020-04-28
US20190109230A1 (en) 2019-04-11
CN109638075A (zh) 2019-04-16
CN109638075B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102017123285B4 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102020122264B4 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung und Herstellungsverfahren
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102016100548B3 (de) Prozessieren eines Halbleiterbauelements
DE102022213179B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE112020007341T5 (de) Siliciumcarbid-halbleitereinheit
DE102022118545B4 (de) Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102016102422B3 (de) Verfahren zum Verarbeiten eines Halbleiterbauelements
DE102019103899A1 (de) Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
DE102019122888B4 (de) Leistungshalbleitervorrichtung und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R083 Amendment of/additions to inventor(s)
R018 Grant decision by examination section/examining division