DE102017127390B4 - Method of manufacturing a semiconductor device - Google Patents
Method of manufacturing a semiconductor device Download PDFInfo
- Publication number
- DE102017127390B4 DE102017127390B4 DE102017127390.5A DE102017127390A DE102017127390B4 DE 102017127390 B4 DE102017127390 B4 DE 102017127390B4 DE 102017127390 A DE102017127390 A DE 102017127390A DE 102017127390 B4 DE102017127390 B4 DE 102017127390B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- spacers
- mask
- openings
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title description 21
- 238000004519 manufacturing process Methods 0.000 title description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims abstract description 126
- 239000000463 material Substances 0.000 claims abstract description 83
- 238000000059 patterning Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 21
- 230000003667 anti-reflective effect Effects 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 SiOC Chemical compound 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910017109 AlON Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren, das Folgendes umfasst:
Bilden einer ersten Maskenschicht (108) auf einem Substrat;
Strukturieren mehrerer erster Abstandshalter (140) über der ersten Maskenschicht (108);
Bilden einer Antireflexionsschicht (150) über den ersten Abstandshaltern (140);
Bilden einer Ätzstoppschicht (152A) über der Antireflexionsschicht (150);
Bilden einer zweiten Maskenschicht (152B) über der Ätzstoppschicht (152A);
Strukturieren mehrerer Öffnungen (160, 168) in der zweiten Maskenschicht (152B), wobei jede der Öffnungen (160, 168) über jeweiligen Paaren der ersten Abstandshalter (140) liegt;
Verlängern der Öffnungen (160, 168) durch die Antireflexionsschicht (150) und zwischen den jeweiligen Paaren der ersten Abstandshalter (140);
Bilden eines Umkehrmaterials (170) über der zweiten Maskenschicht (152B) und in den Öffnungen (160, 168);
Entfernen der Antireflexionsschicht (150), der Ätzstoppschicht (152A) und der zweiten Maskenschicht (152B); und
Strukturieren der ersten Maskenschicht (108) unter Verwendung der ersten Abstandshalter (140) und übrigen Abschnitte des Umkehrmaterials (170) als einer ersten Ätzmaske,
wobei die Ätzstoppschicht (152A) und die zweite Maskenschicht (152B) ein Ätzselektivitätsverhältnis größer als 3 aufweisen.
Procedure, which includes:
forming a first mask layer (108) on a substrate;
patterning a plurality of first spacers (140) over the first mask layer (108);
forming an anti-reflective layer (150) over the first spacers (140);
forming an etch stop layer (152A) over the anti-reflective layer (150);
forming a second mask layer (152B) over the etch stop layer (152A);
patterning a plurality of openings (160, 168) in the second mask layer (152B), each of the openings (160, 168) overlying respective pairs of the first spacers (140);
extending the openings (160, 168) through the anti-reflective coating (150) and between the respective pairs of first spacers (140);
forming a reversal material (170) over the second mask layer (152B) and in the openings (160, 168);
removing the anti-reflective layer (150), the etch stop layer (152A) and the second mask layer (152B); and
patterning the first mask layer (108) using the first spacers (140) and remaining portions of the reversal material (170) as a first etch mask,
wherein the etch stop layer (152A) and the second mask layer (152B) have an etch selectivity ratio greater than 3.
Description
HINTERGRUNDBACKGROUND
Im Zuge der fortschreitenden Abwärtsskalierung von Halbleitervorrichtungen werden verschiedene Verarbeitungstechniken, wie zum Beispiel Fotolithografie, verwendet, um die Herstellung von Vorrichtungen mit immer kleineren Abmessungen zu ermöglichen. Da Halbleiterprozesse jedoch mit zunehmend kleineren Prozessfenstern arbeiten, hat die Herstellung dieser Vorrichtungen die theoretischen Grenzen von Fotolithografie-Ausrüstung erreicht und sogar überschritten. In dem Maße, wie Halbleitervorrichtungen immer kleiner werden, ist die gewünschte Beabstandung zwischen Elementen (d. h. der Mittenabstand) einer Vorrichtung weniger als der Mittenabstand, der mittels herkömmlicher optischer Masken und Fotolithografie-Ausrüstung hergestellt werden kann.
Die US 2015 / 0 155 171 A1 beschreibt ein Verfahren zum Strukturieren einer Halbleitervorrichtung, bei dem über einer Hartmaske an Seitenwänden von Dummy-Linien ausgerichtete Abstandshalter ausgebildet werden. Ferner werden Umkehrmaterialschichten über den Abstandshaltern gebildet und strukturiert.
Die
US 2015/0 155 171 A1 describes a method for patterning a semiconductor device in which spacers aligned on sidewalls of dummy lines are formed over a hard mask. Further, reversal material layers are formed and patterned over the spacers.
the
Figurenlistecharacter list
Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen werden. Es ist anzumerken, dass verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind.
-
1 bis13 veranschaulichen Querschnittsansichten von Zwischenstufen in der Ausbildung von Strukturelementen in einer Zielschicht auf einem Wafer gemäß einigen Ausführungsformen. -
14A bis22B veranschaulichen perspektivische Ansichten und Querschnittsansichten weiterer Zwischenstufen in der Ausbildung der Strukturelemente in der Zielschicht gemäß einigen Ausführungsformen. -
23A bis26B veranschaulichen Draufsichten und Querschnittsansichten weiterer Zwischenstufen in der Ausbildung der Strukturelemente in der Zielschicht gemäß einigen Ausführungsformen.
-
1 until13 12 illustrate cross-sectional views of intermediate stages in the formation of features in a target layer on a wafer, according to some embodiments. -
14A until22B 12 illustrate perspective views and cross-sectional views of further intermediate stages in the formation of the features in the target layer, according to some embodiments. -
23A until26B 12 illustrate top and cross-sectional views of further intermediate stages in the formation of the features in the target layer, according to some embodiments.
DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen.The following disclosure provides many different embodiments or examples for implementing various features of this invention. In the following, specific examples of components and arrangements are described in order to simplify the present disclosure.
Dabei können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.Spatially relative terms such as "beneath", "below", "lower", "above", "upper" and the like may be used herein to simplify the description to indicate the relationship of an element or feature to a or several other elements or features as illustrated in the figures. The spatially relative terms are intended to encompass other orientations of the device in use or operation besides the orientation shown in the figures. The device may be otherwise oriented (rotated 90 degrees, or other orientations) and the spatially relative descriptors used herein interpreted accordingly.
Gemäß einigen Ausführungsformen werden Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Insbesondere wird ein selbstausrichtender Vierfach-Strukturierungsprozess ausgeführt, um Leitungen auf einem Substrat zu strukturieren. Die strukturierten Leitungen haben einen Mittenabstand, der ein Viertel des kleinsten fotolithografischen Mittenabstandes beträgt. Erste strukturierte Leitungen werden gebildet, zweite strukturierte Leitungen werden zwischen den ersten strukturierten Leitungen gebildet, und dritte strukturierte Leitungen werden zwischen den ersten und zweiten strukturierten Leitungen gebildet. Nachdem die Ausbildung der Leitungsstrukturen vollendet ist, wird eine Maskenschicht über den Leitungsstrukturen gebildet. Ein dreischichtiger Photoresist wird zum Strukturieren der Maskenschicht mit einer geschnittenen Struktur für die Leitungsstrukturen verwendet. Die geschnittene Struktur wird dann zu den Leitungsstrukturen übertragen. Die geschnittenen Leitungsstrukturen werden als eine Maske zum Strukturieren einer zugrunde liegenden Zielschicht verwendet. Die zugrunde liegende Zielschicht kann eine Schicht sein, die für verschiedenste Zwecke verwendet wird. Zum Beispiel kann die Zielschicht eine Dielektrikumschicht mit niedrigem k-Wert für die Ausbildung von Interconnect-Leitungen sein. Alternativ kann die Zielschicht ein Halbleitersubstrat sein, und die Struktur kann Halbleiterrippen entsprechen, die auf dem Substrat ausgebildet sind. Das Schneiden der Leitungsstrukturen, nachdem alle Leitungsstrukturen ausgebildet wurden, kann die Komplexität verringern, die das Schneiden der Leitungsstrukturen während Zwischenstufen des Strukturierens der Leitungen mit sich bringt, und kann die BEOL-Verarbeitung vereinfachen. Des Weiteren kann das Schneiden der Leitungsstrukturen, nachdem alle Leitungsstrukturen ausgebildet wurden, die Anzahl von Defekten verringern, die während des Schneidens entstehen.According to some embodiments, methods of manufacturing a semiconductor device are provided. In particular, a self-aligned quad patterning process is performed to pattern lines on a substrate. The patterned lines have a pitch that is a quarter of the smallest photolithographic pitch. First patterned lines are formed, second patterned lines are formed between the first patterned lines, and third patterned lines are formed between the first and second patterned lines. After the formation of the line structures is completed, a mask layer is formed over the line structures. A three-layer photoresist is used to pattern the mask layer with a cut pattern for the line patterns. The cut structure is then transferred to the line structures. The cut line structures are used as a mask for patterning an underlying target layer. The underlying target layer can be a layer that is used for a wide variety of purposes. For example, the target layer may be a low-k dielectric layer for the formation of interconnect lines. Alternatively, the target layer can be a semiconductor substrate and the structure can correspond to semiconductor fins formed on the substrate. Cutting the wiring structures after all the wiring structures have been formed can reduce the complexity involved in cutting the wiring structures rend involves intermediate stages of structuring of the lines and can simplify BEOL processing. Furthermore, cutting the wiring structures after all the wiring structures have been formed can reduce the number of defects created during the cutting.
Der Wafer 100 kann mehrere Regionen haben. Zum Beispiel veranschaulichen die gezeigten beispielhaften Ausführungsformen eine erste Region 100A und eine zweite Region 100B. Die verschiedenen Regionen können so verarbeitet werden, dass sie verschiedene Mittenabstände zwischen den ausgebildeten Strukturelementen haben. Insbesondere können einige Regionen so verarbeitet werden, dass sie Strukturelemente bilden, die ein Viertel des kleinsten fotolithografischen Mittenabstandes groß sind, und andere Regionen können Strukturelemente bilden, die größer sind. In den gezeigten Ausführungsformen wird eine Struktur in der ersten Region 100A mit einem Viertel einer kleinsten fotolithografischen Mittenabstand gebildet, und eine Struktur in der zweiten Region 100B wird mit einem anderen Mittenabstand gebildet, der gegebenenfalls ein Bruchteil des kleinsten fotolithografischen Mittenabstandes sein kann.The
In einigen Ausführungsformen ist die Zielschicht 102 eine Zwischenmetalldielektrikum (IMD)-Schicht. In solchen Ausführungsformen kann die IMD-Schicht über einem Substrat ausgebildet werden, das aktive Bauelemente enthält, und leitfähige Strukturelemente, wie zum Beispiel Kupferleitungen, Kupferdurchkontaktierungen und/oder Kobaltstecker, können in der IMD-Schicht ausgebildet werden. Die IMD-Schicht kann aus einem dielektrischen Material gebildet werden, das eine Dielektrizitätskonstante (k-Wert) von zum Beispiel weniger als 3,8, weniger als etwa 3,0 oder weniger als etwa 2,5 aufweist. In alternativen Ausführungsformen ist die IMD-Schicht eine Dielektrikumschicht mit hohem k-Wert, die einen k-Wert von höher als 3,8 aufweist. Die IMD-Schicht kann mit dem SAQP-Prozess strukturiert werden, und die anschließenden Prozessschritte können dafür verwendet werden, Metallleitungen und/oder Durchkontaktierungen in der IMD-Schicht zu bilden.In some embodiments, the
In einigen Ausführungsformen ist die Zielschicht 102 ein Halbleitersubstrat. Das Halbleitersubstrat kann aus einem Halbleitermaterial gebildet werden, wie zum Beispiel Silizium, Silizium-Germanium oder dergleichen. In einigen Ausführungsformen ist das Halbleitersubstrat ein kristallines Halbleitersubstrat, wie zum Beispiel ein kristallines Siliziumsubstrat, ein kristallines Silizium-Kohlenstoff-Substrat, ein kristallines Silizium-Germanium-Substrat, ein III-V-Verbindungs-Halbleitersubstrat oder dergleichen. Das Halbleitersubstrat kann mit dem SAQP-Prozess strukturiert werden, und die anschließenden Prozessschritte können dafür verwendet werden, Flachgrabenisolier (STI)-Regionen in dem Substrat zu bilden. Halbleiterrippen können zwischen den ausgebildeten STI-Regionen hervorstehen. Source/Drain-Regionen können in den Halbleiterrippen ausgebildet werden, und Gate-Dielektrikum- und Elektrodenschichten können über Kanalregionen der Rippen ausgebildet werden, wodurch Halbleitervorrichtungen wie zum Beispiel Rippen-Feldeffekttransistoren (finFETs) auf dem Wafer 100 gebildet werden.In some embodiments, the
In
Der Filmstapel enthält des Weiteren eine Antireflexionsbeschichtung (ARC) 106, die auf der Zielschicht 102 ausgebildet wird. Die ARC 106 unterstützt das Belichten und Fokussieren darüberliegender Photoresistschichten (unten besprochen) während der Strukturierung der Photoresistschichten. In einigen Ausführungsformen kann die ARC 106 aus SiON, Siliziumcarbid, Materialien, die mit Sauerstoff (O) und Stickstoff (N) dotiert sind, oder dergleichen gebildet werden. In einigen Ausführungsformen ist die ARC 106 im Wesentlichen frei von Stickstoff und kann aus einem Oxid gebildet werden. In solchen Ausführungsformen kann die ARC 106 auch als eine Stickstoff-freie ARC (NFARC) bezeichnet werden. Die ARC 106 kann durch Plasma-verstärktes chemisches Aufdampfen (PECVD), Abscheiden von hochdichtem Plasma (HDP) oder dergleichen ausgebildet werden.The film stack also includes an anti-reflective coating (ARC) 106 formed on the
Der Filmstapel enthält des Weiteren eine Hartmaskenschicht 108, die auf der ARC 106 ausgebildet wird. Die Hartmaskenschicht 108 kann aus einem Material gebildet werden, das ein Metall umfasst, wie zum Beispiel Titannitrid, Titan, Tantalnitrid, Tantal oder dergleichen, und kann durch PVD, Hochfrequenz-PVD (RFPVD), Atomschichtabscheidung (ALD) oder dergleichen gebildet werden. Die Hartmaskenschicht 108 kann auch aus einem nichtmetallischen Material gebildet werden, wie zum Beispiel SiN. Das Material der Hartmaskenschicht 108 ist relativ zum gleichen Ätzprozess für die Zielschicht 102 selektiv. In anschließenden Verarbeitungsschritten wird mittels eines SAQP-Prozesses eine Struktur auf der Hartmaskenschicht 108 gebildet. Die Hartmaskenschicht 108 wird dann als eine Ätzmaske verwendet, wobei die Struktur der Hartmaskenschicht 108 zu der Zielschicht 102 übertragen wird.The film stack also includes a
Der Filmstapel enthält des Weiteren eine erste dielektrische Hartmaskenschicht 110, die auf der Hartmaskenschicht 108 ausgebildet wird. Die erste dielektrische Hartmaskenschicht 110 kann aus einem Siliziumoxid gebildet werden, wie zum Beispiel Borphosphosilikat-Tetraethylorthosilikat (BPTEOS) oder undotiertem Tetraethylorthosilikat (TEOS)-Oxid, und kann durch CVD, ALD, Aufschleudern oder dergleichen gebildet werden. Die erste dielektrische Hartmaskenschicht 110 dient während des Ätzens der ersten Dornschicht 112 als eine Ätzstoppschicht. In einigen Ausführungsformen dient die erste dielektrische Hartmaskenschicht 110 auch als eine Antireflexionsbeschichtung.The film stack further includes a first dielectric
Der Filmstapel enthält des Weiteren eine erste Dornschicht 112, die auf der ersten dielektrischen Hartmaskenschicht 110 ausgebildet wird. Die erste Dornschicht 112 kann aus einem Halbleiter gebildet werden, wie zum Beispiel amorphem Silizium oder einem anderen Material, das eine hohe Ätzselektivität mit der darunter liegenden Schicht hat, zum Beispiel mit der ersten dielektrischen Hartmaskenschicht 110.The film stack further includes a
Der Filmstapel enthält des Weiteren eine zweite dielektrische Hartmaskenschicht 114, die auf der ersten Dornschicht 112 ausgebildet wird. Die zweite dielektrische Hartmaskenschicht 114 kann aus einem Material gebildet werden, das aus dem gleichen in Frage kommenden Material der ersten dielektrischen Hartmaskenschicht 110 ausgewählt ist, und kann mittels eines Verfahrens ausgebildet werden, das aus der gleichen Gruppe von in Frage kommenden Verfahren zum Bilden der ersten dielektrischen Hartmaskenschicht 110 ausgewählt ist. Die erste dielektrische Hartmaskenschicht 110 und die zweite dielektrische Hartmaskenschicht 114 können aus dem gleichen Material gebildet werden oder können verschiedene Materialien enthalten. Die zweite dielektrische Hartmaskenschicht 114 wird aus einem Material gebildet, das eine hohe Ätzselektivität mit der ersten Dornschicht 112 besitzt.The film stack further includes a second dielectric
Der Filmstapel enthält des Weiteren eine zweite Dornschicht 116, die auf der zweiten dielektrischen Hartmaskenschicht 114 ausgebildet wird. Die zweite Dornschicht 116 kann aus einem Material gebildet werden, das aus dem gleichen in Frage kommenden Material der ersten Dornschicht 112 ausgewählt ist, und kann mittels eines Verfahrens ausgebildet werden, das aus der gleichen Gruppe von in Frage kommenden Verfahren zum Bilden der ersten Dornschicht 112 ausgewählt ist. Die erste Dornschicht 112 und die zweite Dornschicht 116 können aus dem gleichen Material gebildet werden oder können andere Materialien enthalten. Die zweite Dornschicht 116 wird aus einem Material gebildet, das eine hohe Ätzselektivität mit der zweiten dielektrischen Hartmaskenschicht 114 besitzt.The film stack further includes a
Des Weiteren wird in
Die obere Schicht 122 wird mittels einer geeigneten Fotolithografietechnik strukturiert, um Öffnungen 124 darin zu bilden. Die Öffnungen 124 können in einer Draufsicht Streifenformen haben. Der Mittenabstand P1 der Öffnungen 124 in der ersten Region 100A kann ungefähr das Dreifache der Breite W1 der Öffnungen 124 sein. In einer Ausführungsform beträgt der Mittenabstand P1 der Öffnungen 124 ungefähr 108 nm. In der gesamten Beschreibung können die Strukturen der Öffnungen 124 auch als „Leitung-A“-Strukturen bezeichnet werden.
Als ein Beispiel einer Strukturierung der oberen Schicht 122 kann eine (nicht gezeigte) Fotomaske über der oberen Schicht 122 angeordnet werden, die dann mit einem Strahl belichtet werden kann, einschließlich eines Ultraviolett (UV)- oder Excimer-Lasers, wie zum Beispiel ein 248 nm-Strahl von einem Krypton-Fluorid (KrF)-Excimer-Laser, ein 193 nm-Strahl von einem Argon-Fluorid (ArF)-Excimer-Laser oder ein 157 nm-Strahl von einem F2-Excimer-Laser. Die Belichtung der obersten Photoresistschicht kann mittels eines Immersionslithografiesystems ausgeführt werden, um die Auflösung zu erhöhen und den kleinsten erreichbaren Mittenabstand zu verkürzen. Eine Brenn- oder Aushärtungsoperation kann ausgeführt werden, um die obere Schicht 122 zu härten, und ein Entwickler kann verwendet werden, um entweder die belichteten oder die nicht-belichteten Abschnitte der oberen Schicht 122 in Abhängigkeit davon zu entfernen, ob ein positiver oder ein negativer Resist verwendet wird.As an example of patterning
Nach der Strukturierung der oberen Schicht 122 wird die Struktur der oberen Schicht 122 zu der mittleren Schicht 120 in einem Ätzprozess übertragen. Der Ätzprozess ist anisotrop, so dass die Öffnungen 124 in der oberen Schicht 122 durch die mittlere Schicht 120 hindurch verlängert werden und ungefähr die gleichen Größen in der mittleren Schicht 120 haben, die sie in der oberen Schicht 122 haben.After patterning the
In
In
In
Wie in
In
In
Die obere Schicht 134 wird mittels einer geeigneten Fotolithografietechnik strukturiert, um Öffnungen 136 darin zu bilden. Die Öffnungen 136 werden über den zweiten Zwischendornen 116 gebildet. Abschnitte der zweiten Zwischendorne 116, die durch die Struktur der Öffnungen 136 belichtet wurden, werden in einem anschließendem Ätzprozess (unten beschrieben) entfernt. In einer Ausführungsform werden die Öffnungen 136 nicht über allen der zweiten Zwischendorne 116 ausgebildet. Zum Beispiel werden sie über einer Teilmenge der zweiten Zwischendorne 116 gebildet. Die Öffnungen 136 können so ausgebildet werden, dass übrige Abschnitte der oberen Schicht 134 in der ersten Region 100A eine Breite W3 haben, die größer ist als die Breite W2 und kleiner als die Breite W1. Insbesondere kann die Breite W3 größer sein als die Summe der Breite W2 und der Dicke T2, so dass die übrigen Abschnitte der oberen Schicht 134 über den Öffnungen 124 und mindestens einer Hälfte jedes ersten Abstandshalters 128 liegen. In der Ausführungsform, wo die Breite W1 ungefähr 67,5 nm beträgt, die Breite W2 ungefähr 40,5 nm beträgt und die Dicke T2 ungefähr 13,5 nm beträgt, kann die Breite W3 in der ersten Region 100A ungefähr 60 nm betragen (zum Beispiel größer als 54 nm und weniger als 67,5 nm).
In
In
In
In
In
In
Die obere Schicht 146 wird mittels einer geeigneten Fotolithografietechnik strukturiert, um Öffnungen 148 darin zu bilden. Die Öffnungen 148 werden über den zweiten Abstandshaltern 140, den ersten Zwischendornen 112 und den zweiten Dielektrikumkappen 114 gebildet. In einer Ausführungsform werden die Öffnungen 148 nicht über allen der zweiten Abstandshalter 140 ausgebildet. Zum Beispiel werden sie über einer Teilmenge der zweiten Abstandshalter 140 und der ersten Zwischendorne 112 gebildet.
In
In den
In den
Die mittleren Schichten 152 enthalten eine erste Schicht 152A und eine zweite Schicht 152B. Die erste Schicht 152A ist eine Ätzstoppschicht und kann aus einem Material gebildet werden, das aus dem gleichen in Frage kommenden Material der mittleren Schicht 120 ausgewählt ist, und kann mittels eines Verfahrens ausgebildet werden, das aus der gleichen Gruppe von in Frage kommenden Verfahren zum Bilden der mittleren Schicht 120 ausgewählt ist.The
Die zweite Schicht 152B ist eine Dielektrikumschicht, die eine hohe Ätzselektivität relativ zu der ersten Schicht 152A besitzt. Die zweite Schicht 152B kann zum Beispiel ein Oxid (wie zum Beispiel Siliziumoxid) sein und kann mittels eines geeigneten Abscheidungsprozesses ausgebildet werden. In einer Ausführungsform ist die zweite Schicht 152B ein Oxid, das mittels eines Niedrigtemperatur-CVD-Prozesses ausgebildet wird. Der Niedrigtemperatur-CVD-Prozess kann bei einer Temperatur von weniger als etwa 400°C ausgeführt werden. In einer Ausführungsform können die zweite Schicht 152B und die erste Schicht 152A eine Ätzselektivität größer als 3,0 relativ zum gleichen Ätzprozess haben. Die zweite Schicht 152B kann so ausgebildet werden, dass sie eine Dicke zwischen etwa 10 nm und etwa 30 nm hat.The
Des Weiteren wird in den
Die obere Schicht 158 wird mittels einer geeigneten Fotolithografietechnik strukturiert, um erste Maskenöffnungen 160 darin zu bilden. Die Struktur der ersten Maskenöffnungen 160 entspricht Schnitten, die entlang der Leitung-A-, Leitung-B- und Leitung-C-Strukturen in anschließenden Verarbeitungsschritten hergestellt werden. Die ersten Maskenöffnungen 160 können über verschiedenen Leitungen ausgebildet werden, zum Beispiel über der ersten dielektrischen Hartmaskenschicht 110 und zwischen jeweiligen Paaren der zweiten Abstandshalter 140, und können so ausgebildet werden, dass sie Breiten W4 haben, die geringfügig größer sind als die Distanzen zwischen den zweiten Abstandshaltern 140. Jede der Öffnungen 160 hat ungefähr die gleiche Größe (Breite W4). Zum Beispiel sind die Breiten W4 der ersten Maskenöffnungen 160 breiter als die Distanzen zwischen inneren Seitenwänden benachbarter zweiter Abstandshalter 140, aber nicht breiter als die Distanz zwischen äußeren Seitenwänden benachbarter zweiter Abstandshalter 140. Vorteilhafterweise kreuzen die ersten Maskenöffnungen 160 keine Leitungen, was die Defekte verringern kann, die dadurch entstehen, dass versehentlich mehrere Leitungen maskiert und Leitungsstrukturen fusioniert werden. Die ersten Maskenöffnungen 160 können an verschiedenen Positionen entlang von Längsachsen der verschiedenen Leitungen ausgebildet werden.The
In den
In den
Die obere Schicht 166 wird mittels einer geeigneten Fotolithografietechnik strukturiert, um zweite Maskenöffnungen 168 darin zu bilden. Die zweiten Maskenöffnungen 168 haben eine ähnliche Breite W4 wie die Breite W4 der ersten Maskenöffnungen 160. Die Struktur der zweiten Maskenöffnungen 168 entspricht weiteren Schnitten, die entlang der Leitung-A-, Leitung-B- und Leitung-C-Strukturen in anschließenden Verarbeitungsschritten ausgeführt werden. Die zweiten Maskenöffnungen 168 können über verschiedenen Leitungen ausgebildet werden, zum Beispiel über der ersten dielektrischen Hartmaskenschicht 110 und zwischen jeweiligen Paaren der zweiten Abstandshalter 140, und können so ausgebildet werden, dass sie Breiten haben, die größer sind als die Distanzen zwischen den zweiten Abstandshaltern 140. Die zweiten Maskenöffnungen 168 überkreuzen auch keine Leitungen. Die zweiten Maskenöffnungen 168 können an verschiedenen Positionen entlang von Längsachsen der verschiedenen Leitungen ausgebildet werden.The
In den
Nach dem zweiten Hartmasken-Ätzprozess enthält die zweite Schicht 152B die ersten Maskenöffnungen 160 und zweiten Maskenöffnungen 168. Die Prozessschritte, die oben mit Bezug auf die
In den
In den
In den
In den
Die
In den
In den
In den
In den
Mittels der Ausführungsformen lassen sich Vorteile realisieren. Das Schneiden der Leitungen, nachdem alle Leitungsstrukturen ausgebildet wurden, kann die Komplexität verringern, die das Schneiden der Leitungen während Zwischenstufen des Strukturierens der Leitungen mit sich bringt. Des Weiteren kann das Schneiden der Leitungen in einem einzigen Schritt die BEOL-Verarbeitung vereinfachen und kann die Gefahr verringern, dass fehlerhafte Schnitte ausgeführt werden.Advantages can be realized by means of the embodiments. Cutting the lines after all line structures have been formed may reduce the complexity involved in cutting the lines during intermediate stages of patterning the lines. Furthermore, cutting the lines in a single step can simplify the BEOL processing and can reduce the risk of making erroneous cuts.
In einer Ausführungsform enthält ein Verfahren Folgendes: Bilden einer ersten Maskenschicht auf einem Substrat; Strukturieren mehrerer erster Abstandshalter über der ersten Maskenschicht; Bilden einer Antireflexionsschicht über den ersten Abstandshaltern; Bilden einer Ätzstoppschicht über der Antireflexionsschicht; Bilden einer zweiten Maskenschicht über der Ätzstoppschicht; Strukturieren mehrerer Öffnungen in der zweiten Maskenschicht, wobei jede der Öffnungen über jeweiligen Paaren der ersten Abstandshalter liegt; Verlängern der Öffnungen durch die Antireflexionsschicht und zwischen den jeweiligen Paaren der ersten Abstandshalter; Bilden eines Umkehrmaterials über der zweiten Maskenschicht und in den Öffnungen; Entfernen der Antireflexionsschicht, der Ätzstoppschicht und der zweiten Maskenschicht; und Strukturieren der ersten Maskenschicht unter Verwendung der ersten Abstandshalter und übrigen Abschnitte des Umkehrmaterials als eine erste Ätzmaske.In one embodiment, a method includes: forming a first mask layer on a substrate; patterning a plurality of first spacers over the first mask layer; forming an anti-reflective layer over the first spacers; forming an etch stop layer over the anti-reflective layer; forming a second mask layer over the etch stop layer; patterning a plurality of openings in the second mask layer, each of the openings overlying respective pairs of the first spacers; extending the openings through the anti-reflective layer and between the respective pairs of first spacers; forming a reversal material over the second mask layer and in the openings; removing the anti-reflective layer, the etch stop layer and the second mask layer; and patterning the first mask layer using the first spacers and remaining portions of the reversal material as a first etch mask.
In einer Ausführungsform enthält das Strukturieren der ersten Abstandshalter: Strukturieren mehrerer erster Dorne über der ersten Maskenschicht; Bilden einer ersten Abstandshalterschicht auf Seitenwänden und Oberseiten der ersten Dorne; Entfernen horizontaler Abschnitte der ersten Abstandshalterschicht, wobei übrige vertikale Abschnitte der ersten Abstandshalterschicht zweite Abstandshalter bilden; Entfernen eines Abschnitts der ersten Dorne; Strukturieren mehrerer zweiter Dorne unter Verwendung der zweiten Abstandshalter als eine zweite Ätzmaske; Bilden einer zweiten Abstandshalterschicht auf Seitenwänden und Oberseiten der zweiten Dorne; und Entfernen horizontaler Abschnitte der zweiten Abstandshalterschicht, wobei übrige vertikale Abschnitte der zweiten Abstandshalterschicht die ersten Abstandshalter bilden. In einer Ausführungsform beträgt ein Mittenabstand zwischen den ersten Abstandshaltern das Doppelte des Mittenabstands zwischen den zweiten Abstandshaltern in einer ersten Region des Substrats. In einer Ausführungsform wird der Abschnitt der ersten Dorne vor dem Strukturieren der zweiten Dorne entfernt, und die zweiten Dorne werden in einer ersten Region des Substrats strukturiert. In einer Ausführungsform enthält das Strukturieren der zweiten Dorne des Weiteren das Verwenden der zweiten Abstandshalter und der übrigen ersten Dorne in Kombination als die zweite Ätzmaske, wobei sich die übrigen ersten Dorne in einer zweiten Region des Substrats befinden, die nicht die erste Region ist. In einer Ausführungsform haben die Ätzstoppschicht und die zweite Maskenschicht ein Ätzselektivitätsverhältnis größer als 3. In einer Ausführungsform enthält das Strukturieren der Öffnungen in der zweiten Maskenschicht Folgendes: Ätzen einer ersten Teilmenge der Öffnungen in der zweiten Maskenschicht mit einem ersten Dreischicht-Photoresist über der Ätzstoppschicht und der zweiten Maskenschicht; und nach dem Ätzen der ersten Teilmenge der Öffnungen in der zweiten Maskenschicht, Ätzen einer zweiten Teilmenge der Öffnungen in der zweiten Maskenschicht mit einem zweiten Dreischicht-Photoresist über der Ätzstoppschicht und der zweiten Maskenschicht. In einer Ausführungsform ist die Ätzstoppschicht ein Oxid, und die zweite Maskenschicht enthält ein Metall. In einer Ausführungsform enthält die erste Maskenschicht ein Metall, und die zweite Maskenschicht ist ein Dielektrikum. In einer Ausführungsform wird die erste Maskenschicht über einer Zielschicht auf dem Substrat gebildet, und das Verfahren enthält des Weiteren das Ätzen der Zielschicht unter Verwendung der ersten Maskenschicht als eine dritte Ätzmaske. In einer Ausführungsform enthält das Verfahren des Weiteren das Entfernen von Abschnitten des Umkehrmaterials nicht zwischen den jeweiligen Paaren der ersten Abstandshalter. In einer Ausführungsform kreuzt das in den Öffnungen ausgebildete Umkehrmaterial nicht mehr als eine der Öffnungen.In one embodiment, patterning the first spacers includes: patterning a plurality of first mandrels over the first mask layer; forming a first spacer layer on sidewalls and tops of the first mandrels; removing horizontal portions of the first spacer layer, remaining vertical portions of the first spacer layer forming second spacers; removing a portion of the first mandrels; patterning a plurality of second mandrels using the second spacers as a second etch mask; forming a second spacer layer on sidewalls and tops of the second mandrels; and removing horizontal portions of the second spacer layer, remaining vertical portions of the second spacer layer forming the first spacers. In one embodiment, a center-to-center distance between the first spacers is twice the center-to-center distance between the second spacers in a first region of the substrate. In one embodiment, the portion of the first mandrels is trimmed prior to patterning the second mandrels removed, and the second mandrels are patterned in a first region of the substrate. In one embodiment, patterning the second mandrels further includes using the second spacers and the remaining first mandrels in combination as the second etch mask, where the remaining first mandrels are in a second region of the substrate that is not the first region. In one embodiment, the etch stop layer and the second mask layer have an etch selectivity ratio greater than 3. In one embodiment, patterning the openings in the second mask layer includes: etching a first subset of the openings in the second mask layer with a first three-layer photoresist over the etch stop layer and the second mask layer; and after etching the first subset of the openings in the second mask layer, etching a second subset of the openings in the second mask layer with a second three-layer photoresist over the etch stop layer and the second mask layer. In one embodiment, the etch stop layer is an oxide and the second mask layer includes a metal. In one embodiment, the first mask layer includes a metal and the second mask layer is a dielectric. In one embodiment, the first mask layer is formed over a target layer on the substrate, and the method further includes etching the target layer using the first mask layer as a third etch mask. In one embodiment, the method further includes removing portions of the reverse material not between the respective pairs of the first spacers. In one embodiment, the reversal material formed in the openings does not cross more than one of the openings.
In einer Ausführungsform enthält ein Verfahren Folgendes: Strukturieren mehrerer erster Dorne über einer ersten Maskenschicht; Bilden einer ersten Abstandshalterschicht auf Seitenwänden und Oberseiten der ersten Dorne; Entfernen horizontaler Abschnitte der ersten Abstandshalterschicht, wobei übrige vertikale Abschnitte der ersten Abstandshalterschicht erste Abstandshalter bilden; nach dem Entfernen der horizontalen Abschnitte der ersten Abstandshalterschicht, Abscheiden eines Umkehrmaterials zwischen den ersten Abstandshaltern; und Strukturieren der ersten Maskenschicht unter Verwendung der ersten Abstandshalter und des Umkehrmaterials in Kombination als eine erste Ätzmaske.In one embodiment, a method includes: patterning a plurality of first mandrels over a first mask layer; forming a first spacer layer on sidewalls and tops of the first mandrels; removing horizontal portions of the first spacer layer, remaining vertical portions of the first spacer layer forming first spacers; after removing the horizontal portions of the first spacer layer, depositing a reversal material between the first spacers; and patterning the first mask layer using the first spacers and the reversal material in combination as a first etch mask.
In einer Ausführungsform wird kein Umkehrmaterial über der ersten Maskenschicht vor dem Entfernen der horizontalen Abschnitte der ersten Abstandshalterschicht gebildet. In einer Ausführungsform wird die erste Maskenschicht über einer Zielschicht gebildet, und das Verfahren enthält des Weiteren Folgendes: Strukturieren der Zielschicht unter Verwendung der strukturierten ersten Maskenschicht als eine zweite Ätzmaske. In einer Ausführungsform ist die Zielschicht eine Dielektrikumschicht, und das Verfahren enthält des Weiteren das Bilden leitfähiger Strukturelemente in der dielektrischen Schicht. In einer Ausführungsform werden die ersten Dorne über einer Dielektrikumschicht gebildet, die Dielektrikumschicht wird über der ersten Maskenschicht ausgebildet, und das Umkehrmaterial berührt die Dielektrikumschicht nach dem Abscheiden des Umkehrmaterials zwischen den ersten Abstandshaltern. In einer Ausführungsform enthält das Abscheiden des Umkehrmaterials zwischen den ersten Abstandshaltern Folgendes: Bilden einer Antireflexionsschicht über den ersten Abstandshaltern; Bilden einer Ätzstoppschicht über der Antireflexionsschicht; Bilden einer zweiten Maskenschicht über der Ätzstoppschicht; Strukturieren mehrerer Öffnungen in der zweiten Maskenschicht, wobei jede der Öffnungen über jeweiligen Paaren der ersten Abstandshalter liegt; Verlängern der Öffnungen durch die Antireflexionsschicht und zwischen den jeweiligen Paaren der ersten Abstandshalter; und Abscheiden des Umkehrmaterials in den erweiterten Öffnungen.In one embodiment, no reversal material is formed over the first mask layer prior to removing the horizontal portions of the first spacer layer. In one embodiment, the first mask layer is formed over a target layer, and the method further includes: patterning the target layer using the patterned first mask layer as a second etch mask. In one embodiment, the target layer is a dielectric layer, and the method further includes forming conductive features in the dielectric layer. In one embodiment, the first mandrels are formed over a dielectric layer, the dielectric layer is formed over the first mask layer, and the reversal material contacts the dielectric layer after the reversal material is deposited between the first spacers. In one embodiment, depositing the reversal material between the first spacers includes: forming an anti-reflective layer over the first spacers; forming an etch stop layer over the anti-reflective layer; forming a second mask layer over the etch stop layer; patterning a plurality of openings in the second mask layer, each of the openings overlying respective pairs of the first spacers; extending the openings through the anti-reflective layer and between the respective pairs of first spacers; and depositing the reversal material in the enlarged openings.
In einer Ausführungsform enthält ein Verfahren Folgendes: Bilden mehrerer Abstandshalter über einer Zielschicht; Bilden einer Antireflexionsschicht über den Abstandshaltern; Bilden einer ersten Maskenschicht über der Antireflexionsschicht; Bilden eines ersten Dreischicht-Photoresists über der ersten Maskenschicht; Strukturieren der ersten Maskenschicht mit ersten Öffnungen unter Verwendung des ersten Dreischicht-Photoresists; Entfernen des ersten Dreischicht-Photoresists; Bilden eines zweiten Dreischicht-Photoresists über der ersten Maskenschicht; Strukturieren der ersten Maskenschicht mit zweiten Öffnungen unter Verwendung des zweiten Dreischicht-Photoresists; Entfernen des zweiten Dreischicht-Photoresists; und Abscheiden eines Umkehrmaterials in den ersten und zweiten Öffnungen, wobei das Umkehrmaterial zwischen den Abstandshaltern angeordnet wird.In one embodiment, a method includes: forming a plurality of spacers over a target layer; forming an anti-reflective coating over the spacers; forming a first mask layer over the anti-reflective layer; forming a first three layer photoresist over the first mask layer; patterning the first mask layer with first openings using the first three-layer photoresist; removing the first three-layer photoresist; forming a second three-layer photoresist over the first mask layer; patterning the first mask layer with second openings using the second three-layer photoresist; removing the second three-layer photoresist; and depositing a reversal material in the first and second openings, wherein the reversal material is disposed between the spacers.
In einer Ausführungsform enthält das Verfahren des Weiteren Folgendes: Strukturieren der Zielschicht unter Verwendung der Abstandshalter und des Umkehrmaterials in Kombination als eine Ätzmaske.In one embodiment, the method further includes: patterning the target layer using the spacers and the reversal material in combination as an etch mask.
Claims (18)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762527728P | 2017-06-30 | 2017-06-30 | |
US62/527,728 | 2017-06-30 | ||
US15/665,682 | 2017-08-01 | ||
US15/665,682 US10170307B1 (en) | 2017-06-30 | 2017-08-01 | Method for patterning semiconductor device using masking layer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102017127390A1 DE102017127390A1 (en) | 2019-01-03 |
DE102017127390B4 true DE102017127390B4 (en) | 2022-01-27 |
Family
ID=64662128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017127390.5A Active DE102017127390B4 (en) | 2017-06-30 | 2017-11-21 | Method of manufacturing a semiconductor device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102017127390B4 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113903722A (en) * | 2020-07-06 | 2022-01-07 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure and method for forming semiconductor structure |
US11848209B2 (en) | 2021-02-26 | 2023-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterning semiconductor devices and structures resulting therefrom |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
US20150155171A1 (en) | 2013-12-04 | 2015-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography Using High Selectivity Spacers for Pitch Reduction |
-
2017
- 2017-11-21 DE DE102017127390.5A patent/DE102017127390B4/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7488685B2 (en) | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
US20150155171A1 (en) | 2013-12-04 | 2015-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography Using High Selectivity Spacers for Pitch Reduction |
Also Published As
Publication number | Publication date |
---|---|
DE102017127390A1 (en) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11923202B2 (en) | Double patterning method | |
DE102017126236B3 (en) | A method of forming a semiconductor device for metal gates with a roughened barrier layer | |
DE102018115204A1 (en) | STRUCTURING METHOD FOR SEMICONDUCTOR COMPONENTS AND RESULTS THEREFOR | |
DE102016100766B4 (en) | STRUCTURING OF CONTACT THROUGH MULTI-PHOTOLITHOGRAPHY AND MULTILATERALITY | |
DE102017128235A1 (en) | STRUCTURING METHOD FOR A SEMICONDUCTOR COMPONENT AND RESULTING STRUCTURES THEREFOR | |
DE102016123943A1 (en) | Semiconductor processes and devices | |
DE102016114705A1 (en) | Etch stop layer for semiconductor devices | |
US10170307B1 (en) | Method for patterning semiconductor device using masking layer | |
DE102013103976B4 (en) | Semiconductor device with self-aligned connections and blocking sections | |
DE102018106631A1 (en) | Cutting method for semiconductor structure and structures formed thereby | |
DE102015112267A1 (en) | METHOD AND STRUCTURE FOR FINFET | |
DE102019203596B4 (en) | Multiple structuring with mandrel cuts formed using a block mask | |
DE102017118345B4 (en) | CONTACT OPENINGS AND METHOD OF MAKING THEM | |
DE112006003206T5 (en) | Method of making a contact in a semiconductor device | |
DE102021101467A1 (en) | SEMICONDUCTOR STRUCTURING AND RESULTING STRUCTURES | |
DE102019204967A1 (en) | Chamfered exchange gate structures | |
DE102016119019B4 (en) | Semiconductor component and manufacturing process therefor | |
DE102017125781A1 (en) | Method for removing an etching mask | |
DE112016006630T5 (en) | Method for producing a semiconductor device | |
DE102017127390B4 (en) | Method of manufacturing a semiconductor device | |
DE102009004550A1 (en) | Process for the formation of intermediates | |
DE102021116181A1 (en) | TRANSISTOR GATE STRUCTURES AND METHODS OF FORMING SAME | |
DE102018206438B4 (en) | Process for the production of contact structures | |
DE102019200831A1 (en) | contact structures | |
DE102021110022A1 (en) | INTERCONNECT STRUCTURE FOR SEMICONDUCTOR DEVICES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |