[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102015218218B4 - Verfahren zur Herstellung eines gebondeten SiC-Wafers - Google Patents

Verfahren zur Herstellung eines gebondeten SiC-Wafers Download PDF

Info

Publication number
DE102015218218B4
DE102015218218B4 DE102015218218.5A DE102015218218A DE102015218218B4 DE 102015218218 B4 DE102015218218 B4 DE 102015218218B4 DE 102015218218 A DE102015218218 A DE 102015218218A DE 102015218218 B4 DE102015218218 B4 DE 102015218218B4
Authority
DE
Germany
Prior art keywords
sic
wafer
silicon wafer
layer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015218218.5A
Other languages
English (en)
Other versions
DE102015218218A1 (de
Inventor
Yoshihiro Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE102015218218A1 publication Critical patent/DE102015218218A1/de
Application granted granted Critical
Publication of DE102015218218B4 publication Critical patent/DE102015218218B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300), umfassend:
einen ersten Schritt, bei welchem eine erste SiC-Schicht (12; 14) durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer (10) gewachsen wird;
einen zweiten Schritt, bei welchem eine zweite SiC-Schicht (22) durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer (20) gewachsen wird;
einen Schritt, bei welchem eine isolierende Dünnschicht (24) auf der ersten SiC-Schicht (12; 14) oder der zweiten SiC-Schicht (22) ausgebildet wird;
einen Schritt, bei welchem der erste Silizium-Wafer (10) und der zweite Silizium-Wafer (20) derart gebondet werden, dass die isolierende Dünnschicht (24) sich zwischen der ersten SiC-Schicht (12; 14) und der zweiten SiC-Schicht (22) befindet, wodurch ein gebondeter Wafer (30, 32, 34) erhalten wird,
einen Schritt, bei welchem der erste Silizium-Wafer (10) von dem gebondeten Wafer (30; 32; 34) entfernt wird; und
einen Schritt, bei welchem der zweite Silizium-Wafer (20) vor oder nach dem Bonding-Vorgang entfernt wird,
wodurch ein gebondeter SiC-Wafer (100; 200; 300) erhalten wird, bei welchem die erste SiC-Schicht (12; 14) eine aktive Schicht ist und die zweite SiC-Schicht (22) ein Trägersubstrat ist.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft ein Verfahren zur Herstellung eines gebondeten SiC-Wafers.
  • HINTERGRUND
  • Siliziumcarbide (SiC) umfassen β-SiC mit einer Kristallstruktur vom kubischen Typ (auch bezeichnet als „3C-SiC“) und α-SiC mit einer Kristallstruktur vom hexagonalen Typ. Im Falle von α-SiC existieren verschiedene Arten von Kristallstrukturisomeren von 6H-, 4H- und 2H-Typ, abhängig von unterschiedlichen Wiederholungsperiodizitäten der gestapelten Anordnung von Si und C. SiC weist eine große Bandlücke von 2,2 eV bis 3,3 eV auf, weshalb erwartet wird, dass es als Halbleitermaterial für verschiedene Arten von Halbleiterbauteilen dienen kann.
  • Die JP 2006-228763 A offenbart ein Verfahren zum Karbonisieren einer Si-Oberflächenschicht eines SOI-Substrats (SOI: „Silicon on Insulator“), welches die Si-Oberflächenschicht und eine eingebettete isolierende Schicht aufweist, wodurch die Si-Schicht in eine einkristalline SiC-Dünnschicht umgewandelt wird, und bei welchem darüber hinaus eine einkristalline SiC-Schicht epitaktisch auf der einkristallinen SiC-Dünnschicht gewachsen wird.
  • TECHNISCHES PROBLEM
  • Ein Wafer, welcher gemäß der oben genannten Technik erhalten werden kann, hat ein aus Silizium bestehendes Trägersubstrat, eine eingebettete isolierende Schicht auf dem Trägersubstrat und eine einkristalline SiC-Schicht (aktive Schicht) auf der eingebetteten isolierenden Schicht. Bei Durchführung eines Herstellungsprozesses zur Herstellung eines Halbleiterbauteils in der einkristallinen SiC-Schicht des Wafers würde das Silizium des Trägersubstrats schmelzen, wenn die Prozesstemperatur den Schmelzpunkt von Silizium (1414°C) überschreitet. Daher ist der Freiheitsgrad des Herstellungsprozesses bei dem Wafer eingeschränkt. Darüber hinaus ist ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs in dem Halbleiterwafer vorzugsweise soweit wie möglich minimiert.
  • Angesichts der obigen Probleme wäre es daher hilfreich, einen gebondeten SiC-Wafer bereitzustellen, bei welchem der Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Es ist weiterhin hilfreich, ein Verfahren zur Herstellung eines solchen gebondeten SiC-Wafers bereitzustellen.
  • ZUSAMMENFASSUNG
  • Gemäß der vorliegenden Erfindung wird ein Wafer hergestellt, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht durch SiC-Schichten gebildet sind, und eine isolierende Schicht zwischen ihnen ausgebildet ist. Da das Trägersubstrat nicht aus Silizium besteht, ist bei diesem Wafer die Prozesstemperatur des Bauteilherstellungsprozesses nicht auf Temperaturen unterhalb des Schmelzpunkts von Silizium begrenzt. Da SiC eine höhere thermische Leitfähigkeit aufweist als Silizium, dissipiert der Wafer darüber hinaus besser Wärme aus Selbsterwärmungsprozessen als ein Wafer, welcher ein Trägersubstrat aus Silizium aufweist, was zu einem reduzierten Leckstrom führt.
  • Es wurden seitens des Erfinders verschiedene Studien durchgeführt, um einen Wafer bereitzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind. Als Ergebnis wurde herausgefunden, dass die Verwendung eines Bonding-Verfahrens, welches eine Technik zum Wachsen einer SiC-Schicht auf einem Silizium-Wafer durch Dampfphasenepitaxie einsetzt, es ermöglicht, einen Wafer herzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind und eine isolierende Schicht zwischnen diesen SiC-Schichten ausgebildet ist.
  • Gemäß der auf den obigen Erkenntnissen basierenden vorliegenden Offenbarung wird bereitgestellt:
    1. (1) Ein Verfahren zur Herstellung eines gebondeten SiC-Wafers, umfassend:
      • einen ersten Schritt, bei welchem eine erste SiC-Schicht durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer gewachsen wird;
      • einen zweiten Schritt, bei welchem eine zweite SiC-Schicht durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer gewachsen wird;
      • einen Schritt, bei welchem eine isolierende Dünnschicht auf der ersten oder zweiten SiC-Schicht ausgebildet wird;
      • einen Schritt, bei welchem der erste Silizium-Wafer und der zweite Silizium-Wafer derart gebondet werden, dass die isolierende Dünnschicht sich zwischen der ersten SiC-Schicht und der zweiten SiC-Schicht befindet, wodurch ein gebondeter Wafer erhalten wird;
      • einen Schritt, bei welchem der erste Silizium-Wafer von dem gebondeten Wafer entfernt wird; und
      • einen Schritt, bei welchem der zweite Silizium-Wafer vor oder nach dem Bonden entfernt wird,
      • wodurch ein gebondeter SiC-Wafer erhalten wird, bei welchem die erste SiC-Schicht eine aktive Schicht ist und die zweite SiC-Schicht ein Trägersubstrat ist.
    2. (2) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter (1) angegeben, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline β-SiC-Schicht die aktive Schicht ist.
    3. (3) Das Verfahren zur Herstellung eines SiC-Wafers wie oben unter (1) angegeben, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer gewachsen wird und danach durch Dampfphasenepitaxie eine einkristalline α-SiC-Schicht auf der einkristallinen β-SiC-Schicht gewachsen wird, und nach Entfernen des ersten Silizium-Wafers von dem gebondeten Wafer anschließend die einkristalline β-SiC-Schicht entfernt wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline α-SiC-Schicht die aktive Schicht ist.
    4. (4) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter (1) angegeben, wobei vor dem ersten Schritt der erste Silizium-Wafer karbonisiert wird, um eine einkristalline β-SiC-Schicht in einem Oberflächenabschnitt des ersten Silizium-Wafers auszubilden, und bei dem ersten Schritt eine einkristalline α-SiC-Schicht durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht des ersten Silizium-Wafers gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline α-SiC-Schicht die aktive Schicht ist.
    5. (5) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter einem beliebigen von (1) bis (4) angegeben, wobei bei dem zweiten Schritt eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen wird, wodurch ein gebondeter SiC-Wafer hergestellt wird, bei welchem die einkristalline β-SiC-Schicht bzw. die polykristalline SiC-Schicht das Trägersubstrat ist.
    6. (6) Das Verfahren zur Herstellung eines gebondeten SiC-Wafers wie oben unter einem von (1) bis (5) angegeben, wobei bei der Dampfphasenepitaxie des ersten Schritts oder des zweiten Schritts, während die Temperatur des ersten oder zweiten Silizium-Wafers bei einer niedrigeren Temperatur als der Schmelzpunkt von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und der erste bzw. zweite Silizium-Wafer mit den beschleunigten Ionen bestrahlt wird.
    7. (7) Das Verfahren zur Herstellung eines gebondeten SiC-Wavers wie oben unter einem von (1) bis (6) angegeben, wobei bei dem ersten oder zweiten Schritt der erste oder zweite Silizium-Wafer an einen Waferhaltetisch in einer Kammer fixiert ist, der Druck innerhalb der Kammer reduziert wird, und das Quellgas dann in die Kammer eingeführt wird und nach Aufheizen des ersten oder zweiten Silizium-Wafers eine Pulsspannung an den ersten bzw. zweiten Silizium-Wafer angelegt wird, wodurch während einer Erzeugung eines Plasmas des Quellgases die Ionen in dem Plasma in Richtung des ersten bzw. zweiten Silizium-Wafers beschleunigt werden.
  • Mittels des oben unter (1) bis (7) angegebenen Verfahrens kann hergestellt werden:
    • (8) Ein gebondeter SiC-Wafer mit einem Durchmesser von 200 mm oder mehr, umfassend ein Trägersubstrat, eine isolierende Dünnschicht, welche auf dem Trägersubstrat ausgebildet ist, und eine auf der isolierenden Dünnschicht ausgebildete aktive Schicht, wobei sowohl das Tägersubstrat als auch die aktive Schicht durch SiC-Schichten gebildet sind.
    • (9) Der gebondete SiC-Wafer wie oben unter (8) angegeben, wobei die aktive Schicht durch eine einkristalline β-SiC-Schicht gebildet ist.
    • (10) Der gebondete SiC-Wafer wie oben unter (8) angegeben, wobei die aktive Schicht durch eine einkristalline α-SiC-Schicht gebildet ist.
    • (11) Der gebondete SiC-Wafer wie oben unter einem von (8) bis (10) angegeben, wobei das Trägersubstrat durch eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht gebildet ist.
  • VORTEILHAFTER EFFEKT
  • Gemäß dem hierin offenbarten Verfahren zur Herstellung eines gebondeten SiC-Wafers kann ein gebondeter SiC-Wafer erhalten werden, bei welchem der Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Darüber hinaus ist für einen gebondeten SiC-Wafer gemäß dieser Offenbarung der Freiheitsgrad des Bauteilherstellungsprozesses hoch und ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig.
  • Figurenliste
  • In den beigefügten Zeichnungen:
    • sind 1(A) bis 1(H) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 1 veranschaulichen;
    • sind 2(A) bis 2(J) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 2 veranschaulichen;
    • sind 3(A) bis 3(J) schematische Querschnittsansichten, welche ein Verfahren zur Herstellung eines gebondeten SiC-Wafers gemäß Ausführungsbeispiel 3 veranschaulichen; und
    • ist 4 eine schematische Ansicht einer in den Ausführungsbeispielen verwendeten Plasmaionenbestrahlungsvorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Verfahren zur Herstellung eines gebondeten SiC-Wafers betrifft ein Bonding-Verfahren, welches eine Technik anwendet, bei welcher eine SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird.
  • Obwohl α-SiC eine exzellente Kristallinität aufweist, ist seine Ausbildungstemperatur 1500 °C oder mehr. Folglich kann α-SiC nicht direkt auf einem Silizium-Wafer gewachsen werden, welcher einen Schmelzpunkt von 1414 °C aufweist. Allgemein wird daher ein α-SiC-Wafer hergestellt, indem unter Verwendung eines Sublimationsverfahrens ein SiC-Einkristall-Ingot hergestellt wird. Ein Sublimationsverfahren ist ein etabliertes Verfahren, bei welchem ein aus einem puderförmigen SiC-Material sublimierter Dampf in einer auf eine ultrahohe Temperatur von 2000 °C oder mehr erhitzten Vorrichtung auf einem Kristallkeim rekristallisiert wird, wodurch ein SiC-Einkristall gewachsen wird. Jedoch weist die Sublimation die Folgendes beinhaltenden Probleme auf: (1) Da es sich um ein Verbundkristallwachstum bei einer ultrahohen Temperatur handelt, ist die Prozesskontrolle schwierig. (2) Ein größerer Kristalldurchmesser führt zu der Ausbildung von Kristallfehlern (wie z.B. als Micropipe-Defekte bezeichnete Kapillardefekte, Schraubenversetzungen oder Stapelfehler), was zu einer Störung der Atomordnung führt, wodurch es schwierig wird, eine Kristallisierung in einen Einkristall zu bewirken. (3) Es bilden sich aufgrund der Wärmelast leicht Kristallrisse aus. Folglich ist die Größe von SiC-Einkristall-Wafern, welche aus SiC-Einkristall-Ingots durch ein Sublimationsverfahren hergestellt werden, allgemein 10,16 cm bis 12,7 cm (4 bis 5 Zoll), und derzeitig massenproduzierte und kommerziell verfügbare Wafer haben einen Durchmesser von höchstens 15,24 cm (6 Zoll). Es bestanden bislang somit Schwierigkeiten, einen einkristallinen α-SiC-Wafer mit einem großen Durchmesser bereitzustellen.
  • Da andererseits β-SiC eine Ausbildungstemperatur von ungefähr 1300 °C aufweist, kann β-SiC epitaktisch durch CVD („Chemical Vapor Deposition“ bzw. chemische Dampfphasenabscheidung) epitaktisch auf einem Silizium-Wafer gewachsen werden. Da jedoch die Temperatur des Silizium-Wafers nahe an dem Schmelzpunkt von Silizium liegt, diffundieren Siliziumatome in dem Wafer während des epitaktischen Wachstums leicht in die SiC-Schicht, und Fehlstellen werden in der Nähe der Schnittstelle ausgebildet, was zu einer schlechten Kristallinität führt.
  • Im Hinblick auf das oben Genannte wurden von dem Erfinder verschiedene Studien durchgeführt, um eine Technik zu entwickeln, bei welcher eine einkristalline SiC-Schicht hoher Kristallinität auf einem Silizium-Wafer gewachsen wird, auch wenn die Temperatur des Silizium-Wafers niedrig ist. Der Erfinder ist hierbei zu der Lösung gelangt, die zum epitaktischen Wachstum von einkristallinem β-SiC erforderliche Energie nicht nur in Form von Wärme eines Silizium-Wafers zuzuführen, sondern auch indem ein Quellgas in der Form von Ionen in Richtung des Wafers beschleunigt wird und der Wafer mit den Ionen bestrahlt wird. Mit anderen Worten hat sich herausgestellt, dass als Ergebnis eines Zuführens einer vorbestimmten Menge der Beschleunigungsenergie der Ionen des Quellgases an das Reaktionsfeld eine einkristalline β-SiC-Schicht epitaktisch gewachsen werden kann, selbst wenn die Temperatur des Silizium-Wafers auf eine niedrige Temperatur reduziert wird.
  • Darüber hinaus kann im Hinblick auf die Kristallstruktur die einkristalline β-SiC-Schicht vielmehr direkt auf einer Oberfläche des Silizium-Wafers gewachsen werden. Um eine einkristalline α-SiC-Schicht auf einem Silizium-Wafer auszubilden, ist es erforderlich, dass zuerst eine einkristalline β-SiC-Schicht auf dem Silizium-Wafer gewachsen wird und dann eine einkristalline α-SiC-Schicht auf der einkristallinen β-SiC-Schicht gewachsen wird. Der Erfinder hat auch herausgefunden, dass eine einkristalline α-SiC-Schicht hoher Kristallinität epitaktisch auf einer einkristallinen β-SiC-Schicht gewachsen werden kann, indem ein Verfahren eingesetzt wird, bei welchem ein Quellgas in Form von Ionen in Richtung eines Silizium-Wafers beschleunigt wird und der Wafer mit den Ionen bestrahlt wird.
  • Diese Offenbarung verwendet diese Technik, um einen gebondeten SiC-Wafer herzustellen, bei welchem sowohl ein Trägersubstrat als auch eine aktive Schicht SiC-Schichten sind und eine isolierende Dünnschicht zwischen diesen Schichten ausgebildet ist. Ausführungsbeispiele dieser Offenbarung werden nun detailliert beschrieben.
  • Ausführungsbeispiel 1
  • Ausführungsbeispiel 1 wird mit Bezug auf 1(A) bis 1(H) beschrieben. Zunächst wird in dem ersten Schritt eine einkristalline β-SiC-Schicht 12 durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer 10 gewachsen (1(A) und 1(B)). Als nächstes wird in dem zweiten Schritt eine zweite einkristalline β-SiC-Schicht 22 durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer 20 gewachsen (1(C) und 1(D)). Als nächstes wird eine isolierende Dünnschicht 24 auf der zweiten einkristallinen β-SiC-Schicht 22 ausgebildet (1(E)).
  • Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass die isolierende Dünnschicht 24 sich zwischen der ersten einkristallinen β-SiC-Schicht 12 und der zweiten einkristallinen β-SiC-Schicht 22 befindet, wodurch ein gebondeter Wafer 30 erhalten wird (1 (F)). Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 von dem gebondeten Wafer 30 entfernt (1(G)). Somit wird ein gebondeter SiC-Wafer 100 erhalten, bei welchem die erste einkristalline β-SiC-Schicht 12 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (1(H)).
  • Ausführungsbeispiel 2
  • Ausführungsbeispiel 2 wird mit Bezug auf 2(A) bis 2(J) beschrieben. Zunächst wird in dem ersten Schritt eine einkristalline β-SiC-Schicht 12 durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer 10 gewachsen, und eine einkristalline α-SiC-Schicht 14 wird anschließend durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht 12 gewachsen (2(A) bis 2(C)). Nachfolgende Schritte, welche in 2(D) bis 2(F) dargestellt sind, entsprechen den in 1(C) bis 1(E) dargestellten Schritten von Ausführungsbeispiel 1, sodass auf deren weitere Beschreibung verzichtet wird.
  • Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass die isolierende Dünnschicht 24 sich zwischen der einkristallinen α-SiC-Schicht 14 und der zweiten einkristallinen β-SiC-Schicht 22 befindet, wodurch ein gebondeter Wafer 32 erhalten wird. (2(G)). Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 von dem gebondeten Wafer 32 entfernt (2(H)). Die erste einkristalline β-SiC-Schicht 12 wird anschließend entfernt (2(l)). Somit wird ein gebondeter SiC-Wafer 200 erhalten, bei welchem die einkristalline α-SiC-Schicht 14 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (2(J)).
  • Dieses Ausführungsbeispiel zielt darauf ab, einen gebondeten SiC-Wafer zu erhalten, welcher eine einkristalline α-SiC-Schicht als eine aktive Schicht aufweist. Eine einkristalline α-SiC-Schicht kann zwar nicht direkt auf einer Oberfläche eines Silizium-Wafers gewachsen werden, kann jedoch auf einer einkristallinen β-SiC-Schicht gewachsen werden. Folglich wird bei diesem Ausführungsbeispiel zuerst die einkristalline β-SiC-Schicht 12 auf dem ersten Silizium-Wafer 10 ausgebildet.
  • Ausführungsbeispiel 3
  • Ausführungsbeispiel 3 wird mit Bezug auf 3(A) bis 3(J) beschrieben. Bei diesem Ausführungsbeispiel wird vor dem ersten Schritt (ein Schritt der Dampfphasenepitaxie von einkristallinem SiC auf einem ersten Silizium-Wafer 10) der erste Silizium-Wafer 10 karbonisiert, um eine einkristalline β-SiC-Schicht 10A in einem Oberflächenabschnitt des Silizium-Wafers 10 auszubilden (3(A) und 3(B)). Als nächstes wird in dem ersten Schritt eine einkristalline α-SiC-Schicht 14 durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht 10A des ersten Silizium-Wafers 10 gewachsen (3(C)). Nachfolgende Schritte in 3(D) bis 3(F) entsprechen den in 1(C) bis 1(E) dargestellten Schritten von Ausführungsbeispiel 1, sodass auf deren nähere Beschreibung verzichtet wird.
  • Als nächstes werden der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 aneinander gebondet, sodass sich die isolierende Dünnschicht 24 zwischen der einkristallinen α-SiC-Schicht 14 und der zweiten einkristallinen β-SiC-Schicht befindet, wodurch ein gebondeter Wafer 34 erhalten wird (3(G)). Als nächstes wird der Siliziumteil des ersten Silizium-Wafers 10 und des zweiten Silizium-Wafers 20 von dem gebondeten Wafer 34 entfernt (3(H)). Die einkristalline β-SiC-Schicht 10A wird anschließend entfernt (3(I)). Somit wird ein gebondeter SiC-Wafer 300 erhalten, bei welchem die einkristalline α-SiC-Schicht 14 als eine aktive Schicht dient und die zweite einkristalline β-SiC-Schicht 22 als ein Trägersubstrat dient (3(J)).
  • Bei dem Ausführungsbeispiel 2 wird die einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer 10 ausgebildet. Bei diesem Ausführungsbeispiel wird hingegen die einkristalline β-SiC-Schicht durch die Karbonisierung des ersten Silizium-Wafers 10 ausgebildet.
  • Detaillierte Beschreibung der Schritte jedes Ausführungsbeispiels
  • Der erste und zweite Silizium-Wafer 10 und 20 in 1(A), 1(C). 2(A), 2(D) und 3(A), 3(D) können präpariert werden, indem ein einkristalliner Silizium-Ingot durch das Czochralski-Verfahren (CZ-Verfahren) oder das Zonenschmelzverfahren (FZ-Verfahren) gewachsen wird und mit einer Drahtsäge oder dergleichen geschnitten wird. Darüber hinaus kann, um in dem Waferherstellungsprozess eine hohe Getter-Fähigkeit zu erreichen, Kohlenstoff und/oder Stickstoff zu dem ersten und zweiten Silizium-Wafer 10, 20 hinzugefügt werden. Darüber hinaus können, um während der Plasmabehandlung die Spannung zu steuern, bestimmte Dotierungen zu dem ersten und zweiten Silizium-Wafer 10, 20 in vorgegebenen Konzentrationen hinzugefügt werden, um dadurch Substrate vom sogenannten n-Typ oder p-Typ zu erhalten.
  • Darüber hinaus ist, um eine einkristalline SiC-Schicht mit regelmäßig angeordnetem Silizium und Kohlenstoff epitaktisch zu wachsen, eine Substrat bevorzugt, welches frei von COP-Defekten (COP: „Crystal Originated Particles“) ist, wobei es sich um Hohlräume handelt, welche als durch Punktdefekte gebildete aggregierte Fehlstellen erzeugt werden. Ein „COP-freier Silizium-Wafer“ bezeichnet hierin einen Silizium-Wafer, bei welchem durch die nachfolgend beschriebene Beobachtung/Auswertung keine COP-Defekte erfasst werden. Speziell wird ein aus einem durch das CZ-Verfahren gewachsenen einkristallinen Silizium-Ingot geschnittener Silizium-Wafer zunächst durch SC-1 gereinigt (d.h. durch eine Reinigung unter Verwendung einer gemischten Lösung, in welcher wässriger Ammoniak, eine wässrige Wasserstoffperoxidlösung und ultrareines Wasser in dem Verhältnis von 1:1:15 gemischt sind), und die Oberfläche des Silizium-Wafers nach der Reinigung wird unter Verwendung von SURFSCAN® SP-2, hergestellt von KLA-Tenchor Corporation, als Oberflächendefektinspektionsvorrichtung beobachtet und ausgewertet, sodass leichte Punktdefekte (LPDs), angenommen als Oberflächenvertiefungen, identifiziert werden. Hierbei ist der Beobachtungsmodus der schräge Modus („Oblique Incidence Mode“), und die Oberflächenvertiefungen werden basierend auf dem Verhältnis der gemessenen Größe unter Verwendung von breiten / schmalen Kanälen untersucht. Für so identifizierte LPDs wird unter Verwendung eines Rasterkraftmikroskops (AFM: „Atomic Force Microscope“) bestimmt, ob sie Oberflächenvertiefungen sind oder nicht. Ein Silizium-Wafer, bei welchem Oberflächenvertiefungen durch diese Beobachtung und Auswertung nicht beobachtet werden, wird als ein „COP-freier Silizium-Wafer“ definiert.
  • Der Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 ist vorzugsweise 200 mm oder mehr, bevorzugter 300 mm oder mehr. Der Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 und der Durchmesser des zu erhaltenden SiC-Wafers stimmen überein. Folglich kann mit größer werdendem Durchmesser des ersten und zweiten Silizium-Wafers 10, 20 der gebondete SiC-Wafer mit größerem Durchmesser erhalten werden.
  • Der Schritt des Wachsens der einkristallinen β-SiC-Schicht 12 oder der einkristallinen α-SiC-Schicht 14 auf dem ersten Silizium-Wafer durch Dampfphasenepitaxie (1(B), 2(B), 2(C), 3(C)) kann durch ein Verfahren durchgeführt werden, bei welchem, während die Temperatur des Silizium-Wafers 10 bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und die Ionen beschleunigt werden, um den Silizium-Wafer 10 zu bestrahlen. Dies gilt auch für den Schritt des Wachsens der einkristallinen β-SiC-Schicht 22 auf dem zweiten Silizium-Wafer durch Dampfphasenepitaxie (1(D), 2(E), 3(E)).
  • Ein Ausführungsbeispiel einer Vorrichtung, welche zur Durchführung der oben dargestellten Verfahren einsetzbar ist, wird nun mit Bezug auf 4 beschrieben. Bei dem dargestellten Ausführungsbeispiel ist die Vorrichtung in Form einer Plasmaionenbestrahlungsvorrichtung 40 implementiert. Die Plasmaionenbestrahlungsvorrichtung 40 weist eine Plasmakammer 41, einen Gaseinlass 42, eine Vakuumpumpe 42, ein Pulsspannungsanwendungsmittel 44, einen Waferhaltetisch 45 und eine Heizung 46 auf.
  • Zunächst wird der erste oder zweite Silizium-Wafer 10, 20 auf dem Waferhaltetisch 45 in der Plasmakammer 41 platziert und fixiert. Als nächstes wird der Druck innerhalb der Plasmakammer 41 unter Verwendung der Vakuumpumpe 43 reduziert, und das Quellgas wird durch den Gaseinlass 42 in die Plasmakammer 41 eingeführt. Anschließend wird der Waferhaltetisch 45 unter Verwendung der Heizung 46 geheizt, und eine negative Spannung wird in Pulsform durch die Pulsspannungsanwendungsmittel 44 an den Waferhaltetisch 45 (und den ersten bzw. zweiten Silizium-Wafer 10, 20) angelegt. Somit kann ein Plasma des Quellgases, welches Kohlenstoff und Silizium enthält, erzeugt werden, und die Ionen des in dem erzeugten Plasma enthaltenen Quellgases können in Richtung des ersten bzw. zweiten Silizium-Wafers 10, 20 beschleunigt werden, um den Wafer zu bestrahlen. Die auftreffenden Siliziumionen und Kohlenstoffionen reagieren auf dem Silizium-Wafer, sodass einkristallines SiC durch Dampfphasenepitaxie gewachsen wird.
  • Das Quellgas kann wenigstens eines von Methan, Ethan, Propan oder dergleichen als Kohlenstoffquelle(n) und wenigstens eines von Monosilan, Dichlorsilan, Trichlorsilan, Siliziumtetrachlorid und dergleichen als Siliziumquelle(n) verwenden.
  • Die Vakuumqualität in der Plasmakammer 41 wird auf 5 Pa oder weniger eingestellt. Wenn sie 5 Pa überschreitet, kann das Plasma unstabil werden und der Plasmazustand unter Umständen nicht gehalten werden.
  • Die an den ersten bzw. zweiten Silizium-Wafer 10, 20 angelegte Pulsspannung ist 10 V oder mehr und 1 kV oder weniger. Wenn die Spannung weniger als 10 V ist, wäre die Bindungsenergie zwischen Silizium und Kohlenstoff nicht ausreichend, um eine SiC-Schicht auszubilden. Wenn hingegen die Spannung 1 kV überschreitet, können Silizium und Kohlenstoff durch die Oberfläche in den Silizium-Wafer eindringen, was die Ausbildung einer SiC-Schicht verhindern kann.
  • Die Frequenz der Pulsspannung bestimmt die Häufigkeit von Bestrahlungen des ersten bzw. zweiten Silizium-Wafers 10, 20 mit den Ionen. Die Frequenz der Pulsspannung ist vorzugsweise 10 Hz oder mehr und 10 kHz oder weniger. Wenn die Frequenz 10 Hz oder mehr ist, kann eine lonenbestrahlungsvariation abgedeckt werden, was zu einer stabilen Ionenbestrahlung führt. Wenn die Frequenz 10 kHz oder weniger ist, wird die Plasmaausbildung aufgrund von Glimmentladung stabilisiert.
  • Die Pulsbreite der Pulsspannung bestimmt die Bestrahlungsdauer des ersten bzw. zweiten Silizium-Wafers 10, 20 mit den Ionen. Die Pulsbreite ist vorzugsweise 1 µs bis 1000 µs. Eine Pulsbreite von 1 µs oder mehr ermöglicht es, den ersten bzw. zweiten Silizium-Wafer 10, 20 auf stabile Weise mit den Ionen zu bestrahlen. Eine Pulsbreite von 1000 µs oder weniger stabilisiert die Plasmaausbildung aufgrund von Glimmentladung.
  • Bei den dargestellten Ausführungsbeispielen wird die zum Wachsen von einkristallinem β-SiC durch Dampfphasenepitaxie erforderliche Energie erreicht durch die Summe der dem ersten bzw. zweiten Silizium-Wafer 10, 20 zugeführten Wärmeenergie und der Beschleunigungsenergie der Ionen, welche auf den ersten bzw. zweiten Silizium-Wafer 10, 20 auftreffen. Wenn speziell die Temperatur des ersten bzw. zweiten Silizium-Wafers 10, 20 bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, kann fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen kompensiert werden.
  • Wenn bei den dargestellten Ausführungsbeispielen die einkristalline β-SiC-Schicht durch Dampfphasenepitaxie gewachsen wird (1(B), 2(B), 1(D), 2 (E), 3(E)), vorzugsweise während die Temperatur des ersten oder zweiten Silizium-Wafers 10, 20 bei 800 °C bis 1000 °C gehalten wird, wird die Beschleunigungsenergie der Silizium-Ionen auf 7 eV oder mehr eingestellt und die Beschleunigungsenergie der Kohlenstoffionen wird auf 3 eV oder mehr eingestellt. Indem die Beschleunigungsenergie der Ionen auf diese Weise eingestellt wird, kann fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen auch in dem Fall kompensiert werden, wenn die Temperatur wie oben beschrieben in dem Bereich des Schmelzpunkts des ersten bzw. zweiten Silizium-Wafers 10, 20 oder niedriger ist, wodurch eine einkristalline SiC-Schicht mit hoher Kristallinität ausgebildet wird. Es wird angemerkt, dass wenn die Temperatur des Silizium-Wafers höher ist, die erforderliche Beschleunigungsenergie der Ionen niedriger ist. Mit dem Verhältnis der Beschleunigungsenergien der Siliziumionen und der Kohlenstoffionen von 7:3 können darüber hinaus die Siliziumionen und die Kohlenstoffionen bis in die selbe Tiefe ausgehend von der Silizium-Wafer-Oberfläche appliziert werden, sodass eine SiC-Schicht auf stabile Weise in dem Oberflächenabschnitt des Silizium-Wafers ausgebildet werden kann.
  • Wenn bei den dargestellten Ausführungsbeispielen die einkristalline α-SiC-Schicht durch Dampfphasenepitaxie gewachsen wird (2(C) und 3(C)), vorzugsweise während die Temperatur des ersten Silizium-Wafers 10 bei 1000°C bis 1300°C gehalten wird, wird die Beschleunigungsenergie der Siliziumionen auf 7 eV oder mehr eingestellt und die Beschleunigungsenergie der Kohlenstoffionen wird auf 3 eV oder mehr eingestellt. Indem so aufgrund der niedrigeren Temperatur des ersten Silizium-Wafers 10 fehlende Wärmeenergie durch die Beschleunigungsenergie der Ionen kompensiert wird, kann eine einkristalline α-SiC-Schicht hoher Kristallinität ausgebildet werden. Die zum Wachsen der einkristallinen α-SiC-Schicht erforderliche Energie ist höher als die zum Wachsen der einkristallinen β-SiC-Schicht erforderliche Energie. Daher wird die Temperatur des ersten Silizium-Wafers 10 höher eingestellt als in dem Fall, wenn einkristallines β-SiC gewachsen wird.
  • Bei den dargestellten Ausführungsbeispielen ist die Beschleunigungsenergie der Siliziumionen und die Beschleunigungsenergie der Kohlenstoffionen vorzugsweise niedriger als 1 keV. Wenn die Energie größer oder gleich 1 keV ist, könnte der erste bzw. zweite Silizium-Wafer 10, 20 übermäßig beschädigt werden, und es könnte das Phänomen auftreten, dass die Ionen in den ersten bzw. zweiten Silizium-Wafer 10, 20 eindringen, was eine Dampfphasenepitaxie der SiC-Schicht auf der Oberfläche behindert.
  • Die Beschleunigungsenergie der Ionen wird hauptsächlich über die angelegte Spannung gesteuert. Als ergänzende Steuerung kann darüber hinaus der Widerstand zwischen dem Wafer und den Pulsspannungsanwendungsmitteln (der Widerstand des Haltetisches, der Widerstand zwischen dem Haltetisch und den Pulsspannungsanwendungsmitteln) angepasst werden oder das Timing der Spannungsanwendung angepasst werden, um dadurch den Abstand zwischen dem Plasmabereich und dem Wafer anzupassen. Darüber hinaus kann die Beschleunigungsenergie der Ionen gemessen werden, indem ein zu überwachender Wafer für eine kurze Zeit prozessiert wird, um die Konzentrationsprofile von Silizium und Kohlenstoff an der Waferoberfläche in der Tiefenrichtung durch SIMS-Analyse (SIMS: Sekundärionen-Massenspektrometrie) zu erfassen.
  • Die Dicke der einkristallinen β-SiC-Schicht 12 in 1(B) und der einkristallinen α-SiC-Schichten 14 in 2(C) und 3(C) ist vorzugsweise 1 µm bis 200 µm, im Hinblick darauf, dass sie aktive Schichten der gebondeten Wafer werden. Die Dicke der einkristallinen β-SiC-Schichten 22 in 1(D), 2(E) und 3(E) ist vorzugsweise 300 µm oder mehr. Wenn die Dicke 300 µm oder mehr beträgt, kann die einkristalline β-SiC-Schicht 22 als ein Trägersubstrat des gebondeten Wafers verwendet werden. Es wird angemerkt, dass die einkristalline β-SiC-Schicht 12 in 2(B) und die einkristalline β-SiC-Schicht 10A in 3(B) lediglich zur Ausbildung von einkristallinen α-SiC-Schichten darauf genutzt werden. Folglich kann die Dicke dieser Schichten ungefähr 10 nm bis 1 µm betragen.
  • Die Karbonisierung des ersten Silizium-Wafers 10 in 3(B) kann durch ein bekanntes oder vorgegebenes Verfahren durchgeführt werden. Zum Beispiel können ein kohlenstoffbasiertes Gas, wie zum Beispiel Propangas, Methangas oder Ethangas, und Wasserstoffgas als Träger in einen Wärmebehandlungsofen eingeführt werden, und die Karbonisierung kann in der Kohlenstoffatmosphäre für 1 bis 60 Minuten durchgeführt werden, wobei die Temperatur des ersten Silizium-Wafers 10 1000 °C bis 1300 °C beträgt.
  • Die isolierenden Dünnschichten 24 in 1(E), 2(F) und 3(F) können ausgebildet werden, indem bekannte oder vorgegebene Verfahren zur Oxidation der einkristallinen β-SiC-Schicht 22 eingesetzt werden. Zum Beispiel kann eine Wärmebehandlung des zweiten Silizium-Wafers 20 mit Wasserstoff und Sauerstoff in der Atmosphäre in einem Wärmebehandlungsofen bei einer Umgebungstemperatur von 1000 °C bis 1500 °C durchgeführt werden. Da die isolierenden Dünnschichten 24 jeweils als eine vergrabene isolierende Dünnschicht (BO: „Burried Oxide Layer“) des gebondeten Wafers dienen, ist ihre Dicke vorzugsweise 0,5 µm bis 30 µm. Weiterhin verschlechtert bei einem Oxidationsprozess in der isolierenden Dünnschicht (Oxid-Dünnschicht) verbleibender Kohlenstoff die Isolationseigenschaften (bewirkt einen Leckstrom), und die Verwendung von Diffusionsprozessen benötigt eine Prozesszeit erheblicher Länge. Daher wird ein Verfahren bevorzugt, bei welchem die isolierende Dünnschicht 24 durch CVD ausgebildet wird. Bei den Ausführungsbeispielen von 1 bis 3 wird die isolierende Dünnschicht 24 auf der einkristallinen β-SiC-Schicht 22 ausgebildet. Alternativ kann die isolierende Dünnschicht bei dem Ausführungsbeispiel von 1 auf der einkristallinen β-SiC-Schicht 12 oder bei den Ausführungsbeispielen von 2 und 3 auf der einkristallinen α-SiC-Schicht 14 ausgebildet werden.
  • Bei den Bonding-Schritten in 1(F), 2(G) und 3(G) wird eine Wärmebehandlung durchgeführt, um die Adhäsion zwischen den gebondeten Oberflächen zu erhöhen. Die Wärmebehandlung kann zum Beispiel für 1 bis 5 Stunden in einer sauren Gasatmosphäre bei einer Umgebungstemperatur von 800 °C bis 1500 °C durchgeführt werden.
  • Der erste Silizium-Wafer 10 und der zweite Silizium-Wafer 20 in 1(G) und 2(H) können entfernt werden durch eine Behandlung, welche eine alkalische Lösung oder eine Säurelösung verwendet, in welcher Silizium gelöst wird. Als die alkalische Lösung kann eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid verwendet werden, wohingegen eine gemischte Lösung aus Flusssäure und Salpetersäure als die Säurelösung verwendet werden kann. Der Siliziumteil des ersten Silizium-Wafers 10 und des zweiten Silizium-Wafers 20 in 3(H) kann auf dieselbe Weise entfernt werden. Es wird angemerkt, dass der zweite Silizium-Wafer 20 auch vor dem Bonding-Vorgang entfernt werden kann.
  • Die einkristalline β-SiC-Schicht 12 in 2(l) kann durch einen gegebenen Schleif- und/oder Polierprozess entfernt werden, wie zum Beispiel durch CMP (Chemisch-Mechanisches Polieren). Die einkristalline β-SiC-Schicht 10A in 3(l) kann auf dieselbe Weise entfernt werden.
  • Bei Ausführungsbeispiel 1 bis Ausführungsbeispiel 3 wird die einkristalline β-SiC-Schicht 22 durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer 20 gewachsen. Bei anderen Ausführungsbeispielen kann jedoch eine einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer 20 gewachsen werden, und eine einkristalline α-SiC-Schicht kann anschließend durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht gewachsen werden. In diesem Fall kann ein Trägersubstrat des gebondeten Wafers auch die einkristalline α-SiC-Schicht sein.
  • Bei einem weiteren Ausführungsbeispiel kann eine polykristalline SiC-Schicht auf dem zweiten Silizium-Wafer 20 ausgebildet werden. In diesem Fall kann auch die polykristalline SiC-Schicht ein Trägersubstrat des gebondeten Wafers sein. Eine abgesenkte Prozesstemperatur ermöglicht, dass eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf einkristallinem Silizium gewachsen wird. Hierbei ist unter einer „polykristallinen SiC-Schicht“ zum Beispiel eine Schicht zu verstehen, welche insgesamt durch eine polykristalline β-SiC-Schicht gebildet ist, oder eine polykristalline SiC-Schicht, in welcher verschiedene Kristallorientierungen, wie zum Beispiel a/β-Orientierungen, gemischt sind.
  • Gemäß den oben beschriebenen Ausführungsbeispielen kann ein gebondeter SiC-Wafer erhalten werden, dessen Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist. Darüber hinaus weist einkristallines SiC, welches als eine aktive Schicht dient, einen hohe Kristallinität auf. Da eine Technik verwendet wird, bei welcher eine einkristalline SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird, kann darüber hinaus auf effiziente Weise ein gebondeter einkristalliner SiC-Wafer mit einem großem Durchmesser von 200 mm oder mehr, oder sogar 300 mm oder mehr, hergestellt werden.
  • Gebondeter einkristalliner SiC-Wafer
  • Mit Bezug auf 1(H), 2(J) und 3(J) weisen gebondete SiC-Wafer 100, 200, 300 gemäß Ausführungsbeispielen jeweils ein Trägersubstrat 22, eine auf dem Trägersubstrat 22 ausgebildete isolierende Dünnschicht 24 und eine auf der isolierenden Dünnschicht 24 ausgebildete aktive Schicht auf. Die aktive Schicht ist bei dem gebondeten SiC-Wafer 100 durch eine einkristalline β-SiC-Schicht 12 gebildet, wohingegen die aktiven Schichten der gebondeten SiC-Wafer 200, 300 durch einkristalline α-SiC-Schichten 14 gebildet sind. Das Trägersubstrat 22 ist bei jedem Wafer durch eine einkristalline β-SiC-Schicht gebildet. Für solche gebondeten SiC-Wafer 100, 200 und 300 ist der Freiheitsgrad des Bauteilherstellungsprozesses hoch, und darüber hinaus ist nach der Ausbildung eines Bauteilisolierungsbereichs ein Leckstrom niedrig.
  • Unter Verwendung eines Bonding-Prozesses, welcher eine Technik verwendet, bei welcher eine SiC-Schicht durch Dampfphasenepitaxie auf einem Silizium-Wafer gewachsen wird, können gebondete SiC-Wafer 100, 200 und 300 mit einem Durchmesser von 200 mm oder mehr hergestellt werden.
  • Beispiele
  • Beispiel 1
  • Gemäß dem in 1(A) bis 1(H) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 mm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt.
  • Zunächst wurde ein COP-freier, einkristalliner Silizium-Ingot, welcher durch das CZ-Verfahren gewachsen wurde, geschnitten und verarbeitet, um zwei (111)-Silizium-Wafer vom p-Typ (spezifischer Widerstand: 0,01 Ω cm, Sauerstoffkonzentration 1,3 × 1018 Atome/cm3) mit einem Durchmesser von 300 mm zu präparieren.
  • Bei einer Temperatur eines ersten Silizium-Wafers von 900 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline β-SiC-Schicht von 5 µm wurde durch Dampfphasenepitaxie auf dem Silizium-Wafer gewachsen, mit den folgenden Bedingungen innerhalb der Plasmakammer: Druck: 0,05 Pa; Pulsspannung: 750 V; Frequenz: 320 Hz und Pulsbreite: 183 µs. Die Beschleunigungsenergie von Siliziumionen betrug 105 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 45 eV betrug.
  • Es wurde auch unter denselben Bedingungen eine einkristalline β-SiC-Schicht von 500 µm durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer gewachsen. Die einkristalline β-SiC-Schicht wurde mit Wasserstoff und Sauerstoff in der Atomsphäre, bei einer Umgebungstemperatur von 1400 °C für vier Stunden einer Wärmebehandlung unterzogen, wodurch eine isolierende Dünnschicht von 1,2 µm ausgebildet wurde.
  • Als Nächstes wurden der erste Silizium-Wafer und der zweite Silizium-Wafer aneinander gebondet, um einen gebondeten Wafer zu erhalten. Die Wärmebehandlung wurde unter Bedingungen einer Sauerstoffatmosphäre, bei einer Umgebungstemperatur von 800 °C für zwei Stunden und bei einer Umgebungstemperatur von 1200 °C für eine weitere Stunde durchgeführt. Anschließend wurden der erste und zweite Silizium-Wafer von dem gebondeten Wafer entfernt, wobei eine Lösung verwendet wurde, in welcher eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid mit deionisiertem Wasser verdünnt war. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 504 µm und einem Durchmesser von 300 mm erhalten wurde.
  • Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens (PL: „Photolumineszenz“), XPS („X-ray Photoelectron Spectroscopy“ bzw. Röntgenphotoelektronenspektroskopie) und TEM-Beobachtung (TEM: „Transmissionselektronenmikroskopie“) ausgewertet. Es wurde so die Ausbildung von kubischem SiC bestätigt.
  • Beispiel 2
  • Gemäß dem in 2(A) bis 2(J) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 µm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt.
  • Zwei Silizium-Wafer wurden auf gleiche Weise wie diejenigen von Beispiel 1 präpariert. Bei einer Temperatur des ersten Silizium-Wafers von 900 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline β-SiC-Schicht von 0,5 µm wurde durch Dampfphasenepitaxie auf dem Silizium-Wafer gewachsen, mit den folgenden Bedingungen innerhalb der Plasmakammer: Druck 0,07 Pa; Pulsspannung: 890 V; Frequenz: 290 Hz und Pulsbreite: 168 µs. Die Beschleunigungsenergie von Siliziumionen betrug 125 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 53 eV betrug.
  • Anschließend wurde unter denselben Bedingungen wie bei Beispiel 1, außer dass die Temperatur des ersten Silizium-Wafers 1200 °C betrug, eine einkristalline α-SiC-Schicht von 5 µm auf der einkristallinen β-SiC-Schicht gewachsen.
  • Unter denselben Bedingungen wie diejenigen zur Ausbildung der einkristallinen β-SiC-Schicht auf dem ersten Silizium-Wafer wurde eine weitere einkristalline β-SiC-Schicht von 500 µm durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen. Danach wurden die Ausbildung einer isolierenden Dünnschicht, der Bonding-Schritt und das Entfernen des ersten und zweiten Silizium-Wafers auf dieselbe Weise durchgeführt wie bei Beispiel 1. Die einkristalline β-SiC-Schicht von 0,5 µm wurde dann durch Schleifen und Polieren entfernt. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 503 µm und einem Durchmesser von 300 mm erhalten wurde.
  • Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens, XPS und TEM-Beobachtung ausgewertet. So konnte die Ausbildung von hexagonalem 4H-SiC bestätigt werden.
  • Beispiel 3
  • Gemäß dem in 3(A) bis 3(J) dargestellten Verfahren wurde ein gebondeter SiC-Wafer mit einem Durchmesser von 300 mm und einer darin eingebetteten isolierenden Schicht unter Verwendung einer in 4 dargestellten Vorrichtung bei dem Schritt der Dampfphasenepitaxie einer einkristallinen SiC-Schicht hergestellt.
  • Zwei Silizium-Wafer wurden auf dieselbe Weise wie bei Beispiel 1 präpariert. Der erste Silizium-Wafer wurde unter den folgenden Bedingungen karbonisiert: Propangas und Wasserstoffgas wurden in einen Wärmebehandlungsofen eingeführt, und die Karbonisierung wurde in der Kohlenstoffatmosphäre bei einer Temperatur des ersten Silizium-Wafers von 1200°C für drei Minuten durchgeführt. Ein Oberflächenabschnitt (20 nm) des ersten Silizium-Wafers wurde zu einer einkristallinen β-SiC-Schicht.
  • Bei einer Temperatur des ersten Silizium-Wafers von 1200 °C wurden Methangas und Monosilangas in eine Plasmakammer geleitet, und eine einkristalline α-SiC-Schicht von 5 µm wurde durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht des ersten Silizum-Wafers gewachsen, mit den folgenden Bedingungen in der Plasmakammer: Druck: 0,1 Pa, Pulsspannung: 940 V; Frequenz: 270 Hz und Pulsbreite: 140 µs. Die Beschleunigungsenergie von Siliziumionen betrug 132 eV, wohingegen die Beschleunigungsenergie von Kohlenstoffionen 56 eV betrug.
  • Unter denselben Bedingungen wie oben beschrieben, außer dass die Temperatur des zweiten Silizium-Wafers 900 °C betrug, wurde eine weitere einkristalline β-SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer gewachsen. Danach wurden die Ausbildung einer isolierenden Dünnschicht und der Bonding-Schritt auf dieselbe Weise wie bei Beispiel 1 durchgeführt. Anschließend wurden die Siliziumteile des ersten Silizium-Wafers und des zweiten Silizium-Wafers von dem gebondeten Wafer entfernt, wobei eine Lösung verwendet wurde, bei welcher eine gemischte Lösung aus Kaliumhydroxid und Natriumhydroxid mit deionisiertem Wasser verdünnt war. Die einkristalline β-SiC-Schicht von 20 nm wurde dann durch Schleifen und Polieren entfernt. Zuletzt wurden die obere und untere Oberfläche des gebondeten Wafers poliert, wodurch ein gebondeter SiC-Wafer mit einer Dicke von 503 µm und einem Durchmesser von 300 mm erhalten wurde.
  • Die Kristallinität der aktiven Schicht des resultierenden gebondeten SiC-Wafers wurde unter Verwendung des PL-Verfahrens, XPS und TEM-Beobachtung ausgewertet. So konnte die Ausbildung von hexagonalem 4H-SiC bestätigt werden.
  • Vergleich von Leckströmen
  • Bauteilisolierungsbereiche wurden in einem durch ein Sublimationsverfahren hergestellten einkristallinen α-SiC-Wafer mit einem Durchmesser von 150 mm (Vergleichsbeispiel) und den gebondeten SiC-Wafern von Beispiel 1 bis 3 ausgebildet. Die Leckcharakteristiken der Bauteilisolierungsbereiche wurden verglichen. Die Bauteilisolierung in der vertikalen Richtung wurde bei dem SiC-Wafer des Vergleichsbeispiels durch pn-Übergänge bereitgestellt, wohingegen bei den gebondeten SiC-Wafern von Beispiel 1 bis 3 diese Bauteilisolierung durch eingebettete Oxiddünnschichten bereitgestellt wurde. Die Bauteilisolierung in der lateralen Richtung wurde bei allen Proben (Beispiel 1-3 und Vergleichsbeispiel) durch STI („Shallow Trench Isolation“ bzw. Grabenisolation) bereitgestellt.
  • Bei 200 °C wurde eine Spannung zwischen der oberen Oberflächenseite des Wafers und der Rückseite der unteren Oberfläche des Wafers angelegt, wo der Bauteilisolierungsbereich ausgebildet war, wobei die untere Oberfläche des Wafers geerdet war, und dann wurde der in den Isolierungsbereich schließende Leckstrom gemessen. Als Ergebnis wurde festgestellt, dass bei den gebondeten SiC-Wafern von Beispiel 1 bis 3 der Leckstrom niedriger war als bei dem SiC-Wafer des Vergleichsbeispiels.
  • Als Nächstes wurden drei SiC-Wafer entsprechende jedem der Beispiele und dem Vergleichsbeispiel hergestellt, und deren Oberflächenintegrität wurde unter Verwendung einer Laserstreuung-Defektinspektionsvorrichtung ausgewertet. Die Anzahl von Defekten mit einer Größe von 10 µm oder mehr in jedem Wafer (Anzahl/cm2) wurde bestimmt. Die Ergebnisse sind in Tabelle 1 dargestellt. Tabelle 1 zeigt, dass bei Beispiel 1 bis 3 sowie bei dem Vergleichsbeispiel eine hohe Kristallinität erreicht wurde. Tabelle 1
    Beispiel 1 Beispiel 2 Beispiel 3 Vergleichsbeispiel
    Erster SiC-Wafer 1,02 0,93 0,87 0,89
    Zweiter SiC-Wafer 0,84 1,03 0,79 1,03
    Dritter SiC-Wafer 0,91 0,83 1,02 0,87
    (Einheit: Anzahl/cm2)
  • INDUSTRIELLE ANWENDBARKEIT
  • Es können ein gebondeter einkristalliner SiC-Wafer, bei welchem ein Bauteilherstellungsprozess einen hohen Freiheitsgrad aufweist und bei welchem ein Leckstrom nach der Ausbildung eines Bauteilisolierungsbereichs niedrig ist, sowie ein Verfahren zur Herstellung desselben bereitgestellt werden.
  • Bezugszeichenliste
    • 10
    erster Silizium-Wafer
    10A
    einkristalline β-SiC-Schicht
    12
    einkristalline β-SiC-Schicht (erste SiC-Schicht)
    14
    einkristalline α-SiC-Schicht (erste SiC-Schicht)
    20
    zweiter Silizium-Wafer
    22
    zweite einkristalline β-SiC-Schicht (zweite SiC-Schicht)
    24
    isolierende Dünnschicht
    30, 32, 34
    gebondeter Wafer
    100, 200, 300
    gebondeter SiC-Wafer
    40
    Plasmaionen-Bestrahlungsvorrichtung
    41
    Plasmakammer
    42
    Gaseinlass
    43
    Vakuumpumpe
    44
    Pulsspannungsanwendungsmittel
    45
    Waferhaltetisch
    46
    Heizung

Claims (7)

  1. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300), umfassend: einen ersten Schritt, bei welchem eine erste SiC-Schicht (12; 14) durch Dampfphasenepitaxie auf einem ersten Silizium-Wafer (10) gewachsen wird; einen zweiten Schritt, bei welchem eine zweite SiC-Schicht (22) durch Dampfphasenepitaxie auf einem zweiten Silizium-Wafer (20) gewachsen wird; einen Schritt, bei welchem eine isolierende Dünnschicht (24) auf der ersten SiC-Schicht (12; 14) oder der zweiten SiC-Schicht (22) ausgebildet wird; einen Schritt, bei welchem der erste Silizium-Wafer (10) und der zweite Silizium-Wafer (20) derart gebondet werden, dass die isolierende Dünnschicht (24) sich zwischen der ersten SiC-Schicht (12; 14) und der zweiten SiC-Schicht (22) befindet, wodurch ein gebondeter Wafer (30, 32, 34) erhalten wird, einen Schritt, bei welchem der erste Silizium-Wafer (10) von dem gebondeten Wafer (30; 32; 34) entfernt wird; und einen Schritt, bei welchem der zweite Silizium-Wafer (20) vor oder nach dem Bonding-Vorgang entfernt wird, wodurch ein gebondeter SiC-Wafer (100; 200; 300) erhalten wird, bei welchem die erste SiC-Schicht (12; 14) eine aktive Schicht ist und die zweite SiC-Schicht (22) ein Trägersubstrat ist.
  2. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100) nach Anspruch 1, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht (12) durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer (10) gewachsen wird, wodurch ein gebondeter SiC-Wafer (100) erhalten wird, bei welchem die einkristalline β-SiC-Schicht (12) die aktive Schicht ist.
  3. Verfahren zur Herstellung eines gebondeten SiC-Wafers (200) nach Anspruch 1, wobei bei dem ersten Schritt eine einkristalline β-SiC-Schicht (12) durch Dampfphasenepitaxie auf dem ersten Silizium-Wafer (10) gewachsen wird und anschließend eine einkristalline α-SiC-Schicht (14) durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht (12) gewachsen wird, und nach Entfernen des ersten Silizium-Wafers (10) von dem gebondeten Wafer (32) die einkristalline β-SiC-Schicht (12) entfernt wird, wodurch ein gebondeter SiC-Wafer (200) hergestellt wird, bei welchem die einkristalline α-SiC-Schicht (14) die aktive Schicht ist.
  4. Verfahren zur Herstellung eines gebondeten SiC-Wafers (300) nach Anspruch 1, wobei vor dem ersten Schritt der erste Silizium-Wafer (10) karbonisiert wird, um eine einkristalline β-SiC-Schicht (10A) in einem Oberflächenabschnitt des ersten Silizium-Wafers (10) auszubilden, und bei dem ersten Schritt eine einkristalline α-SiC-Schicht (14) durch Dampfphasenepitaxie auf der einkristallinen β-SiC-Schicht (10A) des ersten Silizium-Wafers (10) gewachsen wird, wodurch ein gebondeter SiC-Wafer (300) hergestellt wird, bei welchem die einkristalline α-SiC-Schicht (14) die aktive Schicht ist.
  5. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1-4, wobei bei dem zweiten Schritt eine einkristalline β-SiC-Schicht oder eine polykristalline SiC-Schicht durch Dampfphasenepitaxie auf dem zweiten Silizium-Wafer (20) gewachsen wird, wodurch ein gebondeter SiC-Wafer (100; 200; 300) hergestellt wird, bei welchem die einkristalline β-SiC-Schicht oder die polykristalline SiC-Schicht das Trägersubstrat ist.
  6. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1-5, wobei bei der Dampfphasenepitaxie des ersten Schritts oder des zweiten Schritts, während die Temperatur des ersten Silizium-Wafers (10) oder zweiten Silizium-Wafers (20) bei einer Temperatur unterhalb des Schmelzpunkts von Silizium gehalten wird, ein Kohlenstoff und Silizium enthaltendes Quellgas ionisiert wird und der erste Silizium-Wafer (10) bzw. zweite Silizium-Wafer (20) mit beschleunigten Ionen des Quellgases bestrahlt wird.
  7. Verfahren zur Herstellung eines gebondeten SiC-Wafers (100; 200; 300) nach einem der Ansprüche 1-6, wobei bei dem ersten oder zweiten Schritt: der erste Silizium-Wafer (10) oder zweite Silizium-Wafer (20) an einem Waferhaltetisch (45) in einer Kammer (41) befestigt ist, der Druck innerhalb der Kammer (41) reduziert wird und das Quellgas dann in die Kammer (41) eingeführt wird, und nach Aufheizen des ersten Silizium-Wafers (10) bzw. zweiten Silizium-Wafers (20) eine Pulsspannung an den ersten Silizium-Wafer (10) bzw. zweiten Silizium-Wafer (20) angelegt wird, wodurch, während ein Plasma des Quellgases erzeugt wird, Ionen des Plasmas in Richtung des ersten Silizium-Wafers (10) bzw. zweiten Silizium-Wafers (20) beschleunigt werden.
DE102015218218.5A 2014-09-22 2015-09-22 Verfahren zur Herstellung eines gebondeten SiC-Wafers Active DE102015218218B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-192696 2014-09-22
JP2014192696A JP6500378B2 (ja) 2014-09-22 2014-09-22 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ

Publications (2)

Publication Number Publication Date
DE102015218218A1 DE102015218218A1 (de) 2016-03-24
DE102015218218B4 true DE102015218218B4 (de) 2019-10-24

Family

ID=55445015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015218218.5A Active DE102015218218B4 (de) 2014-09-22 2015-09-22 Verfahren zur Herstellung eines gebondeten SiC-Wafers

Country Status (2)

Country Link
JP (1) JP6500378B2 (de)
DE (1) DE102015218218B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017122708A1 (de) * 2017-09-29 2019-04-04 Psc Technologies Gmbh Verfahren zur Herstellung einer Siliciumcarbid aufweisenden stickstofffreien Schicht
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020031A1 (en) * 2002-01-22 2005-01-27 Fabrice Letertre Methods for preparing a semiconductor assembly
JP2006228763A (ja) 2005-02-15 2006-08-31 Air Water Inc 単結晶ＳｉＣ基板の製造方法
DE102010029755A1 (de) * 2010-06-07 2011-12-08 Sicrystal Ag Herstellungsverfahren für einen SiC-Volumeneinkristall ohne Facette und einkristallines SiC-Substrat mit homogener Widerstandsverteilung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
JPH05326683A (ja) * 1992-05-19 1993-12-10 Rohm Co Ltd Ｓｏｉ基板の製法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2014037325A (ja) * 2012-08-14 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法およびその製造方法に用いる種基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020031A1 (en) * 2002-01-22 2005-01-27 Fabrice Letertre Methods for preparing a semiconductor assembly
JP2006228763A (ja) 2005-02-15 2006-08-31 Air Water Inc 単結晶ＳｉＣ基板の製造方法
DE102010029755A1 (de) * 2010-06-07 2011-12-08 Sicrystal Ag Herstellungsverfahren für einen SiC-Volumeneinkristall ohne Facette und einkristallines SiC-Substrat mit homogener Widerstandsverteilung

Also Published As

Publication number Publication date
JP6500378B2 (ja) 2019-04-17
DE102015218218A1 (de) 2016-03-24
JP2016063198A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013005407B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE112012002072B4 (de) Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE60224099T2 (de) Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
DE102014108352A1 (de) Verfahren zum Abscheiden einer Kristallschicht bei niedrigen Temperaturen, insbesondere einer photolumineszierenden IV-IV-Schicht auf einem IV-Substrat, sowie ein eine derartige Schicht aufweisendes optoelektronisches Bauelement
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
CN103534792B (zh) 制造半导体器件的方法和半导体器件
DE112017003644T9 (de) Verfahren zur Bewertung der Kohlenstoffkonzentration einer Siliciumprobe, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, Verfahren zur Herstellung elnes Silicium-Einkristall-Ingots, Silicium-Einkristall-Ingot und Siliciumwafer
DE112014005494T5 (de) Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
DE69830788T2 (de) Ruckgewinnung von siliciumcarbidsubstraten mit nutzbarer oberfläche
DE102019111985A1 (de) Verfahren zum herstellen von siliziumcarbid-vorrichtungen und wafer-verbund, der mit laser modifizierte zonen in einem handhabungssubstrat enthält
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
WO1999017345A1 (de) Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE102015218218B4 (de) Verfahren zur Herstellung eines gebondeten SiC-Wafers
DE102017201744B4 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE112013005512B4 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
DE102015115961B4 (de) Verfahren zur Herstellung eines einkristallinen SiC-Wafers
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE112015003542B4 (de) n-Aluminiumnitrid-Einkristallsubstrat und dessen Verwendung für vertikale Nitrid-Halbleiterbauelemente
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final