[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102014210406B4 - Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet - Google Patents

Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet Download PDF

Info

Publication number
DE102014210406B4
DE102014210406B4 DE102014210406.8A DE102014210406A DE102014210406B4 DE 102014210406 B4 DE102014210406 B4 DE 102014210406B4 DE 102014210406 A DE102014210406 A DE 102014210406A DE 102014210406 B4 DE102014210406 B4 DE 102014210406B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor material
transistor
channel transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102014210406.8A
Other languages
English (en)
Other versions
DE102014210406A1 (de
Inventor
Stefan Flachowsky
Ralf Illgen
Gerd Zschaetzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102014210406A1 publication Critical patent/DE102014210406A1/de
Application granted granted Critical
Publication of DE102014210406B4 publication Critical patent/DE102014210406B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren, das umfasst:Bereitstellen eines Substrats (101), das eine Substratbasis (102), eine erste Schicht (103) aus einem ersten Halbleitermaterial, die sich auf der Substratbasis (102) befindet und eine zweite Schicht (104) aus einem zweiten Halbleitermaterial, die sich auf der ersten Schicht (103) befindet, umfasst, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial unterschiedliche Kristallgitterkonstanten haben;Bilden einer elektrisch isolierenden Struktur (205) mit einer ersten Öffnung (202) über dem Substrat;Implantieren (204) von Ionen eines Edelgases in einen Teil des Substrats (101) durch die erste Öffnung (202) der elektrisch isolierenden Struktur (205); undBilden einer Gateelektrode (404) eines ersten Transistors (107) in der ersten Öffnung (202) der elektrisch isolierenden Struktur (205),wobei die elektrisch isolierende Struktur (205) eine zweite Öffnung (201) hat, eine Gateelektrode (403) eines zweiten Transistors (106) in der zweiten Öffnung (201) der elektrisch isolierenden Struktur (205) gebildet wird, die zweite Öffnung (201) während der Implantation (204) der Ionen des Edelgases mit einer Maske (203) abgedeckt wird, eines von dem ersten Transistor (107) und dem zweiten Transistor (106) ein n-Kanal-Transistor ist und der andere von dem ersten Transistor (107) und dem zweiten Transistor (106) ein p-Kanal-Transistor ist.

Description

  • Die Erfindung bezieht sich allgemein auf das Gebiet der integrierten Schaltkreise und insbesondere auf integrierte Schaltkreise, die Transistoren mit einem verspannten Kanalgebiet umfassen.
  • Integrierte Schaltkreise umfassen eine große Anzahl von Schaltkreiselementen, die insbesondere Feldeffekttransistoren umfassen. In einem Feldeffekttransistor befindet sich eine Gateelektrode. Die Gateelektrode kann von einem Kanalgebiet durch eine Gateisolierschicht getrennt sein, die eine elektrische Isolierung zwischen der Gateelektrode und dem Kanalgebiet bereitstellt. Benachbart zu dem Kanalgebiet befinden sich ein Sourcegebiet und ein Draingebiet.
  • Das Kanalgebiet, das Sourcegebiet und das Draingebiet sind aus einem Halbleitermaterial gebildet, wobei sich die Dotierung des Kanalgebiets von der Dotierung des Sourcegebiets und des Draingebiets unterscheidet. Abhängig von einer elektrischen Spannung, die an die Gateelektrode angelegt wird, kann der Feldeffekttransistor zwischen einem EIN-Zustand und einen AUS-Zustand geschaltet werden, wobei eine elektrische Leitfähigkeit des Kanalgebiets im EIN-Zustand größer als eine elektrische Leitfähigkeit des Kanalgebiets im AUS-Zustand ist.
  • Zur Verbesserung des Stroms durch das Kanalgebiet eines Feldeffekttransistors im EIN-Zustand kann im Kanalgebiet eine elastische Spannung bereitgestellt werden. Eine Zugspannung kann die Beweglichkeit von Elektronen in einem Halbleitermaterial wie beispielsweise Silizium erhöhen. Ein Bereitstellen einer Zugspannung im Kanalgebiet eines n-Kanal-Transistors kann deshalb dabei helfen, die Leitfähigkeit des Kanalgebiets zu verbessern, so dass man einen größeren Strom durch das Kanalgebiet im EIN-Zustand des Transistors erhalten kann. Eine Druckspannung in einem Halbleitermaterial wie beispielsweise Silizium kann die Beweglichkeit von Löchern verbessern, so dass ein Bereitstellen einer Druckspannung im Kanalgebiet eines p-Kanal-Transistors dabei helfen kann, im EIN-Zustand des Transistors einen größeren Strom durch das Kanalgebiet des p-Kanal-Transistors zu erhalten.
  • Zum Bereitstellen einer elastischen Spannung in den Kanalgebieten der Transistoren können in den Kanalgebieten mehrere Schichten aus unterschiedlichen Halbleitermaterialien bereitgestellt werden. Beispielsweise können eine Schicht aus Siliziumgermanium und eine Schicht aus Silizium auf einer Substratbasis aus Silizium, beispielsweise auf einem Siliziumwafer, gebildet werden. Die Schicht aus Siliziumgermanium wird auf der Siliziumsubstratbasis gebildet und die Schicht aus Silizium wird auf der Schicht aus Siliziumgermanium gebildet. Siliziumgermanium hat eine größere Gitterkonstante als Silizium. Wegen der unterschiedlichen Kristallgitterkonstanten der Materialien, die sich aufeinander befinden, kann eine elastische Spannung erzeugt werden.
  • Wie oben genauer erläutert, können zur Verbesserung der Leistung von p-Kanal-Transistoren und n-Kanal-Transistoren in den Kanalgebieten der p-Kanal-Transistoren und der n-Kanal-Transistoren Spannungen unterschiedlicher Art erforderlich sein. Wenn zur Erzeugung einer elastischen Spannung in den Kanalgebieten von Transistoren die oben erwähnte Technik verwendet wird, kann die Erzeugung verschiedener elastischer Spannungen in den Kanalgebieten von p-Kanal-Transistoren und n-Kanalgebieten problematisch sein, da man üblicherweise eine globale Spannung in der Siliziumgermaniumschicht und/oder in der Siliziumschicht, beispielsweise eine biaxiale Spannung in der oberen Siliziumschicht erhält. Während die elastische Spannung, die durch die Schichten aus Siliziumgermanium und Silizium auf der Siliziumsubstratbasis erzeugt wird, für eine Transistorart vorteilhaft sein kann, ist sie somit für die andere Transistorart möglicherweise nicht optimal.
  • Dabei lehrt US 2006 / 0 091 377 A1 ein Verfahren zur Bildung von n- und p-MOSFET auf verschieden geschichteten Gebieten auf einem Wafer, insbesondere mittels selektiver Relaxation. US 2009 / 0 291 540 A1 betrifft ein Verfahren zur Herstellung einer CMOS Halbleitervorrichtung, bei der lokale Source/Drain-Gebiete erzeugt werden, um im Bereich der PMOS-Gebiete eine Druckspannung zu erhalten. Gegenstand von DE 103 10 740 A1 ist ein Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat mittels Ionenimplantation. DE 10 2004 052 617 A1 zeigt ein Halbleiterelement mit Halbleitergebieten, welche unterschiedlich verformte Kanalgebiete aufweisen, sowie ein Verfahren zu dessen Herstellung, insbesondere mittels Heliumimplantation durch einen Dummy-Gate Bereich. K. Rim et al. („Characteristics and device design of sub-100 nm strained Si N- and PMOSFETs,“ 2002 Symposium on VLSI Technology. Digest of Technical Papers (Cat. No.01CH37303), Honolulu, HI, USA, 2002, pp. 98-99) publizieren, dass bei unter Spannung stehenden N- bzw. PMOS Transistoren die Schichtdicke des Siliziumgermanium die des Silizium bei weitem übersteigt.
  • Eine Aufgabe der Erfindung ist, Verfahren zur Verfügung zu stellen, mit denen die oben erwähnten Probleme ganz oder teilweise überwunden werden.
  • Das erfindungsgemäße Verfahren umfasst die Merkmale gemäß Anspruch 1.
  • Ausführungsformen der Erfindung können die in den abhängigen Ansprüchen definierten Merkmale aufweisen.
  • Im Folgenden werden Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und in denen:
    • 1 bis 4 schematische Querschnittsansichten einer Vorrichtung in Stadien eines Verfahrens gemäß einer Ausführungsform zeigen; und
    • 5 schematisch einen Einfluss eines lonenimplantationsprozesses und eines Wärmebehandlungsprozesses auf einen Spannungszustand von Halbleiterschichten in einer Vorrichtung darstellt.
  • Gemäß hierin angegebenen erfindungsgemäßen Verfahren können Feldeffekttransistoren auf einem Substrat, beispielsweise einem Halbleiterwafer, gebildet werden, das Schichten auf verschiedenen Halbleitermaterialien umfasst. Beispielsweise kann sich eine Schicht aus Siliziumgermanium auf einer Substratbasis aus Silizium befinden und auf der Schicht aus Siliziumgermanium kann sich eine Schicht aus Silizium befinden. Am Anfang des Verfahrens kann die obere Schicht aus Silizium im Wesentlichen unverspannt sein und die Schicht aus Siliziumgermanium kann eine Druckspannung aufweisen. Das Substrat kann von einem Waferlieferanten hergestellt werden, oder es kann unter Verwendung eines epitaktischen Aufwachsens von Siliziumgermanium und Silizium, das in der gleichen Einrichtung durchgeführt werden kann, in der die Herstellung der Feldeffekttransistoren durchgeführt wird, selbst hergestellt werden.
  • Die vorliegenden Angaben sind nicht auf die Materialkombination Silizium und Siliziumgermanium beschränkt. Alternativ können als Ausgangsmaterial andere Materialkombinationen in Halbleiterstapeln (Heterostrukturen), die Halbleitermaterialien mit unterschiedlichen Kristallgitterkonstanten umfassen, die durch eine Gitterfehlanpassung eine Spannung erzeugen, verwendet werden.
  • In Ausführungsformen, in denen auf einer Substratbasis aus Silizium eine Schicht aus Siliziumgermanium und eine Schicht aus Silizium bereitgestellt werden, kann sich eine Dicke der oberen Siliziumschicht in einem Bereich von ungefähr 10 bis 80 nm befinden, eine Dicke der vergrabenen Siliziumgermaniumschicht kann sich in einem Bereich von ungefähr 50 bis 200 nm befinden und die Siliziumgermaniumschicht kann einen Germaniumgehalt in einem Bereich von ungefähr 20 bis 40 % haben, wobei der Germaniumgehalt als ein Stoffmengenanteil von Germanium in der Siliziumgermaniumschicht angegeben ist.
  • Zur Herstellung eines p-Kanal-Transistors und eines n-Kanal-Transistors kann ein High-k Metal Gate (HKMG) Ersatzgateverfahren durchgeführt werden. An dem Substrat können ein p-Kanal-Transistorelement und ein n-Kanal-Transistorelement gebildet werden. Sowohl das p-Kanal-Transistorelement als auch das n-Kanal-Transistorelement kann ein Dummy-Gate umfassen. Eine Füllung mit einem Zwischenschichtdielektrikum (ILD, die englische Abkürzung steht für „interlayer dielectric“) kann durchgeführt werden. Das Zwischenschichtdielektrikum kann Siliziumdioxid enthalten, das mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses, bei dem Tetraethylorthosilikat (TEOS) als Reaktionspartner verwendet wird, abgeschieden wird. Ein chemischmechanischer Polierprozess kann verwendet werden, um das Zwischenschichtdielektrikum zu planarisieren und die Dummy-Gates des p-Kanal-Transistorelements und des n-Kanal-Transistorelements freizulegen. Dann können die Dummy-Gates entfernt werden.
  • Danach kann Helium mit einer Energie, die sich (abhängig von der Dicke der Schichten aus Silizium und Siliziumgermanium) in einem Bereich von ungefähr 80 bis 200 keV befinden kann, in das n-Kanal-Transistorelement implantiert werden, so dass die meisten, oder zumindest eine erhebliche Menge, der Heliumatome in die Siliziumgermaniumschicht und/oder unter die Siliziumgermaniumschicht, deutlich in die Substratbasis aus Silizium, implantiert wird. Eine typische Dosis der Heliumionen kann sich im Bereich von ungefähr 1015 bis 1016 Atomen/cm2 befinden.
  • Danach kann eine Wärmebehandlung, beispielsweise eine ultraschnelle Wärmebehandlung, die eine Wärmebehandlung mit einem Laser oder eine Wärmebehandlung mit einer Blitzlampe umfasst, durchgeführt werden, um die Heliumatome zu segregieren, die sich umordnen und Mikrolöcher bilden können, wodurch das Siliziumgitter gestört wird. Das kann eine Relaxation der Siliziumgermaniumschicht in dem n-Kanal-Transistorelement aus ihrem druckverspannten Zustand durch Bildung einiger Gitterdefekte ermöglichen. Gleichzeitig kann wegen der Relaxation der darunterliegenden Siliziumgermaniumschicht die obere Siliziumschicht, die bisher unverspannt war, eine Zugspannung erhalten. Diese Zugspannung kann die Beweglichkeit von Elektronen im Kanalgebiet des n-Kanal-Transistors verbessern und somit den Strom durch den n-Kanal-Transistor im EIN-Zustand verbessern.
  • Das p-Kanal-Transistorelement kann während der Implantation der Heliumionen maskiert werden, so dass die Heliumionen nur in das n-Kanal-Transistorelement implantiert werden. Somit kann die elastische Druckspannung der Siliziumgermaniumschicht, die dabei helfen kann, die Beweglichkeit der Löcher im Kanalgebiet des p-Kanal-Transistorelements zu verbessern, in dem p-Kanal-Transistorelement beibehalten werden.
  • Danach können eine Abscheidung einer Gateisolierschicht mit hoher Dielektrizitätskonstante und eine Abscheidung eines Metalls durchgeführt werden, wobei abhängig von den Erfordernissen der Transistoren hinsichtlich der Austrittsarbeit für die n-Kanal-Transistoren und p-Kanal-Transistoren unterschiedliche Metalle verwendet werden können. Außerdem können eine Herstellung von Kontakten und Abschlussprozesse (im Englischen: „back end of line“) durchgeführt werden.
  • 1 zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem Stadium eines Herstellungsprozesses gemäß einer Ausführungsform. Die Halbleiterstruktur 100 kann ein Substrat 101 umfassen. Das Substrat 101 kann eine Substratbasis 102 umfassen. Die Substratbasis 102 kann ein Halbleitermaterial, beispielsweise Silizium, enthalten. In manchen Ausführungsformen kann die Substratbasis 102 einen massiven Halbleiterwafer, beispielsweise einen massiven Siliziumwafer, umfassen. In anderen Ausführungsformen kann die Substratbasis 102 einen Halbleiter-auf-Isolator-Wafer umfassen, in dem sich eine Schicht aus einem Halbleitermaterial, beispielsweise Silizium, auf einer Schicht aus einem elektrisch isolierenden Material, beispielsweise Siliziumdioxid, befindet. Die Schicht aus elektrisch isolierendem Material kann sich auf einem Trägerwafer befinden, der beispielsweise ein Siliziumwafer sein kann.
  • Das Substrat 101 kann außerdem eine erste Schicht 103 aus einem ersten Halbleitermaterial und eine zweite Schicht 104 aus einem zweiten Halbleitermaterial umfassen. Die erste Schicht 103 aus dem ersten Halbleitermaterial kann sich auf der Substratbasis 102 befinden. In Ausführungsformen, in denen die Substratbasis 102 einen massiven Halbleiterwafer umfasst, kann sich die erste Schicht 103 aus dem ersten Halbleitermaterial auf, beispielsweise direkt auf, einer Oberfläche des massiven Halbleiterwafers befinden. In Ausführungsformen, in denen die Substratbasis 102 eine Halbleiter-auf-Isolator-Struktur umfasst, kann sich die erste Schicht 103 aus dem ersten Halbleitermaterial auf, beispielsweise direkt auf, der Halbleiterschicht der Halbleiter-auf-Isolator-Struktur befinden. Die zweite Schicht 104 aus dem zweiten Halbleitermaterial kann sich auf, beispielsweise direkt auf, der ersten Schicht 103 aus dem ersten Halbleitermaterial befinden. Die erste Schicht 103 kann eine Dicke in einem Bereich von ungefähr 50 bis 200 nm haben, und die zweite Schicht 104 kann eine Dicke in einem Bereich von ungefähr 10 bis 80 nm haben.
  • Ein Teil der Substratbasis 102 direkt unter der ersten Schicht 103 aus dem ersten Halbleitermaterial kann Silizium enthalten. In Ausführungsformen, in denen die Substratbasis 102 einen massiven Halbleiterwafer umfasst, kann im Wesentlichen die gesamte Substratbasis 102 aus Silizium gebildet sein. In Ausführungsformen, in denen die Substratbasis 102 einen Halbleiter-auf-Isolator-Wafer umfasst, kann die Halbleiterschicht des Halbleiter-auf-Isolator-Wafers eine Siliziumschicht sein. Das Silizium des Teils der Substratbasis 102, der sich direkt unter der ersten Schicht 103 aus dem ersten Halbleitermaterial befindet, kann im Wesentlichen reines Silizium sein, wobei das im Wesentlichen reine Silizium eine gewisse Menge von Dotierstoffen und/oder anderen Verunreinigungen enthalten kann.
  • Die erste Schicht 103 aus dem ersten Halbleitermaterial kann ein anderes Halbleitermaterial enthalten als die Substratbasis 102. In manchen Ausführungsformen kann die erste Schicht 103 eine chemische Verbindung von Silizium enthalten. Insbesondere kann die erste Schicht 103 Siliziumgermanium enthalten. In solchen Ausführungsformen kann sich der Germaniumgehalt der Schicht 103, ausgedrückt als ein Stoffmengenanteil von Germanium, in einem Bereich von ungefähr 20 bis 40 % befinden. In anderen Ausführungsformen kann die erste Schicht 103 ein anderes Material als Siliziumgermanium enthalten. Beispielsweise kann die erste Schicht 103 eine chemische Verbindung von Silizium und einem anderen Element als Germanium enthalten, beispielsweise Siliziumkarbid. Die vorliegenden Angaben sind jedoch nicht auf Ausführungsformen beschränkt, in denen die erste Schicht 103 eine Siliziumverbindung enthält. In weiteren Ausführungsformen kann die erste Schicht 103 einen III-V-Verbindungshalbleiter, einen II-Vl-Verbindungshalbleiter und/oder im Wesentlichen reines Germanium enthalten.
  • Das erste Halbleitermaterial der ersten Schicht 103 kann eine andere Kristallgitterkonstante haben als das Material des der ersten Schicht 103 direkt benachbarten Teils der Substratbasis 102. Beispielsweise kann Siliziumgermanium eine größere Kristallgitterkonstante haben als im Wesentlichen reines Silizium, und Siliziumkarbid kann eine kleinere Kristallgitterkonstante haben als im Wesentlichen reines Silizium.
  • Das zweite Halbleitermaterial der zweiten Schicht 104 kann ein anderes Material sein als das erste Halbleitermaterial der ersten Schicht 103. In manchen Ausführungsformen können die zweite Schicht 104 und die Substratbasis 102, oder zumindest der Teil der Substratbasis 102, der sich direkt unter der ersten Schicht 103 befindet, aus im Wesentlichen dem gleichen Material gebildet sein. In manchen dieser Ausführungsformen kann die zweite Schicht 104 aus im Wesentlichen reinem Silizium gebildet sein, wobei der Begriff „im Wesentlichen rein“ derart verstanden werden kann, dass das zweite Halbleitermaterial der zweiten Schicht 104 außer Silizium eine gewisse Menge von Dotierstoffen, die absichtlich in die zweite Schicht 104 eingebracht werden können und anderen Verunreinigungen, die während der Herstellung unabsichtlich in die zweite Schicht 104 eingebracht werden können, enthalten kann.
  • Das erfindungsgemäße Verfahren ist jedoch nicht auf Ausführungsformen beschränkt, in denen die zweite Schicht 104 aus Silizium gebildet ist. In anderen Ausführungsformen können andere Materialien verwendet werden, beispielsweise Siliziumkarbid, ein III-V-Halbleitermaterial und/oder ein II-VI-Halbleitermaterial. In manchen Ausführungsformen kann sich das Material der zweiten Schicht 104 von dem Material des Teils der Substratbasis 102, der sich direkt unter der ersten Schicht 103 befindet, unterscheiden.
  • Die erste Schicht 103 aus dem ersten Halbleitermaterial kann eine epitaktische Schicht sein, die sich auf der Substratbasis 102 befindet, wobei das Kristallgitter des ersten Halbleitermaterials der ersten Schicht 103 an das Kristallgitter von zumindest einem Teil der Substratbasis 102, insbesondere an das Kristallgitter des Teils der Substratbasis 102, der sich direkt unter der ersten Schicht 103 befindet, angepasst ist.
  • Aufgrund der unterschiedlichen Gitterkonstanten der Materialien der Substratbasis 102 und der ersten Schicht 103 kann eine elastische Spannung erzeugt werden. Da die Atome der ersten Schicht 103 dazu neigen können, sich an das Kristallgitter des Materials der Substratbasis 102 anzupassen, können sich Abstände zwischen Atomen der ersten Schicht 103 von der natürlichen Kristallgitterkonstanten des ersten Materials, aus dem die erste Schicht 103 gebildet ist, unterscheiden. In Ausführungsformen, in denen die erste Schicht 103 aus einem Material mit einer größeren Kristallgitterkonstanten als das Material der Substratbasis 102 gebildet ist, kann die erste Schicht 103 eine intrinsische Druckspannung aufweisen und in Ausführungsformen, in denen die erste Schicht 103 aus einem Material mit einer kleineren Kristallgitterkonstanten als das Material der Substratbasis 102 gebildet ist, kann die erste Schicht 103 aus dem ersten Halbleitermaterial eine intrinsische Zugspannung aufweisen.
  • Die zweite Schicht 104 aus dem zweiten Halbleitermaterial kann eine epitaktische Schicht sein, die sich auf der ersten Schicht 103 aus dem ersten Halbleitermaterial befindet, wobei die Kristallgitterkonstante des zweiten Halbleitermaterials der zweiten Schicht 104 an die Kristallgitterkonstante der ersten Schicht 103 aus dem ersten Halbleitermaterial angepasst sein kann.
  • Wie oben erwähnt, kann das Kristallgitter der ersten Schicht 103 aus dem ersten Halbleitermaterial an das Kristallgitter des Materials der Substratbasis 102, das sich darunter befindet, angepasst sein. Deshalb können Abstände zwischen Atomen des ersten Halbleitermaterials der ersten Schicht 103 ungefähr genauso groß sein wie Abstände zwischen Atomen des Materials der Substratbasis 102. Deshalb kann in Ausführungsformen, in denen die zweite Schicht 104 und der Teil der Substratbasis 102 direkt unter der ersten Schicht 103 aus im Wesentlichen dem gleichen Material gebildet sind, die zweite Schicht 104 aus dem zweiten Halbleitermaterial im Wesentlichen unverspannt sein, oder sie kann eine relativ geringe elastische Spannung aufweisen.
  • Die Halbleiterstruktur 100 kann außerdem ein p-Kanal-Transistorelement 106 und ein n-Kanal-Transistorelement 107 umfassen. Eine Isolationsstruktur 105, die beispielsweise eine Flachgrabenisolationsstruktur umfassen kann, kann eine elektrische Isolierung zwischen dem p-Kanal-Transistorelement 106 und dem n-Kanal-Transistorelement 107, sowie zwischen den Transistorelementen 106, 107 und anderen Schaltkreiselementen (nicht gezeigt) der Halbleiterstruktur 100 bereitstellen.
  • Das p-Kanal-Transistorelement 106 kann eine Gatestruktur 114 umfassen, die sich oberhalb eines aktiven Gebiets des p-Kanal-Transistorelements 106 befindet. Die Gatestruktur 114 kann eine Dummy-Gateisolierschicht 118 aus einem elektrisch isolierenden Material, beispielsweise Siliziumdioxid, eine Dummy-Gateelektrode 116, die Polysilizium enthalten kann und auf der Dummy-Gateisolierschicht 118 gebildet ist, und eine Deckschicht 129, die sich auf der Dummy-Gateelektrode 116 befindet und ein dielektrisches Material, beispielsweise Siliziumnitrid, enthält, umfassen. Die Gatestruktur 114 kann außerdem eine Zwischenschicht 120, die aus einem dielektrischen Material wie beispielsweise Siliziumdioxid gebildet sein kann und einen Seitenwandabstandshalter 122, der aus einem anderen dielektrischen Material als die Zwischenschicht 120, beispielsweise aus Siliziumnitrid gebildet sein kann, umfassen.
  • Das aktive Gebiet des p-Kanal-Transistorelements 106 kann sich in einem Teil des Substrats 101 befinden und ein Sourcegebiet 108 und ein Draingebiet 109, die sich neben der Gatestruktur 114 befinden und ein Kanalgebiet 112, das sich zwischen dem Sourcegebiet 108 und dem Draingebiet 109, unter der Gatestruktur 114, befindet, umfassen.
  • In manchen Ausführungsformen kann das Sourcegebiet 108 eine Sourceerweiterung umfassen und das Draingebiet 109 kann eine Drainerweiterung umfassen, wobei sich die Sourceerweiterung und die Drainerweiterung unter den Seitenwandabstandshalter 122 erstrecken und eine geringere Tiefe als das Sourcegebiet 108 und das Draingebiet 109 aufweisen können. Das Sourcegebiet 108 und das Draingebiet 109 des p-Kanal-Transistorelements 106 können p-dotiert sein und das Kanalgebiet 112 des p-Kanal-Transistorelements 106 kann n-dotiert oder im Wesentlichen undotiert sein. Im Sourcegebiet 108 und im Draingebiet 109 können sich Silizidgebiete 124, 125 befinden.
  • Das n-Kanal-Transistorelement 107 kann eine Gatestruktur 115 umfassen. Ähnlich wie die Gatestruktur 114 des p-Kanal-Transistorelements 106 kann die Gatestruktur 115 des n-Kanal-Transistorelements 107 eine Dummy-Gateisolierschicht 119, eine Dummy-Gateelektrode 117, eine Deckschicht 130, eine Zwischenschicht 121 und einen Seitenwandabstandshalter 123 umfassen. Die Elemente der Gatestruktur 115 des n-Kanal-Transistorelements 107 können aus im Wesentlichen den gleichen Materialien gebildet sein wie die Gatestruktur 114 des p-Kanal-Transistorelements 106.
  • Das n-Kanal-Transistorelement 107 umfasst außerdem ein aktives Gebiet, das sich in einem Teil des Substrats 101 befindet. Das aktive Gebiet des n-Kanal-Transistorelements 107 umfasst ein Sourcegebiet 110 und ein Draingebiet 111, die sich neben der Gatestruktur 115 befinden und ein Kanalgebiet 113, das sich zwischen dem Sourcegebiet 110 und dem Draingebiet 111, unter der Gatestruktur 115, befindet. Ähnlich wie das n-Kanal-Transistorelement 106 können das Sourcegebiet 110 und das Draingebiet 111 eine Sourceerweiterung bzw. eine Drainerweiterung umfassen. Außerdem können sich in dem Sourcegebiet 110 und in dem Draingebiet 111 Silizidgebiete 126, 127 befinden.
  • Das Sourcegebiet 110 und das Draingebiet 111 des n-Kanal-Transistorelements 107 können n-dotiert sein und das Kanalgebiet 113 des n-Kanal-Transistorelements 107 kann p-dotiert oder im Wesentlichen undotiert sein.
  • Über dem p-Kanal-Transistorelement 106 und dem n-Kanal-Transistorelement 107 kann sich ein Zwischenschichtdielektrikum 128, das ein dielektrisches Material wie beispielsweise Siliziumdioxid enthält, befinden.
  • An dem in 1 gezeigten Punkt des Herstellungsprozesses können eine elastische Spannung des Kanalgebiets 112 des p-Kanal-Transistorelements 106 und eine elastische Spannung des Kanalgebiets 113 des n-Kanal-Transistorelements 107 ungefähr gleich sein. In Ausführungsformen, in denen die Substratbasis 102 und die zweite Schicht 104 aus dem zweiten Halbleitermaterial Silizium enthalten und die erste Schicht 103 aus dem ersten Halbleitermaterial Siliziumgermanium enthält, kann sowohl das Kanalgebiet 112 des p-Kanal-Transistorelements 106 als auch das Kanalgebiet 113 des n-Kanal-Transistorelements 107 eine Druckspannung aufweisen, die, wie oben beschrieben, durch die druckverspannte erste Schicht 103 bereitgestellt wird. Während eine Druckspannung des Kanalgebiets 112 des p-Kanal-Transistorelements 106 zur Verbesserung der Beweglichkeit der Löcher im Kanalgebiet 112 des p-Kanal-Transistorelements 106 nützlich sein kann, muss sie im Hinblick auf die Beweglichkeit von Elektronen im Kanalgebiet 113 des n-Kanal-Transistorelements 107 nicht unbedingt optimal sein.
  • Die oben beschriebenen Merkmale der Halbleiterstruktur 100 können folgendermaßen hergestellt werden.
  • Die Substratbasis 102 kann in Form eines massiven Halbleiterwafers oder eines Halbleiter-auf-Isolator-Wafers bereitgestellt werden. Die erste Schicht 103 aus dem ersten Halbleitermaterial und die zweite Schicht 104 aus dem zweiten Halbleitermaterial können mit Hilfe von Techniken zur epitaktischen Abscheidung von Schichten aus einem Halbleitermaterial auf der Substratbasis 102 abgeschieden werden. Insbesondere können Techniken, die eine chemische Dampfabscheidung, eine plasmaverstärkte chemische Dampfabscheidung, eine Atomlagenabscheidung und/oder eine physikalische Dampfabscheidung umfassen und Techniken wie beispielsweise die Molekularstrahlepitaxie verwendet werden.
  • Nach der Abscheidung der ersten Schicht 103 und der zweiten Schicht 104 kann die Isolationsstruktur 105 mit Hilfe von Techniken zur Herstellung von Flachgrabenisolationsstrukturen, die eine Fotolithografie, ein Ätzen, eine Oxidation und/oder eine Abscheidung umfassen, hergestellt werden, und es können lonenimplantationsprozesse zum Dotieren der aktiven Gebiete der Transistorelemente 106, 107 durchgeführt werden, wobei die Dotierung der gewünschten Dotierung der Kanalgebiete 112, 113 entsprechen kann. Das aktive Gebiet des p-Kanal-Transistorelements 106 kann während der Dotierung des aktiven Gebiets des n-Kanal-Transistorelements 107 mit einer Fotoresistmaske abgedeckt werden und das aktive Gebiet des n-Kanal-Transistorelements 107 kann während der Dotierung des aktiven Gebiets des p-Kanal-Transistorelements 106 mit einer Fotoresistmaske abgedeckt werden.
  • Danach kann mit Hilfe von Techniken der Oxidation und/oder der Abscheidung eine Schicht aus einem Material der Dummy-Gateisolierschichten 118, 119 gebildet werden. Auf der Schicht aus dem Material der Dummy-Gateisolierschichten 118, 119 können mit Hilfe von Abscheidungstechniken wie beispielsweise der chemischen Dampfabscheidung, der plasmaverstärkten chemischen Dampfabscheidung und/oder der physikalischen Dampfabscheidung Schichten aus Materialien der Dummy-Gateelektroden 116, 117 und der Deckschichten 129, 130 abgeschieden werden. Dann können die Schichten aus den Materialien der Dummy-Gateisolierschichten 118, 119, der Dummy-Gateelektroden 116, 117 und der Deckschichten 129, 130 strukturiert werden, um die Dummy-Gateisolierschichten 118, 119, die Dummy-Gateelektroden 116, 117 und die Deckschichten 129, 130 zu bilden. Das kann mit Hilfe von Techniken der Fotolithografie und des Ätzens geschehen.
  • Danach können lonenimplantationsprozesse durchgeführt werden, um neben den Dummy-Gateelektroden 116, 117 Sourceerweiterungsgebiete und Drainerweiterungsgebiete zu bilden. Dabei können Ionen einer Dotiersubstanz vom p-Typ in das p-Kanal-Transistorelement 106 implantiert werden und Ionen einer Dotiersubstanz vom n-Typ in das n-Kanal-Transistorelement 107 implantiert werden, wobei das p-Kanal-Transistorelement 106 während der Implantation von Ionen in das n-Kanal-Transistorelement 107 mit einer Fotoresistmaske abgedeckt werden kann und das n-Kanal-Transistorelement 107 während der Implantation von Ionen in das p-Kanal-Transistorelement 106 mit einer Maske abgedeckt werden kann. Ionen, die auf die Dummy-Gateelektroden 116, 117 auftreffen, können von den Dummy-Gateelektroden absorbiert werden, so dass die Dotierung der Kanalgebiete 112, 113 im Wesentlichen unverändert bleiben kann.
  • Dann können die Zwischenschichten 120, 121 und die Seitenwandabstandshalter 122, 123 gebildet werden. Zu diesem Zweck können Schichten aus den Materialien der Zwischenschichten 120, 121 und der Seitenwandabstandshalter 122, 123 abgeschieden werden, beispielsweise mit Hilfe von Techniken der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung. Dann kann ein anisotroper Ätzprozess, beispielsweise ein Trockenätzprozess, durchgeführt werden, bei dem Teile der Schicht aus dem Material der Seitenwandabstandshalter 122, 123 auf im Wesentlichen horizontalen Teilen der Halbleiterstruktur 100 entfernt werden und Teile der Schicht an den Seitenwänden der Dummy-Gateelektroden 116, 117 wegen der Anisotropie des Ätzprozesses in der Halbleiterstruktur 100 verbleiben. Bei dem anisotropen Ätzprozess kann die Schicht aus dem Material der Zwischenschichten 120, 121 als Ätzstoppschicht verwendet werden.
  • Dann können Teile der Schicht aus dem Material der Zwischenschichten 120, 121, die nicht von den Seitenwandabstandshaltern 122, 123 bedeckt sind, durch einen Ätzprozess, der ein Nassätzprozess oder ein Trockenätzprozess sein kann, entfernt werden und die Sourcegebiete 108, 110 und die Draingebiete 109, 111 können mit Hilfe von lonenimplantationsprozessen, bei denen Ionen einer Dotiersubstanz vom p-Typ in das p-Kanal-Transistorelement 106 implantiert werden und Ionen einer Dotiersubstanz vom n-Typ in das n-Kanal-Transistorelement 107 implantiert werden, gebildet werden. Während der Herstellung des Sourcegebiets 108 und des Draingebiets 109 des p-Kanal-Transistorelements 106 kann das n-Kanal-Transistorelement 107 mit einer Fotoresistmaske abgedeckt werden und das p-Kanal-Transistorelement 106 kann während der Herstellung des Sourcegebiets 110 und des Draingebiets 111 des n-Kanal-Transistorelements 107 mit einer Fotoresistmaske abgedeckt werden.
  • Dann können die Silizidgebiete 124, 125, 126, 127 durch Abscheiden einer Schicht aus einem hitzebeständigen Metall, wie beispielsweise Nickel, Wolfram und/oder Titan über der Halbleiterstruktur 100 und Durchführen eines Wärmebehandlungsprozesses zum Auslösen einer chemischen Reaktion zwischen dem hitzebeständigen Metall und dem zweiten Halbleitermaterial der zweiten Schicht 104 gebildet werden. Reste des hitzebeständigen Metalls, die nicht reagiert haben, können mit Hilfe eines Ätzprozesses entfernt werden. Bei dem Wärmebehandlungsprozess, der zum Bilden der Silizidgebiete 124, 125, 126, 127 durchgeführt wird und/oder bei einem anderen Wärmebehandlungsprozess, der zusätzlich durchgeführt wird, können die Dotierstoffe, die in die aktiven Gebiete der Transistorelemente 106, 107 eingebracht wurden, aktiviert werden, so dass sie Ladungsträger bereitstellen können.
  • Danach kann mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses das Zwischenschichtdielektrikum 128 abgeschieden werden. In Ausführungsformen, in denen das Zwischenschichtdielektrikum 128 Siliziumdioxid enthält, kann das Zwischenschichtdielektrikum 128 mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses, bei dem Tetraethylorthosilikat (TEOS) als Reaktionspartner verwendet wird, hergestellt werden.
  • 2 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses.
  • Nach der Abscheidung des Zwischenschichtdielektrikums 128 kann ein chemischmechanischer Polierprozess durchgeführt werden. Bei dem chemisch-mechanischen Polierprozess können Teile des Zwischenschichtdielektrikums 128 über den Dummy-Gateelektroden 116, 117 (1) entfernt werden. Außerdem können die Deckschichten 129, 130 (1) entfernt werden, so dass die Dummy-Gateelektroden 116, 117 an der Oberfläche der Halbleiterstruktur 100 freiliegen, und Teile der Seitenwandabstandshalter 122, 123 und der Zwischenschichten 120, 121 können ebenfalls entfernt werden. Wie in 2 gezeigt, kann man durch den chemisch-mechanischen Polierprozess eine im Wesentlichen flache Oberfläche des Zwischenschichtdielektrikums 128 und der Seitenwandabstandshalter 122, 123 erhalten, während, im Gegensatz dazu, die Oberfläche des Zwischenschichtdielektrikums 128 unmittelbar nach der Abscheidung Hügel über den Gatestrukturen 114, 115 aufweisen kann, wie in 1 schematisch dargestellt.
  • Nach dem chemisch-mechanischen Polierprozess können die Dummy-Gateelektroden 116, 117 mit Hilfe eines Ätzprozesses, der dafür ausgelegt ist, die Materialien der Dummy-Gateelektroden 116, 117 relativ zu den Materialien der Zwischenschichten 120, 121, der Seitenwandabstandshalter 122, 123 und des Zwischenschichtdielektrikums 128 selektiv zu entfernen, entfernt werden. Der Ätzprozess kann ein Trockenätzprozess oder ein Nassätzprozess sein. Bei dem Ätzprozess zum Entfernen der Dummy-Gateelektroden 116, 117 können die Dummy-Gateisolierschichten 118, 119 als Ätzstoppschichten verwendet werden. Danach kann ein weiterer Trockenätzprozess oder Nassätzprozess durchgeführt werden, um die Dummy-Gateisolierschichten 118, 119 zu entfernen.
  • Nach dem Entfernen der Dummy-Gateelektroden 116, 117 und der Dummy-Gateisolierschichten 118, 119 kann die zweite Schicht 104 aus dem zweiten Halbleitermaterial am Boden der Öffnungen 201, 202, die sich in einer elektrisch isolierenden Struktur 205 befinden, freiliegen. Die elektrisch isolierende Struktur 205 kann durch Teile des Zwischenschichtdielektrikums 128, der Seitenwandabstandshalter 122, 123 und der Zwischenschichten 120, 121, die bei dem oben beschriebenen chemisch-mechanischen Polierprozess nicht entfernt wurden, bereitgestellt werden.
  • Wie oben genauer ausgeführt, können die Zwischenschichten 120, 121 und das Zwischenschichtdielektrikum 128 Siliziumdioxid enthalten und die Seitenwandabstandshalter 122, 123 können Siliziumnitrid enthalten. Somit kann die elektrisch isolierende Struktur 205 Teile umfassen, die aus unterschiedlichen Materialien gebildet sind. Insbesondere kann die elektrisch isolierende Struktur 205 Teile aus Siliziumnitrid umfassen, die durch die Seitenwandabstandshalter 122, 123 bereitgestellt werden, die sich neben den Öffnungen 201, 202 der elektrisch isolierenden Struktur 205 befinden.
  • Die Öffnung 201 der elektrisch isolierenden Struktur 205 befindet sich an der Position der Dummy-Gateelektrode 116 des p-Kanal-Transistorelements 106. Somit befindet sich die Öffnung 201 über dem Kanalgebiet 112 des p-Kanal-Transistorelements 106.
  • Die Öffnung 202 der elektrisch isolierenden Struktur 205 befindet sich an der Position der Dummy-Gateelektrode 117 des n-Kanal-Transistors 107. Deshalb befindet sich die Öffnung 202 der elektrisch isolierenden Struktur 205 über dem Kanalgebiet 113 des n-Kanal-Transistors 107.
  • Nach der Bildung der Öffnungen 201, 202 in der elektrisch isolierenden Struktur 205 kann eine Maske 203 gebildet werden. Die Maske 203 kann das p-Kanal-Transistorelement 106 oder zumindest Teile davon bedecken. Insbesondere kann die Maske 203 die Öffnung 201, die sich über dem Kanalgebiet 112 des p-Kanaltransistors 106 befindet, abdecken.
  • Die Maske 203 bedeckt das n-Kanal-Transistorelement 107 oder zumindest Teile davon nicht. Insbesondere bedeckt die Maske 203 die Öffnung 202, die sich über dem Kanalgebiet 113 des n-Kanal-Transistorelements 107 befindet, nicht. Somit liegt nach der Bildung der Maske 203 ein Teil der zweiten Schicht 104 aus dem zweiten Halbleitermaterial im Kanalgebiet 113 des n-Kanal-Transistorelements 107 an der Oberfläche der Halbleiterstruktur 100 frei. Der Teil der zweiten Schicht 104 aus dem zweiten Halbleitermaterial über dem Kanalgebiet 112 des p-Kanal-Transistorelements 106 liegt nicht frei, sondern ist von der Maske 203 abgedeckt.
  • Nach dem Bilden der Maske 203 kann ein Ionenimplantationsprozess durchgeführt werden, der in 2 schematisch durch Pfeile 204 dargestellt ist. Bei dem Ionenimplantationsprozess 204 kann die Halbleiterstruktur 100 mit Ionen eines Edelgases bestrahlt werden. In manchen Ausführungsformen kann die Halbleiterstruktur 100 bei dem Ionenimplantationsprozess 204 mit Heliumionen bestrahlt werden. Das erfindungsgemäße Verfahren ist jedoch nicht auf Ausführungsformen beschränkt, in denen die Halbleiterstruktur 100 bei dem lonenimplantationsprozess 204 mit Heliumionen bestrahlt wird. In anderen Ausführungsformen können andere Edelgase als Helium verwendet werden. Insbesondere kann die Halbleiterstruktur 100 mit Ionen eines Edelgases, das ein kleineres Atomgewicht hat als Xenon, beispielsweise Krypton, Argon und/oder Neon bestrahlt werden.
  • In manchen Ausführungsformen kann die Halbleiterstruktur 100 bei dem lonenimplantationsprozess 204 mit Heliumionen bestrahlt werden, wobei die Heliumionen eine Energie in einem Bereich von ungefähr 80 bis 200 keV haben können. Eine Dosis der Heliumionen kann sich in einem Bereich von ungefähr 1015 bis 1016 Atomen/cm2 befinden.
  • Bei dem Ionenimplantationsprozess 204 können Ionen in Teile des Kanalgebiets 113 des n-Kanal-Transistors 107, die am Boden der Öffnung 202 in der elektrisch isolierenden Struktur 205 freiliegen, eindringen. Wegen der Wechselwirkung zwischen den Ionen und den Atomen des Kanalgebiets 113 können die Ionen Energie verlieren und schließlich im Kanalgebiet 113 des n-Kanal-Transistorelements 107 zur Ruhe kommen und elektrisch neutralisiert werden. Die Distanz, über die sich die Ionen durch das Kanalgebiet 113 bewegen, bevor sie zur Ruhe kommen, kann von der Art der Ionen, die bei dem Ionenimplantationsprozess 204 verwendet werden, der Energie der Ionen und den Materialien der Substratbasis 102, der ersten Schicht 103 aus dem ersten Halbleitermaterial und der zweiten Schicht 104 aus dem zweiten Halbleitermaterial abhängen.
  • Die Anzahl der Wechselwirkungen eines Ions mit Atomen des Kanalgebiets 113 und der Energieverlust bei jeder Wechselwirkung zwischen dem Ion und einem Atom des Kanalgebiets 113 kann einen gewissen Grad an Zufälligkeit aufweisen, so dass Ionen mit im Wesentlichen der gleichen Energie, die auf der am Boden der Öffnung 202 freiliegenden Oberfläche der zweiten Schicht 104 aus dem zweiten Halbleitermaterial auftreffen, in unterschiedlichen Abständen zu der Oberfläche zur Ruhe kommen können. Somit kann man bei dem Ionenimplantationsprozess 204 eine Tiefenverteilung des Edelgases, das in das Kanalgebiet 113 des n-Kanal-Transistorelements 107 implantiert wird, erhalten.
  • Die Tiefenverteilung kann ein Maximum haben, das einem Abstand von der Oberfläche der zweiten Schicht 104 aus dem zweiten Halbleitermaterial entspricht, an dem die meisten der Ionen, mit denen das Kanalgebiet 113 des n-Kanal-Transistorelements 107 bei dem Ionenimplantationsprozess 204 bestrahlt wird, zur Ruhe kommen. Im Folgenden wird der entlang einer Dickenrichtung des Substrats 101, die zu einer Oberfläche des Substrats 101, an der die Transistorelemente 106, 107 gebildet werden, senkrecht ist, gemessene Abstand zwischen dem Maximum der Tiefenverteilung der Ionen des Edelgases bei dem lonenimplantationsprozess 204 und der Oberfläche der zweiten Schicht 104 aus dem zweiten Halbleitermaterial als die Implantationstiefe der Ionen des Edelgases bezeichnet.
  • Die Implantationstiefe der Ionen des Edelgases bei dem Ionenimplantationsprozess 204 kann größer als eine Summe einer Dicke der ersten Schicht 103 aus dem ersten Halbleitermaterial und einer Dicke der zweiten Schicht 104 aus dem zweiten Halbleitermaterial sein. Somit kann sich das Maximum der direkt nach dem Ionenimplantationsprozess 204 erhaltenen Tiefenverteilung des implantierten Edelgases unter der ersten Schicht 103 aus dem ersten Halbleitermaterial, d.h. in der Substratbasis 102, befinden.
  • In anderen Ausführungsformen kann die Implantationstiefe der Ionen des Edelgases bei dem Ionenimplantationsprozess 204 kleiner als die Summe der Dicken der ersten Schicht 103 aus dem ersten Halbleitermaterial und der zweiten Schicht 104 aus dem zweiten Halbleitermaterial und größer als die Dicke der zweiten Schicht 104 sein. Dadurch kann man das Maximum der Tiefenverteilung des Edelgases direkt nach der Implantation in der ersten Schicht 103 aus dem ersten Halbleitermaterial erhalten.
  • Ionen des Edelgases, mit denen die Halbleiterstruktur 100 bei dem Ionenimplantationsprozess 204 bestrahlt wird, und die auf der elektrisch isolierenden Struktur 205 und/oder der Maske 203 auftreffen, können von der elektrisch isolierenden Struktur 205 und/oder der Maske 203 absorbiert werden. Somit können die Ionen des Edelgases selektiv in das Kanalgebiet 113 des n-Kanal-Transistorelements 107 implantiert werden. Insbesondere werden im Wesentlichen keine Ionen des Edelgases in das Sourcegebiet 108, das Draingebiet 109 und das Kanalgebiet 112 des p-Kanal-Transistorelements 106 und in das Sourcegebiet 110 und das Draingebiet 111 des n-Kanal-Transistorelements 107 implantiert.
  • 3 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ionenimplantationsprozess 204 kann die Maske 203 entfernt werden, beispielsweise mit Hilfe eines Fotoresiststripprozesses und es kann ein Wärmebehandlungsprozess durchgeführt werden, wie in 3 schematisch durch Pfeile 302 dargestellt. Der Wärmebehandlungsprozess 302 kann ein ultraschneller Wärmebehandlungsprozess sein, beispielsweise ein Wärmebehandlungsprozess mit einem Laser. In andern Ausführungsformen kann der Wärmebehandlungsprozess 302 ein Wärmebehandlungsprozess mit einer Blitzlampe sein. Bei einem Wärmebehandlungsprozess mit einem Laser oder einem Wärmebehandlungsprozess mit einer Blitzlampe kann die Halbleiterstruktur 100 während einer relativ kurzen Zeit einer relativ hohen Temperatur ausgesetzt werden. Das kann dabei helfen, eine Diffusion von Dotierstoffen wie beispielsweise Dotierstoffen in den Sourcegebieten 108, 110 und den Draingebieten 109, 111 der Transistorelemente 106, 107 zu verringern. Bei dem Wärmebehandlungsprozess 302 kann die Halbleiterstruktur 100 einer Temperatur in einem Bereich von ungefähr 900 bis 1200 °C ausgesetzt werden und der Wärmebehandlungsprozess 302 kann eine Dauer in einem Bereich von ungefähr 1 ms bis ungefähr 2 s, insbesondere von ungefähr 1 ms bis ungefähr 1 s haben.
  • Bei dem Wärmebehandlungsprozess 302 können die bei dem Ionenimplantationsprozess 204 in das Kanalgebiet 113 des n-Kanal-Transistorelements 107 eingebrachten Heliumatome segregieren, so dass sich die Heliumatome umordnen und Mikrolöcher bilden können, die das Kristallgitter des Teils der Substratbasis 102 und/oder des Teils der ersten Schicht 103 aus dem ersten Halbleitermaterial im Kanalgebiet 113 des n-Kanal-Transistorelements 107 stören können. In 3 sind die Mikrolöcher schematisch dargestellt und durch das Bezugszeichen 301 bezeichnet, wobei die Anzahl und die Größe der in 3 gezeigten Mikrolöcher lediglich schematischer Natur sind und für die in einer tatsächlichen Implementierung erhaltene Anzahl und/oder Größe der Mikrolöcher nicht repräsentativ sein müssen. Die Anwesenheit der Mikrolöcher 301 im Kristallgitter der Substratbasis 102 und/oder der ersten Schicht 103 aus dem ersten Halbleitermaterial kann es der ersten Schicht 103 aus dem ersten Halbleitermaterial ermöglichen, unter Bildung einiger Gitterdefekte aus ihrem verspannten Zustand zu relaxieren. Somit können Abstände zwischen Atomen der ersten Schicht 103 aus dem ersten Halbleitermaterial zur natürlichen Kristallgitterkonstante des ersten Halbleitermaterials, aus dem die erste Schicht 103 gebildet ist, hin relaxieren und/oder die Atome der ersten Schicht 103 können sich in Abständen anordnen, die im Wesentlichen mit der natürlichen Kristallgitterkonstanten des ersten Halbleitermaterials übereinstimmen. Somit kann die elastische Spannung, die anfänglich von der ersten Schicht 103 aus dem ersten Halbleitermaterial im Kanalgebiet 113 des n-Kanal-Transistorelements 107 bereitgestellt wurde, relaxiert und/oder im Wesentlichen beseitigt werden.
  • Die Änderung der Abstände zwischen den Atomen des ersten Halbleitermaterials in der ersten Schicht 103 kann einen Einfluss auf die zweite Schicht 104 aus dem zweiten Halbleitermaterial haben. Die zweite Schicht 104 aus dem zweiten Halbleitermaterial, die, wie oben genauer ausgeführt, ursprünglich im Wesentlichen unverspannt gewesen sein kann, kann in Folge der Relaxation der darunterliegenden ersten Schicht 103 aus dem ersten Halbleitermaterial eine elastische Spannung erhalten. Insbesondere kann in Ausführungsformen, in denen die zweite Schicht 104 aus dem zweiten Halbleitermaterial und die Substratbasis 102 aus im Wesentlichen dem gleichen Halbleitermaterial gebildet sind, die elastische Spannung der zweiten Schicht 104 aus dem zweiten Halbleitermaterial, die man nach der Relaxation der elastischen Spannung der ersten Schicht 103 erhält, der ursprünglichen elastischen Spannung der ersten Schicht 103 entgegengesetzt sein. In Ausführungsformen, in denen die ursprüngliche Spannung der ersten Schicht 103 aus Halbleitermaterial eine Druckspannung war, was, wie oben genauer ausgeführt, insbesondere in Ausführungsformen, in denen die erste Schicht 103 Siliziumgermanium enthält und die Substratbasis 102 sowie die zweite Schicht 104 Silizium enthalten, der Fall sein kann, kann man nach dem Wärmebehandlungsprozess 302 eine Zugspannung der zweiten Schicht 104 aus dem zweiten Halbleitermaterial erhalten.
  • Der Einfluss des Wärmebehandlungsprozesses 302 auf die erste Schicht 103 aus dem ersten Halbleitermaterial und die zweite Schicht 104 aus dem zweiten Halbleitermaterial ist in 5 genauer schematisch dargestellt.
  • In 5 stellt ein linker Teil 501 der Figur schematisch Teile der Substratbasis 102, der ersten Schicht 103 aus dem ersten Halbleitermaterial und der zweiten Schicht 104 aus dem zweiten Halbleitermaterial im Kanalgebiet 113 des n-Kanal-Transistorelements 107 vor dem Wärmebehandlungsprozess 302 dar. Der Zustand des gleichen Teils des Kanalgebiets 113, den man nach dem Wärmebehandlungsprozess 302 erhält, ist schematisch im rechten Teil 502 der 5 dargestellt. Wegen der Bildung der Mikrolöcher 301 in der Substratbasis 102, können Gitterfehler 503, 504 gebildet werden, wobei sich die Gitterfehler 503, 504 beispielsweise an der Grenzfläche zwischen der Substratbasis 102 und der ersten Schicht 103 aus dem ersten Halbleitermaterial und/oder in deren Nähe befinden können. In manchen Ausführungsformen kann man auch Gitterfehler an anderen Stellen erhalten.
  • Wie im linken Teil 501 der 5 gezeigt, kann vor dem Wärmebehandlungsprozess 302 ein Abstand zwischen den Atomen der ersten Schicht 103 aus dem ersten Halbleitermaterial in einer horizontalen Richtung, die im Wesentlichen parallel zu der Oberfläche des Substrats 101, an der die Transistorelemente 106, 107 gebildet werden, ist, ungefähr gleich dem Abstand zwischen Atomen der Substratbasis 102 in der horizontalen Richtung sein, entsprechend dem unter einer Druckspannung stehenden Zustand der ersten Schicht 103 aus dem ersten Halbleitermaterial in Ausführungsformen, in denen das erste Halbleitermaterial eine größere Kristallgitterkonstante hat als das Material der Substratbasis 102.
  • Wie im rechten Teil 502 der 5 gezeigt, können sich wegen der Bildung der Gitterfehler 503, 504 nach dem Wärmebehandlungsprozess 302 die Atome der ersten Schicht 103 aus dem ersten Halbleitermaterial in einem größeren Abstand in der horizontalen Richtung anordnen, entsprechend der natürlichen Gitterkonstante des ersten Halbleitermaterials, aus dem die erste Schicht 103 gebildet ist, die, in dem in 5 gezeigten Beispiel, größer als die Gitterkonstante des Material der Substratbasis 102 ist.
  • Gleichzeitig kann der Abstand zwischen den Atomen der zweiten Schicht 104 aus dem zweiten Halbleitermaterial zunehmen, entsprechend der Erzeugung einer Zugspannung in der zweiten Schicht 104 aus dem zweiten Halbleitermaterial.
  • In 5 bezeichnet das Bezugszeichen 506 eine Dicke der ersten Schicht 103 aus dem ersten Halbleitermaterial vor dem Wärmebehandlungsprozess 302 und das Bezugszeichen 507 bezeichnet eine Dicke der zweiten Schicht 104 aus dem zweiten Halbleitermaterial vor dem Wärmebehandlungsprozess 302. Das Bezugszeichen 508 bezeichnet eine Dicke der ersten Schicht 103 aus dem ersten Halbleitermaterial nach dem Wärmebehandlungsprozess 302 und das Bezugszeichen 509 bezeichnet eine Dicke der zweiten Schicht 104 aus dem zweiten Halbleitermaterial nach dem Wärmebehandlungsprozess 302.
  • Wie in 5 gezeigt, kann die Relaxation der elastischen Spannung der ersten Schicht 103 aus dem ersten Halbleitermaterial einen Einfluss auf die Dicken der Schichten 103, 104 haben. Insbesondere kann man eine leichte Verringerung der Dicke der ersten Schicht 104 aus dem ersten Halbleitermaterial und/oder eine leichte Zunahme der Dicke der zweiten Schicht 104 aus dem zweiten Halbleitermaterial erhalten, wobei die Änderungen der Dicken der Schichten 103, 104 in 6 übertrieben dargestellt sind.
  • Da in das Kanalgebiet 112 des p-Kanal-Transistorelements 106 im Wesentlichen keine Ionen des Edelgases implantiert wurden, kann die elastische Spannung in dem Teil der ersten Schicht 103 aus dem ersten Halbleitermaterial in dem p-Kanal-Transistorelement 106 durch den Wärmebehandlungsprozess 302 im Wesentlichen unbeeinflusst bleiben oder zumindest durch den Wärmebehandlungsprozess 302 in erheblich geringerem Ausmaß beeinflusst werden als die elastische Spannung im Kanalgebiet 113 des n-Kanal-Transistorgebiets 107.
  • Somit kann im Kanalgebiet 112 des p-Kanal-Transistorelements 106 eine Druckspannung beibehalten werden und im Kanalgebiet 113 des n-Kanal-Transistorelements 107 kann man eine Zugspannung erhalten, die zu einer Verbesserung der Beweglichkeit von Elektronen im Kanalgebiet 113 des n-Kanal-Transistorelements 107 führen kann, obwohl sich in den Kanalgebieten 112, 113 des p-Kanal-Transistorelements 106 und des n-Kanal-Transistorelements 107 Schichten aus im Wesentlichen den gleichen Halbleitermaterialien befinden. Abgesehen davon, dass sie eine unterschiedliche elastische Spannung aufweisen, können die Kanalgebiete 112, 113 des p-Kanal-Transistorelements 106 und des n-Kanal-Transistorelements 107 unterschiedliche Dichten an Gitterfehlern und/oder unterschiedliche Konzentrationen des bei dem lonenimplantationsprozesses 204 verwendeten Edelgases aufweisen. Insbesondere kann im Kanalgebiet 113 des n-Kanal-Transistorelements 107 eine größere Menge des Edelgases und/oder eine größere Dichte an Gitterfehlern vorhanden sein als im Kanalgebiet 112 des p-Kanal-Transistorelements 106.
  • 4 zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Wärmebehandlungsprozess 302 können in der Öffnung 201 (3) über dem Kanalgebiet 112 des p-Kanal-Transistorelements 106 eine Gateisolierschicht 401 und eine Gateelektrode 403 gebildet werden und in der Öffnung 202 (3) über dem Kanalgebiet 113 des n-Kanal-Transistorelements 107 können eine Gateisolierschicht 402 und eine Gateelektrode 404 gebildet werden. Die Gateisolierschichten 401, 402 und die Gateelektroden 403, 404 können die Öffnungen 201, 202 im Wesentlichen vollständig füllen. Somit können die Größen der Gateelektroden 403, 404 ungefähr den Größen der Öffnungen 201, 202 der elektrisch isolierenden Schichten 205 entsprechen.
  • Die Herstellung der Gateisolierschichten 401, 402 und der Gateelektroden 403, 404 können entsprechend konventionellen High-k Metal Gate-Techniken durchgeführt werden, die Prozesse der Abscheidung von Schichten aus Materialien der Gateisolierschichten 401, 402 und der Gateelektroden 403, 404, Prozesse der Fotolithografie und des Ätzens, die zum Bereitstellen unterschiedlicher Materialien der Gateelektroden verwendet werden können und Prozesse des chemisch-mechanischen Polierens zum Entfernen von Teilen der Schichten aus den Materialien der Gateisolierschichten 401, 402 und der Gateelektroden 403, 404 außerhalb der Öffnungen 201, 202 umfassen. Die Gateelektroden 403, 404 des p-Kanal-Transistorelements 106 und des n-Kanal-Transistorelements 107 können unterschiedliche Materialien enthalten, die anhand von Anforderungen an die Austrittsarbeit des p-Kanal-Transistorelements 106 und des n-Kanal-Transistorelements 107 ausgewählt werden können.
  • In manchen Ausführungsformen können die Gateisolierschichten 401, 402 ein dielektrisches Material mit hoher Dielektrizitätskonstante wie beispielsweise Hafniumdioxid und/oder Hafniumsiliziumoxynitrid enthalten. Die Gateelektrode 403 des p-Kanal-Transistorelements 106 kann Aluminium, Aluminiumnitrid und/oder Titannitrid enthalten und die Gateelektrode 404 des n-Kanal-Transistorelements 107 kann Lanthan, Lanthannitrid und/oder Titannitrid enthalten. Zum Bereitstellen unterschiedlicher Materialien der Gateelektroden 403, 404 der Transistorelemente 106, 107 können konventionelle Techniken der Fotolithografie und des Ätzens verwendet werden.
  • Nach der Herstellung der Gateisolierschichten 401, 402 und der Gateelektroden 403, 404 bildet das p-Kanal-Transistorelement 106 einen im Wesentlichen vollständigen p-Kanal-Feldeffekttransistor und das n-Kanal-Transistorelement 107 bilden einen im Wesentlichen vollständigen n-Kanal-Feldeffekttransistor.
  • Weitere Verarbeitungsschritte, die an der Halbleiterstruktur 100 durchgeführt werden, können eine Abscheidung von Schichten aus Zwischenschichtdielektrika über der Halbleiterstruktur 100, eine Herstellung von elektrischen Kontakten zu den Transistorelementen 106, 107 und/oder eine Herstellung verbindender elektrisch leitfähiger Leitungen sowie weitere Abschlussprozesse umfassen. Diese Verarbeitungsschritte können entsprechend konventionellen Techniken zur Herstellung von Halbleiterstrukturen durchgeführt werden.
  • Das erfindungsgemäße Verfahren ist nicht auf Ausführungsformen beschränkt, in denen die Ionen des Edelgases in das Kanalgebiet 113 des n-Kanal-Transistorelements 107 implantiert werden. In anderen Ausführungsformen kann während des lonenimplantationsprozesses 204 das n-Kanal-Transistorelement 107 mit einer Maske ähnlich der in 2 gezeigten Maske 203 abgedeckt werden und die zweite Schicht 104 aus dem zweiten Halbleitermaterial kann am Boden der Öffnung 201, die sich über dem Kanalgebiet 112 des p-Kanal-Transistorelements 106 befindet, freiliegen. Somit werden bei dem Ionenimplantationsprozess 204 Ionen des Edelgases selektiv in das Kanalgebiet 112 des p-Kanal-Transistorelements 106 implantiert und im Wesentlichen keine Ionen des Edelgases in das Kanalgebiet 113 des n-Kanal-Transistorelements 107 implantiert. Deshalb kann bei einem anschließenden Wärmebehandlungsprozess ähnlich dem oben beschriebenen Wärmebehandlungsprozess 302 die elastische Spannung des Kanalgebiets 112 des p-Kanal-Transistorelements 106 verändert werden und die elastische Spannung des Kanalgebiets 113 des n-Kanal-Transistorelements 107 kann im Wesentlichen unbeeinflusst bleiben. Das kann insbesondere in Ausführungsformen, in denen die erste Schicht 103 aus dem ersten Halbleitermaterial ein Halbleitermaterial mit einer kleineren Gitterkonstanten als die Materialien der Substratbasis 102 und der zweiten Schicht 104 aus dem zweiten Halbleitermaterial umfasst, nützlich sein. In solchen Ausführungsformen kann in den Kanalgebieten 112, 113 der Transistorelemente 106, 107 anfänglich eine Zugspannung vorhanden sein, wobei die Zugspannung durch die erste Schicht 103 aus dem ersten Halbleitermaterial bereitgestellt werden kann. Wegen der Implantation von Ionen eines Edelgases in das Kanalgebiet 112 des p-Kanal-Transistorelements 106 und dem nachfolgenden Wärmebehandlungsprozess kann die Zugspannung der ersten Schicht 103 aus dem ersten Halbleitermaterial relaxiert werden und es kann durch die zweite Schicht 104 aus dem zweiten Halbleitermaterial, die verspannt werden kann, wenn die elastische Spannung der ersten Schicht 103 relaxiert wird, eine elastische Zugspannung im Kanalgebiet 112 des p-Kanal-Transistorelements 106 bereitgestellt werden.

Claims (14)

  1. Ein Verfahren, das umfasst: Bereitstellen eines Substrats (101), das eine Substratbasis (102), eine erste Schicht (103) aus einem ersten Halbleitermaterial, die sich auf der Substratbasis (102) befindet und eine zweite Schicht (104) aus einem zweiten Halbleitermaterial, die sich auf der ersten Schicht (103) befindet, umfasst, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial unterschiedliche Kristallgitterkonstanten haben; Bilden einer elektrisch isolierenden Struktur (205) mit einer ersten Öffnung (202) über dem Substrat; Implantieren (204) von Ionen eines Edelgases in einen Teil des Substrats (101) durch die erste Öffnung (202) der elektrisch isolierenden Struktur (205); und Bilden einer Gateelektrode (404) eines ersten Transistors (107) in der ersten Öffnung (202) der elektrisch isolierenden Struktur (205), wobei die elektrisch isolierende Struktur (205) eine zweite Öffnung (201) hat, eine Gateelektrode (403) eines zweiten Transistors (106) in der zweiten Öffnung (201) der elektrisch isolierenden Struktur (205) gebildet wird, die zweite Öffnung (201) während der Implantation (204) der Ionen des Edelgases mit einer Maske (203) abgedeckt wird, eines von dem ersten Transistor (107) und dem zweiten Transistor (106) ein n-Kanal-Transistor ist und der andere von dem ersten Transistor (107) und dem zweiten Transistor (106) ein p-Kanal-Transistor ist.
  2. Das Verfahren gemäß Anspruch 1, wobei zumindest ein Teil der Ionen des Edelgases in mindestens eines von der Substratbasis (102) und der ersten Schicht (103) aus dem ersten Halbleitermaterial implantiert wird.
  3. Das Verfahren gemäß Anspruch 2, wobei ein Maximum der Tiefenverteilung des Edelgases unmittelbar nach der Implantation (204) in der ersten Schicht (103) aus dem ersten Halbleitermaterial liegt.
  4. Das Verfahren gemäß Anspruch 2, wobei ein Maximum der Tiefenverteilung des Edelgases unmittelbar nach der Implantation (204) unter der ersten Schicht (103) aus dem ersten Halbleitermaterial liegt.
  5. Das Verfahren gemäß einem der Ansprüche 1 bis 4, das zusätzlich ein Durchführen eines Wärmebehandlungsprozesses (302) nach der Implantation (204) der Ionen des Edelgases und vor der Bildung der Gateelektrode (404) umfasst.
  6. Das Verfahren gemäß Anspruch 5, wobei der Wärmebehandlungsprozess (302) mindestens eines von einer Wärmebehandlung mit einem Laser und einer Wärmebehandlung mit einer Blitzlampe umfasst.
  7. Das Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Edelgas Helium ist.
  8. Das Verfahren gemäß einem der Ansprüche 1 bis 7, wobei die Bildung der elektrisch isolierenden Struktur (205) mit der ersten und zweiten Öffnung (202; 201) umfasst: Bilden einer Gatestruktur (115), die eine Dummy-Gateelektrode (117) und einen Seitenwandabstandshalter (123) neben der Dummy-Gateelektrode (117) umfasst; Abscheiden einer Schicht (128) aus einem Zwischenschichtdielektrikum über der Gatestruktur (115); Durchführen eines chemisch-mechanischen Polierprozesses, wobei der chemisch mechanische Polierprozess die Dummy-Gateelektrode (117) freilegt; und Entfernen der Dummy-Gateelektrode (117), wobei das Zwischenschichtdielektrikum (128) und der Seitenwandabstandshalter (123) die elektrisch isolierende Struktur (205) bilden und sich die erste Öffnung (202) an einer Position der Dummy-Gateelektrode (117) befindet.
  9. Das Verfahren gemäß einem der Ansprüche 1 bis 8, wobei zumindest ein Teil der Substratbasis (102) direkt unter der ersten Schicht (103) aus dem ersten Halbleitermaterial Silizium enthält, das erste Halbleitermaterial Siliziumgermanium enthält und das zweite Halbleitermaterial Silizium enthält.
  10. Das Verfahren gemäß Anspruch 9, wobei die erste Schicht (103) aus dem ersten Halbleitermaterial Siliziumgermanium mit einer Germaniumkonzentration in einem Bereich von ungefähr 20 bis 40 % enthält und eine Dicke in einem Bereich von ungefähr 50 bis 200 Nanometer hat und die zweite Schicht (104) aus dem zweiten Halbleitermaterial eine Dicke in einem Bereich von ungefähr 10 bis 80 Nanometer hat.
  11. Das Verfahren gemäß einem der Ansprüche 1 bis 10, wobei die Ionen des Edelgases eine Energie in einem Bereich von ungefähr 80 bis 200 keV haben und sich eine Dosis der Ionen des Edelgases in einem Bereich von ungefähr 1015 bis 1016 Atomen/cm2 befindet.
  12. Das Verfahren gemäß einem der Ansprüche 1 bis 11, wobei die Herstellung der Gateelektrode (404) des ersten Transistors (107) eine Abscheidung einer Schicht aus einem Gateisolationsmaterial und einer Schicht aus mindestens einem Gateelektrodenmaterial über dem Substrat (101) und ein Entfernen von Teilen der Schicht aus dem Gateisolationsmaterial und der Schicht aus dem mindestens einem Gateelektrodenmaterial außerhalb der Öffnung (202) umfasst.
  13. Das Verfahren gemäß Anspruch 12, wobei das Gateisolationsmaterial ein Material mit hoher Dielektrizitätskonstante enthält und das mindestens eine Gateelektrodenmaterial ein Metall enthält.
  14. Das Verfahren gemäß Anspruch 1, wobei der erste Transistor (107) ein n-Kanal-Transistor ist und der zweite Transistor (106) ein p-Kanal-Transistor ist.
DE102014210406.8A 2013-06-10 2014-06-03 Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet Expired - Fee Related DE102014210406B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/914,288 2013-06-10
US13/914,288 US9269714B2 (en) 2013-06-10 2013-06-10 Device including a transistor having a stressed channel region and method for the formation thereof

Publications (2)

Publication Number Publication Date
DE102014210406A1 DE102014210406A1 (de) 2014-12-11
DE102014210406B4 true DE102014210406B4 (de) 2020-06-18

Family

ID=52004734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014210406.8A Expired - Fee Related DE102014210406B4 (de) 2013-06-10 2014-06-03 Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet

Country Status (4)

Country Link
US (1) US9269714B2 (de)
CN (1) CN104241336B (de)
DE (1) DE102014210406B4 (de)
TW (1) TWI560848B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239082B1 (ko) * 2013-09-26 2021-04-12 인텔 코포레이션 Ｎｍｏｓ 구조체들에서 전위가 높아진 변형을 형성하는 방법
US9922830B2 (en) * 2014-04-07 2018-03-20 International Business Machines Corporation Hybrid III-V technology to support multiple supply voltages and off state currents on same chip
US9679807B1 (en) 2015-11-20 2017-06-13 Globalfoundries Inc. Method, apparatus, and system for MOL interconnects without titanium liner
US10062695B2 (en) * 2015-12-08 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10516050B2 (en) 2016-07-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming stressor, semiconductor device having stressor, and method for forming the same
US11011620B2 (en) * 2016-09-27 2021-05-18 Intel Corporation Techniques for increasing channel region tensile strain in n-MOS devices
CN108091651B (zh) * 2016-11-23 2021-03-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10020198B1 (en) * 2016-12-15 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having low-k spacer and method of manufacturing the same
DE102017130355A1 (de) * 2017-12-18 2019-06-19 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE102004052617A1 (de) 2004-10-29 2006-05-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit Halbleitergebieten, die unterschiedlich verformte Kanalgebiete aufweisen, und Verfahren zur Herstellung des Halbleiterelements
US20060091377A1 (en) 2004-11-01 2006-05-04 International Business Machines Corporation Hetero-integrated strained silicon n-and p-MOSFETs
US20090291540A1 (en) 2008-05-22 2009-11-26 Da Zhang CMOS Process with Optimized PMOS and NMOS Transistor Devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
DE102004031710B4 (de) * 2004-06-30 2007-12-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
US7696574B2 (en) * 2005-10-26 2010-04-13 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US7560312B2 (en) * 2006-08-07 2009-07-14 International Business Machines Corporation Void formation for semiconductor junction capacitance reduction
US7968960B2 (en) * 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
DE102007025326B4 (de) * 2007-05-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
CN101246819B (zh) * 2007-11-13 2010-11-10 清华大学 应变锗薄膜的制备方法
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
US8440519B2 (en) * 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
JP5605134B2 (ja) * 2010-09-30 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8530294B2 (en) * 2011-10-21 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress modulation for metal gate semiconductor device
US20140248749A1 (en) * 2013-03-04 2014-09-04 Globalfoundries Inc. Stress memorization technique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE102004052617A1 (de) 2004-10-29 2006-05-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit Halbleitergebieten, die unterschiedlich verformte Kanalgebiete aufweisen, und Verfahren zur Herstellung des Halbleiterelements
US20060091377A1 (en) 2004-11-01 2006-05-04 International Business Machines Corporation Hetero-integrated strained silicon n-and p-MOSFETs
US20090291540A1 (en) 2008-05-22 2009-11-26 Da Zhang CMOS Process with Optimized PMOS and NMOS Transistor Devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rim, Ken, J. Chu, H. Chen, K. A. Jenkins, T. Kanarsky, K. Lee, A. Mocuta et al.: Characteristics and device design of sub-100 nm strained Si N-and PMOSFETs. In: Symposium on VLSI Technology, Digest of Technical Papers, 2002, 98,99. *

Also Published As

Publication number Publication date
TW201448171A (zh) 2014-12-16
TWI560848B (en) 2016-12-01
CN104241336B (zh) 2017-12-08
US9269714B2 (en) 2016-02-23
DE102014210406A1 (de) 2014-12-11
CN104241336A (zh) 2014-12-24
US20140361335A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102010002450A1 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102013214300B4 (de) Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
DE102011090165A1 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen
DE102010040061B4 (de) Erhöhte Ladungsträgerbeweglichkeit in p-Kanal Transistoren durch Vorsehen eines verspannungsinduzierenden schwellwerteinstellenden Halbleitermaterials im Kanal
DE102016209571B4 (de) Verspannungsgedächtnistechniken für NMOS- Transistorvorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021823800

R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee