[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102014111279A1 - Semiconductor chip with integrated series resistors - Google Patents

Semiconductor chip with integrated series resistors Download PDF

Info

Publication number
DE102014111279A1
DE102014111279A1 DE102014111279.2A DE102014111279A DE102014111279A1 DE 102014111279 A1 DE102014111279 A1 DE 102014111279A1 DE 102014111279 A DE102014111279 A DE 102014111279A DE 102014111279 A1 DE102014111279 A1 DE 102014111279A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
section
electrode
chip according
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014111279.2A
Other languages
German (de)
Other versions
DE102014111279B4 (en
Inventor
Maximilian Rösch
Michael Hutzler
Gerhard Nöbauer
Martin Pölzl
Ralf Siemieniec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014111279A1 publication Critical patent/DE102014111279A1/en
Application granted granted Critical
Publication of DE102014111279B4 publication Critical patent/DE102014111279B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterchip weist einen Halbleiterkörper mit einer Unterseite, sowie mit einer Oberseite, die in einer vertikalen Richtung von der Unterseite beabstandet ist, ein aktives Transistorgebiet und ein nicht-aktives Transistorgebiet, eine in dem Halbleiterkörper ausgebildete Driftzone, ein Kontaktanschlusspad zur externen Kontaktierung des Halbleiterchips, und eine Vielzahl von Transistorzellen, die in dem Halbleiterkörper ausgebildet sind. Eine jede der Transistorzellen weist eine erste Elektrode auf. Eine jede einer Vielzahl von Verbindungsleitungen verbindet eine andere der ersten Elektroden an einer Verbindungsstelle der betreffenden Verbindungsleitung elektrisch mit dem Kontaktanschlusspad. Eine jede der Verbindungsleitungen weist einen Widerstandsabschnitt auf, der gebildet ist aus wenigstens einem von: einer lokal reduzierten Querschnittsfläche der Verbindungsleitung; und einem lokal erhöhten spezifischen Widerstand. eine jede der Verbindungsstellen und jeder der Widerstandsabschnitte ist im ein nicht-aktives Transistorgebiet angeordnet.A semiconductor chip has a semiconductor body with a lower side, as well as with an upper side which is spaced in a vertical direction from the lower side, an active transistor region and a non-active transistor region, a drift zone formed in the semiconductor body, a contact terminal pad for external contacting of the semiconductor chip, and a plurality of transistor cells formed in the semiconductor body. Each of the transistor cells has a first electrode. Each of a plurality of connection lines electrically connects another of the first electrodes at a connection point of the respective connection line with the contact terminal pad. Each of the connection lines has a resistance portion formed of at least one of: a locally reduced cross-sectional area of the connection line; and a locally increased resistivity. each of the junctions and each of the resistor sections is disposed in a non-active transistor region.

Description

Ausgestaltungen der vorliegenden Erfindung betreffen einen Halbleiterchip, insbesondere einen Halbleiterchip, der eine Vielzahl von Transistorzellen aufweist.  Embodiments of the present invention relate to a semiconductor chip, in particular a semiconductor chip having a plurality of transistor cells.

Transistoren wie zum Beispiel IGFETs (Insulated Gate Field Effect Transistors), welche MOSFETs und IGBTs umfassen, werden weithin als elektronische Schalter in verschiedenen Arten von Anwendungen wie beispielsweise Invertern, Spannungsreglern, Stromreglern oder Treiberschaltkreisen zum Treiben elektrischer Lasten wie zum Beispiel Lampen, Ventilen, Motoren, etc. eingesetzt. Transistoren, die üblicherweise als Leistungstransistoren betrieben werden, enthalten eine Vielzahl von identischen Transistorzellen, die in einem Transistorzellenfeld angeordnet und elektrisch parallel geschaltet sind.  Transistors such as Insulated Gate Field Effect Transistors (IGFETs), which include MOSFETs and IGBTs, are widely used as electronic switches in various types of applications such as inverters, voltage regulators, current regulators or driver circuits for driving electrical loads such as lamps, valves, motors , etc. used. Transistors, which are commonly operated as power transistors, include a plurality of identical transistor cells arranged in a transistor cell array and electrically connected in parallel.

Bei vielen modernen Leistungstransistoren werden vertikale Feldplatten verwendet, die den Vorteil des „Ladungskompensationsprinzips“ verwenden, um einen geringen Einschaltwiderstand (RON) des Transistors zu erreichen. Bei dem „Ladungsträgerkompensationsprinzip“ erstrecken sich Feldplatten, die elektrisch an eine Sourcezone oder an eine Emitterzone des Transistors angeschlossen sind, in die Driftzone des Transistors, um Ladungsträger zu kompensieren, die von Dotierstoffen bereitgestellt werden, welche den Leitungstyp (n oder p) der Driftzone bewirken. Allerdings führen die Feldplatten zu einem Anstieg der Ausgangskapazität eines derartigen Transistors. Als Folge hiervon führt das abwechselnde Ein- und Ausschalten des Transistors zu unerwünschten Spannungsspitzen, die durch unvermeidliche Induktivitäten eines elektronischen Schaltkreises hervorgerufen werden, mit denen der Transistor verbunden ist. Da die Höhe der Überspannungspulse mit der Flankensteilheit des elektrischen Stroms durch den Transistor ansteigt, streben herkömmliche Transistoren unter Verwendung eines Dämpfungswiderstandes, der mit den Feldplatten in Reihe geschaltet ist, an, die Flankensteilheit zu verringern, was im Hinblick auf die erforderliche hohe Stromtragfähigkeit dieses Widerstands viel Raum des Chips verbraucht. Weiterhin ist das Schaltverhalten der Transistorzellen eines derartigen Transistors inhomogen, d.h., die Transistorzellen schalten nicht simultan ein und aus.  Many modern power transistors use vertical field plates that take advantage of the "charge compensation principle" to achieve a low on-resistance (RON) of the transistor. In the "carrier compensation principle", field plates electrically connected to a source region or to an emitter region of the transistor extend into the drift region of the transistor to compensate for charge carriers provided by dopants which are the conductivity type (n or p) of the drift region cause. However, the field plates lead to an increase in the output capacitance of such a transistor. As a result, the alternate turning on and off of the transistor results in undesirable spikes caused by unavoidable inductances of an electronic circuit to which the transistor is connected. As the level of overvoltage pulses increases with the slew rate of the electrical current through the transistor, conventional transistors, using a snubber resistor connected in series with the field plates, seek to reduce the slew rate, in view of the required high current carrying capacity of this resistor consumed a lot of space of the chip. Furthermore, the switching behavior of the transistor cells of such a transistor is inhomogeneous, that is, the transistor cells do not simultaneously turn on and off.

Deshalb besteht ein Bedarf nach einem Transistor, der einen niedrigen Einschaltwiderstand aufweist, eine geringe Ausgangskapazität, sowie ein homogenes Schaltverhalten.  Therefore, there is a need for a transistor having a low on-resistance, a low output capacitance, and a homogeneous switching behavior.

Gemäß einer Ausgestaltung weist ein Halbleiterchip einen Halbleiterkörper mit einer Unterseite und einer in einer vertikalen Richtung von der Unterseite beabstandeten Oberseite auf. Der Halbleiterchip weist weiterhin ein aktives Transistorgebiet mit den Transistorzellen auf, sowie ein nicht-aktives Transistorgebiet ohne Transistorzellen. Der Halbleiterchip enthält weiterhin eine Driftzone, die in dem Halbleiterkörper ausgebildet ist, eine oder mehrere Kontaktanschlusspads, um den Halbleiterchip extern zu kontaktieren, und eine Anzahl von Transistorzellen, die in dem Halbleiterkörper ausgebildet sind. Eine jede der Transistorzellen besitzt eine erste Elektrode. Eine jede von einer Anzahl von Verbindungsleitungen verbindet elektrisch eine andere der ersten Elektroden an einer Verbindungsstelle der betreffenden Verbindungsleitung mit dem Kontaktanschlusspad. Eine jede der Verbindungsleitungen weist einen Widerstandsabschnitt auf, wobei eine jede der Verbindungsleitungen und ein jeder der Verbindungsabschnitte in dem nicht-aktiven Transistorgebiet angeordnet ist. Ein jeder der Widerstandsabschnitte ist aus wenigstens einem der folgenden gebildet:
Einer lokal verringerten Querschnittsfläche des Abschnitts der Verbindungsleitung und/oder einem lokal erhöhten, spezifischen Widerstand. According to one embodiment, a semiconductor chip has a semiconductor body with a bottom side and a top side which is spaced apart in a vertical direction from the underside. The semiconductor chip further has an active transistor region with the transistor cells, as well as a non-active transistor region without transistor cells. The semiconductor chip further includes a drift zone formed in the semiconductor body, one or more contact pads for externally contacting the semiconductor chip, and a plurality of transistor cells formed in the semiconductor body. Each of the transistor cells has a first electrode. Each of a number of connection lines electrically connects another of the first electrodes at a connection point of the respective connection line to the contact connection pad. Each of the connection lines has a resistance section, wherein each of the connection lines and each of the connection sections is arranged in the non-active transistor region. Each of the resistor sections is formed of at least one of the following:
A locally reduced cross-sectional area of the portion of the connection lead and / or a locally increased resistivity.

Bei einer jeder der ersten Elektroden kann es sich um eine Feldelektrode einer anderen der Transistorzellen handeln. Alternativ kann es sich bei einer jeden der ersten Elektroden um eine Gateelektrode einer anderen der Transistorzellen handeln.  Each of the first electrodes may be a field electrode of another of the transistor cells. Alternatively, each of the first electrodes may be a gate electrode of another of the transistor cells.

Gemäß einer weiteren Ausgestaltung weist ein Verfahren zur Herstellung eines Halbleiterchips das Bereitstellen eines Halbleiterkörpers mit einer Unterseite und mit einer von der Unterseite in einer vertikalen Richtung beabstandet angeordneten Oberseite auf. Ein aktives Transistorgebiet und ein nichtaktives Transistorgebiet werden in dem Halbleiterkörper erzeugt, so dass der Halbleiterkörper als integrierte Teile eine Driftzone, ein Kontaktanschlusspad zur externen Kontaktierung des Halbleiterchips aufweist, sowie eine Vielzahl von Transistorzellen. Eine jede der Transistorzellen enthält eine erste Elektrode. Eine Vielzahl von Verbindungsleitungen verbinden elektrisch eine andere der ersten Elektroden an einer Verbindungsstelle der betreffenden Verbindungsleitung mit dem Kontaktanschlusspad, wobei eine jede der Verbindungsleitungen einen Widerstandsabschnitt aufweist, der aus wenigstens einem der folgenden gebildet ist: Einer lokal reduzierten Querschnittsfläche und einem lokal erhöhten spezifischen Widerstand. Eine jede der Verbindungsstellen und ein jeder der Widerstandsabschnitte ist in dem nicht-aktiven Transistorgebiet angeordnet.  According to a further embodiment, a method for producing a semiconductor chip comprises providing a semiconductor body with a bottom side and with a top side arranged spaced from the underside in a vertical direction. An active transistor region and a non-active transistor region are generated in the semiconductor body, so that the semiconductor body has as integrated parts a drift zone, a contact pad for external contacting of the semiconductor chip, and a plurality of transistor cells. Each of the transistor cells includes a first electrode. A plurality of connection lines electrically connect another one of the first electrodes at a connection point of the respective connection line to the contact terminal pad, each of the connection lines having a resistance portion formed of at least one of a locally reduced cross sectional area and a locally increased resistivity. Each of the junctions and each of the resistor sections is disposed in the non-active transistor region.

Es werden nun Beispiele unter Bezugnahme auf die Figuren erläutert. Die Figuren dienen dazu, das Grundprinzip zu veranschaulichen, so dass nur diejenigen Aspekte gezeigt, die zum Verständnis des Grundprinzips erforderlich sind. Die Figuren sind nicht maßstäblich. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.  Examples will now be explained with reference to the figures. The figures serve to illustrate the basic principle, so that only those aspects are shown that are necessary for understanding the basic principle. The figures are not to scale. In the figures, like reference numerals designate like features.

1 zeigt eine Draufsicht auf eine Ausgestaltung eines Halbleiterkörpers eines Transistors, die die Anordnung der Transistorzellen und der Widerstandsbereiche veranschaulicht. 1 shows a plan view of an embodiment of a semiconductor body of a transistor, which illustrates the arrangement of the transistor cells and the resistance regions.

2 veranschaulicht die Verschaltung der ersten Elektroden und der Verbindungsleitungen mit den integrierten Widerstandsabschnitten der in 1 gezeigten Ausgestaltung, wobei die ersten Elektroden über entsprechende Verbindungsleitungen elektrisch an eine gemeinsame Sourceelektrode angeschlossen sind. 2 FIG. 2 illustrates the interconnection of the first electrodes and the interconnect lines with the integrated resistor sections of FIG 1 shown embodiment, wherein the first electrodes are electrically connected via corresponding connecting lines to a common source electrode.

3 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 2 aufweist, in einer Schnittebene A-A, was ein erstes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 3 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 2 has, in a sectional plane AA, which illustrates a first example for the realization of the resistance sections.

4 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 2 aufweist, in einer Schnittebene A-A, was ein zweites Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 4 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 2 has, in a sectional plane AA, which illustrates a second example for the realization of the resistance sections.

5 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 2 aufweist, in einer Schnittebene A-A, was ein drittes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 5 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 2 in a sectional plane AA, which illustrates a third example for realizing the resistor sections.

6 zeigt eine horizontale Schnittansicht der in 5 dargestellten Anordnung in einer Schnittebene C-C. 6 shows a horizontal sectional view of the in 5 shown arrangement in a sectional plane CC.

7 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 2 aufweist, in einer Schnittebene A-A, was ein viertes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 7 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 2 has, in a sectional plane AA, which illustrates a fourth example for realizing the resistor sections.

8 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 2 aufweist, in einer Schnittebene A-A bzw. einer Schnittebene G-G von 10, was ein fünftes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 8th shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 2 has, in a sectional plane AA or a sectional plane GG of 10 , which illustrates a fifth example of realization of the resistor sections.

9 zeigt einen vertikalen Querschnitt eines ersten Beispiels einer Zellstruktur der Ausgestaltungen gemäß 1 in einer Schnittebene B-B bzw. von den 3, 4, 5, 7, 14, 15, 16 in einer Schnittebene D-D. 9 shows a vertical cross section of a first example of a cell structure of the embodiments according to 1 in a sectional plane BB or of the 3 . 4 . 5 . 7 . 14 . 15 . 16 in a sectional plane DD.

10 zeigt eine vertikale Schnittansicht, die ein zweites Beispiel einer Zellstruktur von Ausgestaltungen gemäß 1 in einer Schnittebene B-B oder gemäß den 8 bzw. 12 in einer Schnittebene E-E veranschaulicht. 10 shows a vertical sectional view showing a second example of a cell structure of embodiments according to 1 in a sectional plane BB or according to the 8th respectively. 12 illustrated in a sectional plane EE.

11 zeigt eine detailliertere Darstellung des Ausführungsbeispiels gemäß 8 und betrifft die vertikalen Schnittansichten gemäß 1 in einer Schnittebene A-A oder von den 8 bzw. 12 in einer Schnittebene G-G. 11 shows a more detailed representation of the embodiment according to 8th and relates to the vertical sectional views according to 1 in a sectional plane AA or from the 8th respectively. 12 in a sectional plane GG.

12 zeigt eine horizontale Schnittansicht der in 11 gezeigten Anordnung in einer Schnittebene K-K. 12 shows a horizontal sectional view of the in 11 shown arrangement in a sectional plane KK.

13 zeigt, ähnlich zu der Anordnung gemäß 2, die Verschaltung der ersten Elektroden und der Verbindungsleitungen mit den integrierten Widerstandsabschnitten der in 1 gezeigten Ausgestaltung, mit dem Unterschied, dass die ersten Elektroden über entsprechende Verbindungsleitungen elektrisch leitend an ein gemeinsames Gatekontaktpad angeschlossen sind. 13 shows, similar to the arrangement according to 2 , the interconnection of the first electrodes and the connecting lines with the integrated resistor sections of in 1 shown embodiment, with the difference that the first electrodes are electrically connected via corresponding connecting lines to a common gate contact pad.

14 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 13 aufweist, in einer Schnittebene A-A, was ein erstes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 14 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 13 has, in a sectional plane AA, which illustrates a first example for the realization of the resistance sections.

15 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 13 aufweist, in einer Schnittebene A-A, was ein zweites Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 15 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 13 has, in a sectional plane AA, which illustrates a second example for the realization of the resistance sections.

16 zeigt eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 13 aufweist, in einer Schnittebene A-A, was ein drittes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. 16 shows a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 13 in a sectional plane AA, which illustrates a third example for realizing the resistor sections.

17 zeigt eine vertikale Schnittansicht eines Halbleiterchips, der planare Gateelektroden aufweist, die oberhalb des Halbleiterkörpers angeordnet sind, und keine Feldelektroden zur Realisierung eines Kompensationsbauelements. 17 shows a vertical sectional view of a semiconductor chip having planar gate electrodes, which are arranged above the semiconductor body, and no field electrodes for the realization of a compensation device.

Die 18A bis 22B zeigen verschiedene Schritte eines Verfahrens zur Herstellung einer ersten Elektrode und einer elektrisch an diese angeschlossene Verbindungsleitung. The 18A to 22B show various steps of a method for producing a first electrode and an electrically connected thereto connecting line.

In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Figuren, die einen Teil hiervon bilden und in denen anhand der Illustration konkreter Ausführungsbeispiele gezeigt wird, wie die Erfindung umgesetzt werden kann. In diesem Zusammenhang wird richtungsgebundene Terminologien, wie beispielsweise „obere“, „untere“, „vorne“, „hinten“, „vordere“, „nachfolgend“ etc. im Bezug auf die Ausrichtung der beschriebenen Figuren verwendet. Da Bestandteile der Ausführungsbeispiele in einer Vielzahl von Ausrichtungen positioniert werden können, wird die richtungsgebundene Terminologie zum Zweck der Veranschaulichung verwendet und ist in keiner Weise beschränkend zu verstehen. Andere Ausgestaltungen können verwendet oder strukturelle oder logische Änderungen vorgenommen werden, ohne den Umfang der vorliegenden Erfindung zu verlassen. Die nachfolgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen, und der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert. Die Merkmale der verschiedenen hierin beschriebenen beispielhaften Ausgestaltungen können miteinander kombiniert werden, sofern nichts anderes angegeben ist. In the following detailed description, reference is made to the accompanying figures, which form a part hereof, and in which is shown by way of illustration of concrete embodiments, how the invention can be implemented. In this context, directional terminologies, such as "upper,""lower,""front,""back,""front,""subsequent," etc., are used with respect to the orientation of the figures described. Since components of the embodiments can be positioned in a variety of orientations, the directional terminology is used for purposes of illustration and is in no way limiting. Other embodiments may be utilized or structural or logical changes may be made without departing from the scope of the present invention. The following detailed description is therefore not to be understood in a limiting sense, and the scope of the present invention is defined by the appended claims. The features of the various exemplary embodiments described herein may be combined with one another unless otherwise specified.

1 zeigt schematisch eine Draufsicht auf einen Halbleiterkörper 1 eines Transistors 100. Der Halbleiterkörper 1 weist ein typisches Halbleitermaterial wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumphosphid (GaP), oder jedes andere IV-IV, III-V, II-VI Halbleitermaterial auf. Der Transistor 100 weist eine Anzahl von Transistorzellen 30 auf, die in den Halbleiterkörper 1 integriert sind. Bei dem gezeigten Ausführungsbeispiel sind die einzelnen Transistorzellen 30 als Streifenzellen realisiert, die parallel zueinander verlaufen. Allerdings können die einzelnen Transistorzellen 30 jede andere Zellstruktur wie beispielsweise rechteckig, quadratisch, hexagonal oder beliebig polygonal aufweisen. 1 schematically shows a plan view of a semiconductor body 1 a transistor 100 , The semiconductor body 1 includes a typical semiconductor material such as silicon (Si), silicon carbide (SiC), gallium arsenide (GaAs), gallium phosphide (GaP), or any other IV-IV, III-V, II-VI semiconductor material. The transistor 100 has a number of transistor cells 30 on that in the semiconductor body 1 are integrated. In the embodiment shown, the individual transistor cells 30 realized as strip cells, which run parallel to each other. However, the individual transistor cells can 30 have any other cell structure such as rectangular, square, hexagonal or arbitrary polygonal.

Die Transistorzellen 30 sind in einem aktiven Transistorgebiet 18 angeordnet, d.h. in einem Bereich des Halbleitertransistors 100, der dieselbe Grundfläche aufweist, wie alle Transistorzellen 30 zusammen. In diesem Zusammenhang ist die Grundfläche in der Ebene der Unterseite 12 des Halbleiterkörpers 1 zu ermitteln, siehe z.B. 3. The transistor cells 30 are in an active transistor region 18 arranged, ie in a region of the semiconductor transistor 100 which has the same footprint as all the transistor cells 30 together. In this context, the footprint is in the plane of the underside 12 of the semiconductor body 1 to determine, see eg 3 ,

Der aktive Transistorbereich 18 des Transistors 100 kann aus nur einem Transistorbereich bestehen, oder er kann zwei oder mehr Transistorbereiche aufweisen, die voneinander beabstandet sind. Der aktive Transistorbereich ist ein Bereich, in dem ein leitender Kanal eines Feldeffekttransistors mit isoliertem Gate (IGFET = Insulated Gate Field Effect Transistor) aktiviert werden kann, z.B. die Sourcezone. Entsprechend weist der Transistor 100 einen nicht-aktiven Transistorbereich 19 auf, der durch den Bereich außerhalb des aktiven Transistorbereichs 18 des Transistors 100 definiert ist. Der nicht-aktive Bereich 19 kann nur genau einen Transistorbereich aufweisen, oder er kann zwei oder mehr voneinander beabstandete Transistorbereiche aufweisen. Insbesondere kann sich ein nicht-aktiver Transistorbereich 19 von einer lateralen Oberfläche des Transistors 100 bis zu einem aktiven Transistorbereich 18 erstrecken, und/oder zwischen zwei aktiven Transistorbereichen 18. The active transistor area 18 of the transistor 100 may consist of only one transistor region, or it may have two or more transistor regions which are spaced from each other. The active transistor region is a region in which a conductive channel of an Insulated Gate Field Effect Transistor (IGFET) can be activated, eg, the source region. Accordingly, the transistor 100 a non-active transistor region 19 up through the area outside the active transistor area 18 of the transistor 100 is defined. The non-active area 19 may only have exactly one transistor region, or it may have two or more spaced apart transistor regions. In particular, a non-active transistor region may arise 19 from a lateral surface of the transistor 100 up to an active transistor area 18 extend, and / or between two active transistor areas 18 ,

Wie ebenfalls in 1 gezeigt ist, ist für jede der Transistorzellen 30 eine elektrische Verbindungsleitung 23 vorhanden, die ein erstes Ende 235 aufweist, sowie ein zweites Ende 236. Wie in 2 detaillierter dargestellt ist, ist das erste Ende 235 einer jeden Verbindungsleitung 23 elektrisch an eine erste Elektrode 21 der betreffenden Transistorzellen 30 angeschlossen, und die zweiten Enden 236 sind elektrisch an ein gemeinsames Kontaktpad 41 des Transistors 100 angeschlossen. Deshalb werden die zweiten Enden 236 auch als „Anschlussstellen“ bezeichnet. Beispielsweise kann es sich bei den ersten Elektroden 21 um Feldplatten handeln, von denen eine jede unterhalb der Gateelektroden der Transistorzellen 30 angeordnet ist, und bei dem gemeinsamen Kontaktpad 41 kann es sich um ein Sourcepad des Transistors 100 handeln. Andere Ausgestaltungen, bei denen es sich bei den ersten Elektroden um Gateelektroden der Transistorzellen 30 handelt und bei dem gemeinsamen Kontaktpad um ein Gatepad des Transistors 100, werden unter Bezugnahme auf die 13 und folgende erläutert. Like also in 1 is shown is for each of the transistor cells 30 an electrical connection line 23 present, which is a first end 235 and a second end 236 , As in 2 is shown in more detail, is the first end 235 each connection line 23 electrically to a first electrode 21 the relevant transistor cells 30 connected, and the second ends 236 are electrically connected to a common contact pad 41 of the transistor 100 connected. That's why the second ends 236 also referred to as "connection points". For example, the first electrodes may be 21 to act field plates, each of which below the gate electrodes of the transistor cells 30 is arranged, and at the common contact pad 41 it can be a sourcepad of the transistor 100 act. Other embodiments in which the first electrodes are gate electrodes of the transistor cells 30 is and at the common contact pad to a gate pad of the transistor 100 , are referring to the 13 and following explained.

13 ist eine vertikale Schnittansicht der Anordnung gemäß 1, die die Verschaltungen gemäß 2 aufweist, in einer Schnittebene A-A, was ein erstes Beispiel zur Realisierung der Widerstandsabschnitte veranschaulicht. Die Schnittebene A-A verläuft durch eine Transistorzelle 30, die eine Feldelektrode 21 und eine Gateelektrode 22 aufweist, die in einem gemeinsamen, in dem Halbleiterkörper 1 ausgebildeten Graben angeordnet sind. Die Gateelektrode 22 ist zusammen mit den Gateelektroden 22 der anderen Transistorzellen 30 elektrisch an ein gemeinsames Gatekontaktpad 43 angeschlossen. 13 is a vertical sectional view of the arrangement according to 1 that the interconnections according to 2 has, in a sectional plane AA, which illustrates a first example for the realization of the resistance sections. The sectional plane AA passes through a transistor cell 30 containing a field electrode 21 and a gate electrode 22 having, in a common, in the semiconductor body 1 trained trench are arranged. The gate electrode 22 is together with the gate electrodes 22 the other transistor cells 30 electrically to a common gate contact pad 43 connected.

Der Halbleiterkörper 1 weist eine Anzahl von dotierten Halbleiterzonen auf, von denen lediglich zwei (Bezugszeichen 15 und 16) in dem Schnitt zu sehen sind. Die dotierten Halbleiterzonen werden unter Bezugnahme auf 9 erläutert. Die Transistorzellen 30 sind in dem aktiven Transistorgebiet 18 angeordnet. Ein Dielektrikum 50 isoliert die erste Elektrode 21 dielektrisch gegenüber der Halbleiterzone 15 und gegenüber der Gateelektrode 22. Das Dielektrikum 50 kann aus demselben dielektrischen Material bestehen oder aus verschiedenen dielektrischen Materialien zusammengesetzt sein. The semiconductor body 1 has a number of doped semiconductor zones, of which only two (reference numerals 15 and 16 ) can be seen in the section. The doped semiconductor regions are described with reference to FIG 9 explained. The transistor cells 30 are in the active transistor region 18 arranged. A dielectric 50 isolates the first electrode 21 dielectric with respect to the semiconductor zone 15 and opposite to the gate electrode 22 , The dielectric 50 may be made of the same dielectric material or composed of different dielectric materials.

Beim vorliegenden Ausführungsbeispiel dienen die ersten Elektroden 21 als Feldplatten, die einen signifikanten Teil der Äquipotentiallinien des elektrischen Potentials dazu veranlassen, durch den vergleichsweise dicken Abschnitt des Dielektrikums 50 zwischen der ersten Elektrode 21 und der Driftzone 15 im Wesentlichen parallel zu den ersten Elektroden 21 zu verlaufen. In the present embodiment, the first electrodes are used 21 as field plates causing a significant portion of the equipotential lines of the electric potential thereto through the comparatively thick portion of the dielectric 50 between the first electrode 21 and the drift zone 15 substantially parallel to the first electrodes 21 to get lost.

Eine jede der ersten Elektroden 21 ist elektrisch an ein erstes Ende 235 einer Verbindungsleitung 23 angeschlossen. Ein zweites Ende 236 der Verbindungsleitung 23 ist an ein Kontaktpad 41 (bei diesem Ausführungsbeispiel eine Sourceelektrode) des Transistors 100 angeschlossen. Im Sinne der vorliegenden Offenbarung sind die Stellen, an denen die zweiten Enden 236 der Verbindungsleitungen 23 in physikalischem und elektrischem Kontakt mit einem gemeinsamen Kontaktpad (dem Sourcekontaktpad 41) stehen, auch als „Verbindungsstellen“ bezeichnet und mit dem selben Bezugszeichen (hier: 236) gekennzeichnet wie die zweiten Enden. Each of the first electrodes 21 is electrically connected to a first end 235 one connecting line 23 connected. A second end 236 the connection line 23 is on a contact pad 41 (In this embodiment, a source electrode) of the transistor 100 connected. For the purposes of the present disclosure are the locations where the second ends 236 the connecting lines 23 in physical and electrical contact with a common contact pad (the source contact pad 41 ), also referred to as "connection points" and with the same reference number (here: 236 ) marked as the second ends.

Eine jede der Verbindungsleitungen 23 weist einen Widerstandsabschnitt 231 auf, einen optionalen Abschnitt 232, der zwischen dem Widerstandsabschnitt 231 und dem ersten Ende 235 angeordnet ist, einen optionalen Abschnitt 233, der sowohl unterhalb des Niveaus der Oberseite der ersten Elektrode 21 angeordnet als auch elektrisch zwischen den Widerstandsabschnitt 231 des zweiten Endes 236 und einem optionalen Abschnitt 234 angeordnet ist, der zwischen dem zweiten Ende und dem Niveau der Oberseite der ersten Elektrode 21 angeordnet ist. In dieser Hinsicht ist das Niveau der Oberseite der ersten Elektrode 21 als die Tangentenebene angesehen, die parallel zu einer Unterseite 12 des Halbleiterkörpers 1 durch die Oberseiten der ersten Elektroden 21 verläuft. Die Unterseite 12 erstreckt sich in einer Ebene, die durch eine erste laterale Richtung r1 und eine zu der ersten lateralen Richtung r1 senkrechte zweite laterale Richtung r2 definiert wird. Eine vertikale Richtung v verläuft senkrecht sowohl zu der ersten, als auch zu der zweiten lateralen Richtung r1, r2. One of each connecting lines 23 has a resistance section 231 on, an optional section 232 that between the resistance section 231 and the first end 235 is arranged, an optional section 233 which is both below the level of the top of the first electrode 21 arranged as well as electrically between the resistance section 231 the second end 236 and an optional section 234 disposed between the second end and the level of the top of the first electrode 21 is arranged. In this regard, the level is the top of the first electrode 21 regarded as the tangent plane parallel to a bottom 12 of the semiconductor body 1 through the tops of the first electrodes 21 runs. The bottom 12 extends in a plane defined by a first lateral direction r1 and a second lateral direction r2 perpendicular to the first lateral direction r1. A vertical direction v is perpendicular to both the first and second lateral directions r1, r2.

Bei dem gezeigten Ausführungsbeispiel weist der Widerstandsabschnitt 231 im Vergleich zu dem spezifischen elektrischen Widerstand von wenigstens einem oder beiden der Abschnitte 232, 233, die unmittelbar an den Widerstandsabschnitt 231 angrenzen, einen erhöhten spezifischen elektrischen Widerstand auf. Bei anderen Ausgestaltungen kann der Widerstandsabschnitt 231 unmittelbar angrenzend an das erste Ende 235 angeordnet sein, oder, wie in 4 gezeigt, unmittelbar angrenzend an das zweite Ende 236. Bei der Ausgestaltung gemäß 4 erstreckt sich der Widerstandsbereich 231 vom Niveau der Oberseite der ersten Elektrode 21 bis zum zweiten Ende 236. In the embodiment shown, the resistance section 231 compared to the resistivity of at least one or both of the sections 232 . 233 that are directly adjacent to the resistance section 231 adjacent, an increased electrical resistivity. In other embodiments, the resistance section 231 immediately adjacent to the first end 235 be arranged, or, as in 4 shown immediately adjacent to the second end 236 , In the embodiment according to 4 extends the resistance area 231 from the level of the top of the first electrode 21 to the second end 236 ,

Weiterhin kann der Widerstandsabschnitt 231 bei Ausführungsbeispielen im Vergleich zum spezifischen elektrischen Widerstand der betreffenden ersten Elektrode 21 optional einen lokal erhöhten spezifischen elektrischen Widerstand aufweisen. Furthermore, the resistance section 231 in embodiments compared to the specific electrical resistance of the respective first electrode 21 optionally have a locally increased resistivity.

Bei der in 5 gezeigten Ausgestaltung ist der Widerstandsabschnitt 231 durch eine lokal verringerte Querschnittsfläche der Verbindungsleitung 23 gebildet, die beispielsweise durch einen Einschnitt 230 gebildet werden kann, der sich in die Verbindungsleitung 23 hinein erstreckt. Der Einschnitt 230 kann sich in der vertikalen Richtung v und/oder – wie in der horizontalen Schnittansicht gemäß 6 gezeigt – in der horizontalen Richtung r2 erstrecken. At the in 5 The embodiment shown is the resistance section 231 by a locally reduced cross-sectional area of the connecting line 23 formed, for example, by an incision 230 can be formed, which is in the connecting line 23 extends into it. The incision 230 can in the vertical direction v and / or - as in the horizontal sectional view according to 6 shown extending in the horizontal direction r2.

Bei einer Ausgestaltung, bei der der spezifische elektrische Widerstand des Widerstandsabschnitts gegenüber dem spezifischen elektrischen Widerstand von einem oder beiden der Abschnitte 231, 233, die unmittelbar an den Widerstandsabschnitt 231 angrenzen, lokal erhöht ist, kann der Widerstandsabschnitt 231 aus dotiertem oder undotiertem polykristallinem Halbleitermaterial hergestellt sein. Irgendeine oder sämtliche der Abschnitte 232, 233, 234 können aus dotiertem Halbleitermaterial oder aus Metall hergestellt sein. In an embodiment wherein the resistivity of the resistive section is greater than the resistivity of one or both of the sections 231 . 233 that are directly adjacent to the resistance section 231 adjacent, locally increased, the resistance section 231 be made of doped or undoped polycrystalline semiconductor material. Any or all of the sections 232 . 233 . 234 may be made of doped semiconductor material or of metal.

Entsprechend kann der Widerstandsabschnitt 231 bei jeder Ausgestaltung, bei der der spezifische elektrische Widerstand des Widerstandsabschnitts 231 durch eine lokal verringerte Querschnittsfläche der Verbindungsleitung 23 gebildet ist, aus dotiertem oder undotiertem polykristallinem Halbleitermaterial hergestellt sein, oder aus Metall. Ein beliebiger oder sämtliche der Abschnitte 232, 233, 234 können aus dotiertem oder undotiertem Halbleitermaterial oder aus Metall hergestellt sein. Accordingly, the resistance section 231 in any configuration where the resistivity of the resistive section is specific 231 by a locally reduced cross-sectional area of the connecting line 23 is formed, be made of doped or undoped polycrystalline semiconductor material, or of metal. Any or all of the sections 232 . 233 . 234 may be made of doped or undoped semiconductor material or of metal.

Wie in 6 zu sehen ist, kann die Weite des Grabens, in der die Verbindungsleitung 23 angeordnet ist, konstant sein (siehe auch 8). In 6 weist das elektrisch leitende Material, das in dem in dem Halbleiterkörper 1 gebildeten Graben angeordnet ist, in dem aktiven Transistorgebiet 18 eine erste Weite w1 auf, und in dem nicht-aktiven Transistorgebiet 19 eine zweite Weite w2. Wie in 6 gezeigt ist, kann die erste Weite w1 größer sein als die zweite Weite w2. Allerdings kann die erste Weite w1 auch identisch oder kleiner sein als die zweite Weite w2. As in 6 can be seen, the width of the ditch, in which the connecting line 23 is arranged to be constant (see also 8th ). In 6 has the electrically conductive material that in the in the semiconductor body 1 formed trench, in the active transistor region 18 a first width w1, and in the non-active transistor area 19 a second width w2. As in 6 is shown, the first width w1 may be larger than the second width w2. However, the first width w1 may also be identical or smaller than the second width w2.

Wie weiterhin in 7 gezeigt ist, kann ein Widerstandsabschnitt 231 sowohl durch einen spezifischen elektrischen Widerstand erzeugt werden, der gegenüber dem spezifischen elektrischen Widerstand von wenigstens einem oder beiden der Abschnitte 232, 233, die unmittelbar an den Widerstandsabschnitt 231 angrenzen, lokal erhöht ist, als auch durch eine lokal verringerte Querschnittsfläche der Verbindungsleitung 23. As continues in 7 can be shown, a resistance section 231 Both are generated by a specific electrical resistance, compared to the resistivity of at least one or both of the sections 232 . 233 that are directly adjacent to the resistance section 231 adjacent, locally increased, as well as by a locally reduced cross-sectional area of the connecting line 23 ,

Bei der in 8 gezeigten Ausgestaltung handelt es sich bei der ersten Elektrode 21 um eine Elektrode, die aus einem elektrisch leitenden Material 212, z.B. einem Metall, beispielsweise Wolfram (W), besteht oder ein solches aufweist. Die erste Elektrode 21 kann weiterhin eine Barriereschicht 211 aufweisen, die in dem aktiven Transistorgebiet 18 zwischen dem elektrisch leitenden Material 212 und dem Halbleiterkörper 1 angeordnet ist, um zu verhindern, dass das elektrisch leitende Material 212 signifikant in den Halbleiterkörper 1 eindiffundiert. In dem Fall, dass das elektrisch leitende Material ein dotiertes oder undotiertes polykristallines Halbleitermaterial, z.B. polykristallines Silizium, ist, kann auf die Barriereschicht 211 verzichtet werden. Die Barriereschicht 211 kann beispielsweise eine dünne Schicht sein, die aus Titannitrid (TiN) besteht oder dieses aufweist. At the in 8th the embodiment shown is the first electrode 21 around an electrode made of an electrically conductive material 212 , For example, a metal, such as tungsten (W), consists of or has such. The first electrode 21 can still have a barrier layer 211 in the active transistor region 18 between the electrically conductive material 212 and the semiconductor body 1 is arranged to prevent the electrically conductive material 212 significant in the Semiconductor body 1 diffused. In the case that the electrically conductive material is a doped or undoped polycrystalline semiconductor material, eg polycrystalline silicon, may be applied to the barrier layer 211 be waived. The barrier layer 211 For example, it may be a thin layer consisting of or comprising titanium nitride (TiN).

Die Verbindungsleitung 23 besitzt einen Widerstandsabschnitt 231, der unmittelbar an die erste Elektrode 21 angrenzt, sowie einen Abschnitt 234, der unmittelbar an den Widerstandsabschnitt 231 angrenzt und der sich von dem Widerstandsabschnitt 231 bis zu dem gemeinsamen Kontaktpad 41 erstreckt. Sowohl der Widerstandsabschnitt 231 als auch der Abschnitt 234 weist dotiertes Halbleitermaterial auf, wobei der spezifische elektrische Widerstand des Abschnitts 234 geringer ist als der spezifische elektrische Widerstand des Widerstandsabschnitts 231. The connection line 23 has a resistance section 231 which is directly adjacent to the first electrode 21 adjoins, as well as a section 234 , which is immediately adjacent to the resistance section 231 adjoins and extends from the resistance section 231 up to the common contact pad 41 extends. Both the resistance section 231 as well as the section 234 has doped semiconductor material, wherein the specific electrical resistance of the section 234 is less than the resistivity of the resistive section 231 ,

9 ist eine vertikale Schnittansicht, die in dem aktiven Transistorgebiet 19 genommen ist und die ein erstes Beispiel einer möglichen Zellstruktur veranschaulicht, sowie der Ausführungsbeispiele gemäß 1 in einer Schnittebene G-G bzw. der 3, 4, 5, 7, 14, 15, 16 in einer Schnittebene D-D. Die in 9 (und ebenso in den 10, 11, 14 und 18) gezeigte Verschaltung ist lediglich dazu vorgesehen, die elektrische Verbindung zwischen verschiedenen Teilen des Transistors 100 zu erläutern und enthält keine Information über das physikalische Layout der Schaltung. 9 FIG. 12 is a vertical sectional view taken in the active transistor region. FIG 19 is taken and illustrates a first example of a possible cell structure, as well as the embodiments according to 1 in a sectional plane GG or the 3 . 4 . 5 . 7 . 14 . 15 . 16 in a sectional plane DD. In the 9 (as well as in the 10 . 11 . 14 and 18 ) is merely intended to facilitate the electrical connection between different parts of the transistor 100 to explain and contains no information about the physical layout of the circuit.

Der Transistor 100 weist einen Halbleiterkörper 1 mit einer Unterseite 12 und einer von der Unterseite 12 in einer vertikalen Richtung v beabstandeten Oberseite 11 auf. Der Halbleiterkörper 1 weist eine Driftzone 15 von einem ersten Leitungstyp auf, eine Sourcezone 13 vom ersten Leitungstyp, und eine Bodyzone 14 von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp. Die Drainzone 16 ist auf der der Oberseite 11 abgewandten Seite der Driftzone 15 angeordnet. Die Drainzone 16 ist stärker dotiert als die Driftzone 15, und sie kann vom ersten Leitungstyp sein, d.h. vom selben Leitungstyp wie die Driftzone 15, oder sie kann vom zweiten Leitungstyp sein. Ein MOS Transistorbauelement, das als MOSFET ausgebildet ist, erhält man im Fall des ersteren, ein MOS Transistorbauelement, das als IGBT ausgebildet ist, erhält man im zuletzt genannten Fall. Ein Drainkontaktpad kontaktiert physikalisch und elektrisch die Drainzone 16. The transistor 100 has a semiconductor body 1 with a bottom 12 and one from the bottom 12 in a vertical direction v spaced top 11 on. The semiconductor body 1 has a drift zone 15 from a first conductivity type, a source zone 13 of the first conductivity type, and a bodyzone 14 from a second conductivity type complementary to the first conductivity type. The drain zone 16 is on the top 11 opposite side of the drift zone 15 arranged. The drain zone 16 is more heavily doped than the drift zone 15 , and it may be of the first conductivity type, ie of the same conductivity type as the drift zone 15 , or it may be of the second conductivity type. A MOS transistor device formed as a MOSFET is obtained in the case of the former, a MOS transistor device formed as an IGBT is obtained in the latter case. A drain contact pad physically and electrically contacts the drain zone 16 ,

Eine Dotierungskonzentration der Driftzone 15 kann, beispielsweise, im Bereich von 1013 cm–3 bis 1017 cm–3 liegen, eine Dotierungskonzentration der Sourcezone 13 kann, beispielsweise, im Bereich von 1019 cm–3 bis 1020 cm–3 liegen, und eine Dotierungskonzentration der Drainzone 16 liegt beispielsweise im Bereich von 1019 cm–3 für einen MOSFET und beispielsweise im Bereich von 1017 cm–3 bis 1019 cm–3 für einen IGBT. Im Kontext der vorliegenden Offenbarung bedeutet der Ausdruck „Dotierungskonzentration“ die Konzentration von Dotierstoffatomen, die den Leitfähigkeitstyp eines dotierten Halbleitergebiets verursachen. A doping concentration of the drift zone 15 For example, in the range of 10 13 cm -3 to 10 17 cm -3 , a doping concentration of the source zone 13 may, for example, be in the range of 10 19 cm -3 to 10 20 cm -3 , and a doping concentration of the drain zone 16 is for example in the range of 10 19 cm -3 for a MOSFET and, for example, in the range of 10 17 cm -3 to 10 19 cm -3 for an IGBT. In the context of the present disclosure, the term "doping concentration" means the concentration of dopant atoms that cause the conductivity type of a doped semiconductor region.

Ein Kontaktpad 41 (d.h. ein Sourcekontaktpad) ist elektrisch an die Sourcezone 13 angeschlossen. Die Sourceelektrode 41 ist beispielsweise aus einem Metall oder einem stark dotierten polykristallinen Halbleitermaterial zusammengesetzt, wie beispielsweise Polysilizium (polykristallines Silizium). Optional kann die Sourceelektrode 41 derart an die Bodyzone 14 angeschlossen sein, dass die Sourcezone 13 und die Bodyzone 14 kurz geschlossen sind, wie dies vom Prinzip her bei MOS Transistorbauelementen bekannt ist. A contact pad 41 (ie, a source contact pad) is electrically connected to the source zone 13 connected. The source electrode 41 is composed for example of a metal or a heavily doped polycrystalline semiconductor material, such as polysilicon (polycrystalline silicon). Optionally, the source electrode 41 like that to the bodyzone 14 be connected to that source zone 13 and the bodyzone 14 are short, as is known in principle in MOS transistor devices.

Die Transistorzellen 30 weisen Paare auf, von denen ein jedes eine Gateelektrode 22 aufweist, sowie eine erste Elektrode 21, bei der es sich um eine Feldelektrode handelt. Jedes Paar ist in einem gemeinsamen Graben angeordnet, der in dem Halbleiterkörper 1 ausgebildet ist. Die erste Elektrode 21 ist zwischen der Gateelektrode 22 des betreffenden Paars und der Unterseite 12 angeordnet und dielektrisch gegenüber der betreffenden Gateelektrode 22 isoliert. Dabei ist der Abstand zwischen den ersten Elektroden 21 und der Unterseite 12 größer als der Abstand zwischen der Driftzone 15 und der Unterseite 12. The transistor cells 30 have pairs, each of which is a gate electrode 22 and a first electrode 21 , which is a field electrode. Each pair is disposed in a common trench formed in the semiconductor body 1 is trained. The first electrode 21 is between the gate electrode 22 of the relevant pair and the underside 12 arranged and dielectric with respect to the respective gate electrode 22 isolated. Here is the distance between the first electrodes 21 and the bottom 12 greater than the distance between the drift zone 15 and the bottom 12 ,

Die Gateelektroden 22, die benachbart zu der Bodyzone 14 angeordnet und durch ein Gatedielektrikum 53, beispielsweise ein Halbleiteroxid, das einen Teil des Dielektrikums 50 darstellt, dielektrisch gegenüber dem Halbleiterkörper 1 isoliert ist, dienen dazu, der Bodyzone 14 einen elektrisch leitenden Kanal entlang des Gatedielektrikums 53 zwischen der Sourcezone 13 und der Driftzone 15 zu erzeugen. Das heißt, der leitende Kanal ist gegenüberliegend der Oberfläche des Gatedielektrikums 53 in der Bodyzone 14 angeordnet. Das Gatedielektrikum 53 ist ein zwischen der ersten Elektrode 21 und der Driftzone 15 angeordneter Abschnitt 54 des Dielektrikums 50. Allerdings kann die Dicke des Abschnitts 54, das heißt der Abstand zwischen einer jeden der Feldplatten 21 und der Driftzone 15, kleiner sein als 5 µm. The gate electrodes 22 which is adjacent to the bodyzone 14 arranged and through a gate dielectric 53 For example, a semiconductor oxide, which is a part of the dielectric 50 represents, dielectric with respect to the semiconductor body 1 isolated, serve the bodyzone 14 an electrically conductive channel along the gate dielectric 53 between the source zone 13 and the drift zone 15 to create. That is, the conductive channel is opposite the surface of the gate dielectric 53 in the body zone 14 arranged. The gate dielectric 53 is one between the first electrode 21 and the drift zone 15 arranged section 54 of the dielectric 50 , However, the thickness of the section 54 that is, the distance between each of the field plates 21 and the drift zone 15 , smaller than 5 μm.

Wie weiterhin in 9 gezeigt ist, kann für eine jede der ersten Elektroden 21 die Differenz d1 – d2 zwischen einer Dicke d1 des Halbleiterkörpers 1 und dem Abstand d2 zwischen der ersten Elektrode 21 und der Unterseite 12 optional wenigstens 0,7 µm betragen. As continues in 9 can be shown for each of the first electrodes 21 the difference d1-d2 between a thickness d1 of the semiconductor body 1 and the distance d2 between the first electrode 21 and the bottom 12 optionally at least 0.7 microns.

10 ist eine vertikale Schnittansicht, die in dem aktiven Transistorgebiet 19 des Transistors gemäß den 8 bzw. 12 genommen ist, in einer Schnittebene E-E. Der Querschnitt entspricht auch der in 1 gezeigten Schnittebene B-B. Wie 10 zu entnehmen ist, kann die Barriereschicht 211 U-förmig geformt und mit einem elektrisch leitenden Material 212 gefüllt sein. Sofern die ersten Elektroden 21 eine hohe Stromtragfähigkeit erfordern (was der Fall ist für erste Elektroden 21, die wie gezeigt als Feldplatten dienen), ermöglicht die Verwendung eines Metalls für das elektrisch leitende Material 212 – im Vergleich zu einer ersten Elektrode 21, die aus dotiertem polykristallinem Halbleitermaterial (siehe z.B. 9) hergestellt ist, das einen höheren spezifischen elektrischen Widerstand aufweist – eine Verringerung der Weite der ersten Elektrode 21 damit einhergehend eine Verringerung der Weite der Transistorzellen 30. Allerdings sind aus Gründen der Vereinfachung die Weiten der Zellen 30 in den 10 und 9 identisch dargestellt. 10 FIG. 12 is a vertical sectional view taken in the active transistor region. FIG 19 of the transistor according to the 8th respectively. 12 is taken, in a sectional plane EE. The cross section also corresponds to the one in 1 shown section plane BB. As 10 it can be seen, the barrier layer 211 U-shaped and with an electrically conductive material 212 be filled. If the first electrodes 21 require a high current carrying capacity (which is the case for first electrodes 21 which serve as field plates as shown) allows the use of a metal for the electrically conductive material 212 - compared to a first electrode 21 made of doped polycrystalline semiconductor material (see, eg 9 ) having a higher electrical resistivity - a reduction in the width of the first electrode 21 concomitantly a reduction in the width of the transistor cells 30 , However, for the sake of simplicity, the widths of the cells are 30 in the 10 and 9 shown identically.

11 ist eine detailliertere Darstellung der Ausgestaltung gemäß 8 und betrifft vertikale Schnittansichten gemäß 1 in einer Schnittebene A-A bzw. gemäß 10 in einer Schnittebene G-G. 12 stellt eine horizontale Schnittansicht der in 11 gezeigten Anordnung in einer Schnittebene K-K dar. „Detaillierter“ bedeutet, dass die Geometrie der dargestellten Elemente einem realen Bauelement ähnlicher ist als das schematische Bild gemäß 8. 11 is a more detailed representation of the embodiment according to 8th and relates to vertical sectional views according to 1 in a sectional plane AA or according to 10 in a sectional plane GG. 12 represents a horizontal sectional view of the 11 shown in a sectional plane KK. "Detailed" means that the geometry of the illustrated elements is more similar to a real device than the schematic image according to FIG 8th ,

In den vorangehenden Figuren wurden die ersten Elektroden als Feldplatten 21 beschrieben. Allerdings kann das selbe Prinzip in Verbindung mit Gateelektroden 22 eingesetzt werden, was nun unter Bezugnahme auf die 13 bis 19 erläutert wird, in denen die Gateelektroden 22 auch als „erste Elektroden“ bezeichnet werden. In the preceding figures, the first electrodes were used as field plates 21 described. However, the same principle can be used in conjunction with gate electrodes 22 be used, which is now with reference to the 13 to 19 is explained, in which the gate electrodes 22 also referred to as "first electrodes".

Wie 12 ebenso zu entnehmen ist, muss nicht notwendigerweise die Weite des Grabens, in dem die Verbindungsleitung 23 (siehe auch 1) angeordnet ist, konstant sein. In 12 besitzt das elektrisch leitende Material, das in dem in dem Halbleiterkörper 1 gebildeten Graben angeordnet ist, in dem aktiven Transistorgebiet 18 eine erste Weite w1, die kleiner ist als eine zweite Weite w2, die der Graben in dem nicht-aktiven Transistorgebiet 19 aufweist. Um den optionalen Einschnitt 230, wie er in 5 gezeigt ist, bereit zu stellen, kann das elektrisch leitende Material, das in dem in dem Halbleiterkörper 1 gebildeten Graben angeordnet ist, eine dritte Weite w3 aufweisen, die geringer ist als die erste Weite w1. Ebenso optional kann die dritte Weite w3 kleiner sein als die zweite Weite w2. Bei anderen Ausgestaltungen kann die erste Weite w1 mit der zweiten Weite w2 identisch oder größer als diese sein. As 12 is also not necessarily the width of the trench, in which the connecting line 23 (see also 1 ) is arranged to be constant. In 12 has the electrically conductive material that in the in the semiconductor body 1 formed trench, in the active transistor region 18 a first width w1 that is smaller than a second width w2 that is the trench in the non-active transistor region 19 having. To the optional incision 230 as he is in 5 is shown to be ready to provide the electrically conductive material contained in the semiconductor body 1 formed trench, have a third width w3, which is less than the first width w1. Likewise optionally, the third width w3 may be smaller than the second width w2. In other embodiments, the first width w1 may be identical to or larger than the second width w2.

13 veranschaulicht, ähnlich zu der Anordnung gemäß 2, die Verschaltung der ersten Elektroden 22 und der Verbindungsleitungen mit den integrierten Widerstandsabschnitten in 1 veranschaulichten Ausgestaltungen mit dem Unterschied, dass die ersten Elektroden 22 über entsprechende Verbindungsleitungen 24 elektrisch an ein gemeinsames Gatekontaktpad 43 angeschlossen sind. 13 illustrated, similar to the arrangement according to 2 , the interconnection of the first electrodes 22 and the connection lines with the integrated resistor sections in 1 illustrated embodiments with the difference that the first electrodes 22 via corresponding connection lines 24 electrically to a common gate contact pad 43 are connected.

14 ist eine vertikale Schnittansicht eines Abschnitts der Anordnung gemäß 1, die die Verschaltung gemäß 3 aufweist, in einer Schnittebene A-A, was ein erstes Beispiel zur Realisierung des Widerstandsabschnitts 241 veranschaulicht. Die Schnittebene A-A verläuft durch eine Transistorzelle 30, die eine Feldelektrode 21 und eine erste Elektrode 22 (hier eine Gateelektrode) aufweist, die in einem gemeinsamen Graben angeordnet sind, welcher in dem Halbleiterkörper 1 ausgebildet ist. Die Struktur der Transistorzellen 30 und daher des Querschnitts in der Schnittebene D-D kann ebenso sein, wie oben unter Bezugnahme auf 9 erläutert. 14 is a vertical sectional view of a portion of the arrangement according to 1 that the interconnection according to 3 has, in a sectional plane AA, which is a first example for realizing the resistor section 241 illustrated. The sectional plane AA passes through a transistor cell 30 containing a field electrode 21 and a first electrode 22 (Here, a gate electrode), which are arranged in a common trench, which in the semiconductor body 1 is trained. The structure of the transistor cells 30 and therefore the cross section in the cutting plane DD may be as well as described above with reference to FIG 9 explained.

Die Transistorzellen 30 sind ebenfalls in dem aktiven Transistorgebiet 18 angeordnet. Die Feldelektrode 21 ist, zusammen mit den Feldelektroden 21 der anderen Transistorzellen 30, elektrisch an ein gemeinsames Kontaktpad 41, das Sourcekontaktpad, angeschlossen. The transistor cells 30 are also in the active transistor area 18 arranged. The field electrode 21 is, along with the field electrodes 21 the other transistor cells 30 , electrically to a common contact pad 41 , the source contact pad, connected.

Bei der vorliegenden Ausgestaltung dienen die ersten Elektroden 22 als Gateelektroden und sie besitzen die Funktion, wie oben beschrieben einen elektrisch leitenden Kanal in der Bodyzone auszubilden. Jede der ersten Elektroden 22 ist elektrisch an ein erstes Ende 245 einer Verbindungsleitung 24 angeschlossen. Ein zweites Ende 246 der Verbindungsleitung ist an ein Kontaktpad 43 des Transistors 100, in dieser Ausgestaltung ein Gatekontaktpad, angeschlossen. In der vorliegenden Offenbarung sind die Stellen, an denen die zweiten Enden 246 der Verbindungsleitungen 24 in physikalischem und elektrischem Kontakt mit einem gemeinsamem Kontaktpad (hier das Gatekontaktpad 43) stehen, auch als „Verbindungsstellen“ bezeichnet und mit demselben Bezugszeichen (hier: 246) gekennzeichnet wie die zweiten Enden. In the present embodiment, the first electrodes are used 22 as gate electrodes and they have the function of forming an electrically conductive channel in the body zone as described above. Each of the first electrodes 22 is electrically connected to a first end 245 a connection line 24 connected. A second end 246 the connection line is at a contact pad 43 of the transistor 100 , in this embodiment, a gate contact pad, connected. In the present disclosure, the locations where the second ends are 246 the connecting lines 24 in physical and electrical contact with a common contact pad (here the gate contact pad 43 ), also referred to as "connection points" and with the same reference number (here: 246 ) marked as the second ends.

Eine jede der Verbindungsleitungen 24 enthält einen Widerstandsabschnitt 241, sowie einen optionalen Abschnitt 242, der zwischen dem Widerstandsabschnitt 241 und dem ersten Ende 245 angeordnet ist. Der Widerstandsabschnitt 241 besitzt im Vergleich zum spezifischen elektrischen Widerstand des Abschnitts 242, der unmittelbar an den Widerstandsabschnitt 241 angrenzt, einen lokal erhöhten spezifischen elektrischen Widerstand. Bei anderen Ausgestaltungen kann der Widerstandsabschnitt 241 unmittelbar angrenzend an das erste Ende 245 oder sowohl vom ersten als auch vom zweiten Ende 245, 246 beabstandet angeordnet sein. Die Verbindungsleitungen 24 können aus dotiertem polykristallinem Halbleitermaterial hergestellt sein, das im Bereich des Widerstandsabschnitts 241 eine verringerte Dotierungskonzentration aufweist, so dass der Widerstandsabschnitt 241 mit dem spezifischen elektrischen Widerstand des Abschnitts 242 einen verringerten spezifischen elektrischen Widerstand aufweist. One of each connecting lines 24 contains a resistance section 241 , as well as an optional section 242 that between the resistance section 241 and the first end 245 is arranged. The resistance section 241 has in comparison to the specific electrical resistance of the section 242 , which is immediately adjacent to the resistance section 241 adjacent, a locally increased specific electrical resistance. In other embodiments, the resistance section 241 immediately adjacent to the first end 245 or both from the first and the second end 245 . 246 be spaced apart. The connection lines 24 can be made of doped polycrystalline semiconductor material in the region of the resistor section 241 has a reduced doping concentration, so that the resistance section 241 with the specific electrical resistance of the section 242 having a reduced electrical resistivity.

Bei der in 15 veranschaulichten Ausgestaltung ist der Widerstandsabschnitt 241 durch eine lokal reduzierte Querschnittsfläche der Verbindungsleitung 24 gebildet, die beispielsweise durch einen Einschnitt 240 erzielt werden kann, der sich in die Verbindungsleitung 24 hinein erstreckt. Der Einschnitt 240 kann sich in der vertikalen Richtung v und/oder – auf dieselbe Weise, wie dies in der horizontalen Schnittansicht gemäß 6 für den Einschnitt 230 veranschaulicht ist – in der horizontalen Richtung r2 erstrecken. Wie 15 ebenso zu entnehmen ist, kann die Verbindungsleitung 24 einen oder mehrere weitere Widerstandsabschnitte 242, 243 und 244 aufweisen. At the in 15 illustrated embodiment is the resistance section 241 by a locally reduced cross-sectional area of the connecting line 24 formed, for example, by an incision 240 can be achieved, which is in the interconnector 24 extends into it. The incision 240 can in the vertical direction v and / or - in the same manner as in the horizontal sectional view according to 6 for the incision 230 is illustrated - extend in the horizontal direction r2. As 15 can also be seen, the connecting line 24 one or more further resistor sections 242 . 243 and 244 exhibit.

Bei der in 16 veranschaulichten Ausgestaltung ist der Widerstandsabschnitt 241 durch eine Kombination der unter Bezugnahme auf die 14 und 15 beschriebenen Prinzipien gebildet, d.h. durch eine im Bereich des Widerstandsabschnitts 241 lokal reduzierte Querschnittsfläche der Verbindungsleitung 24, sowie durch einen im Bereich des Widerstandsabschnitts 241 lokal erhöhten spezifischen Widerstand. At the in 16 illustrated embodiment is the resistance section 241 by a combination of with reference to the 14 and 15 formed by the principles described, ie by a in the region of the resistor section 241 locally reduced cross-sectional area of the connecting line 24 , as well as one in the area of the resistor section 241 locally increased specific resistance.

In den 14, 15 und 16 ist die Schnittansicht in der Schnittebene D-D dieselbe, wie sie oben unter Bezugnahme auf 9 erläutert wurde. In the 14 . 15 and 16 the sectional view in the sectional plane DD is the same as described above with reference to FIG 9 was explained.

Eine Anzahl von Ausgestaltungen zum elektrischen Verbinden einer ersten Elektrode mit einem Kontaktpad wurde beispielsweise unter Verwendung einer Feldelektrode oder Feldplatte 21 erläutert, die an ein Sourcekontaktpad 41 angeschlossen ist, und für eine Gateelektrode 22, die an ein Gatekontaktpad 43 angeschlossen ist. Die Prinzipien, Ausführungen und Materialien, welche im Hinblick auf die Verbindung zwischen der Feldelektrode oder Feldplatte 21 und einem Sourcekontaktpad 41 erwähnt wurden, können ebenso auf die Verbindung zwischen einer Gateelektrode 22 und ein Gatekontaktpad 43 angewendet werden. Umgekehrt können die Prinzipien, Ausführungen und Materialien, die im Hinblick auf die Verbindung zwischen der Gateelektrode und einem Gatekontaktpad 41 erwähnt wurden, ebenso auf die Verbindung zwischen einer Feldelektrode oder Feldplatte 22 und einem Sourcekontaktpad 41 angewendet werden. A number of embodiments for electrically connecting a first electrode to a contact pad have been made using, for example, a field electrode or field plate 21 explained to a Sourcekontaktpad 41 is connected, and for a gate electrode 22 connected to a gate contact pad 43 connected. The principles, designs, and materials relating to the connection between the field electrode or field plate 21 and a source contact pad 41 may also be referred to the connection between a gate electrode 22 and a gate contact pad 43 be applied. Conversely, the principles, designs, and materials that may be used with respect to the connection between the gate electrode and a gate contact pad 41 as well as the connection between a field electrode or field plate 22 and a source contact pad 41 be applied.

Weiterhin kann der erste Leitungstyp 'n' und der zweite Leitungstyp 'p' sein, wie dies durchgängig in den Zeichnungen dargestellt ist. Alternativ kann bei anderen Ausgestaltungen der erste Leitungstyp 'p' und der zweite Leitungstyp 'n' sein.  Furthermore, the first conductivity type may be 'n' and the second conductivity type may be 'p', as illustrated throughout the drawings. Alternatively, in other embodiments, the first conductivity type may be 'p' and the second conductivity type may be 'n'.

Die in der obigen Beschreibung erwähnten Source-, Drain- und Gatekontaktpads 41, 42 und 43 können an der Oberfläche des Halbleiterchips 100 frei liegen, um eine externe elektrische Verbindung zu ermöglichen. Diese Pads 41, 42, und 43 können Metall wie beispielsweise Aluminium, einer Aluminiumlegierung, Kupfer, einer Kupferlegierung aufweisen oder daraus bestehen, oder dotiertes polykristallines Halbleitermaterial aufweisen oder daraus bestehen. The source, drain and gate contact pads mentioned in the above description 41 . 42 and 43 can be on the surface of the semiconductor chip 100 be free to allow an external electrical connection. These pads 41 . 42 , and 43 may comprise or consist of metal, such as aluminum, an aluminum alloy, copper, a copper alloy, or may comprise or consist of doped polycrystalline semiconductor material.

Gemäß einem weiteren optionalen Aspekt kann eine jede der ersten Elektroden 21, 22 in einer zu der vertikalen Richtung v senkrechten ersten lateralen Richtung r1 einen ersten Widerstand pro Länge aufweisen, und jede der Verbindungsleitungen 23, 24 kann in ihrem Widerstandsabschnitt 231, 241 und ebenfalls in der ersten lateralen Richtung r1 einen zweiten Widerstand pro Länge aufweisen. Dabei kann für jede der Verbindungsleitungen 23, 24 das Verhältnis zwischen dem zweiten Widerstand pro Länge und dem ersten Widerstand pro Länge der die betreffende Verbindungsleitung 23, 24 kontaktierenden ersten Elektrode 21, 22 größer sein als 1. According to another optional aspect, each of the first electrodes 21 . 22 in a first lateral direction r1 perpendicular to the vertical direction v, have a first resistance per length, and each of the connection lines 23 . 24 can in their resistance section 231 . 241 and also in the first lateral direction r1 have a second resistance per length. It can for each of the connecting lines 23 . 24 the ratio between the second resistance per length and the first resistance per length of the relevant connecting line 23 . 24 contacting first electrode 21 . 22 be greater than 1.

Der Halbleiterchip gemäß den vorliegenden Ausgestaltungen kann aber muss nicht notwendigerweise das Ladungsträgerkompensationsprinzip anwenden. Das bedeutet, unter anderem, dass ein Halbleiterchip gemäß der vorliegenden Offenbarung Feldplatten, wie sie eingangs beschrieben wurden, aufweisen kann oder nicht. Weiterhin kann eine Gateelektrode 21 eines Halbleiterchips gemäß der vorliegenden Offenbarung in einem in dem Halbleiterkörper des Halbleiterchips ausgebildeten Graben angeordnet sein, allerdings ist dies nicht notwendigerweise erforderlich. Das bedeutet, unter anderem, dass eine Gateelektrode auch eine sogenannte „planare Gateelektrode“ oder „ebene Gateelektrode“ sein kann, die auf der Oberseite des Halbleiterkörpers des Halbleiterchips angeordnet ist. Ein Beispiel für einen Halbleiterchip 100, der eine Zellstruktur mit planaren Gateelektroden 22 aufweist, ist in 17 gezeigt, die eine Schnittansicht in einer in 1 dargestellten Ebene B-B darstellt. Die planaren Gateelektroden 22, die sich parallel zueinander in einer Richtung r1 erstrecken können, welche senkrecht zur Zeichenebene verläuft, sind oberhalb der Oberseite 11 des Halbleiterkörpers 1, aber nicht in einem in dem Halbleiterkörper 1 ausgebildeten Graben angeordnet. Das Sourcekontaktpad 41 kontaktiert die Sourcezonen 13 unmittelbar. Die Bodyzonen 14 verbinden sowohl die Sourcezonen 13 als auch die Driftzonen 15 direkt. Das Dielektrikum 50 isoliert die Gateelektroden 22 elektrisch sowohl gegenüber dem Halbleiterkörper 1 als auch dem Sourcepad 41. However, the semiconductor chip according to the present embodiments may not necessarily use the carrier compensation principle. This means, inter alia, that a semiconductor chip according to the present disclosure may or may not have field plates as described above. Furthermore, a gate electrode 21 of a semiconductor chip according to the present disclosure may be disposed in a trench formed in the semiconductor body of the semiconductor chip, but this is not necessarily required. This means, inter alia, that a gate electrode may also be a so-called "planar gate electrode" or "planar gate electrode" which is arranged on the upper side of the semiconductor body of the semiconductor chip. An example of a semiconductor chip 100 of a cell structure with planar gate electrodes 22 is in 17 shown a sectional view in an in 1 represented level BB represents. The planar gate electrodes 22 which can extend parallel to each other in a direction r1 which is perpendicular to the plane of the drawing are above the top 11 of the semiconductor body 1 but not in one in the semiconductor body 1 arranged trench. The source contact pad 41 contacts the source zones 13 immediate. The body zones 14 connect both the source zones 13 as well as the drift zones 15 directly. The dielectric 50 isolates the gate electrodes 22 electrically both with respect to the semiconductor body 1 as well as the sourcepad 41 ,

Abgesehen von den Tatsachen, dass die Gateelektroden 22 nicht in in dem Halbleiterkörper 1 ausgebildeten Gräben angeordnet sind und dass der Halbleiterchip 100 keine Feldelektroden zur Realisierung eines Kompensationsbauelements aufweist, kann der elektrische Widerstand der Gateelektroden 22 und der Verbindungsleitungen 24, die die Gateelektroden 22 elektrisch mit dem Gatepad 43 verbinden, auf die selbe Weise eingestellt werden, wie dies oben beschrieben wurde, d.h. durch die Bereitstellung eines Einschnitts 240 in der Verbindungsleitung 24, wie dies unter Bezugnahme auf 15 erläutert wurde, und/oder durch die Bereitstellung unterschiedlicher Widerstandsabschnitte 241, 242, 243, wie dies unter Bezugnahme auf die 14 bis 16 erläutert wurde. Apart from the facts that the gate electrodes 22 not in the semiconductor body 1 formed trenches are arranged and that the semiconductor chip 100 has no field electrodes for the realization of a compensation component, the electrical resistance of the gate electrodes 22 and the connection lines 24 containing the gate electrodes 22 electrically with the gatepad 43 be set in the same way as described above, ie by providing an incision 240 in the connection line 24 as stated with reference to 15 has been explained, and / or by the provision of different resistance sections 241 . 242 . 243 as stated with reference to the 14 to 16 was explained.

Unter Bezugnahme auf die 18A bis 22A werden nun verschiedene Schritte eines Verfahrens zur Herstellung einer ersten Elektrode 30 und einer Verbindungsleitung 23, die elektrisch an diese erste Elektrode angeschlossen ist, veranschaulicht. Ein derartiges Verfahren kann beispielsweise dazu verwendet werden, ein Halbleiterbauelement 100 herzustellen, wie es in den 11 und 12 gezeigt ist. Die 18A, 19A, 20A und 21A stellen Schnittansichten der in den 18B, 19B, 20B bzw. 21B gezeigten Anordnungen dar, und zwar in der selben Schnittebene K-K. With reference to the 18A to 22A Now, various steps of a method of manufacturing a first electrode will be described 30 and a connection line 23 , which is electrically connected to this first electrode, illustrated. Such a method can be used, for example, to a semiconductor device 100 how to make it in the 11 and 12 is shown. The 18A . 19A . 20A and 21A make sectional views of the in the 18B . 19B . 20B respectively. 21B shown arrangements, in the same sectional plane KK.

Entsprechend den 18A und 18B wird in dem Halbleiterkörper 1 durch maskiertes anisotropes Ätzen ein Graben 6 erzeugt. Der Graben 6 erstreckt sich von der Oberseite 11 des Halbleiterkörpers 1 in Richtung der Unterseite 12 des Halbleiterkörpers 1 in den Halbleiterkörper 1. Zum Ätzen kann eine Maske verwendet werden, die über der Oberseite 11 liegt und die eine Öffnung in dem Bereich des zu ätzenden Grabens 6 aufweist. According to the 18A and 18B is in the semiconductor body 1 by masking anisotropic etching a trench 6 generated. The ditch 6 extends from the top 11 of the semiconductor body 1 towards the bottom 12 of the semiconductor body 1 in the semiconductor body 1 , For etching, a mask can be used that is over the top 11 and the one opening in the region of the trench to be etched 6 having.

Der Graben 6 weist einen ersten Abschnitt 61 auf, der im Bereich des herzustellenden aktiven Transistorgebiets 18 angeordnet ist, und einen zweiten Abschnitt 62, der im Bereich des herzustellenden nicht-aktiven Transistorgebiets 19 angeordnet ist. In dem ersten Abschnitt 61 besitzt der Graben 6 eine erste Weite t1 und in dem zweiten Abschnitt 62 eine zweite Weite t2, die größer ist als die erste Weite t1. Die 18A und 18B veranschaulichen die Anordnung nach der Fertigstellung des Grabens 6. The ditch 6 has a first section 61 in the region of the active transistor region to be produced 18 is arranged, and a second section 62 in the region of the non-active transistor region to be fabricated 19 is arranged. In the first section 61 owns the ditch 6 a first width t1 and in the second portion 62 a second width t2 that is greater than the first width t1. The 18A and 18B illustrate the arrangement after the completion of the trench 6 ,

Nachfolgend wird, wie in den 19A und 19B gezeigt ist, eine dielektrische Schicht 50 erzeugt, die die Oberfläche des Grabens 6 bedeckt. Beispielsweise kann die dielektrische Schicht 50 durch thermisches Oxidieren einer Oberflächenschicht des Halbleiterkörpers 1 hergestellt werden. Alternativ kann die dielektrische Schicht 50 durch konformes Abscheiden eines dielektrischen Materials auf der Oberfläche des Grabens erzeugt werden. In jedem Fall weist der nach der Fertigstellung der dielektrischen Schicht 50 verbleibende Graben 6' in dem herzustellenden aktiven Transistorgebiet 18 eine erste Weite w1 und in dem herzustellenden nicht-aktiven Transistorgebiet 19 eine zweite Weite w2 auf, die größer ist als die erste Weite w1. The following will, as in the 19A and 19B is shown, a dielectric layer 50 generates the surface of the trench 6 covered. For example, the dielectric layer 50 by thermally oxidizing a surface layer of the semiconductor body 1 getting produced. Alternatively, the dielectric layer 50 by conformally depositing a dielectric material on the surface of the trench. In any case, after the completion of the dielectric layer 50 remaining ditch 6 ' in the active transistor region to be fabricated 18 a first width w1 and in the non-active transistor region to be fabricated 19 a second width w2 larger than the first width w1.

Dann werden in dem verbleibenden Graben 6' ein oder mehrere elektrisch leitende Schichten 211, 212 aus einem oder mehreren ersten elektrisch leitenden Materialien konform auf der Oberfläche der dielektrischen Schicht 50 abgeschieden, so dass der verbleibende Graben 6' in dem herzustellenden aktiven Transistorgebiet 18 vollständig gefüllt ist (d.h. in dem ersten Abschnitt 61 des vorherigen Grabens 6), und dass der verbleibende Graben 6' in dem herzustellenden nicht-aktiven Transistorgebiet 19 (d.h. in dem zweiten Abschnitt 62 des vorherigen Grabens 6) nicht vollständig gefüllt ist. Wie in den 20A und 20B im Ergebnis gezeigt ist, ist der vorherige zweite Abschnitt 62 vollständig gefüllt, wohingegen ein Abschnitt 62'' des vorherigen Grabens 6 ungefüllt bleibt. Then be in the remaining ditch 6 ' one or more electrically conductive layers 211 . 212 of one or more first electrically conductive materials conforming to the surface of the dielectric layer 50 deposited, leaving the remaining ditch 6 ' in the active transistor region to be fabricated 18 is completely filled (ie in the first section 61 of the previous trench 6 ), and that the remaining ditch 6 ' in the non-active transistor region to be fabricated 19 (ie in the second section 62 of the previous trench 6 ) is not completely filled. As in the 20A and 20B As a result, the previous second section is shown 62 completely filled, whereas a section 62 '' of the previous trench 6 remains unfilled.

In einem nachfolgenden Schritt können die elektrisch leitenden Schichten 211, 212 isotrop geätzt werden, so dass die Schichten 211, 212 in dem herzustellenden nicht-aktiven Transistorgebiet 19 vollständig und in dem herzustellenden aktiven Transistorgebiet 18 nur teilweise entfernt werden. In jedem Fall verbleibt, wie in den 21A und 21B zu sehen ist, eine unterbrochene Schicht des dielektrischen Materials 50, das die Oberfläche des früheren Grabens 6 in dem herzustellenden nicht-aktiven Transistorgebiet überdeckt. In dem herzustellenden nicht-aktiven Transistorgebiet 19 bleibt ein Abschnitt 62''' des früheren Grabens 6 ungefüllt. In a subsequent step, the electrically conductive layers 211 . 212 be etched isotropically, so that the layers 211 . 212 in the non-active transistor region to be fabricated 19 completely and in the active transistor region to be fabricated 18 only partially removed. In any case, remains as in the 21A and 21B it can be seen a discontinuous layer of the dielectric material 50 that the surface of the earlier trench 6 covered in the non-active transistor region to be produced. In the non-active transistor region to be fabricated 19 remains a section 62 ''' of the earlier trench 6 unfilled.

Nachfolgend wird der Abschnitt 62''' mit einem zweiten elektrisch leitenden Material 231 gefüllt. Das Ergebnis ist in den 22A und 22B gezeigt. Das zweite elektrisch leitende Material 231 kann von dem wenigstens einen ersten elektrisch leitenden Material 211, 212 verschieden sein. Ein in dem herzustellenden aktiven Transistorgebiet 18 angeordneter Rest des ersten elektrisch leitenden Materials oder der ersten elektrisch leitenden Materialien 211, 212 bildet die erste Elektrode 30. Entsprechend bildet ein in dem herzustellenden nicht-aktiven Transistorgebiet 19 angeordneter Rest des zweiten elektrisch leitenden Materials oder der zweiten elektrisch leitenden Materialien 231 die Verbindungsleitung 23, oder einen Teil der Verbindungsleitung 23. Below is the section 62 ''' with a second electrically conductive material 231 filled. The result is in the 22A and 22B shown. The second electrically conductive material 231 may be of the at least one first electrically conductive material 211 . 212 to be different. An active transistor region to be fabricated in the device 18 arranged remainder of the first electrically conductive material or the first electrically conductive materials 211 . 212 forms the first electrode 30 , Accordingly, a non-active transistor region to be fabricated in the transistor is formed 19 arranged remainder of the second electrically conductive material or the second electrically conductive materials 231 the connection line 23 , or part of the connecting line 23 ,

Räumlich relative Begriffe wie "unter", "unterhalb", "niedriger", "über", "obere" und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung von einem Element relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen Ausrichtungen mit einschließen, die verschieden sind von den in den Figuren gezeigten. Weiterhin werden Ausdrücke wie "erste", "zweite" und dergleichen auch dazu verwendet, verschiedene Elemente, Bereich, Abschnitte etc. zu beschreiben und sie sind nicht beschränkend gemeint. Gleiche Ausdrücke beziehen sich durch die gesamte Beschreibung hindurch auf gleiche Elemente.  Spatially relative terms such as "below," "below," "lower," "above," "upper," and the like are used to simplify the description to explain the positioning of one element relative to a second element. These terms are intended to include orientations other than those shown in the figures. Furthermore, terms such as "first," "second," and the like are also used to describe various elements, range, portions, etc., and are not meant to be limiting. Like terms refer to like elements throughout the specification.

Die hierin verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen sind offene Ausdrücke, die das Vorhandensein des genannten Elements oder Merkmals angeben, die aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel "ein", "eine" und "der/die/das" sollen die Mehrzahl ebenso mit einschließen wie die Einzahl., sofern sich aus dem Kontext nichts anderes ergibt.  As used herein, the terms "having," "including," "comprising," "having," and the like are open-ended terms that indicate the presence of said element or feature, but do not preclude additional elements or features. The articles "a," "an," and "the" should include the plural as well as the singular, unless the context dictates otherwise.

Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen beispielhaften Ausgestaltungen können miteinander kombiniert werden, sofern nichts anderes angegeben ist.  It is to be understood that the features of the various exemplary embodiments described herein may be combined with one another unless otherwise specified.

Obwohl hierin spezielle Ausführungsbeispiele gezeigt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielfalt von alternativen und/oder äquivalenten Ausführungen die speziellen gezeigten und beschriebenen Ausführungsbeispiele ersetzen kann, ohne den Bereich der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll beliebige Anpassungen oder Variationen der speziellen, hierin diskutierten Ausführungsbeispiele abdecken. Deshalb ist es beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt ist.  Although particular embodiments have been shown and described herein, those skilled in the art will recognize that a variety of alternative and / or equivalent implementations may be substituted for the particular embodiments shown and described without departing from the scope of the present invention. This application is intended to cover any adaptations or variations of the particular embodiments discussed herein. Therefore, it is intended that this invention be limited only by the claims and their equivalents.

Claims (27)

Ein Halbleiterchip (100), der aufweist: einen Halbleiterkörper (1) mit einer Unterseite (12), sowie mit einer Oberseite (11), die in einer vertikalen Richtung (v) von der Unterseite (12) beabstandet ist; ein aktives Transistorgebiet (18) und ein nicht-aktives Transistorgebiet (19); eine in dem Halbleiterkörper (1) ausgebildete Driftzone (15); ein Kontaktanschlusspad (41, 43) zur externen Kontaktierung des Halbleiterchips (100); eine Vielzahl von Transistorzellen (30), die in dem Halbleiterkörper (1) ausgebildet sind, wobei eine jede der Transistorzellen (30) eine erste Elektrode (21, 22) aufweist; und eine Vielzahl von Verbindungsleitungen (23), von denen eine jede eine andere der ersten Elektroden (21, 22) an einer Verbindungsstelle (236) der betreffenden Verbindungsleitung (23) elektrisch mit dem Kontaktanschlusspad (41, 43) verbindet, wobei eine jeder der Verbindungsleitungen (23) einen Widerstandsabschnitt (231) aufweist, der gebildet ist aus wenigstens einem von: einer lokal reduzierten Querschnittsfläche; einem lokal erhöhten spezifischen Widerstand, und wobei eine jede der Verbindungsstellen (236) und jeder der Widerstandsabschnitte (231) im ein nicht-aktives Transistorgebiet (19) angeordnet ist. A semiconductor chip ( 100 ), comprising: a semiconductor body ( 1 ) with a bottom ( 12 ), as well as with an upper side ( 11 ), which are in a vertical direction (v) from the bottom ( 12 ) is spaced; an active transistor region ( 18 ) and a non-active transistor region ( 19 ); one in the semiconductor body ( 1 ) formed drift zone ( 15 ); a contact pad ( 41 . 43 ) for external contacting of the semiconductor chip ( 100 ); a plurality of transistor cells ( 30 ), which in the semiconductor body ( 1 ), wherein each of the transistor cells ( 30 ) a first electrode ( 21 . 22 ) having; and a plurality of connecting lines ( 23 ), each of which is a different one of the first electrodes ( 21 . 22 ) at a connection point ( 236 ) of the relevant interconnector ( 23 ) electrically connected to the contact pad ( 41 . 43 ), wherein each of the connecting lines ( 23 ) a resistance section ( 231 ) formed of at least one of: a locally reduced cross-sectional area; a locally increased resistivity, and wherein each of the junctions ( 236 ) and each of the resistor sections ( 231 ) in a non-active transistor region ( 19 ) is arranged. Halbleiterchip nach Anspruch 1, bei dem eine jede der ersten Elektroden (21, 22) in einem in dem Halbleiterkörper (1) ausgebildeten Graben angeordnet ist. A semiconductor chip according to claim 1, wherein each of said first electrodes ( 21 . 22 ) in one in the semiconductor body ( 1 ) formed trench is arranged. Halbleiterchip nach Anspruch 1 oder 2, bei dem die Transistorzellen (30) eine längliche Gestalt aufweisen; und die ersten Elektroden (21, 22) der Transistorzellen (30) eine längliche Gestalt aufweisen und in einer zur vertikalen Richtung (v) senkrechten lateralen Richtung (r1) parallel zueinander verlaufen. Semiconductor chip according to Claim 1 or 2, in which the transistor cells ( 30 ) have an elongated shape; and the first electrodes ( 21 . 22 ) of the transistor cells ( 30 ) have an elongated shape and in a direction perpendicular to the vertical direction (v) lateral direction (r1) parallel to each other. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der Verbindungsleitungen (23) einen ersten Einschnitt (230) in dem Widerstandsabschnitt (231) aufweisen. Semiconductor chip according to one of the preceding claims, in which each of the connecting lines ( 23 ) a first incision ( 230 ) in the resistance section ( 231 ) exhibit. Halbleiterchip nach einem der Ansprüche 1 bis 3, bei dem eine jede der Verbindungsleitungen (23) in dem Widerstandsabschnitt (231) wenigstens eines der folgenden Merkmale aufweisen: einen ersten Einschnitt (230), der sich in einer Richtung parallel zur vertikalen Richtung (v) in die betreffende Verbindungsleitung (23) hinein erstreckt; einen zweiten Einschnitt, der sich in einer Richtung senkrecht zur vertikalen Richtung (v) in die betreffende Verbindungsleitung (23) hinein erstreckt. Semiconductor chip according to one of Claims 1 to 3, in which each of the connecting lines ( 23 ) in the resistance section ( 231 ) have at least one of the following features: a first incision ( 230 ) extending in a direction parallel to the vertical direction (v) in the relevant connecting line ( 23 extends into it; a second incision extending in a direction perpendicular to the vertical direction (v) in the relevant connecting line ( 23 ) extends into it. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der Verbindungsleitungen (23) in dem Widerstandsabschnitt (231) einen spezifischen elektrischen Widerstand aufweist, der höher ist als wenigstens einer der folgenden spezifischen elektrischen Widerstände: ein spezifischer elektrischer Widerstand eines ersten Abschnitts (232) der Verbindungsleitung (23), wobei der erste Abschnitt (232) elektrisch zwischen den Widerstandsabschnitt (231) und die betreffende erste Elektrode (21, 22) geschaltet ist; und ein spezifischer elektrischer Widerstand eines zweiten Abschnitts (233, 234) der Verbindungsleitung (23), wobei der zweite Abschnitt (233, 234) elektrisch zwischen den Widerstandsabschnitt (231) und das Kontaktanschlusspad (41, 43) geschaltet ist. Semiconductor chip according to one of the preceding claims, in which each of the connecting lines ( 23 ) in the resistance section ( 231 ) has a specific electrical resistance which is higher than at least one of the following specific electrical resistances: a specific electrical resistance of a first section ( 232 ) of the connecting line ( 23 ), the first section ( 232 ) electrically between the resistance section ( 231 ) and the respective first electrode ( 21 . 22 ) is switched; and a specific electrical resistance of a second section ( 233 . 234 ) of the connecting line ( 23 ), the second section ( 233 . 234 ) electrically between the resistance section ( 231 ) and the contact pad ( 41 . 43 ) is switched. Halbleiterchip nach Anspruch 6, bei dem der erste Abschnitt (232) einer jeden der Verbindungsleitungen (23) ein dotiertes polykristallines Halbleitermaterial aufweist. Semiconductor chip according to Claim 6, in which the first section ( 232 ) of each of the connecting lines ( 23 ) comprises a doped polycrystalline semiconductor material. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der Verbindungsleitungen (23) einen ersten Abschnitt (232) aufweist, wobei der erste Abschnitt (232) elektrisch zwischen den Widerstandsabschnitt (231) und die betreffende erste Elektrode (21, 22) geschaltet ist; der Widerstandsabschnitt (231) dotiertes polykristallines Halbleitermaterial aufweist, das eine erste Dotierungskonzentration besitzt; der erste Abschnitt (232) dotiertes polykristallines Halbleitermaterial aufweist, das eine zweite Dotierungskonzentration besitzt; und die zweite Dotierungskonzentration größer ist als die erste Dotierungskonzentration. Semiconductor chip according to one of the preceding claims, in which each of the connecting lines ( 23 ) a first section ( 232 ), the first section ( 232 ) electrically between the resistance section ( 231 ) and the respective first electrode ( 21 . 22 ) is switched; the resistance section ( 231 ) doped polycrystalline semiconductor material having a first doping concentration; the first paragraph ( 232 ) doped polycrystalline semiconductor material having a second doping concentration; and the second doping concentration is greater than the first doping concentration. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der Verbindungsleitungen (23) einen zweiten Abschnitt (233) der Verbindungsleitung (23) aufweist, wobei der zweite Abschnitt (232) elektrisch zwischen den Widerstandsabschnitt (231) und die Verbindungsstelle (236) der betreffenden Verbindungsleitung (23) geschaltet ist; der Widerstandsabschnitt (231) dotiertes polykristallines Halbleitermaterial aufweist, das eine erste Dotierungskonzentration besitzt; der zweite Abschnitt (233) dotiertes polykristallines Halbleitermaterial aufweist, das eine dritte Dotierungskonzentration besitzt; und die dritte Dotierungskonzentration größer ist als die erste Dotierungskonzentration. Semiconductor chip according to one of the preceding claims, in which each of the connecting lines ( 23 ) a second section ( 233 ) of the connecting line ( 23 ), the second section ( 232 ) electrically between the resistance section ( 231 ) and the connection point ( 236 ) of the relevant interconnector ( 23 ) is switched; the resistance section ( 231 ) doped polycrystalline semiconductor material having a first doping concentration; the second section ( 233 ) doped polycrystalline semiconductor material having a third doping concentration; and the third doping concentration is greater than the first doping concentration. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der ersten Elektroden (22) eine Gateelektrode ist. Semiconductor chip according to one of the preceding claims, in which each of the first electrodes ( 22 ) is a gate electrode. Halbleiterchip nach Anspruch 10, bei dem eine jede der Gateelektroden (22) elektrisch mit dem Kontaktanschlusspad (43) verbunden ist, und bei dem das Kontaktanschlusspad (43) ein Gateelektrodenpad ist. A semiconductor chip according to claim 10, wherein each of said gate electrodes ( 22 ) electrically connected to the contact pad ( 43 ), and in which the contact pad ( 43 ) is a gate electrode pad. Halbleiterchip nach einem der Ansprüche 1 bis 9, bei dem eine jede der ersten Elektroden (21) eine Feldplatte ist, die benachbart zur Driftzone (15) angeordnet ist. A semiconductor chip according to any one of claims 1 to 9, wherein each of said first electrodes ( 21 ) is a field plate adjacent to the drift zone ( 15 ) is arranged. Halbleiterchip nach Anspruch 12, bei dem ein Abstand zwischen einer jeden der Feldplatten (21) und der Driftzone (15) kleiner ist als 5 µm. A semiconductor chip according to claim 12, wherein a distance between each of the field plates ( 21 ) and the drift zone ( 15 ) is less than 5 microns. Halbleiterchip nach Anspruch 12 oder 13, bei dem eine jede der Feldplatten (21) elektrisch mit dem Kontaktanschlusspad (41) verbunden ist, und bei dem das Kontaktanschlusspad (41) ein Sourceelektrodenpad ist. Semiconductor chip according to Claim 12 or 13, in which each of the field plates ( 21 ) electrically connected to the contact pad ( 41 ), and in which the contact pad ( 41 ) is a source electrode pad. Halbleiterchip nach einem der vorangehenden Ansprüche, der eine Sourcemetallisierung (41) aufweist, die auf der Oberseite (11) angeordnet ist, sowie eine Drainmetallisierung (42), die auf der Unterseite (12) angeordnet ist. Semiconductor chip according to one of the preceding claims, comprising a source metallization ( 41 ), which on the top ( 11 ), and a drain metallization ( 42 ) on the bottom ( 12 ) is arranged. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der ersten Elektroden (21, 22) einen zweiten Einschnitt aufweist, der sich von der der Unterseite (12) abgewandten Seite der betreffenden ersten Elektrode (21, 22) in die betreffende erste Elektrode (21, 22) hinein erstreckt und der mit einer dielektrischen Füllung (51) gefüllt ist, die einen Festkörper aufweist. Semiconductor chip according to one of the preceding claims, in which each of the first electrodes ( 21 . 22 ) has a second incision extending from the underside ( 12 ) facing away from the relevant first electrode ( 21 . 22 ) into the relevant first electrode ( 21 . 22 ) and with a dielectric filling ( 51 ) is filled, which has a solid. Halbleiterchip nach Anspruch 16, bei dem für eine jede der ersten Elektroden (21, 22) ein Abstand zwischen der dielektrischen Füllung (51) dieser erste Elektrode (21, 22) und der Driftzone (15) kleiner ist als 5 µm. A semiconductor chip according to claim 16, wherein for each of said first electrodes ( 21 . 22 ) a distance between the dielectric filling ( 51 ) of this first electrode ( 21 . 22 ) and the drift zone ( 15 ) is less than 5 microns. Halbleiterchip nach Anspruch 16 oder 17, bei dem eine jede der ersten Elektroden (21, 22) eine Metallschicht aufweist. A semiconductor chip according to claim 16 or 17, wherein each of said first electrodes ( 21 . 22 ) has a metal layer. Halbleiterchip nach einem der Ansprüche 16 bis 18, bei dem eine jede der ersten Elektroden (21, 22) aufweist: ein elektrisch leitendes Material (212); und eine zwischen dem elektrisch leitenden Material (212) und der Driftzone (15) angeordnete Barriereschicht (211), die Titannitrid (TiN) aufweist. A semiconductor chip according to any one of claims 16 to 18, wherein each of said first electrodes ( 21 . 22 ): an electrically conductive material ( 212 ); and one between the electrically conductive material ( 212 ) and the drift zone ( 15 ) arranged barrier layer ( 211 ) comprising titanium nitride (TiN). Halbleiterchip nach Anspruch 19, bei dem wenigstens eines der folgenden Merkmale zutrifft. das elektrisch leitende Material (212) enthält Wolfram; und die Barriereschicht (211) enthält Titannitrid (TiN). The semiconductor chip of claim 19, wherein at least one of the following features is true. the electrically conductive material ( 212 ) contains tungsten; and the barrier layer ( 211 ) contains titanium nitride (TiN). Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem eine jede der ersten Elektroden (21, 22) in einer zur vertikalen Richtung (v) senkrechten ersten lateralen Richtung (r1) einen ersten Widerstand pro Länge aufweist; eine jede der Verbindungsleitungen (23) in ihrem Widerstandsabschnitt (231) in der ersten lateralen Richtung (r1) einen zweiten Widerstand pro Länge aufweist; und für jede der Verbindungsleitungen (23) das Verhältnis zwischen dem zweiten Widerstand und dem ersten Widerstand derjenigen ersten Elektrode (21), die die betreffende Verbindungsleitung (23) kontaktiert, größer ist als 1. Semiconductor chip according to one of the preceding claims, in which each of the first electrodes ( 21 . 22 ) has a first resistance per length in a first lateral direction (r1) perpendicular to the vertical direction (v); one of each of the connecting lines ( 23 ) in its resistance section ( 231 ) in the first lateral direction (r1) has a second resistance per length; and for each of the interconnections ( 23 ) the ratio between the second resistor and the first resistor of the first electrode ( 21 ) connecting the relevant interconnector ( 23 ), is greater than 1. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem für eine jede der ersten Elektroden (21, 22) die Differenz zwischen eine Dicke (d1) des Halbleiterkörpers (1) und dem Abstand (d2) zwischen der ersten Elektrode (21, 22) und der Unterseite (12) kleiner ist als 0,7 µm. Semiconductor chip according to one of the preceding claims, in which, for each of the first electrodes ( 21 . 22 ) the difference between a thickness (d1) of the semiconductor body ( 1 ) and the distance (d2) between the first electrode ( 21 . 22 ) and the underside ( 12 ) is less than 0.7 μm. Halbleiterchip nach einem der vorangehenden Ansprüche, der eine Vielzahl von in dem Halbleiterkörper (1) ausgebildeten Gräben aufweist, wobei in einem jeden der Gräben eine der ersten Elektroden (21, 22) und die Verbindungsleitung (23), die die erste Elektrode (21, 22) elektrisch mit dem Kontaktanschlusspad (41, 43) verbindet, angeordnet sind. Semiconductor chip according to one of the preceding claims, comprising a plurality of in the semiconductor body ( 1 ) formed trenches, wherein in each of the trenches one of the first electrodes ( 21 . 22 ) and the connecting line ( 23 ), which is the first electrode ( 21 . 22 ) electrically connected to the contact pad ( 41 . 43 ), are arranged. Halbleiterchip nach Anspruch 23, bei dem ein elektrisch leitendes Material, das in jedem der Gräben angeordnet ist, in einem ersten Abschnitt (18) in dem die betreffende erste Elektrode (21, 22) angeordnet ist, eine erste Weite (w1) aufweist, und in einem zweiten Abschnitt (19), in dem die betreffende Verbindungsleitung (23) angeordnet ist, eine zweite Weite (w2) aufweist, die weiter ist als die erste Weite (w1). A semiconductor chip according to claim 23, wherein an electrically conductive material disposed in each of said trenches is in a first portion (Fig. 18 ) in which the relevant first electrode ( 21 . 22 ), has a first width (w1), and in a second portion ( 19 ), in which the relevant interconnector ( 23 ) has a second width (w2) wider than the first width (w1). Halbleiterchip nach Anspruch 23, bei dem eine jede der ersten Elektroden (21, 22) und die Verbindungsleitung (23), die die erste Elektrode (21, 22) mit dem Kontaktanschlusspad (41, 43) verbindet, einen zusammenhängenden Kompositleiter bildet; ein jeder der Kompositleiter eine Grenzstelle aufweist, an der die erste Elektrode (21, 22) von diesem Kompositleiter in physikalischem Kontakt mit der Verbindungsleitung (23) von diesem Kompositleiter steht; und ein jeder der Kompositleiter (23) eine in einer lateralen Richtung von der betreffenden ersten Elektrode (21, 22) zu der betreffenden Verbindungsleitung (23), einen Widerstand pro Länge aufweist, der sich an der Grenzstelle um einen Faktor von wenigstens 2 erhöht. A semiconductor chip according to claim 23, wherein each of said first electrodes ( 21 . 22 ) and the connecting line ( 23 ), which is the first electrode ( 21 . 22 ) with the contact terminal pad ( 41 . 43 ), forms a coherent composite conductor; each of the composite conductors has an interface at which the first electrode ( 21 . 22 ) of this composite conductor in physical contact with the connecting line ( 23 ) stands by this composite conductor; and each of the composite leaders ( 23 ) in a lateral direction of the respective first electrode (FIG. 21 . 22 ) to the relevant interconnector ( 23 ), has a resistance per length which increases at the interface by a factor of at least 2. Verfahren zur Herstellung eines Halbleiterchips (100), wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (1) mit einer Unterseite (12), sowie mit einer Oberseite (11), die in einer vertikalen Richtung (v) von der Unterseite (12) beabstandet ist; Erzeugen eines aktiven Transistorgebiets (18) und eines nicht-aktiven Transistorgebiets (19) in dem Halbleiterkörper (1), so dass der Halbleiterkörper (1) als integrierte Teile aufweist: – eine Driftzone (15); – ein Kontaktanschlusspad (41, 43) zur externen Kontaktierung des Halbleiterchips (100); und – eine Vielzahl von Transistorzellen (30); wobei eine jede der Transistorzellen (30) eine erste Elektrode (21, 22) aufweist, wobei eine jede von einer Vielzahl von Verbindungsleitungen (23) eine andere der ersten Elektroden (21, 22) an einer Verbindungsstelle (236) der betreffenden Verbindungsleitung (23) elektrisch mit dem Kontaktanschlusspad (41, 43) verbindet, wobei eine jeder der Verbindungsleitungen (23) einen Widerstandsabschnitt (231) aufweist, der gebildet ist aus wenigstens einem von: einer lokal reduzierten Querschnittsfläche; einem lokal erhöhten spezifischen Widerstand, und wobei eine jede der Verbindungsstellen (236) und jeder der Widerstandsabschnitte (231) im ein nicht-aktives Transistorgebiet (19) angeordnet ist. Method for producing a semiconductor chip ( 100 ), the method comprising: providing a semiconductor body ( 1 ) with a bottom ( 12 ), as well as with an upper side ( 11 ), which are in a vertical direction (v) from the bottom ( 12 ) is spaced; Generating an active transistor region ( 18 ) and a non-active transistor region ( 19 ) in the semiconductor body ( 1 ), so that the semiconductor body ( 1 ) as integrated parts: - a drift zone ( 15 ); A contact pad ( 41 . 43 ) for external contacting of the semiconductor chip ( 100 ); and a plurality of transistor cells ( 30 ); wherein each of the transistor cells ( 30 ) a first electrode ( 21 . 22 ), each of a plurality of connecting lines ( 23 ) another of the first electrodes ( 21 . 22 ) at a connection point ( 236 ) of the relevant interconnector ( 23 ) electrically connected to the contact pad ( 41 . 43 ), wherein each of the connecting lines ( 23 ) a resistance section ( 231 ) formed of at least one of: a locally reduced cross-sectional area; a locally increased resistivity, and wherein each of the junctions ( 236 ) and each of the resistor sections ( 231 ) in a non-active transistor region ( 19 ) is arranged. Verfahren nach Anspruch 26, bei dem eine jede der Verbindungsleitungen (23) hergestellt wird durch: Erzeugen eines Grabens (6), der einen ersten Abschnitt (61) aufweist, welcher im Bereich des herzustellenden aktiven Transistorgebiets (18) angeordnet ist; und einen zweiten Abschnitt (62), welcher im Bereich des herzustellenden nicht-aktiven Transistorgebiets (19) angeordnet ist; Konformes Abscheiden eines ersten elektrisch leitenden Materials (211, 212) in dem Graben (6) derart, dass das ersten elektrisch leitende Material (211, 212) den ersten Abschnitt (61) vollständig füllt und den zweiten Abschnitt (62) unvollständig; isotropes Ätzen des ersten elektrisch leitenden Materials (211, 212) derart, dass das erste elektrisch leitende Material (211, 212) vollständige aus dem zweiten Graben (62) entfernt wird und dass ein Rückstand des ersten elektrisch leitenden Materials (211, 212) in dem ersten Graben (61) verbleibt; und nach dem isotropen Ätzen des ersten elektrisch leitenden Materials (211, 212): Abscheiden eines zweiten elektrisch leitenden Materials (231) in dem zweiten Abschnitt (62), wobei das zweite elektrisch leitende Material (231) eine elektrische Leitfähigkeit aufweist, die sich von einer elektrischen Leitfähigkeit des ersten elektrisch leitenden Materials (211, 212) unterscheidet. Method according to Claim 26, in which each of the connecting lines ( 23 ) is produced by: creating a trench ( 6 ), a first section ( 61 ), which in the region of the active transistor region ( 18 ) is arranged; and a second section ( 62 ), which in the region of the non-active transistor region ( 19 ) is arranged; Compliant deposition of a first electrically conductive material ( 211 . 212 ) in the trench ( 6 ) such that the first electrically conductive material ( 211 . 212 ) the first section ( 61 ) completely fills and the second section ( 62 ) incomplete; isotropic etching of the first electrically conductive material ( 211 . 212 ) such that the first electrically conductive material ( 211 . 212 ) complete from the second trench ( 62 ) and that a residue of the first electrically conductive material ( 211 . 212 ) in the first trench ( 61 ) remains; and after the isotropic etching of the first electrically conductive material ( 211 . 212 ): Depositing a second electrically conductive material ( 231 ) in the second section ( 62 ), wherein the second electrically conductive material ( 231 ) has an electrical conductivity which differs from an electrical conductivity of the first electrically conductive material ( 211 . 212 ) is different.
DE102014111279.2A 2013-08-19 2014-08-07 Semiconductor chip with integrated series resistors and method for producing the same Active DE102014111279B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/970,162 2013-08-19
US13/970,162 US9570553B2 (en) 2013-08-19 2013-08-19 Semiconductor chip with integrated series resistances

Publications (2)

Publication Number Publication Date
DE102014111279A1 true DE102014111279A1 (en) 2015-02-19
DE102014111279B4 DE102014111279B4 (en) 2024-02-08

Family

ID=52430354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111279.2A Active DE102014111279B4 (en) 2013-08-19 2014-08-07 Semiconductor chip with integrated series resistors and method for producing the same

Country Status (3)

Country Link
US (2) US9570553B2 (en)
CN (1) CN104425490B (en)
DE (1) DE102014111279B4 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570553B2 (en) * 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances
DE102015221375A1 (en) * 2015-11-02 2017-05-04 Robert Bosch Gmbh Semiconductor component and method for producing a semiconductor device and control device for a vehicle
CN109075195A (en) * 2016-01-14 2018-12-21 新电元工业株式会社 Semiconductor device
EP3435420B1 (en) 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistor device with a rectifier element between a field electrode and a source electrode
US10629499B2 (en) * 2018-06-13 2020-04-21 International Business Machines Corporation Method and structure for forming a vertical field-effect transistor using a replacement metal gate process
CN111200018B (en) * 2018-11-19 2021-12-21 无锡华润上华科技有限公司 Semiconductor device and semiconductor device manufacturing method
JP7175374B2 (en) * 2019-02-22 2022-11-18 三菱電機株式会社 power converter
WO2024054763A1 (en) * 2022-09-09 2024-03-14 Semiconductor Components Industries, Llc Semiconductor device termination structures and methods of manufacturing semiconductor device termination structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687505B2 (en) 1987-12-22 1994-11-02 日本電気株式会社 Field effect transistor for high power
DE10361714B4 (en) 2003-12-30 2009-06-10 Infineon Technologies Ag Semiconductor device
DE112006001516T5 (en) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Field effect transistor with charge balance
DE102005041358B4 (en) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Field plate trench transistor and method for its production
US7768064B2 (en) 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7800176B2 (en) 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
JP5609087B2 (en) 2009-12-04 2014-10-22 富士電機株式会社 Semiconductor device for internal combustion engine ignition device
US8823081B2 (en) * 2012-09-21 2014-09-02 Infineon Technologies Austria Ag Transistor device with field electrode
US9570553B2 (en) * 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances

Also Published As

Publication number Publication date
CN104425490B (en) 2018-10-19
US20170125345A1 (en) 2017-05-04
DE102014111279B4 (en) 2024-02-08
US9570553B2 (en) 2017-02-14
CN104425490A (en) 2015-03-18
US10068848B2 (en) 2018-09-04
US20150048445A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
DE102014111279B4 (en) Semiconductor chip with integrated series resistors and method for producing the same
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE102010042971B4 (en) Transistor device with a field electrode
EP1051756B1 (en) Mos field effect transistor with an auxiliary electrode
DE102008064686B4 (en) Semiconductor device
DE10220810B4 (en) Semiconductor device
DE102016101676B3 (en) ELECTRICAL CIRCUIT CONTAINING A SEMICONDUCTOR DEVICE WITH A FIRST TRANSISTOR AND A SECOND TRANSISTOR AND A CONTROL CIRCUIT
DE102016103384B4 (en) Semiconductor device with needle-shaped field plate structures in a transistor cell region and in an inner termination region
DE102015108440B3 (en) STRIPULAR ELECTRODE STRUCTURE, INCLUDING A MAIN PART, WITH A FIELD ELECTRODE AND A FINAL PART OF THE ELECTRODE STRUCTURE
DE102013100683A1 (en) Integrated circuit including field effect transistor structures with gate and field electrodes and method of manufacturing and operating an integrated circuit
DE102015107331A1 (en) A semiconductor device and a back-conducting insulated gate bipolar transistor having isolated source zones
DE102008056574A1 (en) Semiconductor device and method of making the same
DE102015121497B4 (en) SEMICONDUCTOR DEVICE HAVING A FIRST GATE TUNCH AND A SECOND GATE TUNCH
DE102014109846A1 (en) Power MOSFET and Method of Making a Power MOSFET
DE102004055879A1 (en) Semiconductor component with insulated control electrode
DE102015104988A1 (en) Semiconductor device with gate fins
DE10309400B4 (en) Semiconductor device with increased dielectric strength and / or reduced on-resistance
DE10012610C2 (en) Vertical high-voltage semiconductor component
DE10330490B4 (en) Integrated MIM capacitor structure
DE102016107203A1 (en) Power semiconductor device trench with field plate and gate electrode
DE102015119771A1 (en) Semiconductor device having a first transistor and a second transistor
DE102006062011B4 (en) Field effect transistor and a method for producing a field effect transistor
DE102020128891B4 (en) semiconductor device
DE102005049799A1 (en) Semiconductor component and method for its production
DE102016110645B4 (en) SEMICONDUCTOR DEVICE WITH A TRANSISTOR HAVING A FIRST FIELD PLATE AND A SECOND FIELD PLATE

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division