DE102014102364A1

DE102014102364A1 - Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips

Info

Publication number: DE102014102364A1
Application number: DE201410102364
Authority: DE
Inventors: Khalil Hosseini; Joachim Mahler; Josef Hoeglauer
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2013-02-27
Filing date: 2014-02-24
Publication date: 2014-08-28
Also published as: CN104009013A; US20140240945A1; US9054040B2

Abstract

Eine erste Elektrode an einer ersten Seite eines ersten Halbleiterchips ist mit einem ersten leitfähigen Gebiet eines Substrats verbunden. Eine erste Elektrode an einer ersten Seite eines zweiten Halbleiterchips ist mit einem zweiten leitfähigen Gebiet des Substrats verbunden. Jeder Chip weist eine zweite Elektrode an einer gegenüberliegenden zweiten Seite des jeweiligen Chips auf. Eine erste Metallschicht erstreckt sich von einem Randgebiet des Substrats bis über den ersten Chip. Die erste Metallschicht weist eine allgemein rechteckige Querschnittsfläche auf und verbindet eines der leitfähigen Gebiete im Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips. Eine zweite Metallschicht, die von der ersten Metallschicht getrennt ist, erstreckt sich über den ersten und den zweiten Chip. Die zweite Metallschicht weist eine allgemein rechteckige Querschnittsfläche auf und verbindet die zweiten Elektroden des ersten und des zweiten Chips.

Description

GEBIET DER TECHNIK
Die vorliegende Anmeldung betrifft Mehrchipbaugruppen und insbesondere Zwischenverbindungen zwischen Chips in Mehrchipbaugruppen.
ALLGEMEINER STAND DER TECHNIK
Erhöhungen der Integrationsdichte elektronischer Komponenten und die damit verbundenen höheren Anforderungen an thermische und elektrische Leitfähigkeiten der Baugruppe erfordern neue Verbindungstechniken mit besserer thermischer und elektrischer Leitfähigkeit und auch eine neue Konstruktionstechnik für die entsprechenden Verbindungselemente. In den letzten Jahren wurden statt Drahtbondverbindungen Metallklammern verwendet, um elektrische Verbindungen zwischen Halbleiterchipelektroden und einem Leiterrahmen bereitzustellen. Die Metallklammern stellen eine großflächige Verbindung zwischen Leiterrahmen und Chipelektroden bereit, wodurch eine Erhöhung der elektrischen und der thermischen Eigenschaften der Baugruppe über Drahtbondverbindungen gestattet wird. Herkömmliche Metallklammerzwischenverbindungen gehen jedoch mit einer wesentlichen Prozessleistungseinschränkung einher, vor allem wenn in einer einzigen Baugruppe mehrere Chips verwendet werden. Eine einzige Metallklammer wird herkömmlich verwendet, um die Elektroden von zwei oder mehr Chips mit demselben Potenzial in einer Baugruppe zu verbinden. Aufgrund unterschiedlicher Elektrodentopologien verkappter Chips und anderer Gesichtspunkte ist es problematisch, eine solche Zwischenchipverbindung mit einer einzigen Klammer in einer Mehrchipbaugruppe zu realisieren. Herkömmliche Zwischenverbindungen zwischen Chips mit einer einzigen Klammer schränken die Ausführung und die Platzierung von Halbleiterchips innerhalb eines Gehäuses ein und lassen keine Drehung von Chips in einer Montagegruppe zu, besonders wenn die Metallklammern groß sind.
KURZE DARSTELLUNG DER ERFINDUNG
Gemäß einer Ausführungsform einer Mehrchipbaugruppe umfasst die Mehrchipbaugruppe ein Substrat mit mehreren leitfähigen Gebieten und einen ersten Halbleiterchip mit einer ersten und einer zweiten Seite, die einander gegenüberliegen, einer ersten Elektrode an der ersten Seite, die mit einem ersten der leitfähigen Gebiete verbunden ist, und einer zweiten Elektrode an der zweiten Seite. Die Mehrchipbaugruppe umfasst ferner einen zweiten Halbleiterchip mit einer ersten und einer zweiten Seite, die einander gegenüberliegen, einer ersten Elektrode an der ersten Seite, die mit einem zweiten der leitfähigen Gebiete verbunden ist, und einer zweiten Elektrode an der zweiten Seite. Eine erste Metallschicht erstreckt sich von einem Randgebiet des Substrats bis über den ersten Chip. Die erste Metallschicht weist eine allgemein rechteckige Querschnittsfläche auf und verbindet eines der leitfähigen Gebiete im Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips. Eine zweite Metallschicht, die von der ersten Metallschicht getrennt ist, erstreckt sich über den ersten und den zweiten Chip. Die zweite Metallschicht weist eine allgemein rechteckige Querschnittsfläche auf und verbindet die zweite Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips.
Gemäß einer Ausführungsform eines Verfahrens zum Fertigen einer Mehrchipbaugruppe umfasst das Verfahren Folgendes: Bereitstellen eines Substrats mit mehreren leitfähigen Gebieten; Verbinden einer ersten Elektrode an einer ersten Seite eines ersten Halbleiterchips mit einem ersten der leitfähigen Gebiete, wobei der erste Chip eine zweite Elektrode an einer gegenüberliegenden zweiten Seite des ersten Chips aufweist; Verbinden einer ersten Elektrode an einer ersten Seite eines zweiten Halbleiterchips mit einem zweiten der leitfähigen Gebiete, wobei der zweite Chip eine zweite Elektrode an einer gegenüberliegenden zweiten Seite des zweiten Chips aufweist; Verbinden eines der leitfähigen Gebiete in einem Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips über eine erste Metallschicht, die sich vom Randgebiet des Substrats bis über den ersten Chip erstreckt und eine allgemein rechteckige Querschnittsfläche aufweist; und Verbinden der zweiten Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips über eine zweite Metallschicht, die von der ersten Metallschicht getrennt ist, sich über den ersten und den zweiten Chip erstreckt und eine allgemein rechteckige Querschnittsfläche aufweist.
Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Komponenten in den Figuren sind nicht zwingend maßstabsgetreu, vielmehr wird der Schwerpunkt auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Des Weiteren bezeichnen gleiche Bezugszeichen in den Figuren entsprechende Teile. In den Zeichnungen:
veranschaulicht 1 eine Draufsicht mit einem Grundriss einer Mehrchipbaugruppe gemäß einer Ausführungsform;
veranschaulicht 2 eine Querschnittsansicht der Mehrchipbaugruppe von 1 entlang der mit A-A' markierten Linie;
veranschaulicht 3 einen beispielhaften Schaltplan einer Halbbrückenstromrichterschaltung, die von den in der Baugruppe von 1 enthaltenen Komponenten realisiert wird;
veranschaulicht 4 eine Querschnittsansicht der Mehrchipbaugruppe von 1 entlang der mit A-A' markierten Linie nach einer Verkappung;
veranschaulicht 5 eine Draufsicht mit einem Grundriss einer Mehrchipbaugruppe gemäß einer anderen Ausführungsform; und
veranschaulicht 6 eine Draufsicht mit einem Grundriss einer Mehrchipbaugruppe gemäß noch einer anderen Ausführungsform.
AUSFÜHRLICHE BESCHREIBUNG
Die hierin beschriebenen Ausführungsformen verwenden eine getrennte Metallklammer oder einen anderen Typ einer Metallschicht mit einer allgemein rechteckigen Querschnittsfläche zum Verbinden der Elektroden von zwei Halbleiterchips mit demselben Potenzial in einer Baugruppe und zusätzliche Metallklammern oder Metallschichten zum Verbinden der Chips mit einem Leiterrahmen oder einem anderen Typ eines in der Baugruppe enthaltenen Substrats. Der Begriff ,Metallschicht`, wie hierin verwendet, soll auch Metallklammern oder andere großflächige Zwischenverbindungen mit einer allgemein rechteckigen Querschnittsfläche einschließen, etwa Metallbänder, die in Halbleiterchipbaugruppen verwendet werden. Metallklammern werden typischerweise mit einem elektrisch leitfähigen Klebstoff an andere Strukturen gelötet oder geklebt, während Metallbänder typischerweise ultraschallgebondet werden. Der Begriff ,allgemein rechteckige Querschnittsfläche`, wie hierin verwendet, soll eine Querschnittsfläche bezeichnen, die eine rechteckige oder quasi rechteckige Form hat, z. B. statt einer runden oder ovalen Querschnittsform, die typischerweise mit Bonddrahtverbindungen assoziiert wird.
Die hierin beschriebenen Zwischenchipverbindungen können realisiert werden, indem ein Ende einer Metallschicht mit einer Elektrode eines Chips verbunden wird und indem das gegenüberliegende Ende der Metallschicht mit einer Elektrode eines anderen Chips in derselben Baugruppe verbunden wird. Beide Chipelektroden können auch mit einem in der Baugruppe enthaltenen Leiterrahmen/Substrat verbunden werden, um die elektrische Zwischenverbindung für diesen bestimmten Chip herzustellen. Die getrennten Metallschichten, die mit derselben Elektrode eines Chips verbunden sind, können in unterschiedlichen Ebenen angeordnet oder in derselben Ebene voneinander beabstandet sein. In jedem Fall ist ein Ende beider Metallschichten entweder in gestapelter oder in beabstandeter Weise mit derselben Chipelektrode verbunden.
Die hierin beschriebenen Zwischenchipverbindungen gewähren größere Flexibilität bei der Chipschaltungsanordnung und der Chipzwischenverbindungsplatzierung innerhalb der Baugruppe, da mindestens zwei getrennte Metallschichten zum Verbinden von Chips mit demselben Potenzial in einer Baugruppe verwendet werden. Zum Beispiel können getrennte Metallschichten, die zwei oder mehr Chips mit demselben Potenzial verbinden, in unterschiedlichen Winkeln orientiert werden, um größere Integrationsflexibilität zuzulassen. Im Allgemeinen gewährleisten die hierin beschriebenen Zwischenchipverbindungen einen hohen Integrationsgrad und eine einfache 3-D-Integration von Komponentenschaltungen, verbessern die Wärmeableitung durch Bereitstellen von doppelseitiger Abkühlung, verringern den elektrischen Widerstand und erhöhen die Komponentenzuverlässigkeit aufgrund der Verwendung sichererer Chipkontakte.
1 veranschaulicht eine Draufsicht mit einem Grundriss einer Mehrchipbaugruppe vor einer Verkappung, und 2 veranschaulicht eine Querschnittsansicht der Baugruppe entlang der in 1 mit A-A' markierten Linie. Die Baugruppe enthält ein Substrat 100 mit leitfähigen Gebieten 102. In einer Ausführungsform ist das Substrat 100 ein Leiterrahmen und die leitfähigen Gebiete 102 sind unterschiedliche Teilabschnitte des Leiterrahmens. In einer anderen Ausführungsform ist das Substrat 100 eine Leiterplatte mit leitfähigen Gebieten 102. In noch einer anderen Ausführungsform ist das Substrat 100 ein elektrisch isolierender Körper, etwa ein Keramikmaterial mit leitfähigen Gebieten 102, die auf dem Körper verteilt sind. Es können auch noch andere Substrate 100 mit leitfähigen Gebieten 102 verwendet werden.
In jedem Fall stellen die leitfähigen Gebiete 102 des Substrats 100 Stellen elektrischer Verbindung für in der Baugruppe enthaltene Halbleiterchips bereit. In der rein beispielhaften Ausführungsform, die in 1 gezeigt wird, sind nebst einem Kondensator 108 zwei Transistorhalbleiterchips 104, 106 wie ein IGBT (Bipolartransistor mit isolierter Gateelektrode), ein MOSFET (Metalloxid-Feldeffekttransistor) oder ein JFET (Sperrschicht-Feldeffekttransistor) oder Diodenchips in der Baugruppe enthalten.
Lediglich zur einfacheren Erläuterung und Veranschaulichung ist die Schaltung, die von den in der Baugruppe von 1 enthaltenen Komponenten realisiert wird, eine Halbbrückenstromrichterschaltung wie in 3 gezeigt. Die Halbbrückenschaltung enthält einen Low-Side-Transistor (LS), einen High-Side-Transistor (HS) und einen Eingangskondensator (Cin), der zwischen den Pluseingang (Vin+) und den Minuseingang (Vin–) der Halbbrückenschaltung gekoppelt ist. Der Minuseingang kann in einigen Gestaltungen Masse sein. Der Low-Side-Transistor LS entspricht einem der in den 1 und 2 gezeigten Chips 104, der High-Side-Transistor HS entspricht dem anderen Chip 106, und der Eingangskondensator Cin entspricht der Kondensatorkomponente 108. In dem in 3 gezeigten beispielhaften Schaltplan sind die Transistoren MOSFETs, die je einen Gate(G)-, einen Drain(D)- und einen Source(S)-Anschluss aufweisen.
Der Gate-, der Drain- und der Source-Anschluss des Low-Side-Transistors LS entsprechen der Gate-Elektrode 110, der Source-Elektrode 112 und der Drain-Elektrode 114 des Low-Side-Transistorchips 104, die in 1 gezeigt sind. Der Gate-, der Drain- und der Source-Anschluss des High-Side-Transistors HS entsprechen der Gate-Elektrode 116, der Source-Elektrode 118 und der Drain-Elektrode 120 des High-Side-Transistorchips 106. Der Drain-Anschluss des High-Side-Transistors HS ist mit dem Pluseingang (Vin+) der Halbbrückenschaltung elektrisch verbunden. Der Source-Anschluss des High-Side-Transistors HS ist mit dem Drain-Anschluss des Low-Side-Transistors LS elektrisch verbunden, um den Ausgang (Vout) der Halbbrückenschaltung zu bilden. Der Source-Anschluss des Low-Side-Transistors LS ist mit dem Minuseingang (Vin–) elektrisch verbunden. Die Transistor-Gates dienen als Steuersignaleingänge (IN1, IN2). Statt MOSFETs könnten IGBTs verwendet werden, wobei die Kollektorverbindungen der IGBTs den Drain-Verbindungen der MOSFETs entsprächen und die Emitterverbindungen der IGBTs den Source-Verbindungen der MOSFETs entsprächen. In beiden Fällen entsprechen der Pluseingangsanschluss (Vin+), der Minuseingangsanschluss (Vin–) und der Ausgangsanschluss (Vout) der Halbbrückenschaltung unterschiedlichen der leitfähigen Gebiete 102 des Substrats 100, die in 1 gezeigt sind. Im Allgemeinen hängen der Typ und die Zahl der in der Baugruppe enthaltenen Halbleiterchips von der bestimmten Anwendung ab, für welche die Baugruppe ausgeführt ist, und die hierin beschriebenen Ausführungsformen von Zwischenverbindungen zwischen Chips können in jedem Fall verwendet werden.
Jeder Halbleiterchip 104, 106 weist eine oder mehrere Elektroden auf jeder Seite des Chips 104, 106 auf. Zum Beispiel weist der Low-Side-Transistorchip 104 eine Gate-Elektrode 110 und eine Source-Elektrode 112 auf einer dem Substrat 100 zugewandten Seite des Chips 104 und eine Drain-Elektrode 114 auf einer vom Substrat 100 abgewandten Seite des Chips 104 auf. Gegenüber weist der High-Side-Transistorchip 106 eine Drain-Elektrode. 120 auf einer dem Substrat 100 zugewandten Seite des Chips 106 und eine Gate-Elektrode 116 und eine Source-Elektrode 118 auf einer vom Substrat 100 abgewandten Seite des Chips 106 auf. Der Low-Side-Transistorchip 104 weist gemäß dieser Ausführungsform eine sogenannte ,Flip-Chip`-Gestaltung auf. Es können noch andere Chipgestaltungen verwendet werden. Als Nächstes werden die Verbindungen mit den Elektroden 110, 112, 120 an der dem Substrat 100 zugewandten Seite der Chips 104, 106 beschrieben.
Die Source-Elektrode 112 des Low-Side-Transistorchips 104 wird z. B. durch Lot 122 mit einem leitfähigen Gebiet 102 des Substrats 100 verbunden, das mit dem Minuseingang (Vin–) der Halbbrückenschaltung elektrisch verbunden ist. Die dem Substrat 100 zugewandte Seite der Kondensatorkomponente 108 wird z. B. durch Lot 124 auch mit einem leitfähigen Gebiet 102 des Substrats 100 verbunden, das auch mit Vin– elektrisch verbunden ist. Die Gate-Elektrode 110 des Low-Side-Transistorchips 104 wird z. B. durch Lot 126 mit einem leitfähigen Gebiet 102 des Substrats 100 verbunden, das mit dem Gate-Eingang des Low-Side-Transistors 104 elektrisch verbunden ist. Die Drain-Elektrode 120 des High-Side-Transistorchips 106 wird z. B. durch Lot 128 mit einem leitfähigen Gebiet 102 des Substrats 100 verbunden, das mit dem Pluseingang (Vin+) der Halbbrückenschaltung elektrisch verbunden ist. Die vom Substrat 100 abgewandte Seite der Kondensatorkomponente 108 wird z. B. durch einen Bonddraht 130 mit demselben leitfähigen Gebiet 102 des Substrats 100 verbunden wie die Drain-Elektrode 120 des High-Side-Transistorchips 106. Diese Seite der Kondensatorkomponente 108 wird z. B. durch den Bonddraht 130 auch mit einem anderen leitfähigen Gebiet 102 im Randgebiet des Substrats 100 verbunden. Als Nächstes werden die Verbindungen mit den Elektroden 114, 116, 118 an der vom Substrat 100 abgewandten Seite der Chips 104, 106 beschrieben.
Eine erste Metallschicht 132 mit einer allgemein rechteckigen Querschnittsfläche erstreckt sich vom Randgebiet des Substrats 100 bis über den High-Side-Transistorchip 106. Die erste Metallschicht 132 verbindet die Source-Elektrode 118 des High-Side-Transistorchips 106 mit einem leitfähigen Gebiet 102 im Randgebiet des Substrats 100, das als der Ausgang (Vout) der Halbbrückenschaltung festgelegt ist. In der in den 1 und 2 gezeigten Ausführungsform ist die erste Metallschicht 132 eine Metallklammer, die an einem Ende durch Lot 134 mit dem leitfähigen Gebiet 102 des Substrats 100 verbunden ist und am gegenüberliegenden Ende durch Lot 136 mit der Source-Elektrode 118 des High-Side-Transistorchips 106 verbunden ist. In anderen Ausführungsformen ist die erste Metallschicht 132 statt einer Metallklammer ein Metallband mit einer allgemein rechteckigen Querschnittsfläche.
Eine zweite Metallschicht 138, die von der ersten Metallschicht 132 getrennt ist und ebenfalls eine allgemein rechteckige Querschnittsfläche aufweist, erstreckt sich über den Low-Side-Transistorchip 104 und den High-Side-Transistorchip 106. Die zweite Metallschicht 138 verbindet die Source-Elektrode 118 des High-Side-Transistorchips 106 mit der Drain-Elektrode 114 des Low-Side-Transistorchips 104. In der in den 1 und 2 gezeigten Ausführungsform ist die zweite Metallschicht 138 eine Metallklammer, die an einem Ende durch Lot 140 mit der Drain-Elektrode 114 des Low-Side-Transistorchips 104 verbunden ist und am gegenüberliegenden Ende durch Lot 142 mit dem Ende der ersten Metallschicht 132 verbunden ist, das mit der Source-Elektrode 118 des High-Side-Transistorchips 106 verbunden ist. In anderen Ausführungsformen ist die zweite Metallschicht 138 statt einer Metallklammer ein Metallband mit einer allgemein rechteckigen Querschnittsfläche. Eine dritte Metallschicht 144, die von der ersten Metallschicht 132 und der zweiten Metallschicht 138 getrennt ist und ebenfalls eine allgemein rechteckige Querschnittsfläche aufweist, verbindet die Drain-Elektrode 114 des Low-Side-Transistorchips 104 mit einem leitfähigen Gebiet 102 im Randgebiet des Substrats 100.
Gemäß der in den 1 und 2 veranschaulichten Ausführungsform weist die erste Metallschicht 132 einen kleineren Teilabschnitt 131 auf, der (über Lot 134) an einem Ende mit einem leitfähigen Gebiet 102 im Randgebiet des Substrats 100 verbunden ist. Der kleinere Teilabschnitt 131 der ersten Metallschicht 132 erstreckt sich vom Substrat 100 weg. Die erste Metallschicht 132 weist auch einen größeren Teilabschnitt 133 auf, der sich vom gegenüberliegenden Ende des kleineren Teilabschnitts 131 zur Source-Elektrode 118 des High-Side-Transistorchips 106 erstreckt. Die zweite Metallschicht 138 weist ähnlich einen kleineren Teilabschnitt 137 auf, der (über Lot 140) an einem Ende mit der Drain-Elektrode 114 des Low-Side-Transistorchips 104 verbunden ist. Der kleinere Teilabschnitt 137 der zweiten Metallschicht 138 erstreckt sich vom Low-Side-Transistorchip 104 weg. Die zweite Metallschicht 138 weist auch einen größeren Teilabschnitt 139 auf, der sich vom gegenüberliegenden Ende des kleineren Teilabschnitts 137 zur vom High-Side-Transistorchip 106 abgewandten Seite der ersten Metallschicht 132 erstreckt. In einer Ausführungsform sind die kleineren und die größeren Teilabschnitte 131, 133, 137, 139 der ersten Metallschicht 132 und/oder der zweiten Metallschicht 138 einzeln und durchgehend konstruiert. Die größeren Teilabschnitte 133, 139 der ersten Metallschicht 132 und der zweiten Metallschicht 138 können in einigen Ausführungsformen je eine Dicke von mindestens 150 μm oder in anderen Ausführungsformen eine Dicke von mindestens 200 μm aufweisen.
4 veranschaulicht eine Querschnittsansicht der in 1 gezeigten Mehrchipbaugruppe entlang der mit A-A' markierten Linie, nachdem ein Verkappungsmaterial 146 auf die Baugruppe aufgetragen worden ist. Das Substrat 100, die Chips 104, 106, der Kondensator 108 und die Metallschichten 132, 134 werden vom Verkappungsmaterial 146 verkappt. Die Mehrchipbaugruppe kann ein Gehäuse ohne Anschlussbeine sein, wie in den 1, 2 und 4 gezeigt, oder Anschlussbeine haben.
In jedem Fall und gemäß der in den 1, 2 und 4 veranschaulichten Ausführungsform hat die erste Metallschicht 132 eine erste Seite, die mit der Source-Elektrode 118 des High-Side-Transistorchips 106 verbunden ist, und eine der ersten Seite gegenüberliegende zweite Seite, die mit der zweiten Metallschicht 138 verbunden ist. Gemäß dieser Ausführungsform erstreckt sich die erste Metallschicht 132 in einer ersten Ebene und die zweite Metallschicht 138 erstreckt sich parallel zur ersten Metallschicht 132 in einer zweiten Ebene, die eine andere als die erste Ebene ist.
5 veranschaulicht eine Draufsicht mit einem Grundriss einer anderen Mehrchipbaugruppe, die der in 1 gezeigten Ausführungsform ähnelt, jedoch erstreckt sich die zweite Metallschicht 138 von der ersten Metallschicht 132 in einem Winkel (è) zwischen 5° und 90°. In einer Ausführungsform beträgt è zwischen 30° und 45°. In einer anderen Ausführungsform beträgt è ungefähr 90°. Auch die Positionen der Kondensatorkomponente 108 und des Low-Side-Transistorchips 104 sind in 5 im Vergleich zu 1 vertauscht, wodurch ein weiterer Vorteil des Verwendens von mehr als einer Metallschicht 132, 138, um unterschiedliche Chips 104, 106 mit demselben Potenzial (z. B. Vout) zu verbinden, veranschaulicht wird. Die Positionen der Kondensatorkomponente 108 und des Low-Side-Transistorchips 140 könnten nicht vertauscht werden, falls stattdessen nur eine Metallschicht verwendet würde, um die Source-Elektrode 118 des High-Side-Transistorchips 106 und die Drain-Elektrode 114 des Low-Side-Transistorchips 104 mit demselben Potenzial (z. B. Vout) zu verbinden.
6 veranschaulicht eine Draufsicht mit einem Grundriss noch einer anderen Mehrchipbaugruppe, die der in 1 gezeigten Ausführungsform ähnelt, jedoch erstrecken sich die erste Metallschicht 132 und die zweite Metallschicht 138 in derselben Ebene und sind in dieser Ebene voneinander beabstandet. Gemäß dieser Ausführungsform ist die erste Metallschicht 132 mit einem ersten Teil der Source-Elektrode 118 des High-Side-Transistorchips 106 verbunden und die zweite Metallschicht 138 ist mit einem zweiten, anderen Teil derselben Source-Elektrode 118 verbunden. Auch gemäß dieser Ausführungsform kann die zweite Metallschicht 138 ein Einzelkörper mit einer einheitlichen planaren Konstruktion sein.
Räumlich relative Begriffe wie „unter”, „unterhalb”, „niedriger”, „über”, „oberhalb” und dergleichen werden der einfacheren Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen unterschiedliche Orientierungen des Bauelements zusätzlich zu anderen als in den Figuren abgebildeten Orientierungen abdecken. Ferner werden auch Begriffe wie „erster/erste/erstes”, „zweiter/zweite/zweites” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Teilabschnitte etc. zu beschreiben, und sollen ebenfalls nicht einschränken. Gleiche Begriffe beziehen sich in der Beschreibung jeweils auf gleiche Elemente.
Wie hierin verwendet, sind die Begriffe „aufweisend”, „beinhaltend”, „enthaltend”, „umfassend” und dergleichen offene Begriffe, die das Vorhandensein genannter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/eine” und „der/die/das” sollen den Plural sowie den Singular angeben, sofern der Kontext nicht eindeutig etwas Anderes anzeigt.
In Anbetracht der diversen Variationen und Anwendungen oben versteht es sich, dass die vorliegende Erfindung von der vorstehenden Beschreibung nicht eingeschränkt wird, und sie wird auch von den beiliegenden Zeichnungen nicht eingeschränkt. Vielmehr wird die vorliegende Erfindung nur von den folgenden Ansprüchen und ihren rechtlichen Äquivalenten eingeschränkt.

Claims

Mehrchipbaugruppe, die Folgendes umfasst: ein Substrat mit mehreren leitfähigen Gebieten; einen ersten Halbleiterchip mit einer ersten und einer zweiten Seite, die einander gegenüberliegen, einer ersten Elektrode an der ersten Seite, die mit einem ersten der leitfähigen Gebiete verbunden ist, und einer zweiten Elektrode an der zweiten Seite; einen zweiten Halbleiterchip mit einer ersten und einer zweiten Seite, die einander gegenüberliegen, einer ersten Elektrode an der ersten Seite, die mit einem zweiten der leitfähigen Gebiete verbunden ist, und einer zweiten Elektrode an der zweiten Seite; eine erste Metallschicht, die sich von einem Randgebiet des Substrats bis über den ersten Chip erstreckt, wobei die erste Metallschicht eine allgemein rechteckige Querschnittsfläche aufweist und eines der leitfähigen Gebiete im Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips verbindet; und eine zweite Metallschicht, die von der ersten Metallschicht getrennt ist und sich über den ersten und den zweiten Chip erstreckt, wobei die zweite Metallschicht eine allgemein rechteckige Querschnittsfläche aufweist und die zweite Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips verbindet.
Mehrchipbaugruppe gemäß Anspruch 1, wobei die erste Metallschicht eine erste Seite, die mit der zweiten Elektrode des ersten Chips verbunden ist, und eine der ersten Seite gegenüberliegende zweite Seite, die mit der zweiten Metallschicht verbunden ist, aufweist.
Mehrchipbaugruppe gemäß Anspruch 1 oder 2, wobei die erste Metallschicht mit einem ersten Teil der zweiten Elektrode des ersten Chips verbunden ist und die zweite Metallschicht mit einem zweiten Teil der zweiten Elektrode des ersten Chips, der ein anderer als der erste Teil ist, verbunden ist.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die erste Metallschicht sich in einer Ebene erstreckt und die zweite Metallschicht von der ersten Metallschicht in derselben Ebene beabstandet ist.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die erste Metallschicht sich in einer ersten Ebene erstreckt und die zweite Metallschicht sich parallel zur ersten Metallschicht in einer zweiten Ebene, die eine andere als die erste Ebene ist, erstreckt.
Mehrchipbaugruppe gemäß Anspruch 5, wobei die zweite Metallschicht sich von der ersten Metallschicht in einem Winkel zwischen 5° und 90° erstreckt.
Mehrchipbaugruppe gemäß Anspruch 6, wobei die zweite Metallschicht sich von der ersten Metallschicht in einem Winkel zwischen 30° und 45° erstreckt.
Mehrchipbaugruppe gemäß Anspruch 6, wobei die zweite Metallschicht sich von der ersten Metallschicht in einem Winkel von ungefähr 90° erstreckt.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die erste Metallschicht einen kleineren Teilabschnitt, der mit einem der leitfähigen Gebiete im Randgebiet des Substrats verbunden ist und sich vom Substrat weg erstreckt, und einen größeren Teilabschnitt, der sich vom kleineren Teilabschnitt zur zweiten Elektrode des ersten Chips erstreckt, umfasst.
Mehrchipbaugruppe gemäß Anspruch 9, wobei der kleinere und der größere Teilabschnitt der ersten Metallschicht einzeln und durchgehend konstruiert sind.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die zweite Metallschicht einen kleineren Teilabschnitt, der mit der zweiten Elektrode des zweiten Chips verbunden ist und sich vom zweiten Chip weg erstreckt, und einen größeren Teilabschnitt, der sich vom kleineren Teilabschnitt zu einer vom ersten Chip abgewandten Seite der ersten Metallschicht erstreckt, umfasst.
Mehrchipbaugruppe gemäß Anspruch 11, wobei der kleinere und der größere Teilabschnitt der zweiten Metallschicht einzeln und durchgehend konstruiert sind.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die zweite Metallschicht ein Einzelkörper mit einer einheitlichen planaren Konstruktion ist.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei die erste Metallschicht eine Metallklammer ist, die ein erstes Ende, das an eines der leitfähigen Gebiete im Randgebiet des Substrats gelötet ist, und ein zweites Ende, das an die zweite Elektrode des ersten Chips gelötet ist, aufweist, und wobei die zweite Metallschicht eine Metallklammer ist, die ein erstes Ende, das an die zweite Elektrode des ersten Chips gelötet ist, und ein zweites Ende, das an die zweite Elektrode des zweiten Chips gelötet ist, aufweist.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, die ferner ein das Substrat, den ersten Chip, den zweiten Chip, die erste Metallschicht und die zweite Metallschicht verkappendes Verkappungsmaterial umfasst.
Mehrchipbaugruppe gemäß einem der vorhergehenden Ansprüche, wobei: der erste Chip ein Low-Side-Transistor einer Halbbrückenstromrichterschaltung ist und der zweite Chip ein High-Side-Transistor einer Halbbrückenstromrichterschaltung ist; die erste Elektrode des ersten Chips eine Source-Elektrode des Low-Side-Transistors ist; die zweite Elektrode des ersten Chips eine Drain-Elektrode des Low-Side-Transistors ist; die erste Elektrode des zweiten Chips eine Drain-Elektrode des High-Side-Transistors ist; die zweite Elektrode des zweiten Chips eine Source-Elektrode des High-Side-Transistors ist; die erste Metallschicht das leitfähige Gebiet des Substrats, das als ein Ausgang der Halbbrückenstromrichterschaltung festgelegt ist, mit der Drain-Elektrode des Low-Side-Transistors verbindet; und die zweite Metallschicht die Drain-Elektrode des Low-Side-Transistors mit der Source-Elektrode des High-Side-Transistors verbindet.
Verfahren zum Fertigen einer Mehrchipbaugruppe, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats mit mehreren leitfähigen Gebieten; Verbinden einer ersten Elektrode an einer ersten Seite eines ersten Halbleiterchips mit einem ersten der leitfähigen Gebiete, wobei der erste Chip eine zweite Elektrode an einer gegenüberliegenden zweiten Seite des ersten Chips aufweist; Verbinden einer ersten Elektrode an einer ersten Seite eines zweiten Halbleiterchips mit einem zweiten der leitfähigen Gebiete, wobei der zweite Chip eine zweite Elektrode an einer gegenüberliegenden zweiten Seite des zweiten Chips aufweist; Verbinden eines der leitfähigen Gebiete in einem Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips über eine erste Metallschicht, die sich vom Randgebiet des Substrats bis über den ersten Chip erstreckt und eine allgemein rechteckige Querschnittsfläche aufweist; und Verbinden der zweiten Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips über eine zweite Metallschicht, die von der ersten Metallschicht getrennt ist, sich über den ersten und den zweiten Chip erstreckt und eine allgemein rechteckige Querschnittsfläche aufweist.
Verfahren gemäß Anspruch 17, wobei das Verbinden eines der leitfähigen Gebiete im Randgebiet des Substrats mit der zweiten Elektrode des ersten Chips Folgendes umfasst: Verbinden eines kleineren Teilabschnitts der ersten Metallschicht mit dem leitfähigen Gebiet im Randgebiet des Substrats, wobei sich der kleinere Teilabschnitt vom Substrat weg erstreckt; und Verbinden eines größeren Teilabschnitts der ersten Metallschicht mit der zweiten Elektrode des ersten Chips, wobei der kleinere und der größere Teilabschnitt der ersten Metallschicht angrenzend sind.
Verfahren gemäß Anspruch 17 oder 18, wobei das Verbinden der zweiten Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips über die zweite Metallschicht Folgendes umfasst: Verbinden einer ersten Seite der ersten Metallschicht mit der zweiten Elektrode des ersten Chips; und Verbinden einer gegenüberliegenden zweiten Seite der ersten Metallschicht mit der zweiten Metallschicht.
Verfahren gemäß einem der Ansprüche 17 bis 19, wobei das Verbinden der zweiten Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips über die zweite Metallschicht Folgendes umfasst: Verbinden der ersten Metallschicht mit einem ersten Teil der zweiten Elektrode des ersten Chips; und Verbinden der zweiten Metallschicht mit einem zweiten Teil der zweiten Elektrode des ersten Chips, der ein anderer als der erste Teil ist.
Verfahren gemäß einem der Ansprüche 17 bis 20, wobei die erste Metallschicht eine erste Metallklammer ist und die zweite Metallschicht eine zweite Metallklammer ist, und wobei das Verbinden der zweiten Elektrode des ersten Chips mit der zweiten Elektrode des zweiten Chips über die zweite Metallschicht Folgendes umfasst: Löten eines ersten Endes der ersten Metallklammer an eines der leitfähigen Gebiete im Randgebiet des Substrats; Löten eines zweiten Endes der ersten Metallklammer an die zweite Elektrode des ersten Chips; Löten eines ersten Endes der zweiten Metallklammer an die zweite Elektrode des ersten Chips; und Löten eines zweiten Endes der zweiten Metallklammer an die zweite Elektrode des zweiten Chips.