-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen mit Transistorelementen, die eine Metallgateelektrodenstruktur mit großem ε in Verbindung mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung aufweisen.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifische integrierten Schaltungen) und dergleichen macht es notwendig, eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau herzustellen, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Gegenwärtig wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Bei der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, dass ein kristalline Halbeleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet gebildet sind, etwa im Kanalgebiet, das zwischen den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Spannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine planare Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbeschränkten Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Siliziumgebiete voneinander ermöglicht. Die Silizium/Siliziumdioxid-Grenzfläche ist bei hohen Temperaturen stabil und ermöglicht das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass dabei die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, das die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, muss ein gewisser Grad an kapazitiver Kopplung aufrecht erhalten werden, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass bei einer Verringerung der Kanallänge bei einer planaren Transistorkonfiguration eine höhere kapazitive Kopplung erforderlich ist in Verbindung komplexen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sourcegebieten, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen einen exponentiellen Anstieg der Leckströme auf Grund der erforderlichen höheren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf. D. h., konventioneller Weise wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt ist, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistoren, erreicht der relativ hohe Leckstrom, der durch das direkte Tunnel von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr länger mit den Erfordernissen für viele Arten von Schaltungen verträglich sind.
-
Aus diesem Grunde wurden neue Strategien entwickelt, um die Beschränkungen zu überwinden, die durch die hohen Leckströme äußerst dünner siliziumoxidbasierter Gateisolationsschichten hervorgerufen werden. Ein vielversprechender Ansatz ist das Ersetzen der konventionellen dielektrischen Materialien zumindest teilweise durch dielektrische Materialien mit einer Dielektrizitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante von siliziumdioxidbasierten Materialien. Beispielsweise werden dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstante von 10,0 oder deutlich höher verwendet, beispielsweise in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zum Vorsehen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten werden auch geeignete metallenthaltende Materialien eingebaut, da die erforderliche Austrittsarbeitswerte für p-Kanaltransistoren und n-Kanaltransistoren nicht mehr auf der Grundlage standardmäßiger Polysiliziumgatematerialien in Verbindung mit dem dielektrischen Material mit großem ε erreicht werden können. Dazu werden geeignete metallenthaltende Materialien so vorgesehen, dass diese die empfindlichen dielektrischen Materialien mit großem ε abdecken und als eine Quelle für den Einbau einer geeigneten Metallsorte dienen, etwa von Lanthanum, Aluminium und dergleichen, um in geeigneter Weise die Austrittsarbeit für n-Kanaltransistoren und p-Kanaltransistoren einzustellen. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials kann generell das Erzeugen einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden werden.
-
Der Vorgang der Herstellung einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert eine moderat komplexe Prozesssequenz, da eine geeignete Austrittsarbeit für die Transistoren unterschiedlicher Leitfähigkeitsart einzustellen ist und auf Grund der Tatsache, dass die dielektrischen Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie gewissen Prozessbedingungen unterworfen werden, etwa höheren Temperaturen in Anwesenheit von Sauerstoff und dergleichen. Daher wurden unterschiedliche Lösungsansätze entwickelt, etwa das Vorsehen des dielektrischen Materials mit großem ε in einer frühen Fertigungsphase und das Bearbeiten der Halbleiterbauelemente mit einem hohen Grad an Kompatibilität zu standardmäßigen Prozesstechniken, wobei das typische Elektrodenmaterial Polysilizium in einer sehr fortgeschrittenen Fertigungsphase durch geeignete Metalle ersetzt wird, um die Austrittsarbeit der unterschiedlichen Transistoren einzustellen und um ein gut leitendes Elektrodenmetall vorzusehen.
-
In anderen Vorgehensweisen werden die komplexen Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt, während die weitere Bearbeitung auf vielen gut etablierten Prozessstrategien beruht. In diesem Falle wird das dielektrische Material mit großem ε und jegliche Metallsorten zum Einstellen der Austrittsarbeit vor oder beim Strukturieren der Gateelektrodenstapel bereitgestellt, die ferner gut etablierte Materialien, etwa Silizium, Silizium/Germanium, aufweisen.
-
Zusätzlich zum Vorsehen von komplexen Gateelektrodenstrukturen kann das Transistorverhalten auch deutlich verbessert werden, indem eine Verformungskomponente in dem Kanalgebiet zumindest einer Art an Transistoren, etwa in p-Kanaltransistoren, vorgesehen wird. Es ist gut bekannt, dass das Erzeugen einer kompressiven Verformungskomponente entlang der Stromflussrichtung in einem Siliziumkanalgebiet, das eine standardmäßige Kristallkonfiguration aufweist, zu einer höheren Beweglichkeit von Löchern in dem Kanalgebiet führt, wodurch ebenfalls der Durchlassstrom des p-Kanaltransistors verbessert wird. Aus diesem Grunde wurden viele verformungsinduzierende Mechanismen entwickelt, wobei eine vielversprechende Vorgehensweise auf einer verformungsinduzierenden Halbleiterlegierung beruht, die in das aktive Gebiet von p-Kanaltransistoren nach dem Strukturieren der Gateelektrodenstruktur eingebettet wird. Dazu werden Aussparungen in dem aktiven Gebiet lateral benachbart zu der Gateelektrodenstruktur hergestellt und die Aussparungen werden nachfolgend mit einer verformungsinduzierenden Halbleiterlegierung, etwa einem Silizium/Germanium-Material, wieder aufgefüllt, das in einem verformten Zustand aufgewachsen wird, der wiederum eine gewünschte kompressive Verformungskomponente in dem Kanalgebiet hervorruft. Das verformungsinduzierende Silizium/Germanium-Material kann auf der Grundlage selektiver epitaktischer Aufwachstechniken hergestellt werden, in denen Prozessparameter so eingestellt werden, dass eine signifikante Materialabscheidung auf kristalline Siliziumbereiche beschränkt ist, während eine Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt werden. Um ein unerwünschtes Materialwachstum auf den Gateelektrodenstrukturen zu vermeiden, muss das Polysiliziummaterial zumindest während des selektiven epitaktischen Aufwachsprozesses zuverlässig eingeschlossen werden. Zu diesem Zweck werden die Gateelektrodenstrukturen typischerweise mit einem dielektrischen Deckmaterial, etwa einem Siliziumnitridmaterial versehen, und es wird eine Siliziumnitridabstandshalterschicht so vorgesehen, dass die n-Kanaltransistoren abgedeckt sind, während die Siliziumnitridabstandshalterschicht in Seitenwandabstandshalterelemente an der Gateelektrodenstruktur der p-Kanaltransistoren strukturiert wird, wobei in der gleichen Ätzsequenz auch die entsprechenden Aussparungen in dem aktiven Gebiet des p-Kanaltransistors erzeugt werden.
-
Da das dielektrische Deckmaterial in einer späteren Fertigungsphase entfernt werden muss, kann der Einbau der verformungsinduzierenden Halbleiterlegierung in dem p-Kanaltransistor die Produktionsausbeute in Fertigungsstrategien deutlich beeinflussen, in denen komplexe Metallgateelektrodenstrukturen mit großem ε vorzusehen sind, wie dies nachfolgend für ein Austauschgateverfahren mit Bezug zu den 1a und 1b erläutert ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterauelements 100 mit einem Substrat 101, über welchem eine siliziumbasierte Halbleiterschicht 102 gebildet ist. Das Substrat 101 und die Halbleiterschicht 102 bilden ggf. eine SOI-(Silizium-auf-Isolator-)Konfiguration, wenn ein vergrabenes isolierendes Material (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 vorgesehen ist. In anderen Fällen wird eine „Vollsubstratkonfiguration” bereitgestellt, wenn die Halbleiterschicht 102 ein Teil eines kristallinen Materials des Substrats 101 darstellt. Die Halbleiterschicht 102 enthält mehrere „aktive Gebiete”, etwa Halbleitergebiete 102a, 102b, die als Halbleitergebiete zu verstehen sind, in denen geeignete Dotierstoffprofile erzeugt werden, um pn-Übergänge eines oder mehrerer Transistorelemente zu bilden. Beispielsweise repräsentiert das aktive Gebiet 102a eine Halbleitergebiet mit einer geeigneten Grunddotierung, so dass es einem n-Kanaltransistor 150a entspricht, während das Halbleitergebiet 102b einem p-Kanaltransistor 150b repräsentiert. Die Halbleitergebiete 102a, 102b sind lateral in der Halbleiterschicht 102 durch eine Isolationsstruktur 102c abgegrenzt, etwa in Form einer flachen Grabenisolation. Des weiteren ist in der gezeigten Fertigungsphase eine erste Gateelektrodenstruktur 160a auf dem aktiven Gebiet 102a hergestellt und umfasst eine Gateisolationsschicht 101 etwa in Form eines siliziumdioxidbasierten Materials möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε, etwa Hafniumoxid, und dergleichen, während in anderen Vorgehensweisen das dielektrische Material mit großem ε in einer späteren Fertigungsphase bereitgestellt wird. Des weiteren umfasst die Gateelektrodenstruktur 160a ein Siliziummaterial 162 und eine dielektrische Deckschicht 163a, etwa in Form eines Siliziumnitridmaterials. Eine Seitenwandabstandshalterstruktur 164 ist in Form eines Siliziumnitridmaterials in der Gateelektrodenstruktur 160a ebenfalls vorgesehen. In ähnlicher Weise ist eine Gateelektrodenstruktur 160b auf dem aktiven Gebiet 102b aufgebaut und umfasst die Komponenten 161, 162 und 164. Des weiteren ist eine dielektrische Deckschicht 163b in Form eines Siliziumnitridmaterials vorgesehen, wobei typischerweise die dielektrische Deckschicht 163b eine geringere Dicke im Vergleich zu der dielektrischen Deckschicht 163a besitzt, was zu deutlichen Ausbeuteverlusten während der weiteren Bearbeitung des Bauelements 100 führen kann. Ferner ist eine „Gateelektrodenstruktur” 160c so vorgesehen, dass diese sich über das aktive Gebiet 102b hinweg und die Isolationsstruktur 102c erstreckt und auch über dem aktiven Gebiet 102a liegt. Die Elektrodenstruktur 160c repräsentiert eine geeignete Polysiliziumleitung zur Verbindung der aktiven Gebiete 102a, 102b oder die Struktur 160c repräsentiert eine tatsächliche Gateelektrodenstruktur von Transistoren, die in den aktiven Gebieten 102a bzw. 102b gebildet sind. Die Elektrodenstruktur 160c umfasst ebenfalls eine Gateisolationsschicht 161, zumindest über den aktiven Gebieten 102a, 102b, und das Siliziummaterial 162. Ferner ist eine dielektrische Deckschicht 163c auf dem Siliziummaterial 162 ausgebildet und besitzt eine andere Dicke, die durch die vorhergehende Bearbeitung des Bauelements 100 hervorgerufen wurde. In einigen Fallen wurde sogar ein im Wesentlichen nicht abgedeckter Oberflächenbereich 162s während der vorhergehenden Fertigungsprozesse erzeugt, was ebenfalls eine negative Auswirkung auf die weitere Bearbeitung des Bauelements 100 ausübt. Ferner ist in der gezeigten Fertigungsphase eine verformungsinduzierende Halbleiterlegierung 151, etwa eine Silizium/Germanium-Legierung, in Aussparungen 103 gebildet, die in dem aktiven Gebiet 102b lateral benachbart zu der Gatelelektrodenstruktur 160b vorgesehen sind.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden.
-
Zunächst werden die aktiven Gebiete 102a, 102b geometrisch im Hinblick auf ihre laterale Lage, Größe und Form definiert, indem die Isolationsstruktur 102c gebildet wird, was bewerkstelligt wird, indem Gräben in der Halbleiterschicht 102 erzeugt werden unter Anwendung geeigneter Lithographietechniken und indem nachfolgend die Gräben mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen gefüllt werden. Als nächstes wird die grundlegende Dotierung, d. h. die Wannendotierung, in den aktiven Gebieten 102a, 102b entsprechend den erforderlichen Eigenschaften der Transistoren 150a, 150b eingerichtet, was bewerkstelligt werden kann, indem gut etablierte Maskierungsschemata in Verbindung mit Implantationsprozessen eingesetzt werden. Als nächstes wird das Gatedielektrikumsmaterial 161 hergestellt, beispielsweise durch Oxidation und/oder Abscheidung, wobei dies von der Prozessstrategie abhängt. Wenn beispielsweise ein dielektrisches Material mit großem ε in dieser Fertigungsphase vorzusehen ist, werden geeignete Abscheidetechniken angewendet, um das dielektrische Material mit großem ε auf einer entsprechenden dünnen Schicht eines konventionellen dielektrischen Materials anzuordnen, etwa auf einem Siliziumdioxidmaterial, einem Siliziumoxinitridmaterial, und dergleichen. Bei Bedarf wird ein geeignetes Deckmaterial, etwa ein leitendes Deckmaterial (nicht gezeigt) so vorgesehen, dass das dielektrische Material mit großem ε eingeschlossen wird. Daraufhin wird das Siliziummaterial 162 durch beispielsweise gut etablierte DVD-(chemische Dampfabscheide-)Techniken bei geringem Druck abgeschieden, woran sich das Abscheiden des Siliziumnitridmaterials der Deckschichten 163a, 163b und 163c anschließt. Es werden auch weitere Materialien bei Bedarf, etwa Hartmaskenmaterialien, etwa in Form von amorphen Kohlenstoff und dergleichen, aufgebracht und nachfolgend auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert, um schließlich die Gateelektrodenstrukturen 160a, ..., 160c mit den erforderlichen kritischen Abmessungen zu erzeugen, die einer Gatelänge, d. h. in 1a der horizontalen Erstreckung des Elektrodenmaterials 162 entspricht, von 40 nm und weniger entsprechen. Nach dem entsprechenden Gatestrukturierungsprozess enthalten die Gateelektrodenstrukturen 160a, ... 160c die dielektrischen Deckmaterialien 163a, ..., 163c mit im Wesentlichen der gleichen Dicke, die ungefähr 40 nm beträgt. Daraufhin wird eine Abstandshalterschicht aus Siliziumnitridmaterial mittels geeigneter Abscheidetechniken aufgebracht, etwa durch eine Mehrschichtabscheidung, CVD bei geringem Druck und dergleichen, um damit die gewünschten Materialeigenschaften für die Seitenwandabstandshalter 164 zu erhalten. Nachfolgend wird eine Lackmaske so vorgesehen, dass das aktive Gebiet 102a und der entsprechende Teil der Isolationsstruktur 102c abgedeckt sind, während das aktive Gebiet 102b und der benachbarte Teil der Isolationsstruktur 102c freiliegen. Auf der Grundlage der entsprechenden Lackmaske wird ein anisotroper Ätzprozess so ausgeführt, dass zuerst durch das Siliziumnitridmaterial der Abstandshalterschicht geätzt wird, wodurch die Seitenwandabstandshalter 164 an der Gateelektrodenstruktur 160b und auf der rechten Seite der Gateelektrodenstruktur 160c erzeugt werden. Bei der weiteren Fortsetzung des Ätzprozesses auf der Grundlage einer geeigneten Ätzchemie werden die Aussparungen 103 in dem aktiven Gebiet 102b erzeugt, wobei ein lateraler Abstand zu dem Elektrodenmaterial 162 der Gateelektrodenstrukturen 160b, 160c durch die Breite der zuvor erzeugten Abstandshalterelemente 164 festgelegt ist. Bei der Herstellung der Aussparungen 103 werden jedoch auch die Deckschicht 163b und der freiliegende Bereich der Deckschicht 163c der reaktiven Ätzumgebung ausgesetzt, wodurch zunehmend Material von diesen Schichten abgetragen wird, was schließlich zu einer reduzierten Dicke führt, wie dies in 1a gezeigt ist. Nach dem Ätzprozess wird die Lackmaske entfernt und erforderliche Reinigungsprozesse werden so ausgeführt, dass das Bauelement 100 für einen nachfolgenden selektiven epitaktischen Aufwachsprozess vorbereitet wird, um die Aussparungen 103 mit dem Silizium/Germanium-Material 151 aufzufüllen.
-
Wie zuvor erläutert ist, wird während des selektiven epitaktischen Aufwachsprozesses eine wesentliche Abscheidung an Material 151 auf dielektrischen Oberflächenbereichen unterdrückt, so dass die Abstandshalterschicht, die noch über dem Halbleitergebiet 102a, der Gateelektrodenstruktur 160a und der Elektrodenstruktur 160c gebildet ist, in Verbindung mit den Abstandshalterstrukturen 164 eine Materialabscheidung unterdrückt. Andererseits wird das Material 151 effizient in den Aussparungen 103 abgeschieden, während die Deckschicht 163b in Verbindung mit der Seitenwandabstandshalterstruktur 164 das Elektrodenmaterial 162 einschließt. Als nächstes wird die über dem aktiven Gebiet 102a und einem Teil der Isolationsstruktur 102c vorhandene Abstandshalterschicht so strukturiert, dass die Seitenwandabstandshalterelemente 164 der Gateelektrodenstruktur 160a und des entsprechenden Teils der Elektrodenstruktur 160c gebildet werden, was bewerkstelligt werden kann, indem eine Lackmaske über dem aktiven Gebiet 102b und dem entsprechenden Teil der Elektrodenstruktur 160c erzeugt wird. Es sollte beachtet werden, dass ein gewisser Grad an Materialabtrag auch in der Deckschicht 163a beim Strukturieren der Abstandshalterschicht auftreten kann, jedoch zu einem deutlich geringeren Grade im Vergleich zum Materialverlust in der Deckschicht 163b, die dem Ätzprozess für die Erzeugung der Aussparungen unterzogen wurde. Abhängig von der Justiergenauigkeit für die Herstellung der entsprechenden Lackmasken, wovon eine das Halbleitergebiet 102a beim Ätzen der Aussparungen 103 schützt und wovon die andere das Halbleitergebiet 102b beim Strukturieren der Abstandshalterschicht zur Erzeugung der Abstandshalterstruktur 164 der Gateelektrodenstruktur 160a schützt, wird ein ausgeprägter Verlust an Material in der Abstandshalterschicht 163c beobachtet, wenn ein entsprechender Teil zwei mal der Einwirkung einer reaktiven Ätzumgebung unterliegt. Folglich besteht eine moderat hohe Wahrscheinlichkeit, dass der nahezu freigelegte Oberflächenbereich 162c in dem Übergangsbereich der gemeinsamen Elektrodenstruktur 160c erzeugt wird. Folglich wird die weitere Bearbeitung auf der Grundlage eines deutlichen Unterschieds in der Schichtdicke der dielektrischen Deckschichten 163a, 163b fortgesetzt, wobei auch ein deutlicher Unterschied in der Dicke innerhalb der Deckschicht 163c vorhanden sein kann, die sogar den wesentlichen freigelegten Oberflächenbereich 162c aufweisen kann.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 Drain- und Sourcegebiete 152 in den aktiven Gebieten 102a, 102b in Verbindung mit Metallsilizidgebieten 154. Des weiteren ist eine Abstandshalterstruktur 155 an den Seitenwänden der Gateelektrodenstrukturen 160a, 160b und 160c ausgebildet. Des weiteren ist ein dielektrisches Zwischenschichtmaterial 120 oder zumindest ein Teil davon so hergestellt, dass die Gateelektrodenstrukturen 160a, ... 160c eingeschlossen sind und so, dass beispielsweise eine Siliziumnitridschicht 121 in Verbindung mit einem Siliziumdioxidmaterial 122 vorgesehen ist.
-
Das in 1b gezeigte Bauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise werden nach dem Strukturieren der Gateelektrodenstrukturen 160a, ..., 160c, wie sie in 1a gezeigt sind, die Drain- und Sourcegebiete 152 in Verbindung mit der Abstandshalterstruktur 155 erzeugt, etwa durch Anwenden eines geeigneten Maskierungsschemas zum Abdecken des aktiven Gebiets 102b und eines entsprechenden Bereichs der Isolationsstruktur 102c, um geeignete Dotierstoffe in das aktive Gebiet 102a einzuführen, wodurch ein erster Teil der Drain- und Sourcegebiete 152 erzeugt wird. Durch Maskieren des aktiven Gebiets 102a und des zugehörigen Bereichs der Isolastionsstruktur 102c werden ferner geeignete Dotierstoffe in das aktive Gebiet 102b eingeführt. Daraufhin wird die Abstandshalterstruktur 155 hergestellt, indem Abscheide- und Ätztechniken angewendet werden, woran sich eine weitere Implantationssequenz zur Vervollständigung der Drain- und Sourcegebiete 152 anschließt. Daraufhin werden erforderliche Ausheizprozesse ausgeführt, woran sich Reinigungsprozesse anschließen, um das Bauelement 100 für die Herstellung der Metallsilizidgebiete 154 vorzubereiten. Danach wird ein geeignetes hoch schmelzendes Metall, etwa Nickel und dergleichen aufgebracht und es wird eine chemische Reaktion durch Ausführen einer Wärmebehandlung in Gang gesetzt. Während des Silizidierungsprozesses kann sich jedoch auch Metallsilizid in einem freigelegten Oberflächenbereich, etwa dem Bereich 162c, bilden, wodurch ein Metallsilizid 154c erzeugt wird. Ferner besteht auch eine gewisse Wahrscheinlichkeit beim Kantenbereich 153d, das das Halbleitermaterial 162 freigelegt wird, wodurch ebenfalls das Metallsilizidmaterial 154c erzeugt wird. Es sollte beachtet werden, dass auch die Gateelektrodenstruktur 160b mit der Deckschicht 163b, die eine geringere Dicke aufweist, eine gewisse erhöhte Wahrscheinlichkeit zeigt, das Metallsilizidreste innerhalb des Halbleitermaterials 162 erzeugt werden.
-
Nach dem Silizidierungsprozess und dem Entfernen von überschüssigem Material wird das dielektrische Zwischenschichtmaterial 120 abgeschieden, beispielsweise durch Vorsehen der Siliziumnitridschicht 121 und durch Bilden eines Siliziumdioxidmaterials darauf. Als nächstes wird die Oberflächentopographie auf der Grundlage eines Polierprozesses 104 eingeebnet, während welchem die Materialschicht 121 freigelegt und nachfolgend entfernt wird, beispielsweise auf der Grundlage eines geeigneten Polierrezepts. Auf Grund der deutlichen Differenz in der Dicke zwischen den Deckmaterialien 163a, 163b ergeben sich jedoch in dem komplexen Abtragungsprozess 104 unterschiedliche Prozessbedingungen, die den Grad des Freilegens des Materials 162 in den Gateelektrodenstrukturen 160a und 160b beeinflussen können. Auch in der gemeinsamen Elektrodenstruktur 160c können unterschiedliche Prozessbedingungen zu einem unvollständigen Entfernen der Deckschicht 163c führen. Während der weiteren Bearbeitung, d. h. beim Entfernen der Materialien 162 auf der Grundlage sehr selektiver Ätzrezepte, beispielsweise unter Anwendung nasschemischer Ätzchemien, etwa TMAH (Tetramethylammoniumhydroxid) und dergleichen, können somit gewisse Ungleichmäßigkeiten auftreten, da typischerweise diese Ätzchemien sehr selektiv sind in Bezug auf Siliziumdioxid, Siliziumnitrid, Metallsilizid und dergleichen. Folglich können entsprechende Materialreste in den entsprechenden Öffnungen verbleiben, die in den Gateelektrodenstrukturen 160a, ..., 160c gebildet sind, oder ein entsprechendes Entfernen des Materials 162 wird nahezu vollständig unterdrückt auf Grund des Nichtfreilegens des Materials 162 während des Abtragungsprozesses 104. Beim Wiederauffüllen der entsprechenden Gateöffnungen mit geeigneten Elektrodenmetallen und Austrittsarbeitsmetallsorten möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε können somit ausgeprägte Schwankungen der elektronischen Eigenschaften der resultierenden Gateelektrodenstrukturen hervorgerufen werden, oder es kann ein Totalausfall entsprechender Gateelektrodenstrukturen erfolgen. Somit kann der konventionelle Prozessablauf, wie er zuvor beschrieben ist, zu ausgeprägten Ausbeuteverlusten führen, wenn komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage eines Austauschgateverfahrens hergestellt werden.
-
Im Hinblick auf die die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen ein dielektrisches Deckmaterial komplexer Gateelektrodenstrukturen entfernt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die vorliegende Erfindung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen ein dielektrisches Deckmaterial von Gateelektrodenstrukturen unterschiedlicher Schaltungselemente mit verbesserter Gleichmäßigkeit entfernt wird, indem ein Unterschied in der Dicke der dielektrischen Deckmaterialien während der vorhergehenden Bearbeitung deutlich verringert wird. Dazu wird die Prozesssequenz zur Herstellung von Seitenwandabstandshaltern in Anwesenheit des dielektrischen Deckmaterials in der gleichen Weise für jede Art an Transistoren ausgeführt, während ein zusätzliches Hartmaskenmaterial dann entfernt wird, so dass es als Maske zur Herstellung von Aussparungen und zur Auffüllung der Aussparungen mit einem verformungsinduzierenden Halbleiterlegierungsmaterial dient, wodurch sehr reaktive Ätzrezepte anwendbar sind, die nicht in unerwünschter Weise das Freilegen der dielektrischen Deckmaterial beeinflussen. Daraufhin wird das Hartmaskenmaterial, etwa ein Siliziumdoxidmaterial, entfernt, ohne dass die dielektrischen Deckmaterialien in der Gateelektrodenstrukturen unnötig beeinflusst werden, so dass die weitere Bearbeitung mit sehr ähnlichen Bauteilkonfigurationen im Hinblick auf die Gateelektrodenstrukturen unterschiedlicher Transistoren fortgesetzt werden kann.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur in einem ersten Halbleitergebiet eines Halbleiterbauelements und das Bilden einer zweiten Gateelektrodenstruktur über einem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht, ein über der Gateisolationsschicht gebildetes Halbleiterelektrodenmaterial und eine über dem Halbleiterelektrodenmaterial gebildete dielektrische Deckschicht aufweisen. Das Verfahren umfasst ferner das Bilden einer Abstandshalterstruktur an den Seitenwänden der ersten und der zweiten Gateelektrodenstruktur. Ferner wird eine Maskenschicht über dem ersten Halbleitergebiet und der ersten Gateelektrodenstruktur gebildet. Das Verfahren umfasst ferner das Bilden von Aussparungen in dem zweiten Halbleitergebiet, während die dielektrische Deckschicht und die Abstandshalterstruktur der ersten Gateelektrodenstruktur und die Maskenschicht als eine Ätzmaske verwendet werden. Des weiteren wird eine verformungsinduzierende Halbleiterlegierung in den Aussparungen unter Anwendung der dielektrischen Deckschicht und der Abstandshalterstruktur der ersten Gateelektrodenstruktur und der Maskenschicht als eine Aufwachsmaske gebildet. Das Verfahren umfasst ferner das Entfernen der Maskenschicht unter Anwendung der dielektrischen Deckschicht und der Abstandshalterstruktur der ersten und der zweiten Gateelektrodenstruktur als eine Ätzmaske. Ferner werden Drain- und Sourcegebiete in dem ersten und dem zweiten Halbleitergebiet hergestellt.
-
Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur über einem ersten Halbleitergebiet und einer zweiten Gateelektrodenstruktur über einem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur ein Platzhalterelektrodenmaterial, eine dielektrische Deckschicht und eine Seitenwandabstandshalterstruktur aufweisen. Das Verfahren umfasst ferner das Bilden eines verformungsinduzierenden Halbleitermaterials in dem zweiten Halbleitergebiet, während die erste Gateelektrodenstruktur und das erste Halbleitergebiet mit einer Maskenschicht abgedeckt sind. Das Verfahren umfasst ferner das Entfernen der Maskenschicht unter Anwendung der ersten dielektrischen Deckschicht und der Seitenwandabstandshalterstruktur der ersten und der zweiten Gateelektrodenstruktur als eine Ätzmaske. Das Verfahren umfasst weiterhin das Bilden von Drain- und Sourcegebieten in dem ersten und dem zweiten Halbleitergebiet und das Ersetzen des Platzhalterelektrodenmaterials durch ein metallenthaltendes Elektrodenmaterial nach dem Herstellen der Drain- und Sourcegebiete.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Seitenwandabstandshalterstruktur an Seitenwänden einer ersten Gateelektrodenstruktur eines ersten Transistors und an Seitenwänden einer zweiten Gateelektrodenstruktur eines zweiten Transistors, wobei die erste und die zweite Gateelektrodenstruktur eine dielektrische Deckschicht aufweisen, die über einem Halbleiterelektrodenmaterial gebildet ist. Das Verfahren umfasst ferner das Bilden einer Maskenschicht über einem Halbleitergebiet des ersten Transistors und über der ersten Gateelektrodenstruktur. Ferner umfasst das Verfahren das Bilden eines verformungsinduzierenden Halbleitermaterials in einem Halbleitergebiet des zweiten Transistors unter Anwendung der Maskenschicht, der dielektrischen Deckschicht und der Seitenwandabstandshalterstruktur als eine Maske. Ferner wird die Maskenschicht entfernt und die dielektrischen Deckschichten in der ersten und der zweiten Gateelektrodenstruktur werden entfernt, indem ein gemeinsamer Materialabtragungsprozess ausgeführt wird.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein Austauschgatverfahren angewendet wird, indem eine dielektrische Deckschicht von Gateelektrodenstrukturen nach der Erzeugung einer verformungsinduzierenden Silizium/Germanium-Legierung in einem der Transistoren gemäß konventioneller Strategien entfernt wird; und
-
2a bis 2i schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine verformungsinduzierende Halbleiterlegierung in einer Transistorart hergestellt wird, während der Materialabtrag in einer freiliegenden dielektrischen Deckschicht verringert wird, die in einer späteren Fertigungsphase beispielsweise beim Ausführen eines Austauschgateverfahrens gemäß anschaulicher Ausführungsformen entfernt wird.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage dielektrischer Deckschichten in dem Gatestapel hergestellt werden, wobei die Unterschiede in der Dicke deutlich weniger ausgeprägt sind im Vergleich zu konventionellen Strategien, indem die Gateschichtstapel unterschiedlicher Transistoren den gleichen Prozessablauf im Hinblick auf die Einwirkung reaktiven Prozessumgebung auf die dielektrische Deckschicht während der Herstellung einer Seitenwandabstandshalterstruktur vor dem Einbau des verformungsinduzierenden Halbleitermaterials in eine Transistorart erleiden. Daraufhin wird ein geeignetes Hartmaskenmaterial, etwa Siliziumdioxid und dergleichen, aufgebracht, um einen der Transistoren und einen Teil einer gemeinsamen Gateelektrodenstruktur abzudecken, wodurch die Anwendung sehr selektiver Ätzrezepte zur Herstellung von Aussparungen in nicht maskierten aktiven Gebieten der Transistoren möglich ist. Beispielsweise kann Wasserstoffbromid in plasmaunterstützten Ätzrezepten verwendet werden, um Siliziummaterial freiliegender aktiver Gebiete abzutragen, wodurch ein unerwünschter Materialverlust der dielektrischen Deckmaterialien der nicht maskierten Gateelektrodenstruktur vermieden wird. Nach der Herstellung der Aussparungen und dem selektiven Abscheiden des verformungsinduzierenden Halbleitermaterials in den Aussparungen wird das Hartmaskenmaterial ebenfalls auf der Grundlage einer sehr selektiven Ätztechnik entfernt, so dass nach dem Abtragen des Maskenmaterials die Gateelektrodenstrukturen eine sehr ähnliche Konfiguration insbesondere im Hinblick auf die Dicke des dielektrischen Deckmaterials besitzen. Folglich kann die Bearbeitung des Halbleiterbauelements auf der Grundlage besserer Prozessbedingungen fortgesetzt werden, d. h. auf der Grundlage sehr ähnlicher Gateelektrodenstapel, was schließlich zu einer besseren Gleichmäßigkeit der endgültigen Eigenschaften der Transistoren führt. Beispielsweise wird das dielektrische Deckmaterial während einer beliebigen geeigneten Fertigungsphase abgetragen, beispielsweise vor dem Herstellen eines Metallsilizids in den Drain- und Sourcegebieten der Transistoren, wodurch die Herstellung eines Metallsilizids in dem Halbleitermaterial der Gateelektrodenstrukturen ermöglicht wird. In diesem Falle kann das dielektrische Material mit großem ε und das metallenthaltende Elektrodenmaterial in einer frühen Fertigungsphase vorgesehen werden, wodurch ebenfalls die geeignete Austrittsarbeit der Gateelektrodenstrukturen eingestellt wird. Auf Grund der besseren Gleichmäßigkeit des Abtragens der dielektrischen Deckschicht, was auf der Grundlage nasschemischer Ätzrezepte, etwa heißer Phosphorsäure, oder auf der Grundlage einer reaktiven Ionenätzung erfolgen kann, wird die Integrität der empfindlichen Gatematerialien, etwa des dielektrischen Materials mit großem ε in Verbindung mit einem metallenthaltenden Deckmaterial zuverlässig bewahrt, ohne dass unnötige Nachätzzeiten auf Grund der besseren Gleichmäßigkeit des dielektrischen Deckmaterials erforderlich sind.
-
In anderen Vorgehensweisen wird das dielektrische Deckmaterial effizient beispielsweise auf der Grundlage eines Polierprozesses in einer sehr fortgeschrittenen Fertigungsphase entfernt, d. h. nach der Fertigstellung der grundlegenden Transistorstruktur mit den Metallsilizidgebieten in den Drain- und Sourcebereichen, wodurch zu einer erhöhten Produktionsausbeute und Gleichmäßigkeit der Transistoreigenschaften im Vergleich zu konventionellen Vorgehensweisen, wie sie zuvor mit Bezug zu den 1a und 1b erläutert sind, beigetragen wird.
-
In einigen anschaulichen Ausführungsformen wird die Strukturierung des Hartmaskenmaterials auf der Grundlage plasmaunterstützter Ätztechniken bewerkstelligt, um damit eine Materialerosion zu verringern, die durch nasschemische Ätzrezepte hervorgerufen wird, so dass nicht in unerwünschter Weise zur Materialerosion in Isolationsstrukturen und dergleichen beigetragen wird.
-
Mit Bezug zu den 2a bis 2i werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201, über welchem eine Halbleiterschicht 202, etwa eine siliziumbasierte kristalline Halbleiterschicht, und dergleichen ausgebildet ist. Es sollte beachtet werden, dass die Halbleiterschicht 202 andere Komponenten aufweisen kann, wie dies zur Herstellung von Transistorelementen erforderlich ist, wobei jedoch die elektronischen Eigenschaften zumindest eines Teils der Halbleiterschicht 202 verbessert werden, indem eine verformungsinduzierende Halbleiterlegierung vorgesehen wird. Somit enthält in einigen anschaulichen Ausführungsformen die Halbleiterschicht 202 einen großen Anteil an Siliziummaterial, in welchem die Ladungsträgerbeweglichkeit verbessert wird durch Vorsehen einer gewissen Art an Verformung, wie dies auch zuvor erläutert ist. Ferner repräsentiert in der gezeigten Ausführungsform das Bauelement 200 eine SOI-Konfiguration, in der eine vergrabene isolierende Schicht 201a zwischen dem Substrat 201 und der Halbleiterschicht 202 angeordnet ist. In anderen Fällen ist das vergrabene isolierende Material 201a nicht vorgesehen, zumindest in gewissen Bereichen des Bauelements 200, wodurch zumindest lokal eine Vollsubstratkonfiguration erzeugt wird. Die Halbleiterschicht 202 enthält mehrere Halbleitergebiete oder aktive Gebiet 202a, 202b, die lateral durch eine Isolationsstruktur 202c begrenzt sind. Im Hinblick auf die bislang beschriebenen Komponenten gelten auch die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Beispielsweise repräsentieren die aktiven Gebiete 202a, 202b die aktiven Gebiete eines n-Kanaltransistors und eines p-Kanaltransistors. In der gezeigten Fertigungsphase sind Gateelektrodenstrukturen 260a, 260b entsprechend auf den zugehörigen aktiven Gebieten 202a, 202b ausgebildet. Ferner ist eine „gemeinsame” Elektrodenstruktur 260c auf einem Teil der aktiven Gebiete 202a, 202b und auf der Isolationsstruktur 202c ausgebildet. Die Gateelektrodenstrukturen 260a, ..., 260c umfassen eine Gateisolationsschicht 261, die ein konventionelles elektrisches Material, etwa Siliziumdioxid, Siliziumoxinitrid und dergleichen sein kann, wenn ein entsprechendes dielektrisches Material mit großem ε erst in einer späteren Fertigungsphase bereitzustellen ist. In anderen Fällen enthält die Gateisolationsschicht 261 ein dielektrisches Material mit großem ε, etwa Hafniumoxid, Hafniumsiliziumoxid, und dergleichen, das durch ein metallenthaltendes Deckmaterial 265, etwa durch Titannitridmaterial und dergleichen abgedeckt ist. In einigen anschaulichen Ausführungsformen ist in der Gateisolationsschicht 261, die ein dielektrisches Material mit großem ε enthält, und/oder in der metallenthaltenden Deckmaterialschicht 265 eine geeignete austrittsarbeitseinstellende Sorte, etwa Lanthanum, Aluminium und dergleichen eingebaut, um eine geeignete Austrittsarbeit für die Gateelektrodenstrukturen 260a, ..., 260c für die jeweiligen Transistoren zu erzeugen, die noch in und über den aktiven Gebieten 202a, 202b herzustellen sind. In anderen Vorgehensweisen, wie dies nachfolgend detaillierter beschrieben ist, repräsentieren die Gateelektrodenstrukturen 260a, ..., 260c Austauschgateelektrodenstrukturen, in denen die eigentliche Einstellung der Austrittsarbeit in einer späteren Fertigungsphase bewerkstelligt, in der auch ein gewünschtes Metallelektrodenmaterial in den Gateelektrodenstrukturen vorgesehen wird. Ferner ist ein halbleiterbasiertes Elektrodenmaterial 262, etwa ein Siliziummaterial, ein Silizium/Germanium-Material, und dergleichen über der Gateisolationsschicht 261 vorgesehen und wird als ein Elektrodenmaterial oder als ein Platzhaltermaterial betrachtet, wenn zumindest das Material 262 in einer späteren Fertigungsphase ausgetauscht wird. Des weiteren ist ein dielektrisches Deckmaterial 263, das Siliziumnitrid aufweisen kann, über dem Halbleitermaterial 262 gebildet. Es sollte beachtet werden, dass im Hinblick auf kritische Abmessungen der Gateelektrodenstrukturen 260a, ..., 260c die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind. In der gezeigten Fertigungsphase ist ferner eine Abstandshalterschicht 264s aus Siliziumnitrid auf den aktiven Gebieten 202a, 202b und auf den Gateelektrodenstrukturen 260a, ..., 260c ausgebildet.
-
Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies auch beispielsweise mit Bezug zu dem Bauelement 100 dargestellt ist. D. h., die Isolationsstruktur 202c und die aktiven Gebiete 202a, 202b können auf der Grundlage von Prozesstechniken hergestellt werden, wie sie zuvor beschrieben sind, und daraufhin werden geeignete Gateschichtstapel gemäß den Bauteilerfordernissen und den Erfordernissen der gesamten Prozessstrategie erzeugt. D. h., in einem Austauschgateverfahren werden die Gateisolationsschicht 261, die möglicherweise ein dielektrisches Material mit großem ε aufweist, und das optionale Deckmaterial 265 in Verbindung mit dem Halbleitermaterial 262 und dem Material der dielektrischen Deckschicht 263 abgeschieden, möglicherweise in Verbindung mit Hartmaskenmaterialien, und diese Materialien werden nachfolgend auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert. In anderen Vorgehensweisen, in denen das Halbleitermaterial 262 ein Elektrodenmaterial repräsentiert, das nicht in einer späteren Fertigungsphase ersetzt wird, wird eine geeignete Prozesssequenz ausgeführt, um austrittsarbeitseinstellende Substanzen in das Material 261 und/oder das Material 265 einzufüllen, wozu Wärmebehandlungen zum Diffundieren einer austrittsarbeitseinstellenden Substanz in zumindest einen Teil des Materials 261 und dergleichen gehören. Daraufhin wird das Halbleitermaterial 262 aufgebracht, woran sich das Abscheiden der Schicht 263 und anderer Materialien anschließt, die für das Strukturieren des resultierenden Gateschichtstapels derforderlich sind. Danach wird die Abstandshalterschicht 264s abgeschieden, beispielsweise durch Mehrschichtabscheidetechniken, durch CVD bei geringem Druck und dergleichen, wobei eine Dicke der Schicht 264s so festgelegt wird, dass Abstandshalterelemente erhalten werden, die eine gewünschte Breite besitzen, so dass sie die Materialien 261, das optionale Material 265 und das Material 262 zuverlässig einschließen und damit einen gewünschten lateralen Abstand für die weitere Bearbeitung des Bauelements 200 sicherstellen.
-
2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Abstandshalterelemente 264 als ein Teil der Gateelektrodenstrukturen 260a, ..., 260c vorgesehen, die aus der Abstandshalterschicht 264s aus 2a gemäß gut etablierter plasmaunterstützter Ätzrezepte gebildet werden. Während des Ätzprozesses zeigt die Ätzchemie für das Ätzen von Siliziumnitridmaterial ein selbstbegrenzendes Verhalten im Hinblick auf Siliziummaterial, indem eine Oxidschicht 206 auf den freiliegenden Bereichen der aktiven Gebiete 202a, 202b erzeugt wird, die dann als ein effizientes Ätzstoppmaterial dient. Die Dicke der Oxidschicht 206 kann mehrere Nanometer betragen. Ferner wird eine Hartmaskenschicht 205, die in einer anschaulichen Ausführungsform aus Siliziumdioxid aufgebaut ist, auf den aktiven Gebieten 202a, 202b und auf den Gateelektrodenstrukturen 260a, ..., 260c hergestellt, die nun ebenfalls die Abstandshalterelemente 264 besitzen. Beispielsweise wird die Hartmaskenschicht 205 auf der Grundlage einer geeigneten Abscheidetechnik hergestellt, etwa durch CVD, wobei eine Dicke gemäß den Erfordernissen für die nachfolgende Bearbeitung eingestellt wird, d. h. um als eine Ätzmaske und eine Aufwachsmaske bei der Herstellung der verformungsinduzierenden Halbleiterlegierung in dem aktiven Gebiet 202c zu dienen. Beispielsweise wird die Schicht 205 mit einer Dicke von ungefähr 10 nm bis 30 nm bereitgestellt. Zu beachten ist, dass die Deckschicht 262 in jeder Gateelektrodenstruktur 260a, ..., 260c im Wesentlichen den gleichen Aufbau besitzt, beispielsweise im Hinblick auf die Schichtdicke, da das Deckmaterial 2163 den gleichen Prozessablauf durchlaufen hat, da die Abstandshalterstruktur 264 auf jeder der Gateelektrodenstrukturen 260a, ..., 260c hergestellt wurde.
-
2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Ätzmaske 207, etwa eine Lackmaske, so vorgesehen, dass das aktive Gebiet 202a, die Gateelektrodenstruktur 260a und ein Teil der Elektrodenstruktur 260c abgedeckt sind. Ferner sind die Schicht 205 und auch das Material 206 von freiliegenden erreichen des aktiven Gebiets 202b entfernt. Dazu wird in einigen anschaulichen Ausführungsformen die Lackmaske 207 auf der Grundlage gut etablierter Lithographietechniken hergestellt, woran sich ein nasschemischer Ätzprozess, beispielsweise auf der Grundlage von Flusssäure (HF) in Verbindung mit nachfolgenden Reinigungsprozessen anschließt, beispielsweise basierend auf schwefliger Säure und Wasserstoffperoxid, wodurch ebenfalls die Lackmaske 207 entfernt wird. In anderen anschaulichen Ausführungsformen werden, wenn die Anwendung nasschemischer Ätzrezepte und insbesondere von Reinigungsrezepten als ungeeignet erachtet wird, beispielsweise auf Grund eines Materialabtrags in Bauteilbereichen, die anfänglich von der Lackmaske 207 abgedeckt sind, oder in anderen Isolationsstrukturen, die nicht maskierten Materialien 205, 206 auf der Grundlage eines plasmaunterstützten Ätzprozesses abgetragen, für den eine Vielzahl gut etablierter Rezepte verfügbar sind, um etwa Siliziumdioxidmaterial zu ätzen. Folglich bedeckt die Ätzmaske 207 weiterhin zuverlässig die Gateelektrodenstruktur 260a und das aktive Gebiet 202a während des plasmaunterstützten Ätzprozesses. Daraufhin wird die Lackmaske 207 auf der Grundlage von Sauerstoffplasma abgetragen, wodurch ein unnötiger Materialverlust in anderen Bauteilbereichen vermieden wird und wodurch im Wesentlichen die Maskenschicht 205, die über dem aktiven Gebiet 202a gebildet ist, nicht beeinflusst wird.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein plasmaunterstützter Ätzprozess 208 so ausgeführt wird, das Material der aktiven Gebiets 202b abgetragen wird, während das aktive Gebiet 202a durch die Maskenschicht 205 maskiert ist. Der Ätzprozess 208 wird auf der Grundlage von Wasserstoffbromid (HBr) ausgeführt, das eine gut etablierte Ätzchemie zum Entfernen von Siliziummaterial mit einem hohen Grade an Selektivität in Bezug auf Siliziumnitrid und Siliziumdioxid ist. Während des Ätzprozesses 208 erleiden somit die freiliegenden Materialien 263 und 264 der Gateelektrodenstruktur 260b und eines Teils der Elektrodenstruktur 260c keinen unnötigen Materialverlust, während andererseits die Schicht 205 die Integrität der Gateelektrodenstruktur 260a und des anderen Teils der Elektrodenstruktur 260c bewahrt. Die Aussparungen 203 können mit einer gewünschten Tiefe von beispielsweise von ungefähr 50 nm hergestellt werden, wobei dies von den gesamten Bauteilerfordernissen abhängt. Daraufhin werden Reinigungsprozesse ausgeführt, beispielsweise auf der Grundlage von HF, und dergleichen. Zu beachten ist, dass in einigen anschaulichen Ausführungsformen die chemische Widerstandsfähigkeit der Maskenschicht 205 verbessert werden kann, beispielsweise nach dem Abscheiden der Schicht 205 oder nach dem Strukturieren der Schicht 20d5, durch Ausführen eines Ausheizprozesses, wodurch das Material der Schicht 205 verdichtet wird. Somit ist eine entsprechender Materialverlust während nachfolgender Reinigungsprozesse nach der Herstellung von Aussparungen 203 weniger ausgeprägt und kann effizient berücksichtigt werden, wenn die anfängliche Dicke der Schicht 205 festgelegt wird.
-
2e zeigt schematisch das Bauelement 200 während eines selektiven epitaktischen Aufwachsprozesses 209, um ein verformungsinduzierendes Halbleitermaterial 251, etwa ein Silizium/Germanium-Material, und dergleichen in den Aussparungen 203 zu bilden. Dazu werden geeignete Vorbehandlungen, etwa Reinigungsrezepte, Wärmebehandlungen und dergleichen ausgeführt und anschließend wird die Abscheideumgebung gemäß gut etablierter Prozessrezepte eingerichtet. Während des selektiven Aufwachsprozesses und der vorhergehenden Prozesse dienen die freiliegenden Materialien 263 und die Abstandshalter 264 als effiziente Masken, während die Maskenschicht 205 effizient eine Abscheidung des Materials 251 auf dem aktiven Gebiet 202a unterbindet.
-
2f zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen der Maskenschicht 205 und dem zusätzlichen Oxid 206 (siehe 2e). Dazu werden geeignete nasschemische Ätzrezepte, beispielsweise auf der Grundlage von HF angewendet. Auf Grund des hohen Grades an Selektivität in Bezug auf das Siliziumnitridmaterial kann somit ein unerwünschter Materialverlust freiliegender Bereiche der Deckschichten 263 in der Gateelektrodenstruktur 260b und in dem entsprechenden Teil der Struktur 260c vermieden werden. Auf Grund der hohen Selektivität insbesondere des Ätzprozesses zur Herstellung der Aussparungen 203, wie dies in 2d gezeigt ist, besitzen die Gateelektrodenstrukturen 260a, 260b einen sehr ähnlichen Aufbau, d. h. eine Dicke 263a der Deckschicht 263 der Gateelektrodenstruktur 260a ist ähnlich zu einer Dicke 262b der Gateelektrodenstruktur 260b. In diesem Zusammenhang ist der Begriff „ähnlich” so zu verstehen, dass er eine Differenz von ungefähr 6 nm oder weniger beschreibt, was deutlich weniger ist im Vergleich zu einer Differenz von ungefähr 20 nm, die in konventionellen Prozessstrategien bei einer gegebenen anfänglichen Dicke eines dielektrischen Deckmaterials von Gateelektrodenstrukturen auftreten kann, wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Ferner kann die Deckschicht 263 auch kontinuierlich auf der Elektrodenstruktur 260c ausgebildet werden, wodurch freiliegende Bereiche oder nicht ausreichend abgedeckte Bereiche in einem Übergangsgebiet über der Isolationsstruktur 202c vermieden werden.
-
Folglich kann die weitere Bearbeitung auf der Grundlage besserer Prozessbedingungen im Hinblick auf das dielektrische Deckmaterial 263 ersetzt werden. Beispielsweise wird in einigen anschaulichen Ausführungsformen (nicht gezeigt) die weitere Bearbeitung fortgesetzt, indem Opferabstandshalterelemente erzeugt werden, um damit das Entfernen der dielektrische Deckschicht 263 zu ermöglichen, wobei die bessere Gleichmäßigkeit kürzere Ätzzeiten ermöglicht, was wiederum eine geringere Dicke entsprechender Opferabstandshalterelemente zulässt. In anderen Fällen wird die weitere Bearbeitung fortgesetzt, indem ein erster Teil von Drain- und Sourcegebieten in Anwesenheit des Deckmaterials 263 erzeugt wird und indem nachfolgend Seitenwandabstandshalterelemente so hergestellt werden, dass die Drain- und Sourcegebiete auf der Grundlage der Seitenwandabstandshalterstruktur fertig gestellt werden können. Daraufhin wird das dielektrische Deckmaterial 263 entfernt und die weitere Bearbeitung geht weiter, indem ein Metallsilizid in den Drain- und Sourcegebieten und in den halbleiterbasierten Elektrodenmaterialien 262 hergestellt werden. Es sollte beachtet werden, dass in einer derartigen Prozessstrategie die Schwellwertspannungen und somit die Austrittswerte der Gateelektrodenstrukturen 260a, ..., 260c in einer früheren Fertigungsphase eingestellt wurden, wie dies auch zuvor erläutert ist.
-
In anderen Prozessstrategien, d. h. in Austauschgateverfahren, geht die Bearbeitung weiter, wie dies nachfolgend detaillierter mit Bezug zu den 2g bis 2i beschrieben ist.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 250a in und über dem aktiven Gebiet 202a ausgebildet und weist Drain- und Sourcegebiete 252 in Verbindung mit Metallsilizidgebieten 254 auf. In ähnlicher Weise ist ein Transistor 250b in und über dem aktiven Gebiet 202b hergestellt und weist die Drain- und Sourcegebiete 252 in Verbindung mit den Metallsilizidgebieten 254 auf. Zu beachten ist dass die Drain- und Sourcegebiete 252 von inverser Leitfähigkeitsart sind für die Transistoren 250a, 250b, wenn diese komplementäre Transistoren repräsentieren. Ferner erzeugt die verformungsinduzierende Halbleiterlegierung 251 eine gewünschte Art an Verformung in einem Kanalgebiet 253 des Transistors 250b, wie dies auch zuvor erläutert ist. Die Herstellung eines Metallsilizids in den Gateelektrodenstrukturen 260a, 260b und insbesondere in der gemeinsamen Elektrodenstruktur 260c kann auf Grund der dielektrischen Deckschicht 263, die die verbesserte Gleichmäßigkeit besitzt, wie dies zuvor erläutert ist, zuverlässig unterdrückt werden.
-
Ferner umfasst das Bauelement 200 einen Teil eines dielektrischen Zwischenschichtmaterials 220, das eine erste Materialschicht 221, etwa ein Siliziumnitridmaterial aufweist, woran sich eine Materialschicht 222 anschließt, etwa eine Siliziumdioxidschicht.
-
Im Hinblick auf die Herstellung von jeglichen Komponenten, wie sie in 2g gezeigt sind, kann eine geeignete Prozessstrategie angewendet werden, wie dies auch beispielsweise zuvor mit Bezug zu dem Bauelement 100 erläutert ist.
-
2h zeigt schematisch das Halbleiterbauelement 200 während eines Materialabtragungsprozesses 204, in welchem eine Oberfläche 262s des Halbleitermaterials 262 in den Gateelektrodenstrukturen 260a, ..., 260c freigelegt wird. Beispielsweise umfasst der Prozess 204 einen Polierprozess, etwa einen chemisch-mechanischen Polierprozess unter Anwendung gut etablierter Prozessrezepte, wobei die bessere Gleichmäßigkeit des dielektrischen Deckmaterials 263 (siehe 2g) für eine bessere Gleichmäßigkeit während des Prozesses 204 sorgt. Folglich können die Oberflächenbereiche 262s in Gateelektrodenstrukturen 260a, ..., 260c zuverlässig freigelegt werden, wobei auch eine bessere Gleichmäßigkeit der Materialien 262 erreicht wurde, indem zuverlässig die Ausbildung von Metallsilizid insbesondere in den Gateelektrodenstrukturen 260c unterdrückt. Während der weiteren Bearbeitung ergeben sich somit bessere Prozessbedingungen, da jegliche unerwünschten dielektrischen Materialreste und Metallsilizidbereiche im Wesentlichen vermieden werden.
-
2i zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 260a ein metallenthaltendes Elektrodenmaterial 266a, das eine geeignete Materialzusammensetzung aufweist, so dass eine geeignete Austrittsarbeit und Leitfähigkeit der Gateelektrodenstruktur 260a erreicht wird. Beispielsweise enthält das Elektrodenmaterial 266a eine Materialschicht 267a, die eine geeignete Austrittsarbeitsmetallsorte, etwa Lanthanum, aufweist. In ähnlicher Weise umfasst die Gateelektrodenstruktur 260b ein Elektrodenmaterial 266b, das zu der geeigneten Austrittsarbeit für die Gateelektrodenstruktur 260b führt. Beispielsweise enthält eine Materialschicht oder ein Schichtstapel 267b eine geeignete Austrittsarbeitsmetallsorte, etwa Aluminium und dergleichen. In ähnlicher Weise enthält die gemeinsame Elektrodenstruktur 260c die Elektrodenmetalle 266a, 266b.
-
Die Gateelektrodenstrukturen 260a, 260b können auf der Grundlage einer beliebigen geeigneten Prozessstrategie von gut etablierten Austauschgateverfahren hergestellt werden. D. h., beginnend mit der in 2h gezeigten Konfiguration wird das freiliegende Halbleitermaterial 262 abgetragen, beispielsweise auf der Grundlage einer geeigneten sehr selektiven Ätzprozedur und die geeignete Materialien werden in die resultierenden Gateöffnungen eingefüllt. In anderen anschaulichen Ausführungsformen wird vor dem Aufbringen von Metallsorten ein dielektrisches Material mit großem ε erzeugt, wenn dieses Material noch nicht in einer früheren Fertigungsphase hergestellt wurde. Beispielsweise wird das Material 267b aufgebracht und nachfolgend von der Gateelektrodenstruktur 260a und dem zugehörigen Teil der Elektrodenstruktur 260c abgetragen. Daraufhin wird das Material 267a abgeschieden, woran sich das Abscheiden eines weiteren Elektrodenmetalls, etwa von Aluminium, und dergleichen, anschließt. Anschließend wird überschüssiges Material etwa durch CMP und dergleichen entfernt.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, um komplexe Metallgateelektrodenstrukturen mit großem ε in Verbindung mit einem verformungsinduzierenden Halbleitermaterial herzustellen, wobei eine bessere Ausbeute und verbesserte Bauteileigenschaft erreicht werden, indem Unterschiede in der Dicke eines dielektrischen Deckmaterials beim Herstellen des verformungsinduzierenden Halbleitermaterials in einer Transistorart verringert werden. Dazu wird die Seitenwandabstandshalterstruktur in einem gemeinsamen Prozess hergestellt und nachfolgend wird ein Hartmaskenmaterial aufgebraucht, so dass dieses als eine Ätz- und Aufwachsmaske bei der Herstellung des verformungsinduzierenden Halbleitermaterials dient. Insbesondere während des Ätzprozesses zur Herstellung der Aussparungen in dem Halbleitermaterial können sehr selektive Ätzrezepte angewendet werden, wodurch ein unerwünschter Materialverlust in dem freiliegenden dielektrischen Deckmaterial vermieden wird, das somit in einer späteren Fertigungsphase auf der Grundlage besserer Prozessbedingungen entfernt werden kann.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Lehre vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.