DE102009012583A1 - Modulator - Google Patents
Modulator Download PDFInfo
- Publication number
- DE102009012583A1 DE102009012583A1 DE102009012583A DE102009012583A DE102009012583A1 DE 102009012583 A1 DE102009012583 A1 DE 102009012583A1 DE 102009012583 A DE102009012583 A DE 102009012583A DE 102009012583 A DE102009012583 A DE 102009012583A DE 102009012583 A1 DE102009012583 A1 DE 102009012583A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- current
- stream
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
Landscapes
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
Description
- Hintergrund der Erfindung
- Modulatoren werden zur Signalübertragung in drahtlosen oder drahtgestützten Kommunikationssystemen eingesetzt. Eine der Funktionen eines Modulators ist, eine Information auf ein Trägerfrequenzsignal zu modulieren, um ein Übertragungssignal bereitzustellen. Das Übertragungssignal wird verstärkt, bevor es an einen Übertragungskanal geliefert wird.
- Bei typischen Sendern wird eine digitale Basisbandinformation, welche zu übertragen ist, zuerst durch einen Digital-Analog-Wandler (DAC („Digital Analog Converter”) in eine analoge Information gewandelt. Der DAC kann ein R-String-DAC oder ein Strom gesteuerter DAC sein. Um das Außenbandquantisierungsrauschen des DAC zu dämpfen, wird der Ausgang des DACs einem RC-Filter (RC („Resistor-Capacitor”), d. h. einem aus Widerstand und Kapazität aufgebauten Filter) bereitgestellt. Die Ausgabe des RC-Filters wird durch einen Spannungs-/Strom-Wandler in einen Strom gewandelt. Der Strom wird auf den Source-Anschluss eines multipliziererbasierten differenziellen Aufwärtsmischerpaares aufgebracht. Die Gate-Anschlüsse des Mischerpaares werden durch ein Frequenzsignal angesteuert, welches durch einen lokalen Oszillator (LO) bereitgestellt wird. Das Frequenzsignal wird derart gewählt, das es auf der gewünschten Funkfrequenz des Senders liegt. Dieser Ansatz erfordert, dass der Spannungs-/Strom-Wandler eine hohe Linearität aufweist, was zu einem erhöhten Leistungverbrauch des Senders führt. Das heißt, wenn sich die Linearitätsanforderungen für den Spannungs-/Strom-Wandler erhöhen, erhöht sich der Ruhestrom der Transistoren innerhalb des Wandlers bezüglich des modulierten Stromes. Eine hohe Linearität für den Spannungs-/Strom-Wandler ist insbesondere schwierig zu erzielen, wenn die Transistoren nicht lineare Charakteristiken aufweisen.
- Zusammenfassung der Erfindung
- Es die Aufgabe der vorliegenden Erfindung, die vorab beschriebenen Probleme nach dem Stand der Technik zumindest zu verringern.
- Erfindungsgemäß wird diese Aufgabe durch einen Modulator nach Anspruch 1, durch einen Funkfrequenz-Digital-Analog-Wandler nach Anspruch 9 und durch ein Verfahren nach Anspruch 10 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
- Im Rahmen der vorliegenden Erfindung wird ein Modulator bereitgestellt, welcher mehrere 1-Bit-Digital-Analog-Wandler und einen Mischer umfasst. Dabei ist jeder Wandler derart ausgestaltet, dass er ein jeweiliges Bit aus einem digitalen Wort empfängt und einen entsprechenden Strom abhängig von dem jeweiligen Bit bereitstellt. Dabei ist die (maximale) Amplitude des jeweiligen Stromes insbesondere von der Position des entsprechenden Bits in dem digitalen Wort abhängig, wie es für den erfindungsgemäßen Digital-Analog-Wandler unten genauer ausgeführt wird. Der Modulator ist derart ausgestaltet, dass der Mischer als einen Eingangsstrom eine Summe der mehreren Ströme erhält und dass der Mischer als weitere Eingabe ein Frequenzsignal erhält. Der Mischer ist derart ausgestaltet, dass er abhängig von dem Frequenzsignal und von dem Eingangsstrom ein Ausgangssignal bereitgestellt, welches insbesondere das Frequenzsignal ist, welches mittels des Eingangsstroms von dem Mischer moduliert worden ist.
- Im Rahmen der vorliegenden Erfindung wird darüber hinaus ein Digital-Analog-Wandler bereitgestellt. Der Digital-Analog-Wandler umfasst mehrere 1-Bit-Digital-Analog-Wandler, einen Addierer und einen Mischer. Jeder der 1-Bit-Digital-Analog-Wandler nimmt ein Bit eines digitalen Wortes entgegen und stellt abhängig von dem Bit einen Ausgangsstrom bereit. Dabei hängt die (maximale) Amplitude des Ausgangsstromes insbesondere von der Bitposition des jeweiligen Bits in dem digitalen Wort ab, wobei beispielsweise die (maximale) Amplitude des Ausgangsstromes, welcher das zweitwichtigste Bit repräsentiert, der Hälfte der (maximalen) Amplitude desjenigen Ausgangsstroms entspricht, welcher das wichtigste Bit repräsentiert. Die (maximale) Amplitude des Ausgangsstroms, welcher das drittwichtigste Bit repräsentiert, entspricht beispielsweise der Hälfte der (maximalen) Amplitude desjenigen Ausgangsstroms, welcher das zweitwichtigste Bit repräsentiert, usw.. Der Addierer ist zum Aufsummieren der Ausgangsströme der 1-Bit-Digital-Analog-Wandler ausgestaltet. Der Mischer moduliert ein Frequenzsignal als Funktion der von dem Addierer erhaltenen Summe der Ausgangsströme der 1-Bit-Digital-Analog-Wandler.
- Im Rahmen der vorliegenden Erfindung wird schließlich ein Verfahren zur Wandlung eines digitalen Wortes in ein Frequenzsignal bereitgestellt. Dabei wird ein digitales Wort bereitgestellt, welches mindestens zwei Bit umfasst. Jedes Bit wird in einen dem Wert des jeweiligen Bits entsprechenden Strom gewandelt. Dabei hängt die (maximale) Amplitude des jeweiligen Stroms insbesondere von der Position des jeweiligen Bits in dem digitalen Wort ab, wie es vorab erläutert worden ist. Die den jeweiligen Bits entsprechenden Ströme werden aufsummiert und ein Trägerfrequenzsignal wird als Funktion der Summe dieser Ströme moduliert.
- Kurze Beschreibung der Zeichnungen
- Die beigefügten Figuren, welche einen Teil dieser Spezifikation darstellen, sollen ein Verständnis der vorliegenden Erfindung erleichtern. Die Figuren stellen erfindungsgemäße Ausführungsformen dar und erläutern zusammen mit der Beschreibung die Prinzipien der vorliegenden Erfindung. Anhand der folgenden detaillierten Beschreibung und zusammen mit den Figuren werden auch andere erfindungsgemäße Ausführungsformen und zahlreiche Vorteile der vorliegenden Erfindung ersichtlich. Bei den Figuren bezeichnen gleiche Bezugszeichen entsprechende gleiche Teile.
-
1 stellt eine erfindungsgemäße Ausführungsform eines Senders dar, welcher einen RF-DAC umfasst. -
2 stellt eine erfindungsgemäße Ausführungsform eines Abschnitts des RF-DACs dar. -
3 stellt eine erfindungsgemäße Ausführungsform eines Modulators dar. -
4 stellt eine erfindungsgemäße Ausführungsform eines Filters dar, welcher in einem Modulator eingesetzt werden kann. -
5 stellt eine erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dar, welcher in einem Modulator eingesetzt werden kann. -
6 stellt eine weitere erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dar, welcher in einem Modulator eingesetzt werden kann. -
7 stellt eine erfindungsgemäße Ausführungsform eines Ausgangstreiberpaars dar, welcher einen „single balanced” Mischer aufweist. -
8 stellt eine erfindungsgemäße Ausführungsform eines Ausgangstreiberpaars dar, welcher einen vollständig symmetrischen Mischer aufweist, der in einem Modulator eingesetzt werden kann. - Detaillierte Beschreibung
-
1 stellt eine erfindungsgemäße Ausführungsform eines Senders dar, welcher einen RF-DAC (RF („Radio Frequency”), es handelt sich also um einen Funkfrequenz-DAC) aufweist. Der Sender umfasst eine Basisbandeinheit101 , welche zu übertragende Daten in der Form eines digitalen Wortes bereitstellt, welches ein oder mehr Bits umfasst. Die Daten werden einer digitalen Schnittstelle bereitgestellt, welche eine erste Signalleitung102 , eine zweite Signalleitung103 und eine dritte Signalleitung104 aufweist. Jede Signalleitung stellt ein Bit des digitalen Wortes bereit. Ein Bit wird über die erste Signalleitung102 einem ersten Tiefpassfilter105 bereitgestellt. Ein Ausgang des ersten Tiefpassfilters105 wird einer RF-DAC-Einheit108 bereitgestellt. Ein Bit wird über die zweite Signalleitung103 einem zweiten Tiefpassfilter106 bereitgestellt. Ein Ausgang des zweiten Tiefpassfilters106 wird der RF-DAC-Einheit108 bereitgestellt. Ein Bit wird über die dritte Signalleitung104 einem dritten Tiefpassfilter107 bereitgestellt. Ein Ausgang des dritten Tiefpassfilters107 wird der RF-DAC-Einheit108 bereitgestellt. Dabei kann irgendeine geeignete Anzahl von Signalleitungen und/oder Tiefpassfiltern eingesetzt werden, um z. B. alle Bits des digitalen Wortes der RF-DAC-Einheit108 bereitzustellen. Die Gesamtzahl der Bits hängt also insbesondere davon ab, mit wie vielen Bits das digitale Wort dargestellt ist. Das digitale Wort kann beispielsweise 8 Bit oder 1 Byte groß sein. Die Größe des Wortes wird insbesondere abhängig von der Genauigkeit, welche zur Übertragung einer Information benötigt wird, definiert. - Bei der dargestellten Ausführungsform umfasst der Sender einen Frequenz-Synthesizer
109 . Der Frequenz-Synthesizer109 kann einen Phasenregelkreis (PLL („Pase-Locked-Loop”)), einen spannungsgesteuerten Oszillator (VCO („Voltage Controlled Oscillator”)) oder einen Ringoszillator umfassen. Der Frequenzsynthesizer109 kann auch einen Phasensynthesizer oder einen analogen PLL oder einen digitalen PLL umfassen. Der Frequenz-Synthesizer109 ist bei der dargestellten Ausführungsform zwischen die Basisband-Einheit101 und die RF-DAC-Einheit108 gekoppelt. - Die RF-DAC-Einheit
108 ist mit einem Ausgabemedium110 gekoppelt. Bei der in1 dargestellten Ausführungsform ist das Ausgabemedium110 eine Antenne. Der Sender kann bei drahtlosen und drahtgestützten Anwendungen eingesetzt werden, was eine Datenübertragung per Funk einschließt. Das Ausgangsmedium110 kann auch eine Koppelvorrichtung oder ein Kontakt sein, welcher mit einer Übertragungsleitung, wie beispielsweise einem Kupferdraht oder einem optischen Wellenleiter, verbindbar ist. - Bei der in
1 dargestellten Ausführungsform ist der Sender ein polarer Transmitter, welcher eine Polarmodulation für ein Übertragungssignal einsetzt. Die Basisband-Einheit101 stellt als Nutzdaten eine Amplitudeninformation bereit, welche als ein digitales Wort bereitgestellt wird. Die Basisband-Einheit101 stellt darüber hinaus eine Phaseninformation bereit, welche dem Frequenz-Synthesizer109 bereitgestellt wird. Dabei kann die Phaseninformation dem Frequenz-Synthesizer109 als ein digitales Wort oder als eine analoge Information bereitgestellt werden. Bei der dargestellten Ausführungsform werden die Amplitudeninformation und die Phaseninformation durch den RF-DAC108 kombiniert. Der RF-DAC108 umfasst mehrere Segmente, welche jeweils ein entsprechendes Bit der Amplitudeninformation entgegennehmen. Bei der dargestellten Ausführungsform erhalten alle Segmente innerhalb des RF-DAC108 eine Ausgabe des Frequenz-Synthesizers109 . Es sind allerdings auch Ausführungsformen denkbar, wobei irgendeine geeignete Anzahl von Segmenten, welche beispielsweise von der Anzahl der Bits im digitalen Wort abweicht, eine Ausgabe des Frequenz-Synthesizers109 entgegennehmen. - In
2 ist eine erfindungsgemäße Ausführungsform eines Segments des RF-DAC108 dargestellt. Das Segment umfasst einen ersten Eingangsanschluss201 , welcher eine Ausgabe von einem der Tiefpassfilter105 ,106 oder107 entgegennimmt. Das Segment umfasst einen zweiten Eingangsanschluss202 , welcher eine Ausgabe von dem Frequenz-Synthesizer109 entgegennimmt. Darüber hinaus umfasst das Segment einen dritten Eingangsanschluss203 , welcher mit einer Versorgungsspannung VDD gekoppelt ist. - Bei der dargestellten Ausführungsform ist der erste Eingangsanschluss
201 über einen ersten Widerstand204 mit einem Kollektor-Anschluss eines ersten Transistors205 gekoppelt. Ein Emitter-Anschluss des ersten Transistors205 liegt an Masse. Der Widerstand204 und der Kollektor-Anschluss des ersten Transistors205 sind darüber hinaus mit einem Basis-Anschluss eines zweiten Transistors206 gekoppelt. Ein Basis-Anschluss des ersten Transistors205 ist über einen zweiten Widerstand207 mit einem ersten Knoten208 gekoppelt. Ein Emitter-Anschluss des zweiten Transistors206 ist mit dem ersten Knoten208 gekoppelt. Ein Kollektor-Anschluss des zweiten Transistors206 ist mit dem dritten Eingangsanschluss203 gekoppelt. - Bei der dargestellten Ausführungsform ist der zweite Eingangsanschluss
202 über eine erste Kapazität209 mit einem zweiten Knoten210 gekoppelt. Der erste Knoten208 ist über einen dritten Widerstand211 mit dem zweiten Knoten210 gekoppelt. Der zweite Knoten210 ist darüber hinaus mit einem Basis-Anschluss eines dritten Transistors212 gekoppelt. Ein Emitter-Anschluss des dritten Transistors212 liegt an Masse. Ein Kollektor-Anschluss des dritten Transistors212 ist mit einem dritten Knoten213 gekoppelt. Der dritte Knoten213 ist über eine Induktivität214 mit dem dritten Eingangsanschluss203 gekoppelt. Darüber hinaus ist der dritte Knoten213 über eine zweite Kapazität215 mit einem Ausgangsanschluss216 gekoppelt. - Die Funktion des Segments wird im Folgenden beschrieben. Die Ausgabe des Tiefpassfilters, welche an dem ersten Eingang
201 entgegengenommen wird, wird über den ersten Widerstand204 in einen ersten Strom durch den ersten Transistor205 gewandelt. Der erste Strom wird mittels des zweiten Transistors206 in den dritten Transistor212 kopiert. Der niederfrequente Strom durch den dritten Transistor212 wird mit einem Signal eines lokalen Oszillators, d. h. der Ausgabe des Frequenz-Synthesizers, welche an dem zweiten Eingang202 entgegengenommen wird, über die nichtlineare Charakteristik des dritten Transistors212 moduliert. Die erste Kapazität209 stellt eine Wechselspannungs-Kopplung, d. h. eine Unterdrückung eines Gleichspannungsanteils der Ausgabe des Frequenz-Synthesizers109 , sicher. Das Verhältnis zwischen der Verstärkung des ersten Transistors205 und der Verstärkung des dritten Transistors212 hängt von einer Gewichtung ab, welche ein entsprechendes Bit, das in das Segment eingespeist wird, in dem digitalen Wort aufweist. Das Gewicht korrespondiert mit einer Position des entsprechenden Bits in einem entsprechenden digitalen Wort. - Die Ausgaben der unterschiedlichen Segmente werden addiert, um ein Übertragungssignal des in
1 dargestellten Senders bereitzustellen. Daher werden innerhalb des RF-DAC108 die Ausgaben der Tiefpassfilter, d. h. des ersten Tiefpassfilters105 , des zweiten Tiefpassfilters106 und des dritten Tiefpassfilters107 , bitweise in Ströme gewandelt. Jeder dieser Ströme steuert eine gesteuerte Stromquelle an. Wenn die Stromquellen als eine Funktion des Gewichtes der entsprechenden Bits in dem digitalen Wort ausgelegt sind, repräsentiert die Summe aller Ausgaben der Segmente das digitale Signal nach einer Wandlung in ein analoges Format, und diese Summe wird auf eine Trägerfrequenz moduliert. -
3 stellt eine erfindungsgemäße Ausführungsform eines Modulators dar. Der Modulator ist insbesondere ein Wandler oder Umsetzer, welcher einen oder mehrere Kanäle umfasst, wobei jeder Kanal einen oder mehrere Tiefpassfilter, einen oder mehrere DACs oder eine oder mehrere Skalierungseinheiten umfasst. Bei der dargestellten Ausführungsform umfasst der Modulator eine digitale Schnittstelle mit einem ersten Eingangsanschluss301 , einem zweiten Eingangsanschluss302 und einem dritten Eingangsanschluss303 . Der erste Eingangsanschluss301 ist über einen ersten Tiefpassfilter304 und einen ersten DAC305 mit einer ersten Skalierungseinheit306 gekoppelt. Der zweite Eingangsanschluss302 ist über einen zweiten Tiefpassfilter307 und einen zweiten DAC308 mit einer zweiten Skalierungseinheit309 gekoppelt. Der dritte Eingangsanschluss303 ist über einen dritten Tiefpassfilter310 und einen dritten DAC311 mit einer dritten Skalierungseinheit312 gekoppelt. Dabei können die erste Skalierungseinheit306 , die zweite Skalierungseinheit309 und die dritte Skalierungseinheit312 als ein Stromspiegel realisiert sein, welcher einen entsprechenden Strom gemäß dem Gewicht des Bits innerhalb des digitalen Worts als einen Ausgangsstrom skaliert (oder einstellt). Insbesondere skaliert dabei die erste Skalierungseinheit306 den Strom mit einem Verhältnis von 1:20, die zweite Skalierungseinheit309 skaliert den Strom mit einem Verhältnis von 1:21 und die dritte Skalierungseinheit312 skaliert den Strom mit einem Verhältnis von 1:2n (d. h. die Amplitude des von der ersten Skalierungseinheit306 ausgegebenen Stroms ist insbesondere um 2n größer als die Amplitude des von der dritten Skalierungseinheit312 , welche dem LSB entspricht, ausgegebenen Stroms). Die Anzahl n entspricht dabei einer Anzahl von Bits innerhalb des digitalen Worts. Die erste Skalierungseinheit306 stellt insbesondere einen Strom bereit, welcher dem höchstwertigen Bit (MSB („Most Significant Bit”)) des digitalen Worts entspricht während die dritte Skalierungseinheit312 einen Strom bereitstellt, welcher dem niederwertigsten Bit (LSB („Least Significant Bit”)) des digitalen Worts entspricht. - Die Ausgabe der ersten Skalierungseinheit
306 , die Ausgabe der zweiten Skalierungseinheit309 und die Ausgabe der dritten Skalierungseinheit312 werden entsprechend zu einem Knoten313 zusammengeführt. Der Gesamtstrom, welcher dem Knoten313 bereitgestellt wird, ist die Summe der Ausgaben der ersten Skalierungseinheit306 , der zweiten Skalierungseinheit309 und der dritten Skalierungseinheit312 . Der Knoten313 ist mit einem Eingang eines Mischers314 verbunden. Der Mischer314 weist einen differenziellen Eingang315 auf, welcher ein Trägerfrequenzsignal entgegennehmen kann. Der Mischer314 moduliert den Gesamtstrom auf das Frequenzsignal und stellt an einem Ausgang316 ein moduliertes Signal bereit. Erfindungsgemäß können auch andere geeignete Architekturen für den in3 dargestellten Modulator eingesetzt werden. Natürlich können auch eine andere geeignete Anzahl von Bits, DACs und Skalierungseinheiten eingesetzt werden. -
4 stellt eine erfindungsgemäße Ausführungsform eines Filters dar, welches in einem erfindungsgemäßen oder anderen Modulator eingesetzt werden kann. Das Filter umfasst einen ersten Eingang401 und einen zweiten Eingang402 (d. h. einen differenziellen Eingang). Dabei nimmt der erste Eingang401 beispielsweise ein das jeweilige Bit repräsentierendes Signal und der zweite Eingang ein dazu komplementäres Signal entgegen. Der erste Eingang401 ist über einen ersten Widerstand403 und einen zweiten Widerstand404 mit einem ersten differenziellen Eingang eines ersten Verstärkers405 verbunden. Der zweite Eingang402 ist über einen dritten Widerstand406 und einen vierten Widerstand407 mit einem zweiten differenziellen Eingang des ersten Verstärkers405 verbunden. Ein erster differenzieller Ausgang408 des ersten Verstärkers405 ist über eine erste Kapazität409 mit dem ersten differenziellen Eingang verbunden. Der erste differenzielle Ausgang408 ist über einen fünften Widerstand410 mit einem ersten Knoten411 verbunden, welcher zwischen dem ersten Widerstand403 und dem zweiten Widerstand404 angeordnet ist. Ein zweiter differenzieller Ausgang412 des ersten Verstärkers405 ist über eine zweite Kapazität413 mit dem ersten differenziellen Eingang verbunden. Der zweite differenzielle Ausgang412 ist über einen sechsten Widerstand414 mit einem zweiten Knoten415 verbunden, welcher zwischen dem dritten Widerstand406 und dem vierten Widerstand407 angeordnet ist. Der erste Knoten411 und der zweite Knoten415 sind miteinander durch ein Paar von zwei Kapazitäten, welche parallel verbunden sind, gekoppelt. Der erste Verstärker405 kann in Kombination mit den verschiedenen Rückkoppelelementen einen ersten biquadratischen Integrator ausbilden. - Bei der dargestellten Ausführungsform ist der erste differenzielle Ausgang
408 über einen siebten Widerstand416 und einen achten Widerstand417 mit einem dritten differenziellen Eingang eines zweiten Verstärkers418 verbunden. Der zweite differenzielle Ausgang412 ist über einen neunten Widerstand419 und einen zehnten Widerstand420 mit einem vierten differenziellen Eingang des zweiten Verstärkers418 verbunden. Ein dritter differenzieller Ausgang421 des zweiten Verstärkers418 ist über eine dritte Kapazität422 mit dem dritten differenziellen Eingang verbunden. Der dritte differenzielle Ausgang421 ist über einen elften Widerstand423 mit einem dritten Knoten424 verbunden, welcher zwischen dem siebten Widerstand416 und dem achten Widerstand417 angeordnet ist. Ein vierter differenzieller Ausgang425 des zweiten Verstärkers418 ist über eine vierte Kapazität426 mit dem vierten differenziellen Eingang verbunden. Der vierte differenzielle Ausgang425 ist über einen zwölften Widerstand427 mit einem vierten Knoten428 verbunden, welcher zwischen dem neunten Widerstand419 und dem zehnten Widerstand420 angeordnet ist. - Der dritte Knoten
424 und der vierte Knoten428 sind miteinander über ein Paar von zwei Kapazitäten gekoppelt, welche parallel verbunden sind. Auch der zweite Verstärker418 kann in Kombination mit den verschiedenen Rückkoppelelementen einen zweiten biquadratischen Integrator ausbilden. - Das Filter bei der in
4 dargestellten Ausführungsform ist ein Filter vierter Ordnung, welches von zwei biquadratischen Integrator-Filtern ausgebildet wird, welche mit einer differenziellen Struktur ausgebildet sind. Natürlich können auch andere Strukturen oder Filter, wie beispielsweise Filter geringerer Ordnung, einendige oder nicht differenziell arbeitende Filter oder andere geeignete Filterstrukturen eingesetzt werden. - In
5 ist eine erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dargestellt, welcher in einem erfindungsgemäßen oder auch anderen Modulator (z. B. bei dem in3 dargestellten) eingesetzt werden kann. Der Spannungs-/Strom-Wandler umfasst ein differenzielles Paar, welches einen ersten Eingang501 und einen zweiten Eingang502 aufweist. Dabei nimmt der erste Eingang501 beispielsweise ein das jeweilige Bit repräsentierendes Signal und der zweite Eingang502 ein dazu komplementäres Signal entgegen. Es ist auch möglich, dass die Eingänge501 ,502 mit den Ausgängen421 ,425 des Filters verbunden werden. - Der erste Eingang
501 ist mit einem Gate-Anschluss eines ersten PMOS-Transistors503 verbunden. Ein Drain-Anschluss des ersten PMOS-Transistors503 ist mit einer ersten Stromquelle504 verbunden. Ein Source-Anschluss des ersten PMOS-Transistors503 ist über einen diodenartig angeschlossenen Anreicherungstransistor505 mit einem Masse-Anschluss verbunden. Der zweite Eingang502 ist mit einem Gate-Anschluss eines zweiten PMOS-Transistors506 verbunden. Ein Drain-Anschluss des zweiten PMOS-Transistors506 ist mit einer zweiten Stromquelle507 verbunden. Ein Source-Anschluss des zweiten PMOS-Transistors506 ist über einen diodenartig angeschlossenen MOS-Transistor508 mit einem Masse-Anschluss verbunden. Ein Gate-Anschluss des MOS-Transistors508 ist mit einem Gate-Anschluss eines Stromausgabetransistors509 verbunden. Der diodenartig angeschlossene MOS-Transistor508 und der Stromausgabetransistor509 bilden einen Stromspiegel aus. - Ein Source-Anschluss des Stromausgabetransistors
509 liegt an Masse während ein Drain-Anschluss des Stromausgabetransistors509 mit einem Ausgang510 des Wandlers verbunden ist. Der Drain-Anschluss des ersten PMOS-Transistors503 und der Drain-Anschluss des zweiten PMOS-Transistors506 sind über einen Widerstand512 miteinander gekoppelt. Der erste PMOS-Transistor503 und der zweite PMOS-Transistor506 bilden ein differentielles Paar aus. Dabei kann das differenzielle Paar durch den Widerstand512 degeneriert oder entartet sein. - Der Spannungs-/Strom-Wandler kann als ein Modulator ausgestaltet sein, wobei eine erste Spannung V1 eine Ausgangsspannung des differenziellen Filters ist (V1 liegt insbesondere zwischen dem dritten Ausgang
421 des Filters und Masse). Diese Ausgangsspannung des Filters, welcher in4 dargestellt ist, kann auf den ersten Eingang501 aufgebracht werden. Bei der dargestellten Ausführungsform ist eine zweite Spannung V2 eine weitere Ausgangsspannung des differenziellen Filters (V2 liegt insbesondere zwischen dem vierten Ausgang425 des Filters und Masse). Dabei wird diese weitere Ausgangsspannung des Filters, welches in4 dargestellt ist, insbesondere auf den zweiten Ausgang502 aufgebracht. Beispielsweise kann der dritte Ausgang421 des Filters mit dem ersten Eingang501 und der vierte Ausgang425 des Filters mit dem zweiten Eingang502 verbunden sein. Wenn bei der dargestellten Ausführungsform der Kehrwert der Transkonduktanz oder der Steilheit des differenziellen Paares, d. h. wenn der erste PMOS-Transistor503 und der zweite PMOS-Transistor506 , viel kleiner als der Widerstand R des Widerstands512 , welcher das differenzielle Paar trennt, ist/sind, kann ein Strom durch den MOS-Transistor508 mit der folgenden Gleichung (1) abgeschätzt werden. - Dabei wird der Strom I2 durch die zweite Stromquelle
507 bereitgestellt. - Der Strom I wird durch den Stromausgangstransistor
509 gespiegelt. Der Stromspiegel ist derart ausgestaltet, dass der Strom I als eine Funktion der Bitposition in dem digitalen Wort gewichtet ist. Wenn sich der Spannungs-/Strom-Wandler in einem Modulator-Pfad befindet, welcher dem n-ten Bit des digitalen Worts zugewiesen ist, beträgt die Skalierung 1:2n. Bei dieser Ausführungsform umfasst der Spannungs-/Strom-Wandler demnach die Skalierungseinheit des Modulators. - In
6 ist eine weitere erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dargestellt, welcher in einem erfindungsgemäßen oder anderen Modulator (z. B. in dem in3 dargestellten Modulator) eingesetzt werden kann. Zur Vereinfachung des Verständnisses besitzen Elemente, welche dieselben Eigenschaften und dieselbe Funktion wie diejenigen aufweisen, welche in5 dargestellt sind, dieselben Namen und Bezugszeichen, wobei auf eine wiederholende Beschreibung verzichtet wird. Die in6 dargestellte Ausführungsform umfasst einen zweiten MOS-Transistor601 , welcher einen Gate-Anschluss aufweist, der mit dem Gate-Anschluss des diodenartig angeschlossenen MOS-Transistors508 gekoppelt ist. Ein Source-Anschluss des zweiten MOS-Transistors601 liegt an Masse. Ein Drain-Anschluss des zweiten MOS-Transistors601 ist mit einem Drain-Anschluss eines dritten PMOS-Transistors602 gekoppelt. Ein Gate-Anschluss des dritten PMOS-Transistors602 liegt an Masse. Der Drain-Anschluss des zweiten MOS-Transistors601 und der Drain-Anschluss des dritten PMOS-Transistors602 sind mit einer dritten Stromquelle603 und mit einem Source-Anschluss eines dritten MOS-Transistors604 gekoppelt. Ein Drain-Anschluss des dritten MOS-Transistors604 liegt an Masse. Ein Gate-Anschluss des dritten MOS-Transistors604 ist mit einem Gate-Anschluss und einem Source-Anschluss eines vierten MOS-Transistors605 gekoppelt. Ein Drain-Anschluss des vierten MOS-Transistors605 liegt an Masse. Der Source-Anschluss des vierten MOS-Transistors605 ist mit einem Drain-Anschluss eines fünften MOS-Transistors606 gekoppelt, dessen Source-Anschluss an Masse liegt. Ein Gate-Anschluss des fünften MOS-Transistors606 ist mit dem Gate-Anschluss und dem Source-Anschluss des diodenartig angeschlossenen Anreicherungstransistors505 gekoppelt. - Bei dieser Ausführungsform ist der diodenartig angeschlossene MOS-Transistor
508 nicht direkt mit dem Stromausgabetransistor509 , sondern indirekt durch den Drain-Source-Pfad des dritten PMOS-Transistors602 und einen diodenartig angeschlossenen sechsten MOS-Transistor607 verbunden. Der sechste MOS-Transistor607 umfasst einen Drain-Anschluss, welcher mit dem Source-Anschluss des dritten PMOS-Transistors602 gekoppelt ist. Ein Source-Anschluss des sechsten MOS-Transistors607 liegt an Masse. Der Drain- und der Gate-Anschluss des sechsten MOS-Transistors607 sind mit dem Gate-Anschluss des Stromausgabetransistors509 gekoppelt. - Bei der dargestellten Ausführungsform kann ein Strom I, welcher durch den Stromspiegel, der durch den diodenartig angeschlossenen sechsten MOS-Transistor
607 und den Stromausgabetransistor509 ausgebildet ist, bereitgestellt wird, mit folgender Gleichung (2) bestimmt werden. - Dabei wird der Strom I1 durch die erste Stromquelle
504 , der Strom I2 durch die zweite Stromquelle507 und der Strom I3 durch die dritte Stromquelle603 bereitgestellt. Die Spannung Vn wird an dem Drain-Anschluss des ersten PMOS-Transistors503 bereitgestellt, während die Spannung Vp an dem Drain-Anschluss des zweiten PMOS-Transistors506 bereitgestellt wird. Wenn I1 und I2 gleich groß gewählt werden, lässt sich der Strom I durch folgende Gleichung (3) ausdrücken. - Der Strom I wird an dem Stromausgabetransistor
509 gespiegelt. Der Stromspiegel ist derart ausgestaltet, dass der Strom durch eine Funktion der Bitposition in dem digitalen Wort gewichtet wird. Daher beträgt die Skalierung, wenn der Spannungs-/Strom-Wandler beispielsweise in einem Modulator-Pfad dem n-ten Bit des digitalen Wortes zugewiesen ist, 1:2n. Daher umfasst der Spannungs-/Strom-Wandler bei dieser Ausführungsform die Skalierungseinheit des Modulators. - Durch das differenzielle Paar, d. h. das Paar, welches den ersten PMOS-Transistor
503 und den zweiten PMOS-Transistor506 umfasst, ist der Ausgangsstrom insbesondere unabhängig von einem Gleichstromanteil. Der Gleichstromanteil sollte eine geeignete Größe aufweisen, um eine ausreichende Linearität für alle Ausgangsspannungen sicherzustellen, für welche durch ein Filter an dem ersten Eingang501 und den zweiten Eingang502 gesorgt wird. D. h. das Filter (z. B. das in4 dargestellte Filter) soll insbesondere Spannungen und/oder Ströme über seine Ausgänge (z. B.421 und425 ) ausgeben, so dass der Gleichanteil dieser Spannungen und/oder Ströme, welche an den Eingängen501 ,502 angelegt werden, derart eingestellt ist, dass der in5 oder6 dargestellte Wandler in einem möglichst linearen Bereich arbeitet. Die in6 dargestellte Ausführungsform minimiert darüber hinaus die Erzeugung von unerwünschten Oberwellen, welche während der Wandlung auftreten können. - In
7 ist eine erfindungsgemäße Ausführungsform eines Ausgangstreibers dargestellt, welcher einen so genannten „single balanced” Mischer, der in einem erfindungsgemäßen Modulator oder auch in einem anderen Modulator eingesetzt werden kann, umfasst. Der Mischer umfasst einen differenziellen Eingang mit einem ersten Eingang701 und einem zweiten Eingang702 , welche ein Signal eines lokalen Oszillators und ein dazu komplementäres Signal des lokalen Oszillators erhalten. Dabei wird das Signal des lokalen Oszillators von einem Oszillator bereitgestellt, welcher in7 nicht dargestellt ist. Der Oszillator kann beispielsweise ein spannungsgesteuerter Oszillator (VCO), ein digital gesteuerter Oszillator (DCO („Digital Controlled Oscillator”)), ein quarzgesteuerter Oszillator oder irgendein anderer geeigneter Frequenz-Synthesizer sein, welcher das Signal (eines lokalen Oszillators) bereitstellen kann. Der erste Eingang701 ist mit einem Gate-Anschluss eines ersten Transistors703 gekoppelt. Der zweite Eingang702 ist mit einem Gate-Anschluss eines zweiten Transistors704 gekoppelt. Ein Drain-Anschluss des ersten Transistors703 ist mit einem Drain-Anschluss des zweiten Transistors704 über eine erste Induktivität705 und eine zweite Induktivität706 gekoppelt. Ein Knoten zwischen der ersten Induktivität705 und der zweiten Induktivität706 ist mit einem Versorgungsspannungsanschluss720 gekoppelt. Der Mischer umfasst einen weiteren Eingang, welcher durch einen Knoten707 ausgebildet ist, der mit einem Source-Anschluss des ersten Transistors703 und mit einem Source-Anschluss des zweiten Transistors704 gekoppelt ist. - Bei der in
7 dargestellten Ausführungsform umfasst der Ausgangstreiber einen ersten Treiber708 mit einem ersten Eingang709 . Der Ausgangstreiber umfasst darüber hinaus einen zweiten Treiber710 mit einem zweiten Eingang711 , einen dritten Treiber712 mit einem dritten Eingang713 und einen vierten Treiber mit einem vierten Eingang715 . Natürlich können bei anderen erfindungsgemäßen Ausführungsformen mehr oder weniger Treiber eingesetzt werden. Bei der dargestellten Ausführungsform weisen alle Treiber einen Ausgang auf, welche jeweils mit dem Knoten707 gekoppelt sind, um ein Gesamteingangssignal bereitzustellen, welches der Summe der Ausgangsströme, die durch die Treiber bereitgestellt werden, entspricht. Die Treiber werden entsprechend der Position des von ihnen jeweils verarbeiteten Bits gewichtet. Diese Treiber korrespondieren insbesondere mit den in3 dargestellten Skalierungseinheiten. - Bei der dargestellten Ausführungsform umfasst der Mischer einen Ausgang
716 , welcher mit dem Source-Anschluss des zweiten Transistors702 über eine Kapazität717 gekoppelt ist. Der Ausgang716 ist auch mit einem Spannungsteiler gekoppelt, welcher einen ersten Widerstand718 und einen zweiten Widerstand719 umfasst. An dem Ausgang716 stellt der Mischer ein hochfrequentes Signal bereit, bei welchem das Gesamteingangssignal, welches durch die Ausgangstreiber bereitgestellt wird, auf das Signal des lokalen Oszillators moduliert ist. Dieses hochfrequente Signal ist insbesondere ein Funksignal. - In
8 ist eine erfindungsgemäße Ausführungsform eines Ausgangstreibers mit einem vollständig symmetrischen („fully balanced”) Mischer dargestellt, welcher in einem erfindungsgemäßen oder einem anderen Modulator eingesetzt werden kann. Der Mischer umfasst einen parallelen Eingang (insbesondere einen differenziellen Eingang), welcher einen ersten Eingang801 und einen zweiten Eingang802 umfasst, welche beide derart ausgestaltet sind, dass sie ein Signal von einem lokalen Oszillator entgegennehmen. Ähnlich wie der in7 dargestellte Mischer wird der Oszillator, welcher dieses Signal bereitstellt, in8 nicht dargestellt. Der erste Eingang801 ist mit einem Gate-Anschluss eines ersten Transistors803 gekoppelt. Der zweite Eingang802 ist mit einem Gate-Anschluss eines zweiten Transistors804 gekoppelt. Ein Source-Anschluss des ersten Transistors803 ist mit einem ersten Knoten805 und mit einem Source-Anschluss eines dritten Transistors806 gekoppelt. Ein Source-Anschluss des zweiten Transistors804 ist mit einem zweiten Knoten807 und einem Source-Anschluss eines vierten Transistors808 gekoppelt. Ein Gate-Anschluss des dritten Transistors806 ist mit einem Gate-Anschluss des vierten Transistors808 gekoppelt. Ein Drain-Anschluss des ersten Transistors803 ist mit einem Drain-Anschluss des vierten Transistors808 gekoppelt. Ein Drain-Anschluss des dritten Transistors806 ist mit einem Drain-Anschluss des zweiten Transistors804 gekoppelt. Der Drain-Anschluss des ersten Transistors803 ist über eine erste Induktivität809 und eine zweite Induktivität810 mit dem Drain-Anschluss des zweiten Transistors804 gekoppelt. Ein Knoten, welcher zwischen der ersten Induktivität809 und der zweiten Induktivität810 angeordnet ist, ist mit einem Versorgungsspannungsanschluss811 gekoppelt. Ein Gate-Anschluss des dritten Transistors806 ist mit einem Gate-Anschluss des vierten Transistors808 gekoppelt. Bei der dargestellten Ausführungsform umfasst der Ausgangstreiber, welcher in8 dargestellt ist, eine differenzielle Gruppe von Treibern für jedes Bit des digitalen Wortes (d. h. insbesondere wird für jedes Bit mittels eines Treibers ein Strom und mittels eines weiteren Treibers ein dazu komplementärer Strom erzeugt).8 stellt ein Paar eines ersten Treibers812 und eines zweiten Treibers813 , welches mit einem Spannungs-/Strom-Wandler814 gekoppelt ist und welches einen Strom und einen dazu komplementären Strom erhält, dar, wobei diese Ströme das LSB des zu modulierenden digitalen Wortes repräsentieren. Ein Ausgang des ersten Treibers812 ist mit dem ersten Knoten805 gekoppelt, und ein Ausgang des zweiten Treibers813 ist mit dem zweiten Knoten807 gekoppelt.8 umfasst auch ein zweites Paar bestehend aus einem dritten Treiber815 und einem vierten Treiber816 , welches mit einem nicht in8 dargestellten Spannungs-/Strom-Wandler gekoppelt ist und welches einen Strom und einen dazu komplementären Strom erhält, wobei diese Ströme das nächste signifikante Bit (LSB-1) des zu modulierenden digitalen Wortes repräsentieren. Ein Ausgang des dritten Treibers815 ist mit dem ersten Knoten805 gekoppelt, und ein Ausgang des vierten Treibers816 ist mit dem zweiten Knoten807 gekoppelt. Natürlich können erfindungsgemäß noch weitere Paare von Treibern vorhanden sein, welche Ausgänge umfassen, die mit dem ersten Knoten805 und mit dem zweiten Knoten807 gekoppelt sind (d. h. insbesondere ein Ausgang eines Treiberpaares ist mit dem ersten Knoten805 und der jeweils andere Ausgang des Treiberpaares ist mit dem zweiten Knoten807 gekoppelt), was durch die Punkte auf der rechten und linken Seite der8 dargestellt ist. Diese Paare von Treibern korrespondieren insbesondere mit den Skalierungseinheiten, welche in3 dargestellt sind. Bei der dargestellten Ausführungsform stellen die Treiber ein Gesamtstromsignal (Gesamteingangssignal) an dem ersten Knoten805 und ein dazu komplementäres Gesamtstromsignal an dem zweiten Knoten807 bereit, welches jeweils der Summe der entsprechenden Ausgangsströme entspricht, welche durch die entsprechenden Treiber bereitgestellt werden. - Der Mischer umfasst einen Ausgang
817 , welcher über eine Kapazität818 mit dem Drain-Anschluss des zweiten Transistors804 gekoppelt ist. Der Ausgang817 ist mit einem Spannungsteiler, welcher einen ersten Widerstand819 und einen zweiten Widerstand820 umfasst, verbunden. Der Mischer stellt insbesondere an dem Ausgang817 ein hochfrequentes Signal bereit, welches das Gesamteingangssignal (Gesamtstromsignal), welches durch die Ausgangstreiber bereitgestellt wird, auf das Signal des lokalen Oszillators moduliert. Das hochfrequente Signal ist dabei insbesondere ein Funksignal. Bei dem in8 dargestellten Ausgangstreiber, handelt es sich insbesondere um einen vollständig symmetrischen („fully balanced”) Mischer. Die in8 dargestellte Ausführungsform verstärkt im Vergleich zu dem in7 dargestellten Ausgangstreiber die Unterdrückung des Gleichanteils der Ausgabe des lokalen Oszillators. Die dargestellte Ausführungsform kann das digitale Wort vollständig mit dem Signal des lokalen Oszillators mischen, um ein moduliertes Funksignal bereitzustellen. - Bei den vorab als MOS-Transistoren beschriebenen Transistoren handelt es sich vorzugsweise um NMOS-Transistoren. Darüber hinaus kann die Rolle der Source-Anschlüsse und Drain-Anschlüsse bei den PMOS-Transistoren in den vorab beschriebenen Ausführungsbeispielen auch vertauscht sein.
- Obwohl bei den dargestellten und beschriebenen erfindungsgemäßen Ausführungsformen bipolare oder CMOS-Technologien beschrieben sind, können erfindungsgemäß auch andere geeignete Technologien eingesetzt werden. Bezüglich der verschiedenen Funktionen, welche von den vorab beschriebenen Komponenten oder Schaltungen realisiert werden, sollen Begriffe, welche verwendet werden, um solche Komponenten oder Schaltungen zu beschreiben, mit jeder Komponente oder Schaltung korrespondieren, welche die spezifizierte Funktion der beschriebenen Komponente oder Schaltung ausführt (d. h. welche funktionell äquivalent zu der beschriebenen Komponente oder Schaltung ist), auch wenn sie nicht strukturell äquivalent zu der offenbarten Struktur, welche bei den beispielhaften erfindungsgemäßen Ausführungsformen die entsprechende Funktion ausführt, ist. Der Begriff ”verbunden” ist derart zu interpretieren, dass er entweder direkt verbunden oder indirekt verbunden bedeutet. Der Begriff ”gekoppelt” soll derart interpretiert werden, dass er entweder direkt gekoppelt oder indirekt gekoppelt bedeutet. Während ein bestimmtes erfindungsgemäßes Merkmal nur bezüglich einer von mehreren erfindungsgemäßen Ausführungsformen offenbart ist, kann dieses Merkmal dennoch mit einem oder mit mehreren anderen Merkmalen anderer erfindungsgemäßer Ausführungsformen kombiniert werden, wenn es für irgendeine gegebene oder bestimmte Anwendung wünschenswert oder vorteilhaft ist.
Claims (12)
- Modulator umfassend: einen ersten Wandler (
305 ), welcher derart ausgestaltet ist, dass er ein erstes Bit (301 ) entgegennimmt und einen ersten Strom, welcher eine Funktion des ersten Bits (301 ) ist, bereitstellt, einen zweiten Wandler (308 ), welcher derart ausgestaltet ist, dass er ein zweites Bit (302 ) entgegennimmt und einen zweiten Strom, welcher eine Funktion des zweiten Bits (302 ) ist, bereitstellt, und einen Mischer (314 ), welcher derart ausgestaltet ist, dass er einen Eingangsstrom (313 ), welcher einer Summe des ersten Stroms und des zweiten Stroms entspricht, und ein Frequenzsignal (315 ) entgegennimmt und ein Ausgangssignal (316 ) bereitstellt, welches eine Funktion des Eingangsstroms (313 ) und des Frequenzsignals (315 ) ist. - Modulator nach Anspruch 1, dadurch gekennzeichnet, dass der erste Wandler ein Filter (
304 ) umfasst, welches derart ausgestaltet ist, dass es das erste Bit (301 ) filtert. - Modulator nach Anspruch 2, dadurch gekennzeichnet, dass das Filter ein Tiefpassfilter (
304 ) ist. - Modulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Wandler einen Spannungs-/Strom-Wandler umfasst.
- Modulator nach Anspruch 4, dadurch gekennzeichnet, dass der Spannungs-/Strom-Wandler eine Stromskalierungseinheit (
306 ;708 ;710 ;712 ;714 ;812 ;813 ;815 ;816 ) umfasst. - Modulator nach Anspruch 5, dadurch gekennzeichnet, dass die Stromskalierungseinheit (
708 ;710 ;712 ;714 ;812 ;813 ;815 ;816 ) einen Stromspiegel umfasst. - Modulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Mischer ein Gilbert-Mischer ist.
- Modulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Mischer ein vollständig symmetrischer Mischer ist.
- Funkfrequenz-Digital-Analog-Wandler umfassend: einen Paralleleingang, welcher zur Aufnahme eines digitalen Wortes mit mehreren Bits (
301 –303 ) ausgestaltet ist, mehrere Spannungs-/Strom-Wandler (305 ,308 ,311 ), welche jeweils zur Aufnahme von einem der mehreren Bits (301 –303 ) und zur Bereitstellung von einem von mehreren entsprechenden Strömen ausgestaltet sind, einen Addierer, welcher die mehreren entsprechenden Ströme aufsummiert, und einen Mischer (314 ), welcher ein Frequenzsignal (315 ) als Funktion der Summe (313 ) der mehreren entsprechenden Ströme moduliert. - Verfahren zur Wandlung eines digitalen Wortes in ein Frequenzsignal, umfassend: Bereitstellen eines digitalen Wortes mit zumindest einem ersten Bit (
301 ) und einem zweiten Bit (302 ), Wandeln des ersten Bits (301 ) in einen entsprechenden ersten Strom, Wandeln des zweiten Bits (302 ) in einen entsprechenden zweiten Strom, Aufsummieren zumindest des ersten Stroms und des zweiten Stroms, und Modulieren eines Trägerfrequenzsignals (315 ) als Funktion der Summe (313 ) des ersten Stroms und des zweiten Stroms. - Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Wandeln des ersten Bits (
301 ) in den entsprechenden ersten Strom ein Filtern des ersten Bits (301 ) umfasst, und dass das Wandeln des zweiten Bits (302 ) in den entsprechenden zweiten Strom ein Filtern des zweiten Bits (302 ) umfasst. - Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das Wandeln des ersten Bits (
301 ) in den entsprechenden ersten Strom ein Skalieren des ersten Stroms entsprechend einer Position des ersten Bits (301 ) in dem digitalen Wort umfasst, und dass das Wandeln des zweiten Bits (302 ) in den entsprechenden zweiten Strom ein Skalieren des zweiten Stroms entsprechend einer Position des zweiten Bits (302 ) in dem digitalen Wort umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/075,364 US7907029B2 (en) | 2008-03-11 | 2008-03-11 | Modulator |
US12/075,364 | 2008-03-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009012583A1 true DE102009012583A1 (de) | 2009-09-24 |
DE102009012583B4 DE102009012583B4 (de) | 2012-07-12 |
Family
ID=40984216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009012583A Expired - Fee Related DE102009012583B4 (de) | 2008-03-11 | 2009-03-11 | Modulator |
Country Status (2)
Country | Link |
---|---|
US (1) | US7907029B2 (de) |
DE (1) | DE102009012583B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102268110B1 (ko) * | 2014-08-05 | 2021-06-22 | 삼성전자주식회사 | 데이터를 변조하는 방법 및 장치 및 기록 매체 |
WO2018204417A1 (en) * | 2017-05-02 | 2018-11-08 | Jariet Technologies, Inc. | Rf quadrature mixing digital-to-analog conversion |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4092639A (en) | 1976-01-06 | 1978-05-30 | Precision Monolithics, Inc. | Digital to analog converter with complementary true current outputs |
JPH06224642A (ja) * | 1993-01-28 | 1994-08-12 | Sanyo Electric Co Ltd | Fm変調器の周波数調整回路 |
US5508702A (en) | 1994-06-17 | 1996-04-16 | National Semiconductor Corp. | BiCOMS digital-to-analog conversion |
JPH09219630A (ja) | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
US6615027B1 (en) * | 2000-01-21 | 2003-09-02 | Qualcomm Incorporated | Method and circuit for providing interface signals between integrated circuits |
US7187909B2 (en) * | 2004-03-29 | 2007-03-06 | Texas Instruments Incorporated | Current mode transmitter |
DE102004060177B3 (de) * | 2004-12-14 | 2006-05-11 | Infineon Technologies Ag | Polarmodulator und Verfahren zur Modulation eines Signals |
US8472552B2 (en) * | 2006-12-22 | 2013-06-25 | Icera, Inc. | Digital linear transmitter architecture |
-
2008
- 2008-03-11 US US12/075,364 patent/US7907029B2/en not_active Expired - Fee Related
-
2009
- 2009-03-11 DE DE102009012583A patent/DE102009012583B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7907029B2 (en) | 2011-03-15 |
US20090231053A1 (en) | 2009-09-17 |
DE102009012583B4 (de) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4420377C2 (de) | Verfahren zum Erzeugen von Quadratursignalen | |
DE60124451T2 (de) | Quadraturmodulator | |
DE10351606B3 (de) | Hochfrequenz-Mischeranordnung | |
DE102004063722A1 (de) | Schaltung zur Reduzierung von Intermodulation zweiter Ordnung und Direktwandlungsempfänger | |
DE102009043444A1 (de) | Modulation und Übertragung von Signalen hoher Bandbreite | |
EP1522142B1 (de) | Verstärkerschaltung mit einstellbarer verstärkung und sendeanordnung mit der verstärkerschaltung | |
DE102011103235A1 (de) | High speed digital-to-analog converter with low voltage device protection | |
DE102004060177B3 (de) | Polarmodulator und Verfahren zur Modulation eines Signals | |
DE102008006079B4 (de) | Programmierbarer Stromerzeuger, Stromerzeugungsverfahren und Senderanordnung | |
DE102012006889A1 (de) | Mischerschaltung | |
EP1405413B1 (de) | Multipliziererschaltung | |
EP1481487B1 (de) | Sendeanordnung | |
DE102005034440A1 (de) | Verstärkeranordnung, Polartransmitter mit der Verstärkeranordnung und Verfahren zur Signalverstärkung | |
DE102009012583B4 (de) | Modulator | |
DE102013013521B4 (de) | Leistungsverstärkerschaltung | |
DE102004019366B4 (de) | Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen | |
DE102005008372B4 (de) | Steuerbarer Verstärker und dessen Verwendung | |
DE60031377T2 (de) | Multiplikationsanordnung, Signalmodulator und Sender | |
DE102004056765B4 (de) | Polarmodulator und dessen Verwendung | |
EP1407586B1 (de) | Leitungstreiber zur digitalen signalübertragung | |
EP1393449B1 (de) | Digital/analog-wandler | |
DE60109583T2 (de) | Verzerrungsarmer treiberverstärker für integrierte filter | |
DE102020000629B4 (de) | Digitaler hochgeschwindigkeitssender für drahtlose kommunikationssysteme | |
EP4049372A1 (de) | Sigma-delta-analog-digital-wandler mit gmc-vdac | |
EP1599936B1 (de) | Transimpedanzverstärker mit hoher verstärkungsbandbreite zum konvertieren eines dac-ausgangsstroms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20121025 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20121025 |
|
R082 | Change of representative |
Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE Effective date: 20121025 Representative=s name: PATENT- UND RECHTSANWAELTE KRAUS & WEISERT, DE Effective date: 20121025 |
|
R020 | Patent grant now final |
Effective date: 20121013 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |