[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102009004725A1 - Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen - Google Patents

Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen Download PDF

Info

Publication number
DE102009004725A1
DE102009004725A1 DE200910004725 DE102009004725A DE102009004725A1 DE 102009004725 A1 DE102009004725 A1 DE 102009004725A1 DE 200910004725 DE200910004725 DE 200910004725 DE 102009004725 A DE102009004725 A DE 102009004725A DE 102009004725 A1 DE102009004725 A1 DE 102009004725A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
front side
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200910004725
Other languages
English (en)
Inventor
Franz Schrank
Jochen Dr. Kraft
Martin Dr. Schrems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200910004725 priority Critical patent/DE102009004725A1/de
Priority to PCT/EP2009/067211 priority patent/WO2010081603A1/de
Publication of DE102009004725A1 publication Critical patent/DE102009004725A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelemente (S1, S2) sind mittels einer Verbindungsschicht (5) miteinander verbunden. Eine Anschlusskontaktschicht (17) ist über eine Metallisierung (11) in einem Kontaktloch (14) mit einer Anschlussmetallschicht (12) verbunden. Die Anschlusskontaktschicht und die Anschlussmetallschicht können mit einer Metallebene (7) einer Verdrahtung verbunden sein oder mit einer Kontaktfläche zum Anschluss eines weiteren Halbleiterbauelementes.

Description

  • Die vorliegende Erfindung betrifft Anordnungen von Halbleiterbauelementen, bei denen mindestens ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat versehen ist, sowie die Herstellung vertikal oder kubisch integrierter Schaltungen.
  • Zur Herstellung komplexer Halbleiterschaltungen können Halbleiterchips gestapelt und durch elektrische Anschlusskontakte auf den Oberseiten und Unterseiten miteinander verbunden werden. Hierzu müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Das geschieht üblicherweise, indem Kontaktlöcher in das Substrat geätzt und anschließend mit Metall oder einem anderen elektrisch leitfähigen Material gefüllt werden. Falls der elektrische Leiter, der so hergestellt wird, nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das elektrisch leitfähige Material der Kontaktlochfüllung freigelegt ist. Zum Anschließen der Durchkontaktierung können auf die Oberflächen des Bauelementes Metallschichten aufgebracht und entsprechend den vorgesehenen Anschlüssen strukturiert werden. Beim Stapeln der Chips werden die zueinander gehörenden Anschlusskontaktflächen übereinander angeordnet und zum Beispiel mittels eines Lotes elektrisch leitend dauerhaft verbunden. (J. Vardaman, „3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007)
  • Übliche Verfahren erzeugen Durchkontaktierungen mit Durchmessern von 10 μm bis 50 μm, wobei die Kontaktlöcher mit Kupfer (T. Rowbotham et al., „Back side exposure of variable size through silicon vias", J. Vac. Sci. Techn. B24(5), 2006) oder polykristallinem Silizium (E. M. Chow et al., „Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates", J. of Micromechanical Systems, Vol. 11, No. 6, 2002; J. H. Wu et al., „Through-Wafer Interconnect in Silicon for RFICs", IEEE Trans. an El. Dev. 51, No. 11, 2004) gefüllt werden oder mit organischem Material bedeckt werden (N. Lietaer et al., „Development of cost-effective high-density through-wafer interconnects for 3D microsystems", J. of Micromechanics and Microengineering 16, S29–S34, 2006).
  • Größer dimensionierte Durchkontaktierungen in Halbleiterwafern werden zum Beispiel durch Ätzen größerer Ausnehmungen mit schrägen Seitenwänden, zum Beispiel unter Verwendung von KOH, hergestellt. Eine in der Ausnehmung aufgebrachte Metallschicht wird von der gegenüberliegenden Oberseite des Wafers her freigelegt und dort mit einem Kontakt versehen. Bisher übliche Verfahren sind beschrieben in US 2005/156330 , US 2005/090096 , US 6 323 546 , US 6 483 147 , US 6 159 833 , JP 2001 116768 , US 6 352 923 , US 6 252 300 , US 6 110 825 , US 5 511 428 und CA 1 057 411 .
  • In der US 2008/0111213 A1 ist eine Durchkontaktierung beschrieben, bei der ein Kontaktloch von einer Seite des Wafers bis zur gegenüberliegenden Seite geätzt und dann vollständig mit einem elektrisch leitfähigen Material gefüllt wird.
  • In der DE-Patentanmeldung 10 2008 033 395.6 sind ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat und ein zugehöriges Herstellungsverfahren angegeben. Dabei werden nur die Seitenwände und der Boden eines Kontaktloches mit elektrisch leitfähigem Material beschichtet und zum Beispiel Durchkontaktierungen mit typischen Durchmessern von 100 μm in einem Substrat mit einer typischen Dicke von etwa 250 μm realisiert. Ein Substrat aus einem Halbleitermaterial, insbesondere ein SOI-Substrat aus Silizium, wird mit einem in einer vergrabenen Isolationsschicht angeordneten Anschlusspad aus elektrisch leitfähigem Material versehen. Von einer Oberseite des Substrates her wird eine bis auf die Isolationsschicht reichende Öffnung über dem Anschlusspad hergestellt. Eine Dielektrikumschicht wird aufgebracht, und anschließend werden die Dielektrikumschicht und die Isolationsschicht innerhalb der Öffnung soweit entfernt, dass eine Oberseite des Anschlusspads freigelegt wird. Eine Metallisierung wird aufgebracht, die den Anschlusspad kontaktiert. Von einer der Öffnung gegenüberliegenden Rückseite des Substrates wird eine bis zu dem Anschlusspad reichende Durchkontaktierung hergestellt.
  • Aufgabe der vorliegenden Erfindung ist es, eine neue Integrationstechnik anzugeben, die Möglichkeiten zur vereinfachten Herstellung vertikal integrierter Schaltungen aufzeigt.
  • Diese Aufgabe wird mit der Halbleiterschaltung mit Durchkontaktierung mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Herstellung vertikal integrierter Schaltungen mit den Merkmalen des Anspruches 12 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei der Halbleiterschaltung sind ein erstes Halbleiterbauelement mit einem ersten Substrat, das mit einem Bauelement oder einer integrierten Schaltung versehen ist, und ein zweites Halbleiterbauelement mit einem zweiten Substrat, das ebenfalls mit einem Bauelement oder einer integrierten Schaltung versehen ist, mittels einer Verbindungsschicht dauerhaft miteinander verbunden. Die Halbleiterbauelemente befinden sich bei der Herstellung der Halbleiterschaltung vorzugsweise noch im Verbund eines jeweiligen Halbleiter-Wafers, und die Halbleiter-Wafer werden durch einen an sich bekannten Prozess des Wafer-Bonding miteinander verbunden. Zu diesem Zweck wird zumindest einer der miteinander zu verbindenden Halbleiter-Wafer auf einer Oberseite mit einer Verbindungsschicht oder Bond-Schicht versehen. Die Verbindungsschicht kann zum Beispiel ein Oxid des Halbleitermaterials, insbesondere Siliziumdioxid, sein. Der andere Wafer wird auf der Verbindungsschicht angeordnet und dauerhaft darauf befestigt. Diese Anordnung aus zwei Halbleiterkörpern und der dazwischen vorhandenen Verbindungsschicht ist für eine Anwendung des eingangs beschriebenen Herstellungsverfahrens geeignet, bei dem eine Durchkontaktierung hergestellt wird, indem eine Metallisierung auf ein in einem Kontaktloch freigelegtes Anschlusspad und auf die Seitenwände des Kontaktloches aufgebracht wird. Eine oberseitig angeordnete Anschlussmetallschicht ist mit der Metallisierung elektrisch leitend verbunden und vervollständigt die Durchkontaktierung. Als Anschlusspad ist eine beliebige Anschlusskontaktschicht geeignet, insbesondere eine Metallschicht, zum Beispiel eine Metallebene einer Verdrahtung. Wenn die mit einer Bauelementstruktur, einer Schaltung und/oder einer Verdrahtung versehene oder in sonstiger Weise prozessierte Seite eines Halbleiter-Wafers oder Substrates als Vorderseite des Halbleiterbauelementes und die gegenüberliegende Seite als dessen Rückseite bezeichnet wird, können das erste Halbleiterbauelement und das zweite Halbleiterbauelement mit ihren Vorderseiten, mit ihren Rückseiten oder mit einer Vorderseite und einer Rückseite miteinander verbunden werden. Daraus ergeben sich unterschiedliche Ausführungsformen der Halbleiterschaltung. Eine Oberseite eines Halbleiterbauelementes, die von dem anderen Halbleiterbauelement abgewandt ist, kann bei der Halbleiterschaltung zur Aufnahme weiterer Komponenten vorgesehen werden.
  • Die Anschlusskontaktschicht kann ein Diffusionsbereich in einem Substrat sein und zum Beispiel durch Einbringen von Dotierstoff in einen Bereich des Halbleitermateriales hergestellt werden. Vorzugsweise befindet sich der Diffusionsbereich an einer Vorderseite eines Substrates, über der Metallebenen einer Verdrahtung angeordnet sind.
  • Die Durchkontaktierung kann in nur einem der Halbleiterbauelemente oder in beiden Halbleiterbauelementen vorhanden sein. Wenn die Durchkontaktierung in beiden Halbleiterbauelementen vorgesehen ist, können die Verbindungsschicht und die Anschlusskontaktschicht auf verschiedenen Seiten eines der Halbleiter-Wafer angeordnet werden und das Kontaktloch zur Aufnahme der Metallisierung der Durchkontaktierung durch beide Halbleiter-Wafer hindurch geätzt werden. Statt dessen kann die Anschlusskontaktschicht zwischen den verbundenen Halbleiter-Wafern angeordnet werden. In diesem Fall werden in beide Halbleiter-Wafer Kontaktlöcher jeweils bis zu der Anschlusskontaktschicht geätzt und die Kontaktlöcher mit Metallisierungen versehen, die die Anschlusskontaktschicht auf einander gegenüberliegenden Seiten kontaktieren.
  • Die Metallisierung der Durchkontaktierung ist vorzugsweise von dem Halbleitermaterial des betreffenden Substrates durch eine auf der Seitenwand des Kontaktloches vorhandene Seitenwandisolation elektrisch isoliert. Die Metallisierung der Durchkontaktierung kann zwei oder mehrere Anschlusskontaktschichten gleichzeitig kontaktieren. Zwei oder mehr Durchkontaktierungen in demselben Halbleiterbauelement können zu Anschlusskontaktflächen verschiedener Metallebenen desselben Halbleiterbauelementes oder beider Halbleiterbauelemente geführt sein.
  • Bei Ausführungsbeispielen ist ein mikromechanischer Sensor, wie zum Beispiel ein Drucksensor oder ein auf Trägheitskräfte ansprechender Beschleunigungssensor oder Drehratensensor in einem Halbleiterbauelement eingebaut. Bei einer solchen Ausführungsform kann in der mit der Verbindungsschicht versehenen Vorderseite des einen Halbleiterbauelementes mindestens ein elektrisch leitfähiges Element eines Sensors angeordnet sein, das mit der Anschlusskontaktschicht elektrisch leitend verbunden ist. Das elektrisch leitfähige Element ist zum Beispiel eine Elektrode eines kapazitiv messenden Beschleunigungssensors mit Trägheitselement. Derartige Sensoren sind an sich bekannt und können in Verbindung mit der Halbleiterschaltung eingesetzt werden. Bei einem Drucksensor kann das elektrisch leitfähige Element eine zumindest bereichsweise elektrisch leitfähige Membran sein, die über einer Aussparung in der Vorderseite eines auf der Rückseite mit der Verbindungsschicht versehenen Halbleiterbauelementes angeordnet und mit der Anschlusskontaktschicht elektrisch leitend verbunden ist.
  • Auf der Anschlussmetallschicht der Durchkontaktierung kann eine Kontaktfläche zum Aufbringen einer Lotkugel vorgesehen sein. Statt dessen kann die Anschlussmetallschicht zu einer Metallebene der Verdrahtung des betreffenden Halbleiterbauelementes gehören oder mit einer Metallebene der Verdrahtung elektrisch leitend verbunden sein. Ausgestaltungen der Halb leiterschaltung sehen vor, dass die Anschlussmetallschicht mit einem Anschlussleiter eines Oberflächensensors versehen ist und eine Leiterstruktur, zum Beispiel für einen biologischen Sensor, auf der betreffenden Oberseite der Halbleiterschaltung vorhanden ist.
  • Es folgt eine genauere Beschreibung von Beispielen der Halbleiterschaltung und des Herstellungsverfahrens anhand der beigefügten Figuren.
  • 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Rückseite eines mit einer Durchkontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung mit einer Metallebene des ersten Substrates verbunden ist.
  • 2 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer Durchkontaktierung versehenen zweiten Substrates.
  • 3 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit zwei Durchkontaktierungen versehenen zweiten Substrates.
  • 4 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer Durchkontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung unmittelbar mit Metallebenen beider Substrate verbunden ist.
  • 5 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Rückseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist.
  • 6 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Vorderseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist.
  • 7 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Vorderseite eines zweiten Substrates, wobei in beiden Substraten jeweils eine Durchkontaktierung vorhanden ist.
  • 8 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 1, wobei die Durchkontaktierung mit einem Diffusionsbereich des ersten Substrates verbunden ist.
  • 9 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 1, bei dem das erste Substrat einen integrierten mikromechanischen Sensor aufweist.
  • 10 zeigt einen Querschnitt durch ein weiteres Ausführungsbeispiel gemäß der 1, bei dem das erste Substrat einen integrierten mikromechanischen Sensor aufweist.
  • 11 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 2, bei dem das zweite Substrat einen Oberflächensensor aufweist.
  • 12 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der 5, bei dem das erste Substrat einen integrierten Drucksensor aufweist.
  • 13 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der 7, bei der zwei Anschlusskontaktschichten vorhanden sind.
  • 14 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der 13.
  • Die 1 zeigt ein Ausführungsbeispiel der Halbleiterschaltung im Querschnitt. Die Halbleiterschaltung umfasst ein erstes Halbleitersubstrat S1 mit einem ersten Substrat 1 und ein zweites Halbleitersubstrat S2 mit einem zweiten Substrat 2. Die Substrate 1, 2 sind jeweils Halbleitermaterial, insbesondere Silizium, und bei der Herstellung der Halbleiterschaltung vorzugsweise im Verbund eines Halbleiter-Wafers, auf dem eine Vielzahl gleichartiger Halbleiterbauelemente oder integrierter Schaltungen hergestellt wird. In den Substraten 1, 2 sind Halbleiterbauelement oder integrierte Schaltungen ausgebildet, für die auf einer Oberseite des Substrates jeweils eine Verdrahtung vorgesehen ist. Die Verdrahtung kann wie üblich eine oder mehrere strukturierte Metallebenen 7, nach Bedarf mit Zwischenmetalldielektrikum 4 und vertikalen leitenden Verbindungen (vias) 8, umfassen. In den nachfolgend beschriebenen Ausführungsbeispielen sind die Halbleiterbauelemente zumeist mit mehreren Metallebenen dargestellt, die in dieser Form eine mehrlagige Verdrahtung bilden, wie sie insbesondere bei integrierten Schaltungen üblich ist. Statt dessen kann nur eine Metallebene mit Anschlusskontakten vorhanden sein, insbesondere, wenn das betreffende Bauelement ein Einzelbauelement ist, wie zum Beispiel ein Leistungshalbleiterbauelement (insbesondere zum Beispiel ein Leistungs-MOS-Feldeffekttransistor, power MOSFET) oder ein IGBT (insulated-gate bipolar transistor). Die Ausgestaltung der Halbleiterschaltung mit mindestens einem Einzelbauelement entspricht bis auf die Anzahl der Metallebenen der Darstellung in den Figuren und ergibt sich unmittelbar durch Streichung der überzähligen Metallebenen. Zwischen dem Halbleitermaterial und der ersten oder einzigen Metallebene kann eine Isolationsschicht 3 vorhanden sein. Die Isolationsschicht 3 kann statt dessen auch weggelassen sein. Unter der Bezeichnung Halbleiterbauelement soll in dieser Beschreibung und in den Patentansprüchen jeweils das Substrat einschließlich darin ausgebildeter Bauelementstrukturen sowie der Anschlusskontakte oder Verdrahtung verstanden werden.
  • Die mit mindestens einer Metallebene 7 versehene Seite des Halbleiterbauelementes wird im Folgenden als Vorderseite F1, F2, die gegenüberliegende Seite des Halbleiterbauelementes als dessen Rückseite B1, B2 bezeichnet. Es ist eine Verbindungsschicht 5 vorhanden, die die Vorderseite F1 oder die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 oder der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbindet. In dem Ausführungsbeispiel der 1 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbunden. Die Verbindungsschicht 5 kann eine beim Verbinden (bonding) von Halbleiter-Wafern üblicherweise verwendete Bondschicht sein und ist insbesondere ein Oxid des Halbleitermaterials der Substrate 1, 2. Die nicht miteinander verbundenen Oberseiten der Halbleiterbauelemente können mit einer Passivierung 6 bedeckt sein.
  • An der Vorderseite F1 des ersten Halbleiterbauelementes S1 befindet sich eine Anschlusskontaktschicht 17, die in diesem Ausführungsbeispiel in der obersten Metallebene 7 des ersten Halbleiterbauelementes S1 angeordnet ist. Die Anschlusskontaktschicht 17 kann aber auch in einer tiefer liegenden, das heißt, in geringerem Abstand zu dem ersten Substrat 1 angeordneten Metallebene 7 ausgebildet sein. Über der Anschlusskontaktschicht 17 befindet sich ein Kontaktloch 14 in dem zweiten Halbleiterbauelement S2. Das Kontaktloch 14 wird bei der Herstellung in das zweite Substrat 2 geätzt. DRIE (deep reactive ion etching) ist ein hierfür geeignetes Ätzverfahren. Das Kontaktloch 14 ist mit einer Metallisierung 11 versehen, die die Anschlusskontaktschicht 17 kontaktiert und von dem Halbleitermaterial des zweiten Substrates 2 durch eine Seitenwandisolation 10 elektrisch isoliert ist. Die Metallisierung 11 kann mittels CVD (chemical vapor deposition) konform zur Oberfläche, also mit gleichmäßiger Dicke, aufgebracht werden. Mittels einer Spacerätzung, die das Metall von der Oberseite schneller entfernt als vom Boden des Kontaktloches 14, wird erreicht, dass die verbleibende Metallisierung 11 entsprechend der 1 am Boden des Kontaktloches und auf dessen Seitenwänden vorhanden ist. Die Metallisierung 11 ist vorzugsweise von der Passivierung 6 bedeckt.
  • Auf der von der Verbindungsschicht 5 abgewandten Seite des zweiten Halbleiterbauelementes S2, die in diesem Ausführungsbeispiel dessen Vorderseite F2 ist, befindet sich eine Anschlussmetallschicht 12, die elektrisch leitend mit der Metallisierung 11 verbunden ist. Die Anschlussmetallschicht 12 wird vorzugsweise durch Sputtering hergestellt, wobei die Innenseiten des Kontaktloches 14 frei bleiben. Die Anschlussmetallschicht 12 kann als oberste Metallschicht gesondert aufgebracht sein oder, falls sich die Vorderseite F2 des zweiten Halbleiterbauelementes S2 wie in dem Ausführungsbeispiel der 1 an dieser Oberseite der Halbleiterschaltung befindet, einen Anteil einer obersten Metallebene des zweiten Halbleiterbauelementes S2 bilden. Ein nicht mit der Metallisierung 11 in dem Kontaktloch 14 direkt verbundener Anteil der Anschlussmetallschicht 12a, der einen Anteil einer Metallebene 7 bildet, ist als Beispiel eingezeichnet.
  • Das Ausführungsbeispiel der 1 zeigt, wie mittels einer Durchkontaktierung durch ein Substrat, die bis zu einer Anschlusskontaktschicht 17 reicht, eine Verbindung zwischen Metallebenen zweier gestapelter Halbleiterbauelemente möglich ist und so eine vertikal integrierte Halbleiterschaltung auf verbesserte Weise realisiert werden kann. Die in dieser Integrationstechnik liegenden Möglichkeiten werden im Folgenden anhand weiterer Ausführungsbeispiele aufgezeigt.
  • Die 2 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 2 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die dem Ausführungsbeispiel der 1 entsprechenden Komponenten sind in der 2 mit denselben Bezugszeichen versehen. Vorzugsweise werden beide Vorderseiten F1, F2 der Halbleiterbauelemente vor dem Bonden mit einer Verbindungsschicht 5 versehen, so dass die obersten Metallebenen 7 jeweils planarisierend abgedeckt sind. Das ist in der 2 mit der doppelten Verbindungsschicht 5 angedeutet. Die Durchkontaktierung mit Kontaktloch 14 und Metallisierung 11 ist hier nicht nur in dem zweiten Substrat 2, sondern auch zwischen den Leitern der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 vorhanden. Die Anschlusskontaktschicht 17 befindet sich wie in dem zuvor beschriebenen Ausführungsbeispiel in einer Metallebene 7 an der Vorderseite F1 des ersten Halbleiterbauelementes S1
  • Die Anschlussmetallschicht 12 ist bei dem Ausführungsbeispiel der 2 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 angeordnet, die mit einer Isolationsschicht 15, zum Beispiel aus dem Material des Zwischenmetalldielektrikums, versehen ist. Die Anschlussmetallschicht 12 ist hier nicht für eine Verbindung zu einer Verdrahtung des zweiten Halbleiterbauelementes S2 vorgesehen, sondern für einen externen Anschluss, zum Beispiel an einen Anschlusskontakt eines weiteren Halbleiterbauelementes. Zu diesem Zweck befindet sich in der Passivierung 6 eine Öffnung, in der eine Kontaktfläche 9 der Anschlussmetallschicht 12 von einer Lotkugel 13 kontaktiert werden kann.
  • Die 3 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 3 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anordnung der Halbleiterbauelemente S1, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der 2, und die entsprechenden Komponenten sind in der 3 mit denselben Bezugszeichen wie in der 2 versehen. Bei dem Ausführungsbeispiel der 3 befindet sich eine weitere Durchkontaktierung in dem zweiten Substrat 2, die von der Rückseite B2 des zweiten Halbleiterbauelementes S2 bis zu einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 reicht. Die weitere Durchkontaktierung weist ein weiteres Kontaktloch 14a mit einer weiteren Metallisierung 11a auf. Die weitere Metallisierung 11a ist in Kontakt mit einer weiteren Anschlusskontaktschicht 18, die in einer Metallebene 7 des zweiten Halbleiterbauelementes S2 ausgebildet ist. Die Durchkontaktierungen des zweiten Halbleiterbauelementes S2 sind über die gemeinsame Anschlussmetallschicht 12 elektrisch leitend miteinander verbunden, so dass über die Durchkontaktierungen eine Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente S1, S2 hergestellt ist.
  • Die 4 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 4 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausführungsbeispielen der 1 bis 3 entsprechenden Komponenten sind in der 4 mit denselben Bezugszeichen versehen. Die Anordnung der Halbleiterbauelemente S1, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der 2. Bei dem Ausführungsbeispiel der 4 befindet sich in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 eine weitere Anschlusskontaktschicht 18a, die wie die Anschlusskontaktschicht 17 an der Vorderseite F1 des ersten Halbleiterbauelementes S1 von der Metallisierung 11 der Durchkontaktierung kontaktiert wird. Die dargestellte Anordnung der weiteren Anschlusskontaktschicht 18a innerhalb einer Metallebene 7 des zweiten Halbleiterbauelementes S2 hat den Vorteil, dass bei der Herstellung des Kontaktloches 14 ein Bereich der Oberfläche der weiteren Anschlusskontaktschicht 18a freigelegt wird und dieser Bereich nur einen kleinen Anteil der Bodenfläche des Kontaktloches 14 einnimmt. Es ist daher möglich, das Kontaktloch 14 angrenzend an die weitere Anschlusskontaktschicht 18a tiefer zu ätzen, bis auch die Anschlusskontaktschicht 17 freigelegt ist. Die dann aufgebrachte Metallisierung 11 kontaktiert dann ohne weiteren Prozessaufwand bereits beide Anschlusskontaktschichten 17, 18a. Auf diese Weise ist mittels der Durchkontaktierung eine direkte elektrisch leitende Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente S1, S2 hergestellt.
  • Die 5 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat S1 mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der 5 ist die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausführungsbeispielen der 1 bis 4 entsprechenden Komponenten sind in der 5 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 5 geht das Kontaktloch 14 durch das erste Substrat 1 und das zweite Substrat 2, und die Anschlusskontaktschicht 17 befindet sich in einer Metallebene 7 an der Vorderseite F1 des ersten Halbleiterbauelementes S1. Bei dieser Ausgestaltung verbindet die Durchkontaktierung somit Leiter an den einander gegenüberliegenden Oberseiten der Halbleiterschaltung, nämlich die Anschlusskontaktschicht 17 auf der Vorderseite F1 des ersten Halbleiterbauelementes S1 und die Anschlussmetallschicht 12 auf der Vorderseite F2 des zweiten Halbleiterbauelementes S2.
  • Bei der Herstellung der Durchkontaktierung des Ausführungsbeispiels der 5 kann das Kontaktloch nach dem Bonden der Halbleiter-Wafer der Substrate 1, 2 in zwei Schritten geätzt werden. In einem ersten Schritt wird ausgehend von der Vorderseite F2 des zweiten Halbleiterbauelementes S2 ein Kontaktloch bis zu der Verbindungsschicht 5 geätzt, wobei die Verbindungsschicht 5, die zum Beispiel Siliziumdioxid ist, als Ätzstoppschicht fungiert. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der 5 eingezeichnete weitere Seitenwandisolation 10a bildet. Mit einer nachfolgenden Spacerätzung wird das Material der Isolationsschicht am Boden des Kontaktloches entfernt, so dass die weitere Seitenwandisolation 10a stehen bleibt. Bei der Spacerätzung wird am Boden des Kontaktloches durch die Verbindungsschicht 5 hindurch bis auf das erste Substrat 1 geätzt, wobei das Halbleitermaterial des ersten Substrates 1, zum Beispiel Silizium, als Ätzstoppschicht fungiert. Das Kontaktloch 14 wird dann weiter in das erste Substrat 1 geätzt, bis die Isolationsschicht 3 an der Vorderseite F1 des ersten Halbleiterbauelementes S1 erreicht wird, wobei die weitere Seitenwandisolation 10a als Hartmaske verwendet wird. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der 5 eingezeichnete Seitenwandisolation 10 bildet, vorzugsweise das gleiche Material, das auch für die weitere Seitenwandisolation 10a verwendet wird, zum Beispiel Siliziumdioxid. Mit einer erneuten Spacerätzung wird das Material auch dieser Isolationsschicht am Boden des Kontaktloches entfernt, so dass die Seitenwandisolation 10 stehen bleibt. Am Boden des Kontaktloches wird durch die auf dem ersten Substrat 1 vorhandene Isolationsschicht 3 hindurch geätzt, bis die Anschlusskontaktschicht 17 erreicht ist. Dann wird die Metallisierung 11 hergestellt, die die Anschlusskontaktschicht 17 kontaktiert. Die Durchkontaktierung kann bei dem Ausführungsbeispiel der 5 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 so ausgestaltet sein wie in dem Ausführungsbeispiel der 1. In einer Variante des Herstellungsverfahrens wird das Material für die weitere Seitenwandisolation 10a erst aufgebracht, nachdem die Verbindungsschicht 5 am Boden des Kontaktloches entfernt worden ist.
  • Anstatt das Kontaktloch 14 zunächst nur durch das zweite Substrat 2 zu ätzen und erst nach der ersten Spacerätzung, mit der die weitere Seitenwandisolation 10a hergestellt wird, durch das erste Substrat 1 zu ätzen, ist es als weitere Variante des Herstellungsverfahrens auch möglich, das Kontaktloch 14 gleich durch beide Substrate 1, 2 bis auf die Anschlusskontaktschicht 17 hinab zu ätzen und erst dann das Material für die Seitenwandisolation 10 aufzubringen. Bei dieser Variante entfällt die weitere Seitenwandisolation 10a.
  • Die 6 zeigt ein weiteres Ausführungsbeispiel, bei dem die Durchkontaktierung wie in dem Ausführungsbeispiel der 5 durch beide Substrate 1, 2 hindurchgeht. Im Unterschied zu dem Ausführungsbeispiel der 5 ist bei dem Ausführungsbeispiel der 6 die Rückseite B1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anschlussmetallschicht 12 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 kann wie in den Ausführungsbeispielen der 2 und 4 mit einer Kontaktfläche 9 zum Aufbringen einer Lotkugel 13 versehen sein.
  • Falls das Kontaktloch in einem ersten Ätzschritt nur durch das zweite Substrat 2 geätzt wird, bis die Isolationsschicht 3 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 erreicht wird, und anschließend bereits das Material für die Seitenwandisolation aufgebracht wird, erstreckt sich die durch eine nachfolgende Spacerätzung hergestellte weitere Seitenwandisolation 10a nur bis zu der Isolationsschicht 3, wie in der 6 dargestellt. Statt dessen können am Boden des Kontaktloches zunächst die Isolationsschicht 3 und das Zwischenmetalldielektrikum 4 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 sowie die Verbindungsschicht 5 entfernt werden, bevor das Material für die weitere Seitenwandisolation 10a aufgebracht wird. Die weitere Seitenwandisolation 10a erstreckt sich in diesem Fall bis auf das erste Substrat 1. Auch bei diesem Ausführungsbeispiel kann das Kontaktloch 14 zunächst durch beide Substrate 1, 2 geätzt werden, bevor das Material der Seitenwandisolation 10 aufgebracht wird; in diesem Fall entfällt die weitere Seitenwandisolation 10a.
  • Das weitere Ausführungsbeispiel gemäß der 7 ist dem Ausführungsbeispiel der 6 ähnlich, und die Durchkontaktierung geht auch hier durch beide Substrate 1, 2 hindurch. Die Anschlusskontaktschicht 17 ist jedoch an der Verbindungsschicht 5 angeordnet, und zwar in dem dargestellten Beispiel in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2. Für die Durchkontaktierung sind ein Kontaktloch 24 in dem ersten Substrat 1 und ein davon getrenntes Kontaktloch 14 in dem zweiten Substrat 2 vorgesehen. Entsprechend gibt es zwei getrennte Seitenwandisolationen 10, 20, zwei getrennte Metallisierungen 11, 21 und zwei Anschlussmetallschichten 12, 22.
  • Das weitere Ausführungsbeispiel gemäß der 8 ist dem Ausführungsbeispiel der 1 ähnlich. Bei dem Ausführungsbeispiel der 8 ist die Anschlusskontaktschicht 17a im Unterschied zu dem Ausführungsbeispiel der 1 keine Metallschicht, sondern ein Diffusionsbereich in dem ersten Substrat 1. Der Diffusionsbereich kann zum Beispiel in einer an sich bekannten und in der Halbleitertechnik üblichen Weise durch eine Implantation von Dotierstoff und anschließendes Ausheilen der Implantate hergestellt werden. Die Durchkontaktierung erstreckt sich folglich zwischen den Leitern der Verdrahtung an der Vorderseite F1 des ersten Halbleiterbauelementes S1.
  • Das weitere Ausführungsbeispiel gemäß der 9 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der 1. An der Vorderseite F1 des ersten Halbleiterbauelementes S1 ist ein mikromechanischer Sensor S integriert, der zum Beispiel ein Beschleunigungssensor sein kann. Als Ausführungsbeispiel wird eine Ausgestaltung des Beschleunigungssensors nachfolgend genauer beschrieben; mögliche Ausgestaltungen des integrierten mikromechanischen Sensors sind aber nicht darauf beschränkt. Als Trägheitselement ist ein Biegebalken 25 aus Metall oder Polysilizium vorgesehen, der in einen Hohlraum 23 ragt. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Metallebene 7 der Verdrahtung des ersten Halbleiterbauelementes S1 verbunden. Der elektrisch leitende Anteil des Biegebalkens 25 fungiert als Elektrode für eine kapazitive Messung der Position des Biegebalkens 25 und dessen Auslenkung infolge einer auftretenden Trägheitskraft. Eine Gegen elektrode 26 ist in einem geringen Abstand zu dem Biegebalken 25 angeordnet, so dass der Biegebalken 25 ausgelenkt und eine kapazitive Messung mit ausreichender Empfindlichkeit durchgeführt werden kann. Die Gegenelektrode 26 ist über eine vertikale leitende Verbindung 28 mit einer Metallebene 7 der Verdrahtung an der Vorderseite F1 des ersten Halbleiterbauelementes S1 verbunden. Die Durchkontaktierung kann für einen Anschluss des mikromechanischen Sensors zu der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 vorgesehen sein oder auch für einen Anschluss an ein weiteres Halbleiterbauelement.
  • Die 10 zeigt ein weiteres Ausführungsbeispiel mit einem in der Vorderseite F1 des ersten Halbleiterbauelementes S1 integrierten mikromechanischen Sensor S. In dem Ausführungsbeispiel der 10 ist die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den übrigen Ausführungsbeispielen entsprechenden Komponenten sind in der 10 mit denselben Bezugszeichen versehen. Die Gegenelektrode 26a ist in dem Ausführungsbeispiel der 10 an der Verbindungsschicht 5 in derselben Ebene angeordnet wie die Anschlusskontaktschicht 17 und bildet mit der Anschlusskontaktschicht 17 eine Metallebene. Die Durchkontaktierung ist dafür vorgesehen, die Gegenelektrode 26a elektrisch leitend mit der Anschlussmetallschicht 12 an der Rückseite B2 des zweiten Halbleiterbauelementes S2 zu verbinden. Der Anschluss des mikromechanischen Sensors kann auf diese Weise über eine Lotkugel 13 mit einem Anschluss eines weiteren Halbleiterbauelementes verbunden werden. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Leiterbahn 27 der Verdrahtung des ersten Halbleiterbauelementes S1 verbunden.
  • Die Leiterbahn 27 kann zum Beispiel zu einer weiteren Anschlusskontaktschicht einer weiteren Durchkontaktierung der Halbleiterschaltung geführt sein.
  • Das weitere Ausführungsbeispiel gemäß der 11 ist dem Ausführungsbeispiel der 2 ähnlich, und die entsprechenden Komponenten sind in den 2 und 11 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 11 ist im Unterschied zu dem Ausführungsbeispiel der 2 auf der Anschlussmetallschicht 12 keine Lotkugel aufgebracht, sondern ein Anschlussleiter 29 für einen Oberflächensensor, der insbesondere ein biologischer Sensor sein kann. Für diesen Sensor ist auf der betreffenden Oberseite der Halbleiterschaltung eine Leiterstruktur 30 vorgesehen, die mit dem Anschlussleiter 29 elektrisch leitend verbunden sein kann.
  • Das weitere Ausführungsbeispiel gemäß der 12 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der 5, und die entsprechenden Komponenten sind in der 12 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der 12 ist an der Vorderseite F1 des ersten Halbleiterbauelementes S1 ein Drucksensor P integriert, der einen Hohlraum 23 in dem ersten Substrat 1 und eine den Hohlraum 23 nach außen abschließende Membran 31 aufweist. Die Membran 31 ist zumindest bereichsweise elektrisch leitend und mit der Anschlusskontaktschicht 17 verbunden. Die Messung kann zum Beispiel kapazitiv mittels einer nicht eingezeichneten Gegenelektrode oder piezoelektrisch in einer von mikromechanischen Sensoren an sich bekannten herkömmlichen Weise erfolgen. Damit ein äußerer Druck auf die Membran 31 einwirken kann, ist eine Aussparung 32 vorgesehen. Die vorzugsweise vorgesehene Passivierung 6 kann auf der Membran 31 als dünne Schutzschicht 16 aufgebracht sein.
  • Das Ausführungsbeispiel gemäß der 13 ist ähnlich dem Ausführungsbeispiel der 7. Bei dem Ausführungsbeispiel gemäß der 13 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18b für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden. Das hat den Vorteil, dass die zwischen den Kontaktlöchern 14, 24 verbleibende Schichtfolge mehr Schichten umfasst als in dem Ausführungsbeispiel der 7, bei dem zwischen den Kontaktlöchern 14, 24 nur eine dünne Membran, bestehend aus der Anschlusskontaktschicht 17, den Metallisierungen 11, 21 und der Passivierung 6, vorhanden ist. Bei der Variante der 13 ist dort zusätzlich ein Schichtanteil der Verdrahtung des zweiten Halbleiterbauelementes S2 vorhanden. Die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b können, wie in der 13 dargestellt, in zwei verschiedenen Metallebenen 7 der Verdrahtung des zweiten Halbleiterbauelementes S2 angeordnet sein. Wenn entsprechend dem Ausführungsbeispiel der 2 die Vorderseite F1 des ersten Halbleiterbauelementes S1 mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden ist, kann die Anschlusskontaktschicht 17 zum Beispiel in einer Metallebene der Verdrahtung des zweiten Halbleiterbauelementes S2 und die weitere Anschlusskontaktschicht 18b in einer Metallebene der Verdrahtung des ersten Halbleiterbauelementes S1 angeordnet sein. Zur Vervollständigung der Durchkontaktierung sind die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b über eine vertikale leitende Verbindung 28a elektrisch leitend miteinander verbunden.
  • Das Ausführungsbeispiel gemäß der 14 ist ähnlich dem Ausführungsbeispiel der 13. Bei dem Ausführungsbeispiel gemäß der 14 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18c für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden und seitlich gegeneinander versetzt angeordnet, und die Kontaktlöcher 14, 24 sind entsprechend seitlich gegeneinander versetzt angeordnet. Die den Ausführungsbeispielen der 7 und 13 entsprechenden übrigen Komponenten sind mit denselben Bezugszeichen versehen. Die Ausführungsbeispiele insbesondere der 3 und 14 zeigen die Vielzahl an Möglichkeiten auf, zwei oder mehr Durchkontaktierungen der beschriebenen Art an unterschiedlichen Positionen in dem ersten und/oder in dem zweiten Halbleiterbauelement anzuordnen und so eine äußerst vielfältige Anordnung von Durchkontaktierungen in dem Stapel aus Halbleiterbauelementen zu realisieren.
  • Die Möglichkeiten dieser Integrationstechnik sind nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Die Merkmale der verschiedenen Ausgestaltungen können auf vielfältige Weise miteinander kombiniert werden, so dass eine Vielfalt von vertikal integrierten Halbleiterschaltungen auf einfache Weise mit den beschriebenen Durchkontaktierungen realisierbar ist. Die Anschlusskontaktschicht kann in verschiedenen Schichtlagen angeordnet und durch eine Metallschicht oder einen Diffusionsbereich gebildet sein. Die Anschlussmetallschicht kann für einen internen Anschluss an die Verdrahtung der Halbleiterschaltung, für einen externen Anschluss an ein weiteres Halbleiterbauelement oder sowohl für einen internen als auch für einen externen Anschluss vorgesehen sein. Die Durchkontaktierung kann so ausgestaltet sein, dass sie nur ein Substrat oder dass sie beide Substrate umfasst. Die Metallisierung der Durchkontaktierung kann so ausgestaltet sein, dass sie nur eine Anschlusskontaktschicht oder dass sie zwei oder mehrere Anschlusskontaktschichten kontaktiert. Es können beliebig viele Durchkontaktierungen in beiden Substraten vorhanden sein, die jeweils Anschlusskontaktschichten in verschiedenen Schichtlagen kontaktieren können. Diese und andere beschriebene Merkmale können weitgehend unabhängig voneinander ausgewählt und miteinander kombiniert werden.
    • 1
    erstes Substrat
    2
    zweites Substrat
    3
    Isolationsschicht
    4
    Zwischenmetalldielektrikum
    5
    Verbindungsschicht
    6
    Passivierung
    7
    Metallebene
    8
    vertikale leitende Verbindung
    9
    Kontaktfläche
    10
    Seitenwandisolation
    10a
    weitere Seitenwandisolation
    11
    Metallisierung
    11a
    weitere Metallisierung
    12
    Anschlussmetallschicht
    12a
    Anschlussmetallschicht
    13
    Lotkugel
    14
    Kontaktloch
    14a
    weiteres Kontaktloch
    15
    Isolationsschicht
    16
    Schutzschicht
    17
    Anschlusskontaktschicht
    17a
    Anschlusskontaktschicht
    18
    weitere Anschlusskontaktschicht
    18a
    weitere Anschlusskontaktschicht
    18b
    weitere Anschlusskontaktschicht
    18c
    weitere Anschlusskontaktschicht
    19
    Kontaktfläche
    20
    Seitenwandisolation
    21
    Metallisierung
    22
    Anschlussmetallschicht
    23
    Hohlraum
    24
    Kontaktloch
    25
    Biegebalken
    26
    Gegenelektrode
    26a
    Gegenelektrode
    27
    Leiterbahn
    28
    vertikale leitende Verbindung
    28a
    vertikale leitende Verbindung
    29
    Anschlussleiter
    30
    Leiterstruktur
    31
    Membran
    32
    Aussparung
    B1
    Rückseite des ersten Halbleiterbauelementes
    B2
    Rückseite des zweiten Halbleiterbauelementes
    F1
    Vorderseite des ersten Halbleiterbauelementes
    F2
    Vorderseite des zweiten Halbleiterbauelementes
    P
    Drucksensor
    S
    mikromechanischer Sensor
    S1
    erstes Halbleiterbauelement
    S2
    zweites Halbleiterbauelement
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2005/156330 [0004]
    • - US 2005/090096 [0004]
    • - US 6323546 [0004]
    • - US 6483147 [0004]
    • - US 6159833 [0004]
    • - JP 2001116768 [0004]
    • - US 6352923 [0004]
    • - US 6252300 [0004]
    • - US 6110825 [0004]
    • - US 5511428 [0004]
    • - CA 1057411 [0004]
    • - US 2008/0111213 A1 [0005]
    • - DE 102008033395 [0006]
  • Zitierte Nicht-Patentliteratur
    • - J. Vardaman, „3-D Through-Silicon Vias Become a Reality”, Semiconductor International, 6/1/2007 [0002]
    • - T. Rowbotham et al., „Back side exposure of variable size through silicon vias”, J. Vac. Sci. Techn. B24(5), 2006 [0003]
    • - E. M. Chow et al., „Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates”, J. of Micromechanical Systems, Vol. 11, No. 6, 2002 [0003]
    • - J. H. Wu et al., „Through-Wafer Interconnect in Silicon for RFICs”, IEEE Trans. an El. Dev. 51, No. 11, 2004 [0003]
    • - N. Lietaer et al., „Development of cost-effective high-density through-wafer interconnects for 3D microsystems”, J. of Micromechanics and Microengineering 16, S29–S34, 2006 [0003]

Claims (14)

  1. Halbleiterschaltung mit Durchkontaktierung, bei der – ein erstes Halbleiterbauelement (S1) mit einem ersten Substrat (1) aus Halbleitermaterial, einer Vorderseite (F1) und einer der Vorderseite gegenüberliegenden Rückseite (B1) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist, – ein zweites Halbleiterbauelement (S2) mit einem zweiten Substrat (2) aus Halbleitermaterial, einer Vorderseite (F2) und einer der Vorderseite gegenüberliegenden Rückseite (B2) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist, – eine Verbindungsschicht (5) vorhanden ist, die die Vorderseite oder die Rückseite des ersten Halbleiterbauelementes mit der Vorderseite oder der Rückseite des zweiten Halbleiterbauelementes verbindet, – eine Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes, in dem ersten Substrat oder an der Verbindungsschicht vorhanden ist, – in dem zweiten Substrat ein Kontaktloch (14) mit einer Metallisierung (11) vorhanden ist, wobei die Metallisierung die Anschlusskontaktschicht kontaktiert und eine Durchkontaktierung des zweiten Halbleiterbauelementes bildet, und – eine Anschlussmetallschicht (12) auf dem zweiten Halbleiterbauelement vorhanden und mit der Metallisierung elektrisch leitend verbunden ist.
  2. Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17) in einer Metallebene (7) an der Vorderseite (F1) des ersten Halbleiterbauelementes (S1) ausgebildet ist.
  3. Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17a) ein Diffusionsbereich des ersten Substrates (1) ist.
  4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) oder die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlussmetallschicht (12) auf der Rückseite (B2) des zweiten Halbleiterbauelementes vorhanden ist und – eine Kontaktfläche (9) für eine Lotkugel (13) auf der Anschlussmetallschicht (12) vorgesehen ist.
  5. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17, 17a) an der Vorderseite (F1) des ersten Halbleiterbauelementes vorhanden ist und – das Kontaktloch (14) und die Metallisierung (11) der Durchkontaktierung in dem ersten Substrat (1) und in dem zweiten Substrat (2) vorhanden sind.
  6. Halbleiterschaltung nach Anspruch 1, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17) an der Verbindungsschicht vorhanden ist, – in dem ersten Substrat (1) ein Kontaktloch (24) mit einer Metallisierung (21) vorhanden ist, wobei die Metallisierung die Anschlusskontaktschicht (17) kontaktiert und eine Durchkontaktierung des ersten Halbleiterbauelementes (S1) bildet, und – eine Anschlussmetallschicht (22) auf dem ersten Halbleiterbauelement vorhanden und mit der Metallisierung in dem Kontaktloch des ersten Substrates elektrisch leitend verbunden ist.
  7. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – eine weitere Anschlusskontaktschicht (18) in einer Metallebene (7) des ersten Halbleiterbauelementes oder des zweiten Halbleiterbauelementes vorhanden ist und – in dem zweiten Substrat (1) ein weiteres Kontaktloch (14a) mit einer weiteren Metallisierung (11a) vorhanden ist, wobei die weitere Metallisierung die weitere Anschlusskontaktschicht (18) kontaktiert und eine weitere Durchkontaktierung des zweiten Halbleiterbauelementes bildet.
  8. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, – die Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes oder in dem ersten Substrat (1) vorhanden ist, – eine weitere Anschlusskontaktschicht (18a) in einer Metallebene (7) des zweiten Halbleiterbauelementes vorhanden ist und – die Metallisierung (11) sowohl die Anschlusskontaktschicht (17, 17a) als auch die weitere Anschlusskontaktschicht (18a) kontaktiert.
  9. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – in der Vorderseite des ersten Halbleiterbauelementes ein mikromechanischer Sensor (S) integriert ist, der mindestens ein elektrisch leitfähiges Element (25, 26, 26a) aufweist, und – ein elektrisch leitfähiges Element (26, 26a) des Sensors mit der Anschlusskontaktschicht (17, 17a) elektrisch leitend verbunden ist.
  10. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, – in der Vorderseite (F1) des ersten Halbleiterbauelementes ein Drucksensor (P) integriert ist und – der Drucksensor eine zumindest bereichsweise elektrisch leitfähige Membran (31) aufweist, die mit der Anschlusskontaktschicht (17, 17a) elektrisch leitend verbunden ist.
  11. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der – die Verbindungsschicht (5) die Vorderseite (F1) oder die Rückseite (B1) des ersten Halbleiterbauelementes (S1) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet und – über der Rückseite (B2) des zweiten Halbleiterbauelementes ein Anschlussleiter (29), der mit der Anschlussmetallschicht (12) elektrisch leitend verbunden ist, und eine Leiterstruktur (30), die für einen Oberflächensensor vorgesehen ist, vorhanden sind.
  12. Verfahren zur Herstellung vertikal integrierter Schaltungen, bei dem – zwei Halbleiter-Wafer, die eine Vorderseite (F1, F2) und eine der Vorderseite gegenüberliegende Rückseite (B1, B2) aufweisen, jeweils an der Vorderseite mit mindestens einer Metallebene (7) versehen werden, – eine Anschlusskontaktschicht (17, 17a) an der Vorderseite eines der beiden Halbleiter-Wafer in einer Metallebene oder durch Ausbilden eines Diffusionsbereiches hergestellt wird, – die Vorderseite oder die Rückseite des ersten Halbleiter-Wafers mit der Vorderseite oder der Rückseite des zweiten Halbleiter-Wafers mittels einer Verbindungsschicht (5) dauerhaft verbunden wird, – ein Kontaktloch (14) in einen der Halbleiter-Wafer geätzt wird, in dem die Anschlusskontaktschicht (17, 17a) freigelegt wird, – eine Seitenwandisolation (10) und eine Metallisierung (11) in dem Kontaktloch hergestellt werden, so dass die Metallisierung die Anschlusskontaktschicht kontaktiert, und – eine Anschlussmetallschicht (12) in elektrisch leitender Verbindung mit der Metallisierung aufgebracht wird.
  13. Verfahren nach Anspruch 12, bei dem – die Verbindungsschicht (5) und die Anschlusskontaktschicht (17, 17a) auf verschiedenen Seiten eines der Halbleiter-Wafer angeordnet werden und – das Kontaktloch (14) durch beide Halbleiter-Wafer hindurch geätzt wird.
  14. Verfahren nach Anspruch 12, bei dem – die Verbindungsschicht (5) und die Anschlusskontaktschicht (17, 17a) auf derselben Seite eines der Halbleiter-Wafer angeordnet werden, – Kontaktlöcher (14, 24) durch beide Halbleiter-Wafer hindurch geätzt werden, in denen jeweils die Anschlusskontaktschicht (17, 17a) freigelegt wird, und – Seitenwandisolationen (10, 20) und Metallisierungen (11, 21) in beiden Kontaktlöchern hergestellt werden, so dass die Metallisierungen die Anschlusskontaktschicht kontaktieren.
DE200910004725 2009-01-15 2009-01-15 Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen Ceased DE102009004725A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200910004725 DE102009004725A1 (de) 2009-01-15 2009-01-15 Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
PCT/EP2009/067211 WO2010081603A1 (de) 2009-01-15 2009-12-15 Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910004725 DE102009004725A1 (de) 2009-01-15 2009-01-15 Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen

Publications (1)

Publication Number Publication Date
DE102009004725A1 true DE102009004725A1 (de) 2010-07-29

Family

ID=41665515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910004725 Ceased DE102009004725A1 (de) 2009-01-15 2009-01-15 Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen

Country Status (2)

Country Link
DE (1) DE102009004725A1 (de)
WO (1) WO2010081603A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
EP2648214A1 (de) 2012-04-05 2013-10-09 austriamicrosystems AG Halbleiterbauelement mit Durchkontaktierung im Träger und Herstellungsverfahren
DE102012108522A1 (de) * 2012-09-12 2014-03-13 Ams Ag Verfahren zur Herstellung eines Halbleiterstapels und Halbleiterstapel mit rückseitigem Durchkontakt
EP2790211A1 (de) 2013-04-10 2014-10-15 Ams Ag Verfahren zum Herstellen eines Durchkontaktierungssubstratwegs in einer Halbleitervorrichtung und Halbleitervorrichtung mit dem Durchkontaktierungssubstratweg
US10084004B2 (en) 2014-01-27 2018-09-25 Ams Ag Semiconductor device for optical applications and method of producing such a semiconductor device
US11107848B2 (en) 2013-03-01 2021-08-31 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010362B4 (de) 2011-02-04 2014-07-10 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
FR2977884B1 (fr) 2011-07-12 2016-01-29 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
FR2977885A1 (fr) 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue
FR2980584B1 (fr) * 2011-09-23 2013-10-25 Commissariat Energie Atomique Procede d'estimation de la longueur de diffusion d'especes metalliques au sein d'une structure integree tridimensionnelle, et structure integree tridimensionnelle correspondante
EP2584598B1 (de) 2011-10-20 2018-12-05 ams AG Verfahren zur Herstellung eines Halbleiterbauelements mit einer Durchkontaktierung und einer Deckschicht und entsprechendes Halbleiterbauelement
EP2741322B1 (de) * 2012-12-10 2016-04-27 ams AG Halbleitervorrichtung mit integrierter Heizplatte und vertieftem Substrat sowie Herstellungsverfahren
EP3671823A1 (de) 2018-12-21 2020-06-24 ams AG Halbleiterbauelement mit substratdurchkontaktierung und verfahren zur herstellung eines halbleiterbauelements mit substratdurchkontaktierung

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1057411A (en) 1975-06-30 1979-06-26 Masahiro Omori Through-substrate source contact for microwave fet
US5511428A (en) 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6159833A (en) 1999-09-08 2000-12-12 United Microelectronics Corp. Method of forming a contact hole in a semiconductor wafer
JP2001116768A (ja) 1999-10-20 2001-04-27 Shin Etsu Polymer Co Ltd 半導体ウェハーまたは半導体チップ用コンタクト
US6252300B1 (en) 1999-01-14 2001-06-26 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6483147B1 (en) 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
WO2004059720A1 (en) * 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US6838774B2 (en) * 2002-04-11 2005-01-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US20050090096A1 (en) 2003-10-22 2005-04-28 Chuan-Ping Hou Method of forming a contact on a silicon-on-insulator wafer
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20080111213A1 (en) 2004-09-02 2008-05-15 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7670927B2 (en) * 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1057411A (en) 1975-06-30 1979-06-26 Masahiro Omori Through-substrate source contact for microwave fet
US5511428A (en) 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6323546B2 (en) 1999-01-14 2001-11-27 United Microelectronics Corp. Direct contact through hole type wafer structure
US6252300B1 (en) 1999-01-14 2001-06-26 United Microelectronics Corp. Direct contact through hole type wafer structure
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6159833A (en) 1999-09-08 2000-12-12 United Microelectronics Corp. Method of forming a contact hole in a semiconductor wafer
JP2001116768A (ja) 1999-10-20 2001-04-27 Shin Etsu Polymer Co Ltd 半導体ウェハーまたは半導体チップ用コンタクト
US6483147B1 (en) 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
US6838774B2 (en) * 2002-04-11 2005-01-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
WO2004059720A1 (en) * 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US20050090096A1 (en) 2003-10-22 2005-04-28 Chuan-Ping Hou Method of forming a contact on a silicon-on-insulator wafer
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20080111213A1 (en) 2004-09-02 2008-05-15 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
E. M. Chow et al., "Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates", J. of Micromechanical Systems, Vol. 11, No. 6, 2002
J. H. Wu et al., "Through-Wafer Interconnect in Silicon for RFICs", IEEE Trans. an El. Dev. 51, No. 11, 2004
J. Vardaman, "3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007
N. Lietaer et al., "Development of cost-effective high-density through-wafer interconnects for 3D microsystems", J. of Micromechanics and Microengineering 16, S29-S34, 2006
T. Rowbotham et al., "Back side exposure of variable size through silicon vias", J. Vac. Sci. Techn. B24(5), 2006

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102010045055B4 (de) 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
EP2648214A1 (de) 2012-04-05 2013-10-09 austriamicrosystems AG Halbleiterbauelement mit Durchkontaktierung im Träger und Herstellungsverfahren
DE102012108522A1 (de) * 2012-09-12 2014-03-13 Ams Ag Verfahren zur Herstellung eines Halbleiterstapels und Halbleiterstapel mit rückseitigem Durchkontakt
US11107848B2 (en) 2013-03-01 2021-08-31 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
EP2790211A1 (de) 2013-04-10 2014-10-15 Ams Ag Verfahren zum Herstellen eines Durchkontaktierungssubstratwegs in einer Halbleitervorrichtung und Halbleitervorrichtung mit dem Durchkontaktierungssubstratweg
US10084004B2 (en) 2014-01-27 2018-09-25 Ams Ag Semiconductor device for optical applications and method of producing such a semiconductor device

Also Published As

Publication number Publication date
WO2010081603A1 (de) 2010-07-22

Similar Documents

Publication Publication Date Title
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102010039057B4 (de) Sensormodul
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102012210480B4 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
DE102010000729A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102014200507A1 (de) Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
DE102015217918A1 (de) Mikromechanisches Bauelement
DE102011081460A1 (de) Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
DE102016223203A1 (de) MEMS-Bauelement mit niederohmiger Verdrahtung und Verfahren zur Herstellung desselben
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2018054470A1 (de) Mikromechanisches bauelement
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
WO2012069078A1 (de) Eutektische bondung von dünnchips auf einem trägersubstrat
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE102021200073A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
DE102018122261B4 (de) Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
DE102012219769B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102014226436A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final