[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102008024949B3 - Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors - Google Patents

Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors Download PDF

Info

Publication number
DE102008024949B3
DE102008024949B3 DE102008024949A DE102008024949A DE102008024949B3 DE 102008024949 B3 DE102008024949 B3 DE 102008024949B3 DE 102008024949 A DE102008024949 A DE 102008024949A DE 102008024949 A DE102008024949 A DE 102008024949A DE 102008024949 B3 DE102008024949 B3 DE 102008024949B3
Authority
DE
Germany
Prior art keywords
trench
polysilicon
oxide
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008024949A
Other languages
English (en)
Inventor
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102008024949A priority Critical patent/DE102008024949B3/de
Priority to US12/427,098 priority patent/US8062954B2/en
Application granted granted Critical
Publication of DE102008024949B3 publication Critical patent/DE102008024949B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors in einem Substrat eines ersten Leitungstyps mit Drainbereich, in dem der Graben in einer ersten Hauptoberfläche des Substrats ausgebildet ist, beschrieben, das die Schritte umfasst: a) Aufwachsen einer Feldoxidschicht auf der ersten Hauptoberfläche des Substrats; b) Abscheiden von Polysilizium wenigstens in dem Graben; c) Ätzen des Polysiliziums derart, dass das Polysilizium in dem Graben bis zu einer vorgegebenen ersten Höhe über dem Boden des Grabens geätzt wird; d) thermisches Oxidieren des Polysiliziums in dem Graben und der Feldoxidschicht auf der Seitenwand des Grabens derart, dass die Wachstumsgeschwindigkeit des Polysiliziumoxids höher ist als die Wachstumsgeschwindigkeit des Oxids auf den Seitenwänden des Grabens; e) Ätzen des Polysiliziumoxids in dem Graben und des Oxids auf den Seitenwänden des Grabens derart, dass das Polysiliziumoxid mit einer Toleranz bis zu der Oberseite des Polysiliziums durch das Ätzen entfernt wird, so dass das Polysilizium bis zu einer zweiten Höhe von dem Boden des Grabens verbleibt, und das Oxid auf den Seitenwänden des Grabens höchstens bis zu der zweiten Höhe geätzt wird; und f) Ausbilden einer Gateoxidschicht im Graben und auf der ersten Hauptoberfläche des Substrats, so dass das in dem Graben unter der Gateoxidschicht verbleibende Polysilizium eine Feldplatte bildet.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors.
  • Stand der Technik
  • Für den Einsatz in DC/DC-Wandlern werden Leistungstransistoren mit niedrigem Einschaltwiderstand RON und niedriger Gate-Source- und Gate-Drain-Kapazität CGS und CGD (in der Summe niedrige Eingangskapazität) gefordert. Gemäß der US 5,973,360 A (Tihanyi) wird bei einem SFET3 der geringere Einschaltwiderstand durch das Feldplattenprinzip erreicht. Insbesondere offenbart die US 5,973,360 A ein durch einen Feldeffekt steuerbares Halbleiterbauelement, das ein Halbleitersubstrat mit einer Oberfläche, eine Drainzone eines ersten Leitungstyps in dem Halbleitersubstrat, eine Gateelektrode aus polykristallinem Silizium in dem Halbleitersubstrat, einen Sourcebereich eines zweiten Leitungstyps, der in der Drainzone eingeführt ist, wobei die Drainzone eine darin ausgebildete Grabenstruktur aufweist, die von der Oberfläche des Halbleitersubstrats in die Drainzone hineinreicht, und eine Feldplatte in der Grabenstruktur und eine Oxidschicht, welche die Feldplatte umgibt, umfasst, wobei die Oxidschicht eine Dicke aufweist, die in einer Richtung zu der Drainzone zunimmt. Ferner kann zum Verringern der Gate-Drain-Kapazität von Leistungs-MOSFETs die Gateelektrode G durch eine Feldelektrode F, die auf Sourcepotenzial oder einem anderen definierten Potenzial liegt (vgl z. B. die US 5,283,201 A (Tsang)), und eine Gateelektrode G' mit sehr kleinem Überlappbereich zum Drainbereich ersetzt werden. Bei dieser Anordnung wird die geringe CGD-Streuung über die Ätzung der Feldelektrode eingestellt. Über die Feldelektrode wird die Feldplatte nasschemisch definiert. Daraus resultiert ein nicht unbedeutender Flächenanteil an Source-Gate-Elektrodenüberlapp, der zum einen die CGS und zum anderen bei dünnen Feldelektrodenoxiden auch die minimale Gateoxiddicke im Übergangsbereich von Dünnoxid (MOS-Kanalbereich) auf Dickoxid (Feldelektrodenbereich) definiert.
  • Bisher wurde die höhere CGS zugunsten der mit diesem Konzept erreichbaren geringen CGD toleriert. Im Hinblick auf eine Gateoxid-Dünnung muss eine minimale planare Oxiddicke definiert werden, um die Oxidlebensdaueranforderung zu erfüllen. Dadurch wird das Leistungs vermögen des Transistors hinsichtlich des Einschaltwiederstands (insbesondere RON bei einer Gatespannung VG von 4,5 V) beschränkt.
  • DE 102 34 996 B4 beschreibt ein Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer Trench-Transistorzelle.
  • Die Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors, bei dem die vorstehend genannten Probleme nicht vorliegen.
  • Die vorstehend genannte Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Weiterbildungen der vorliegenden Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Durch den zusätzlichen Polysilizium-Oxidationsschritt im Herstellungsverfahren wird es möglich, das Polysilizium in dem Graben bis zu einer vorbestimmten Höhe mit geringer Toleranz zu ätzen und eine „Zangenbildung” sicher zu verhindern.
  • Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der Beschreibung von Ausführungsformen anhand der Figuren.
  • 1 zeigt das Vorliegen einer Polysilizium-„Zange” in einem Leistungstransistor, der nach einem Verfahren des Standes der Technik hergestellt worden ist,
  • 2 zeigt die Schritte a) bis c) des Verfahrens nach einer Ausführungsform der Erfindung,
  • 3 zeigt die Schritte d) bis f) des Verfahrens nach einer Ausführungsform der Erfindung, und
  • 4 zeigt den Zusammenhang zwischen der Feldoxiddicke und der Polysiliziumoxiddicke beim thermischen Oxidieren von Polysilizium.
  • Bei der Oxidation von Polysilizium in dem Verfahren gemäß Ausführungsformen der vorliegenden Erfindung wird auch das an der Grabenseitenwand vorliegende Oxid (gemäß der 4 z. B. 100 nm dick) weiter oxidiert, wobei am Polysilizium etwa 150 nm aufoxidieren. Zusätzlich kann der Effekt des schnelleren Polysiliziumoxidwachstums genutzt werden, das bei geeigneter Wahl der Oxidationsbedingungen um den Faktor 1,5 schneller ist als auf Si (vgl. die 4). Bei einem Feldoxid mit einer Ausgangsdicke von 100 nm als Beispiel werden durch die zusätzliche Oxidation von etwa 140 nm auf Polysilizium auf dem Feldoxid insgesamt etwa 135 nm erreicht. Anschließend erfolgt die Ätzung des Feldoxids (Definition des aktiven Gebiets) über einen nasschemischen Ätzschritt (mittels lithographischer Maskentechnik) (vgl. die 3, Schritt e)). Dabei wird die Feldelektrode gerade freigelegt, aber nicht wesentlich unterätzt, wobei eine Steuerung der Unterätzung im Bereich einer Toleranz von 20 nm, vorzugsweise von 15 nm und insbesondere von 10 nm möglich ist. Dadurch wird die Bildung einer Polysilizium-„Zange” (vgl. die 1, die einen Leistungstransistor mit einer Polysilizium-„Zange” zeigt) und damit eine Beanspruchung unterhalb einer solchen Polysilizium-Zange vermieden. Dadurch, dass die Bildung einer Zange vermieden wird, wächst das Gateoxid am Übergang zum Dickoxid homogener, da es nicht von der Zangengeometrie (d. h. der Dicke des Polysiliziumoxids) abhängt.
  • Ein Si-Substrat mit Graben und Drainbereich, das mit dem Verfahren gemäß Ausführungsformen der vorliegenden Erfindung bearbeitet werden kann, kann in der folgenden Weise hergestellt werden.
  • In einem Si-Substrat 1 eines ersten Leitungstyps (n oder p), das eine erste Hauptoberfläche 3 aufweist, wird ein Drainbereich 2 in einem von der ersten Hauptoberfläche 3 abgewandten Bereich ausgebildet. Ein Graben 4 wird von der ersten Hauptoberfläche 3 bis zu einer vorgegebenen Tiefe t ausgebildet (vgl. die 2, Zustand vor Schritt a)). Die zur Herstellung dieses Si-Substrats notwendigen Verfahrensschritte sind bekannt und entsprechen z. B. dem aus der US 5,283,201 A bekannten Verfahren.
  • Das vorliegende Verfahren weist nach einer Ausführungsform der vorliegenden Erfindung die folgenden Schritte auf (vgl. die 2 und 3):
    • a) Aufwachsen einer Feldoxidschicht 5 auf der ersten Hauptoberfläche 3 des Substrats 1. Dieser Schritt kann durch eine thermische Oxidation in an sich bekannter Weise durchgeführt werden, wie z. B. mittels trockener oder nasser thermischer Oxidation.
    • b) Abscheiden von Polysilizium 6 wenigstens in dem Graben 4 und gegebenenfalls auf der ersten Hauptoberfläche 3 des Substrats 1. Dieser Schritt kann z. B. mittels chemischer Dampfabscheidung (CVD oder LPCVD (Niederdruck-CVD)) durchgeführt werden.
    • c) Ätzen des Polysiliziums 6 durch selektives Nassätzen oder isotrope Plasmaätzung derart, dass das Polysilizium 6 in dem Graben 4 bis zu einer vorgegebenen ersten Höhe h1 über dem Boden des Grabens 4 geätzt wird. Das selektive Nassätzen wird z. B. durch Tauchätzen oder Sprühätzen mit einem HF/HNO3-Gemisch durchgeführt.
    • d) Thermisches Oxidieren des Polysiliziums 6 in dem Graben 4 und der Feldoxidschicht 5 auf den Seitenwänden des Grabens 4 derart, dass die Wachstumsgeschwindigkeit des Polysiliziumoxids 6 höher ist als die Wachstumsgeschwindigkeit des Oxids 5, 8 auf den Seitenwänden des Grabens 4. Das thermische Oxidieren kann trocken oder nass oder in einer Kombination davon durchgeführt werden.
    • e) Ätzen des resultierenden Polysiliziumoxids 7 und des Oxids 5, 8 auf den Seitenwänden des Grabens 4 durch selektives Nassätzen derart, dass das Polysiliziumoxid 7 mit einer Toleranz von 20 nm, vorzugsweise von 15 nm und insbesondere von 10 nm bis zu der Oberseite des Polysiliziums 6 durch das Ätzen entfernt wird, so dass das Polysilizium 6 bis zu einer zweiten Höhe h2 von dem Boden des Grabens 4 verbleibt, und das Oxid 5, 8 auf den Seitenwänden des Grabens 4 höchstens bis zu der zweiten Höhe h2 geätzt wird. Das selektive Nassätzen der Oxide wird z. B. durch Tauchätzen oder Sprühätzen mit Fluorwasserstoffsäure durchgeführt.
    • f) Ausbilden einer Gateoxidschicht 10 in dem Graben und auf der ersten Hauptoberfläche 3 des Substrats 1. Die Gateoxidschicht kann z. B. mittels trockener oder nasser thermischer Oxidation gebildet werden.
  • In einer Ausführungsform des Verfahrens erfolgt im Schritt e) das Ätzen des Oxids 5, 8 auf den Seitenwänden des Grabens 4 derart, dass das verbleibende Oxid 9 mit der Oberfläche des Polysiliziums 6 eben fluchtet oder einen Winkel α mit der Oberfläche des Polysiliziums 6 in dem Graben 4 bildet (vgl. die 3, Zustand nach dem Schritt e)). Der Winkel α kann 0 bis 40°, bevorzugt 0 bis 25° betragen. Ferner kann in einer weiteren Ausführungsform des Verfahrens im Schritt d) die Wachstumsgeschwindigkeit des Polysiliziumoxids 7 um einen Faktor bis zu 1,5 höher als die Wachstumsgeschwindigkeit des Oxids 8 an der Grabenseitenwand eingestellt sein.
  • Durch das Verfahren der vorliegenden Erfindung wird durch die Einführung eines zusätzlichen thermischen Oxidationsschritts eine Feldplatte in einem Graben eines Leistungstransistors mit verringerter Gate-Source-Kapazität und einer optimierten Gateoxiddicke im Bereich des Feldelektrodenübergangs erhalten, was insbesondere bei dünnen Feldoxiden einen entscheidenden Leistungsvorteil gegenüber der Lösung des Standes der Technik bietet.

Claims (5)

  1. Verfahren zur Herstellung einer Feldplatte in einem Graben (4) eines Leistungstransistors in einem Substrat (1) eines ersten Leitungstyps mit Drainbereich (2), in dem der Graben (4) in einer ersten Hauptoberfläche (3) des Substrats (1) ausgebildet ist, mit den Schritten: a) Aufwachsen einer Feldoxidschicht (5) auf der ersten Hauptoberfläche (3) des Substrats (1); b) Abscheiden von Polysilizium (6) wenigstens in dem Graben (4); c) Ätzen des Polysiliziums (6) derart, dass das Polysilizium (6) in dem Graben (4) bis zu einer vorgegebenen ersten Höhe (h1) über dem Boden des Grabens (4) geätzt wird; d) thermisches Oxidieren des Polysiliziums (6) in dem Graben und der Feldoxidschicht (5) auf der Seitenwand des Grabens (4) derart, dass die Wachstumsgeschwindigkeit des Polysiliziumoxids (6) höher ist als die Wachstumsgeschwindigkeit des Oxids (8) auf den Seitenwänden des Grabens (4); e) Ätzen des Polysiliziumoxids (7) in dem Graben und des Oxids (5, 8) auf den Seitenwänden des Grabens (4) derart, dass das Polysiliziumoxid (7) mit einer Toleranz bis zu der Oberseite des Polysiliziums (6) durch das Ätzen entfernt wird, so dass das Polysilizium (6) bis zu einer zweiten Höhe (h2) von dem Boden des Grabens (4) verbleibt, und das Oxid (5, 8) auf den Seitenwänden des Grabens (4) höchstens bis zu der zweiten Höhe (h2) geätzt wird; und f) Ausbilden einer Gateoxidschicht (10) im Graben und auf der ersten Hauptoberfläche (3) des Substrats (1), so dass das in dem Graben (4) unter der Gateoxidschicht (10) verbleibende Polysilizium (6) eine Feldplatte bildet.
  2. Verfahren nach Anspruch 1, bei dem im Schritt e) das Ätzen des Oxids (5, 8) auf den Seitenwänden des Grabens (4) derart erfolgt, dass das verbleibende Oxid (9) mit der Oberfläche des Polysiliziums (6) eben fluchtet oder einen Winkel α mit der Oberfläche des Polysiliziums (6) in dem Graben (4) bildet.
  3. Verfahren nach Anspruch 2, bei dem der Winkel α 0 bis 40° beträgt.
  4. Verfahren nach Anspruch 2, bei dem der Winkel α 0 bis 25° beträgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem im Schritt d) die Wachstumsgeschwindigkeit des Polysiliziumoxids (7) um einen Faktor bis zu 1,5 höher ist als die Wachstumsgeschwindigkeit des Oxids (8) an der Grabenseitenwand.
DE102008024949A 2008-05-23 2008-05-23 Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors Active DE102008024949B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008024949A DE102008024949B3 (de) 2008-05-23 2008-05-23 Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
US12/427,098 US8062954B2 (en) 2008-05-23 2009-04-21 Method for manufacturing a field plate in a trench of a power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008024949A DE102008024949B3 (de) 2008-05-23 2008-05-23 Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors

Publications (1)

Publication Number Publication Date
DE102008024949B3 true DE102008024949B3 (de) 2009-12-10

Family

ID=41269045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008024949A Active DE102008024949B3 (de) 2008-05-23 2008-05-23 Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors

Country Status (2)

Country Link
US (1) US8062954B2 (de)
DE (1) DE102008024949B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076805B2 (en) 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216173B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN111816709B (zh) * 2020-09-03 2021-06-11 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234996B4 (de) * 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
EP0048175B1 (de) * 1980-09-17 1986-04-23 Hitachi, Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10361715B4 (de) * 2003-12-30 2010-07-29 Infineon Technologies Ag Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234996B4 (de) * 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076805B2 (en) 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells

Also Published As

Publication number Publication date
US20090291543A1 (en) 2009-11-26
US8062954B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
DE69534888T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Graben
DE102012105507B4 (de) Trench-Transistor und Verfahren zu dessen Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60118217T2 (de) Schottky-gleichrichter mit graben
DE112006000229B4 (de) Nicht-planare MOS-Struktur mit einer Strained-Channel-Region und Verfahren zur Herstellung einer solchen Struktur
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60127166T2 (de) Graben-gate-feldeffekttransistoren und ihre herstellung
DE19748523C2 (de) Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE10220810A1 (de) Halbleiterbauteil
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112008001835T5 (de) Auf einem Bulk-Substrat hergestellter isolierter Tri-Gate-Transistor
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10234996A1 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE2636369A1 (de) Feldeffekttransistor mit isolierter steuerelektrode
DE102008024949B3 (de) Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
EP3127161A1 (de) Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor
DE102014200429A1 (de) Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition