[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102007063268A1 - Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung - Google Patents

Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung Download PDF

Info

Publication number
DE102007063268A1
DE102007063268A1 DE102007063268A DE102007063268A DE102007063268A1 DE 102007063268 A1 DE102007063268 A1 DE 102007063268A1 DE 102007063268 A DE102007063268 A DE 102007063268A DE 102007063268 A DE102007063268 A DE 102007063268A DE 102007063268 A1 DE102007063268 A1 DE 102007063268A1
Authority
DE
Germany
Prior art keywords
metal
layer
contact
area
final
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007063268A
Other languages
English (en)
Inventor
Matthias Lehr
Frank Kuechenmeister
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102007063268A priority Critical patent/DE102007063268A1/de
Priority to US12/132,166 priority patent/US20090166861A1/en
Publication of DE102007063268A1 publication Critical patent/DE102007063268A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073Bonding areas specifically adapted for connectors of different types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8501Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In modernen Halbleiterbauelementen mit Metallisierungssystemen auf Kupferbasis wird eine im Wesentlichen aluminiumfreie Höckerstruktur in Bauteilgebieten und eine im Wesentlichen aluminiumfreie Drahtverbindungsstruktur in Testgebieten auf Grundlage eines Fertigungsprozesses geschaffen, der zu identi in diesen Bauteilbereichen führt. Ferner werden zuverlässige Drahtverbindungen geschaffen, indem eine Schutzschicht, etwa eine Oxidschicht, nach dem Freilegen des jeweiligen Kontaktmetalls, etwa von Kupfer, Nickel und dergleichen aufgebracht wird, wodurch sehr gleichmäßige Prozessbedingungen während des nachfolgenden Drehtverbindungsprozesses geschaffen werden. Die Anzahl der Prozessschritte kann verringert werden, indem eine Entscheidung getroffen wird, ob ein Substrat ein Produktsubstrat oder ein Testsubstrat zum Bestimmen der Zuverlässigkeit von eigentlichen Halbleiterbauelementen werden soll. Beispielsweise können Nickelkontaktelemente über kupferbasierten Kontaktbereichen gebildet werden, wobei das Nickel eine Basis für die Drahtverbindung oder für die Herstellung eines Materials darauf bildet.

Description

  • Gebiet der Offenbarung
  • Die vorliegende Offenbarung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere die Metallisierungsbearbeitung für eine Drahtverbindungsstruktur bzw. Drahtbondstruktur in modernen Metallisierungsstrukturen, die beispielsweise außerhalb des Chipbereichs moderner integrierter Schaltungen, etwa am Randgebiet der Halbleiterbauelemente, angeordnet sind.
  • Hintergrund der Erfindung
  • Bei der Herstellung integrierter Schaltungen ist es üblicherweise erforderlich, einen Chip in ein Gehäuse einzubringen und Anschlussdrähte und Anschlüsse zum Verbinden der Chipschaltung mit der Peripherie vorzusehen. In einigen Techniken zum Eindringen in ein Gehäuse werden Chips, Chipgehäuse oder andere geeignete Einheiten mittels Lotkugeln, die aus sogenannten Lothöckern hergestellt sind, verbunden, die auf einer entsprechenden Schicht mindestens einer der Einheiten ausgebildet sind, beispielsweise auf einer dielektrischen Passivierungsschicht des mikroelektronischen Chips. Um den mikroelektronischen Chip mit den entsprechenden Trägermaterial zu verbinden, weisen die Oberflächen der jeweiligen zu verbindenden Einheiten, d. h. des mikroelektronischen Chips mit beispielsweise einer Vielzahl integrierter Schaltungen, und einem entsprechenden Gehäuse, darauf ausgebildet geeignete Anschlussflächenanordnungen, um die beiden Einheiten nach dem Wiederverflüssigen der Lothöcker elektrisch zu verbinden, die zumindest auf einer der beiden Einheiten, beispielsweise den mikroelektronischen Chip vorgesehen sind. In anderen Verfahren müssen ggf. Lothöcker hergestellt werden, die mit entsprechenden Drähten zu verbinden sind, oder die Lothöcker werden mit entsprechenden Anschlussflächen eines weiteren Substrats, das als eine Wärmequelle dient, in Kontakt gebracht. Folglich kann es notwendig sein, eine große Anzahl an Lothöckern herzustellen, die über die gesamte Chipfläche verteilt sind, wodurch beispielsweise die I/O-(Eingabe/Ausgabe)Ressourcen sowie die gewünschte Anordnung mit geringer Kapazität, der für Frequenzanwendungen moderner mikroelektronischer Chips erforderlich ist, bereitgestellt werden, die für gewöhnlich komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen beinhalten und/oder eine Vielzahl integrierter Schaltungen enthalten, die ein vollständiges komplettes Schaltungssystem bilden.
  • In modernen integrierten Schaltungen werden gut leitende Metalle, etwa Kupfer und Legierungen davon, angewendet, um den hohen Stromdichten Rechnung zu tragen, die während des Betriebs der Bauelemente auftreten. Folglich enthalten die Metallisierungsschichten Metallleitungen und Kontaktdurchführungen, die aus Kupfer oder Kupferlegierungen aufgebaut sind, wobei die letzte Metallisierungsschicht Kontaktflächen bereitstellt, um eine Verbindung zu den Lothöckern, die über den kupferbasierten Kontaktbereichen zu bilden sind, herzustellen. Die Verarbeitung von Kupfer in dem nachfolgenden Prozessablauf zur Herstellung der Lothöcker, was selbst bereits eine sehr komplexe Fertigungsphase darstellt, wird auf der Grundlage des gut etablierten Metalls Aluminium ausgeführt, da die Herstellung von Lothöckerstrukturen in komplexen aluminiumbasierten Mikroprozessoren effektiv eingesetzt wird. Zu diesem Zweck wird eine geeignete Barrieren- und Haftschicht auf den kupferbasierten Kontaktbereich hergestellt, woran sich eine Aluminiumschicht einschließt. Nachfolgend wird die Kontaktschicht mit den Lothöckern auf Grundlage der mit Aluminium bedeckten Kontaktflächen gebildet.
  • Um hunderte oder tausende mechanisch gut befestigter Lothöcker auf entsprechenden Anschlussflächen vorzusehen, muss das Verfahren zum Aufbringen der Lothöcker sehr sorgfältig gestaltet werden, da das gesamte Bauelement bei Ausfall lediglich eines einzelnen Lothöckers funktionsuntüchtig werden kann. Aus diesem Grunde werden eine oder mehrere sorgfältig ausgewählte Schichten im Allgemeinen zwischen den Lothöckern und dem darunter liegenden Substrat oder Scheibe mit den aluminiumbedeckten Kontaktflächen vorgesehen. Zusätzlich zu der wichtigen Rolle, die diese Zwischenschichten, die im Weiteren auch als Höckerunterseitenmetallisierungsschicht bezeichnet werden, darin spielen mögen, den Lothöcker eine ausreichende mechanische Haftung an dem darunter liegenden Kontaktbereich und dem umgebenden Passivierungsmaterial zu verleihen, muss die Höckerunterseitenmetallisierung auch weitere Erfordernisse im Hinblick auf die Diffusionseigenschaften und die Stromleitfähigkeit erfüllen. Im Hinblick auf den zuvor genannten Aspekt muss die Höckerunterseitenmetallisierungsschicht eine adäquate Diffusionsbarriere bereitstellen, um zu verhindern, dass das Lotmaterial, das häufig eine Mischung aus Blei (Pb) und Zinn (Sn) ist, die darunter liegenden Metallisierungsschichten des Chips angreift und dadurch ihre Funktionsfähigkeit zerstört oder negativ beeinflusst. Das Wandern von Lotmaterial, etwa von Blei, zu anderen empfindlichen Bauteilbereichen, beispielsweise in das Dielektrikum, in welchem ein radioaktiver Zerfall in Blei ebenfalls deutlich das Bauteilverhalten beeinflussen kann, wird durch die Höckerunterseitenmetallisierung effektiv unterdrückt. Im Hinblick auf die Stromleitfähigkeit muss die Höckerunterseitenmetallisierung, die als eine Verbindung zwischen dem Lothöcker und der darunter liegenden Metallisierungsschicht des Chips dient eine Dicke und einen spezifischen Widerstand aufweisen, der nicht in ungeeigneter Weise den Gesamtwiderstand des Systems aus der Metallisierungsfläche des Lothöckers erhöht. Des weiteren dient die Höckerunterseitenmetallisierung als eine Stromverteilungsschicht während des Elektroplattierens des Lothöckermaterials. Elektroplattieren ist gegenwärtig die bevorzugte Abscheidetechnik, da die physikalische Dampfabscheidung des Lothöckermaterials, die auch Stand der Technik eingesetzt wird, eine komplexe Maskentechnologie erfordert, um damit Fehljustierungen auf Grund der thermischen Ausdehnung der Maske zu vermeiden, wenn diese mit den heißen Metalldämpfen in Kontakt ist. Ferner ist es äußerst schwierig, die Metallmaske nach der Beendigung des Abscheideprozesses ohne Schädigung der Lotflächen zu entfernen, insbesondere wenn große Scheiben bearbeitet werden oder Abstand zwischen benachbarten Lotflächen gering ist.
  • Die Komplexität moderner Halbleiterbauelemente, etwa CPU's, und dergleichen, erfordert typischerweise das Bereitstellen speziell gestalteter Teststrukturen zum Abschätzen der Qualität und der Zuverlässigkeit des Fertigungsablaufs und der verwendeten Materialien. Ein wichtiges Beispiel für einen Prozess in der Phase der Bearbeitung der Halbleiterelemente ist das Bilden der Gatedielektrika von Feldeffekttransistoren, deren Qualität zu überwachen ist, um damit eine Bewertung des Funktionsverhaltens der Transistorbauelemente zu ermöglichen. In ähnlicher Weise ist auch in den Metallisierungsbearbeitungsprozessen eine gründliche Überwachung, etwa des Elektromigrationsverhaltens oder generell des durch Belastung hervorgerufenen Leistungsabfalls moderner Verdrahtungsstrukturen erforderlich, insbesondere da typischerweise zunehmend dielektrische Materialien mit kleinem ε in der Verdrahtungsebene in Verbindung mit gut leitenden Metallen, etwa Kupfer und dergleichen verwendet werden. Die speziell gestalteten Teststrukturen werden typischerweise nicht in dem eigentlichen Chipgebiet vorgesehen, um den Verbrauch wertvoller Chipfläche zu vermeiden, sondern diese werden in der Peripherie, etwa in der Schneidelinie zum Vereinzeln der Substrate vor dem Eindringen in ein Gehäuse angeordnet. Obwohl die direkte Verbindung der Chipfläche mit einem geeigneten Trägersubstrat mittels der Höckerstruktur eine bevorzugte Technik für komplexe Schaltungen ist, wird das Zusammenfügen der Teststruktur typischerweise auf der Grundlage gut bewährter Drahtverbindungstechniken bzw. Drahtbondtechniken ausgeführt, da das Drahtverbinden der Teststrukturen mit den entsprechenden Gehäusesubstraten kostengünstiger und schneller im Vergleich zur direkten Lothöckerverbindung ist. Ferner kann im Allgemeinen der Abstand zwischen den Verbindungs- bzw. Bondflächen kleiner gewählt werden im Vergleich zu einer Anordnung mit Lothöcker in der Teststruktur.
  • Drahtverbindungstechniken sind gut etabliert und repräsentieren die wesentliche Technologie für das Verbinden des Großteils an Halbleiterchips mit Trägersubstraten, wobei für gewöhnlich aluminiumgestützte Verbindungsflächen vorgesehen werden, die mittels eines geeigneten Drahtes aus Aluminium, Kupfer, Gold und dergleichen kontaktiert werden. Während der Drahtverbindung wird der Verbindungsdraht so behandelt, dass sich eine kleine Kugel am Ende bildet, die dann mit der Verbindungsfläche in Kontakt gebracht wird. Beim Ausüben von Druck, einer erhöhten Temperatur und Ultraschallenergie wird die Drahtkugel mit der Verbindungsfläche verschweißt, um eine intermetallische Verbindung zu bilden. Jedoch besitzen viele modernd Halbleiterbauelemente eine Metallisierungsstruktur auf Basis von Kupfer im Hinblick auf das Leistungsverhalten und die Integrationsdichte, wobei die Verbindung zu dem Trägersubstrat durch Drahtverbindung auf Grund weniger anspruchsvoller I/O-Kapazitäten im Vergleich zu beispielsweise CPU's und anderen äußerst komplexen IC und auf Grund von ökonomischen Vorteilen der Drahtverbindungstechniken bewerkstelligt wird. Jedoch ist das Drahtverbinden mit Kupferverbindungsflächen sehr schwierig auf Grund der inhomogenen Selbstoxidation der Kupferoberfläche im Zusammenhang mit einer extensiven Korrosionsneigung, die zu sehr unzuverlässigen Bondverbindungen führt. Andererseits führt die Verwendung eines andern Abschlussmetalls, etwa einer Aluminiummetallschicht, in einer modernen Metallisierungsstruktur auf der Grundlage von Kupfer möglicherweise in Verbindung mit Dielektrika mit kleinem ε zu einem deutlich komplexeren Fertigungsprozess, da die jeweiligen Prozessanlagen und Prozesse zur Herstellung und Strukturierung der Aluminiumschichten in der Fertigungslinie bereitzustellen sind. Insbesondere für moderne CPU's, in denen die Drahtverbindung und die direkte Lotkontaktanordnung unter Anwendung von Höckerstrukturen eingesetzt werden, ist ein erheblicher Aufwand während der Herstellung der Höckerstruktur für die eigentlichen Chipgebiete und für die Drahtverbindungsflächen für die jeweiligen Teststrukturen zu treiben, wie dies detaillierter mit Bezug zu den 1a bis 1d erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements 100 in einer fortgeschrittenen Fertigungsphase. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das dann ausgebildet Schaltungselemente und andere Mikrostrukturelemente aufweist, die der Einfachheit halber in 1a nicht gezeigt sind. Des weiteren umfasst das Bauelement 100 eine oder mehrere Metallisierungsschichten mit Metallleitungen und Kontaktdurchführungen auf Kupferbasis, wobei der Einfachheit halber die letzte Metallisierungsschicht 107 gezeigt ist, die ein dielektrisches Material 107a aufweist, in welchem ein erstes kupferbasiertes Metallgebiet 107d und ein zweites kupferbasiertes Metallgebiet 107t gebildet sind. D. h., die Metallgebiete 107d und 107t sind aus Kupfer oder einer Kupferlegierung möglicherweise in Verbindung mit entsprechenden Barrierenmaterialien (nicht gezeigt) aufgebaut, um damit eine Wechselwirkung zwischen dem dielektrischen Material 107a und dem Kupfermaterial zu unterdrücken. Das Metallgebiet 107d ist elektrische mit Schaltungselementen verbunden, die eine integrierte Schaltung gemäß einer spezifizierten Schaltungsanordnung repräsentieren, während das Metallgebiet 107t einen Kontaktbereich repräsentiert, der mit entsprechenden Strukturelementen verbunden ist, die eine Teststruktur repräsentieren, um damit bauteilspezifische Eigenschaften, etwa das Elektromigrationsverhalten, die Zuverlässigkeit von Gatedielektrika, und dergleichen, zu prüfen. Somit entspricht der Bereich der Metallisierungsschicht 107 mit dem Kontaktbereich 107d einem Chip oder Bauteilgebiet 150d, während der Bereich der Metallisierungsschicht 107 mit dem Kontaktbereich 107t einem Testgebiet 150t des Bauelements 100 entspricht. Beispielsweise repräsentiert das Bauteilgebiet 150d ein Chipgebiet, das nach dem Vereinzeln des Bauelements 100 in separate Einheiten eine einzelne Funktionseinheit repräsentiert, während das Testgebiet 150t, das funktionsmäßig nicht mit dem Bauteilgebiet 150d verbunden ist, einen entsprechenden Bereich in dem Bauteil 100 repräsentiert, der nicht verwendet wird, wenn eine entsprechende Schaltung in dem Bauteilgebiet 150d betrieben wird. Beispielsweise kann das Bauteilgebiet 150d einen Chipbereich repräsentieren, der von dem Testgebiet 150t durch eine Chipgrenze (nicht gezeigt) getrennt ist, die typischerweise für den Schutz des eigentlichen Chipbereichs vor Schädigung beim Vereinzeln des Substrats verwendet wird.
  • Das Halbleiterbauelement 100 umfasst ferner eine Deckschicht 106, die aus einem geeigneten Material, etwa Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid, und dergleichen aufgebaut ist, um das Kupfermaterial der nicht freigelegten Bereiche der Kontaktbereiche 107d, 107t einzuschließen. Ferner ist eine erste Passivierungsschicht 103a vorgesehen, beispielsweise aus Siliziumdioxid, Siliziumoxinitrid und dergleichen. Des weiteren ist eine zweite Passivierungsschicht 103b vorgesehen, beispielsweise in Form von Siliziumdioxid, Siliziumoxinitrid und dergleichen. Wie gezeigt, lassen die Passivierungsschichten 103a, 103b einen geeigneten Teil der Kontaktbereiche 107d, 107t frei, wie dies zur Herstellung entsprechender Lothöcker in dem Bauteilgebiet 150d in einer späteren Fertigungsphase und zur Herstellung aluminiumbasierten Bondflächen für die Drahtverbindung in dem Testgebiet 150t erforderlich ist. Wie zuvor erläutert ist, führt das Vorsehen unterschiedlicher Kontaktschemata zur Verbindung des Bauteilgebiets 150d und des Testgebiets 150t mit einem entsprechenden Trägersubstrat zu einer verbesserten Prozesseffizienz im Hinblick auf das Erzeugen von Teststrukturen auf der Grundlage der Gebiete 150t, wie dies zuvor erläutert ist.
  • Das in 1a gezeigte Halbleiterbauelement kann auf der Grundlage der folgenden Prozesse hergestellt werden. Zunächst werden das Substrat 101 und darin enthaltene Schaltungselemente auf Grundlage gut etablierter Prozesstechniken hergestellt, wobei in anspruchsvollen Anwendungen Schaltungselemente mit kritischen Abmessungen in der Größenordnung von ungefähr 50 nm und weniger hergestellt werden, woran sich das Herstellen der einen oder mehreren Metallisierungsschichten 107 anschließt, die kupferbasierte Metallleitungen und Kontaktdurchführungen enthalten, wobei typischerweise dielektrische Materialien mit kleinem ε zumindest für das dielektrische Material, etwa das Material 107a, verwendet werden. Das Bilden der Metallisierungsschicht 107 kann das Abscheiden der Deckschicht 106 beinhalten, wodurch kupferbasierte Materialien, etwa die Gebiete 107d, 107t versiegelt werden. Als nächstes werden die Passivierungsschichten 103a, 103b auf der Deckschicht 106 auf Grundlage einer geeigneten Abscheidetechnik hergestellt, etwa durch plasmaunterstützte chemische Dampfabscheidung (CVD) und dergleichen. Anschließend wird ein Photolithographieprozess ausgeführt, um eine Photolackmaske (nicht gezeigt) mit einer Form und einer Abmessung vorzusehen, die im Wesentlichen den eigentlichen Kontaktbereich zur Verbindung mit einer Höckerstruktur in dem Bauteilgebiet 150d und mit einer Drahtverbindungsfläche in dem Gebiet 150t bestimmt.
  • Nachfolgend wird der Schichtstapel 103 auf der Grundlage der zuvor definierten Lackmaske geöffnet, die dann durch gut etablierte Prozesse abgetragen wird.
  • 1b zeigt schematisch das konventionelle Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Barrieren/Haftschicht 104 auf den Kontaktbereichen 107d, 107t sowie auf Seitenwandbereichen und eines Teils des horizontalen Anteils der Passivierungsschichten 103a, 103b gebildet ist. Die Barrieren/Haftschicht 104 ist beispielsweise aus Tantal, Tantalnitrid, Titan, Titannitrid oder anderen ähnlichen Metallen und Verbindungen davon aufgebaut, wie sie typischerweise in Verbindung mit Kupfermetallisierungssystemen eingesetzt werden, um eine Kupferdiffusion effektiv zu unterdrücken und die Haftung für eine Aluminiumschicht 105 zu verbessern. Typischerweise wird das Bauelement 100, wie es in 1b gezeigt ist, hergestellt, indem zunächst die Barrieren/Haftschicht 104, z. B. auf der Grundlage von Sputter-Abscheideverfahren aufgebracht wird, woran sich das Abscheiden der Aluminiumschicht 105 anschließt, was auf der Grundlage von Sputter-Abscheidung, chemische Dampfabscheidung, und dergleichen folgen kann. Als nächstes wird ein Lithographieprozess ausgeführt, um damit eine Lackmaske (nicht gezeigt) zu bilden, die als eine Ätzmaske während eines reaktiven Ätzprozesses verwendet wird, der beispielsweise auf Grundlage komplexer Ätzchemien auf Chlorbasis ausgeführt wird, um damit die strukturierte Aluminiumschicht 105 zu erhalten, wie sie in 1b gezeigt ist. Des weiteren kann der entsprechende Ätzprozess auch einen separaten Ätzschritt zum Ätzen durch die Barrieren/Haftschicht 104 enthalten, woran sich ein nasschemischer Prozess zum Entfernen von korrosionserzeugenden Ätzresten anschließt, die durch den komplexen Aluminiumätzschritt erzeugt werden.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine weitere Passivierungsschicht 103c über dem Bauelement 100 gebildet ist, die auch als eine abschließende Passivierungsschicht bezeichnet werden kann, da die Schicht 103c die letzte dielektrische Schicht repräsentiert, in und über der die Höckerstruktur in dem Bauteilgebiet 105d zu bilden ist. Andererseits kann die Passivierungsschicht 103c, die in Verbindung mit den Passivierungsschichten 103a, 103b einen abschließenden Passivierungsschichtstapel 103 repräsentiert, so strukturiert werden, dass wesentliche Bereiche des Testgebiets 150t frei bleiben, wodurch eine gewünschte Oberflächentopographie zur Ermöglichung einer Drahtverbindung an die entsprechende Aluminiumschicht 105 in einer späteren Phase möglich ist. Die Passivierungsschicht 103c wird in Form eines photoempfindlichen Polyimidmaterials vorgesehen, das auf der Grundlage einer photolithographischen Belichtung und „Entwicklung" strukturiert werden kann, um damit das im Wesentlichen freigelegte Testgebiet 150t und eine jeweilige Öffnung für das Freilegen zumindest eines wesentlichen Teils der Aluminiumschicht 105 in dem Bauteilgebiet 150d zu erreichen. Nach der Strukturierung der abschließenden Passivierungsschicht 103c wird eine geeignete Lackmaske (nicht gezeigt) gebildet, um die laterale Abmessung eines Lothöckers in dem Bauteilgebiet 150d zu bestimmen, wobei im Wesentlichen das Testgebiet 150d abgedeckt wird, um eine Abscheidung des Lotmaterials darin zu vermeiden. Es sollte beachtet werden, dass das Bauteilgebiet 150d mehrere freigelegte aluminiumbasierte Metallgebiete gemäß den Bauteilerfordernissen aufweisen kann, wobei im Wesentlichen die gesamte Oberfläche des Bauteilgebiets 150d für das Vorsehen entsprechender Lothöcker verfügbar ist. Andererseits sind die Kontaktbereiche 107t in dem Testgebiet 150t mit geeignetem Abstand so angeordnet, dass die erforderliche Anzahl der Eingabe/Ausgabe-Anschlüsse ermöglich wird, während auch entsprechende Vorbedingungen zum Ausführen eines Drahtverbindungsprozesses in einer späteren Fertigungsphase während des Zusammenfügens einer Teststruktur auf Grundlage eines Testgebiets 150t geschaffen werden. Vor dem Bilden der jeweiligen Lackmaske wird ein geeignetes leitfähiges Beschichtungssystem, das auch als Höckerunterseitenmetallisierungsschichtsystem bezeichnet werden kann, gebildet, das zwei oder mehrere separate Schichten mit geeigneten leitenden Materialien, etwa Titan, Wolfram und dergleichen, aufweist, die häufig im Hinblick auf die diffusionsverhindernden Eigenschaften, die Haftung und dergleichen angewendet werden. Ferner können eine oder mehrere zusätzlichen Schichten vorgesehen werden, um als geeignete Grundschichten für einen nachfolgenden Elektroplattierungsprozess zu dienen, um damit ein geeignetes Lotmaterial, etwa Zinn und Blei oder andere Lotmaterialien, etwa bleifreie Verbindungen und dergleichen in die Öffnungen einzufüllen, die in der Lackmaske gebildet sind.
  • 1d zeigt schematisch das Halbleiterbauelement 100 nach der oben beschriebenen Prozesssequenz und nach dem Entfernen von Lackmaterial. Somit umfasst das Bauelement 100 einen Lothöcker 109, der auf einer Höckerunterseitenmetallisierungsschicht 108 gebildet ist, die zwei oder mehr Teilschichten 108a, 108b abhängig von den Prozess- und Bauteilerfordernissen aufweist. Andererseits bildet in dem Testgebiet 150t die Aluminiumschicht 105 eine Verbindungsfläche 110, die ausgebildet ist, für eine Drahtverbindung während des Zusammenfügens entsprechender Teststrukturen auf der Grundlage des Testgebiets 150t zu dienen, wie dies zuvor erläutert ist.
  • Folglich können in der zuvor beschriebenen konventionellen Vorgehensweise effiziente Drahtverbindungstechniken zum Fertigstellen des Testgebiets 150t angewendet werden, während die Lothöcker 109 in dem Bauteilgebiet 150d bereitgestellt werden, wodurch jedoch ein hoher Aufwand in der Prozesssequenz zum Abscheiden und Strukturieren der Barrieren/Haftschicht 104 und der Aluminiumschicht 105 erforderlich ist, woraus sich ebenfalls deutlich unterschiedliche Passivierungsschichtstapel in dem Bauteilgebiet 150d und dem Testgebiet 150t ergeben. D. h., auf Grund des Drahtverbindungsprozesses, der in einer späteren Phase auszuführen ist, enthalten wesentliche Bereiche des Testgebiets 150t nicht mehr die abschließende Passivierungsschicht 103c, wodurch die Authentizität der jeweiligen Messergebnisse, die auf der Grundlage des Testgebiets 150t erhalten werden, im Vergleich zu den eigentlichen Bauteilgebieten 150d verringert.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Prozesstechniken und Halbleiterbauelemente, in denen ein oder mehrere der oben erkannten Probleme vermieden oder deren Auswirkungen zumindest reduziert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine Technik und entsprechende Halbleiterbauelemente, in denen eine Drahtverbindung in kupferbasierten Metallisierungsstrukturen bewerkstelligt wird, ohne dass aluminiumbasierte Technik eingesetzt werden, indem geeignetes Metall für einen Kontaktbereich, etwa Kupfer, Nickel und dergleichen verwendet wird, das auch für die Herstellung der integrierten Schaltung eingesetzt wird. Um die Kontaktausfälle zu verringern, die durch eine nicht definierte Oxidation während des Drahtverbindungsprozesses auftreten kann, kann die Oberfläche des Kontaktbereichs mit einer kontinuierlichen Schutzschicht versehen werden, beispielsweise einer Oxidschicht, die die entsprechende Metalloberfläche, etwa Kupfer, Nickel, und dergleichen vor dem eigentlichen Drahtverbindungsprozess passivieren kann. In einigen hierin offenbarten anschaulichen Aspekten wird die Drahtverbindung vorteilhafterweise mit der gleichzeitigen Herstellung von Höckerstrukturen in anderen Bauteilbereichen kombiniert, wodurch ein hohes Maß an Ähnlichkeit in Bauteilbereichen einschließlich der Höckerstrukturen und Bauteilbereichen mit den Drahtverbindungsstrukturen, beispielsweise im Hinblick auf den abschließenden Passivierungsschichtstapel erreicht wird. Wenn daher Teststrukturen in modernen integrierten Schaltungen gebildet werden, die auf der Grundlage einer Drahtverbindungskontaktstruktur angeschlossen werden, wird im Wesentlichen die gleiche Metallgesamtkonfiguration in der Teststruktur, etwa im Hinblick auf die Metallisierungsstruktur erreicht, wodurch daher eine zuverlässige Bewertung der Prozesse und bei der Herstellung der Metallisierungsstruktur beteiligten Materialien möglich ist. Ferner wird zusätzlich zu einem hohen Maß an Prozesskompatibilität von Testgebieten und Bauteilgebieten ein Freisetzen von Ressourcen im Hinblick auf Prozessanlagen und Reinraumfläche im Vergleich zu konventionellen Strategien möglich, in denen aluminiumbasierte Kontakttechniken eingesetzt werden oder in denen Kontaktbereiche für Drahtverbindungsstrukturen mit geeigneten Metallen, etwa Gold, zu beschichten sind, was zusätzlich zu einer Erhöhung der Produktionskosten auch weitere Probleme für das geeignete Entsorgen von Prozessnebenprodukten nach sich zieht, die während der elektrochemischen Aufbringung von beispielsweise Gold auf entsprechende Kontaktbereiche anfallen.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines abschließenden dielektrischen Schichtstapels über einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterbauelements gebildet ist. Die letzte Metallisierungsschicht enthält ein erstes Metallgebiet, das mit einem Testgebiet verbunden ist, und enthält ein zweites Metallgebiet, das mit einem Bauteilgebiet verbunden ist. Das Verfahren umfasst ferner das Strukturieren des abschließenden dielektrischen Schichtstapels, um einen Teil des ersten Metallgebiets freizulegen, wobei der freigelegte Teil einen ersten Kontaktbereich definiert. Ferner wird eine kontinuierliche Schutzschicht auf dem ersten Kontaktbereich gebildet und es wird ein Anschlussdraht mit dem ersten Kontaktbereich verbunden.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines abschließenden dielektrischen Schichtstapels über einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterbauelements ausgebildet ist, wobei die letzte Metallisierungsschicht ein Metallgebiet aufweist. Ferner wird der abschließende dielektrische Schichtstapel so strukturiert, dass ein Teil des Metallgebiets freigelegt wird. Das Verfahren umfasst ferner das Bilden eines Kontaktmetalls auf dem freigelegten Teil des Metallgebiets, um einen Kontaktbereich bereitzustellen, und umfasst das Bilden einer kontinuierlichen Schutzschicht auf dem Kontaktbereich. Schließlich wird ein Anschlussdraht mit dem Kontaktbereich verbunden.
  • Ein anschauliches hierin offenbartes Halbleiterzwischenprodukt umfasst ein Substrat und ein Metallisierungssystem mit einer letzten Metallisierungsschicht, die über dem Substrat ausgebildet ist. Das Halbleiterzwischenprodukt umfasst ferner einen abschließenden dielektrischen Schichtstapel, der über der letzten Metallisierungsschicht gebildet ist. Des weiteren umfasst das Halbleiterzwischenprodukt mehrere erste im Wesentlichen aluminiumfreie Metallschichtstapel, die in dem abschließenden dielektrischen Schichtstapel gebildet sind und die eine oberste Metallschicht aufweisen, die durch eine kontinuierliche Schutzschicht bedeckt ist, wobei die mehreren ersten Metallschichtstapel mehrere erste Kontaktbereiche bilden, die ausgebildet sind, Verbindungsdrähte während eines Drahtverbindungsprozesses aufzunehmen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines konventionellen modernen Halbleiterbauelements während diverser Fertigungsphasen beim Bilden einer Höckerstruktur in einem Bauteilgebiet und einer Drahtverbindungsstruktur in einem Testgebiet auf der Grundlage von Aluminium gemäß konventioneller Strategien zeigen;
  • 2a schematisch ein Halbleiterbauelement nach der Herstellung einer letzten Metallisierungsschicht über einem Bauteilgebiet und einem Testgebiet zeigt;
  • 2b schematisch einen Prozess zum Unterteilen von Substraten in Zuverlässigkeitstestsubstrate oder Produktsubstrate gemäß anschaulicher Ausführungsformen;
  • 2c bis 2g schematisch Querschnittsansichten während diverser Fertigungsphasen bei der Herstellung einer im Wesentlichen aluminiumfreien Kontaktstruktur zeigen, die für eine Drahtverbindung in einem Testgebiet auf der Grundlage eines gemeinsamen abschließenden dielektrischen Schichtstapels gemäß weiterer anschaulicher Ausführungsformen ausgebildet ist;
  • 2h bis 2j schematisch Querschnittsansichten eines Halbleiterbauelements während eines Drahtverbindungsprozesses auf der Grundlage einer kontinuierlichen Schutzschicht gemäß anschaulicher Ausführungsformen zeigen;
  • 2k bis 2m schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Höckerstruktur über eigentlichen Bauteilgebieten in Produktsubstraten zeigen, die keine Drahtverbindungsstruktur in den jeweiligen Testgebieten gemäß anschaulicher Ausführungsformen erfordern; und
  • 2n bis 2p schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer Drahtverbindungsstruktur auf der Grundlage eines Kupferkontaktbereichs unter Anwendung einer kontinuierlichen Schutzschicht gemäß noch weiterer anschaulicher Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen gezeigt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Der hierin offenbarte Gegenstand betrifft Techniken und Halbleiterbauelemente, in denen Drahtverbindungsstrukturen auf der Grundlage eines im Wesentlichen aluminiumfreien Metallisierungssystems gebildet werden, wobei der Prozess zur Herstellung der Drahtverbindungsstruktur kompatibel ist mit der Herstellung jeweiliger Höckerstrukturen in anderen Bauteilbereichen, wenn dies erforderlich ist. Zu diesem Zweck wird eine Prozesstechnik eingesetzt, in der gut etablierte Materialien, wie sie typischerweise während der Herstellung moderner Halbleiterbauelemente eingesetzt werden, auch für die Herstellung der Kontaktstruktur eingesetzt werden, um damit den Aufwand im Hinblick auf Prozessanlagen und Prozesszeit zu verringern, wie dies zuvor beschrieben ist und für konventionelle Techniken erforderlich ist, In einigen anschaulichen Ausführungsformen werden die Drahtverbindungsstrukturen und die Höckerstrukturen auf der Grundlage der gleichen Materialien hergestellt, ohne dass eine aluminiumbasierte Kontaktstruktur erforderlich ist, wobei der Drahtverbindungsprozess auf Grundlage einer im Wesentlichen kontinuierlichen Schutzschicht ausgeführt wird, beispielsweise eine Oxidschicht, die auf freiliegenden Kontaktmaterialien, etwa Kupfer, Nickel und dergleichen gebildet wird. Vor und möglicherweise während des Drahtverbindungsprozesses wird die kontinuierliche Schutzschicht sichtlich vorgesehen, um damit die empfindliche Metalloberfläche im Hinblick auf eine nicht vorhersagbare Oxidation vor und während des Drahtverbindungsprozesses zu passivieren, wodurch zuverlässige intermetallische Verbindungen zwischen dem Verbindungsdraht und den zuvor passivierten Kontaktbereichen, etwa einer Kupferoberfläche, einer Nickeloberfläche, und dergleichen geschaffen werden. Somit kann der abschließende dielektrische Schichtstapel mit identischem Aufbau in Bauteilgebieten und Testgebieten moderner Halbleiterbauelemente zumindest für spezielle Testsubstrate vorgesehen werden, so dass ein erhöhtes Maß an Authentizität im Hinblick auf das Bewerten von Prozesseigenschaften und Materialien in der Metallisierungsbearbeitung erreicht werden kann, etwa im Vergleich zu der konventionellen Strategie, wie sie mit Bezug zu den 1a bis 1d erläutert ist, in der jeweiligen Testgebiete im Wesentlichen die abschließende Passivierungsschicht nicht aufweisen, was zu deutlich unterschiedlichen mechanischen und chemischen Eigenschaften entsprechender Teststrukturen im Vergleich zu den eigentlichen Halbleiterbauelementen führen kann. Durch Ausbilden der kontinuierlichen Schutzschicht, die in einigen anschaulichen Ausführungsformen in Form einer Oxidschicht vorgesehen wird, die beispielsweise durch Ausführen eines Oxidationsprozesses erzeugt wird, wird die Verwendung anderer kostenintensiver Materialien, etwa Gold, vermeidbar, wobei dennoch zuverlässige intermetallische Verbindungen in den Drahtverbindungsstrukturen geschaffen werden, selbst für modernste Metallisierungssysteme, die auf der Grundlage von Kupfer und dielektrischen Materialien mit kleinem ε aufgebaut werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 in einer fortgeschrittenen Fertigungsphase. D. h., das Halbleiterbauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darin und darauf Bauteilstrukturelemente, etwa Schaltungselemente, mikromechanische Elemente und dergleichen zu bilden. Beispielsweise repräsentiert das Substrat 201 ein siliziumbasiertes Vollsubstrat, ein SOI-(Silizium-auf-Isolator-)Substrat oder ein Substrat mit darauf ausgebildeten SOI-Gebieten und Vollsubstratgebieten, und dergleichen. Das Substrat 201 kann in eine Vielzahl von Bauteilgebieten 250d unterteilt sein, die den Bereichen entsprechen, in den funktionsfähige Einheiten, etwa integrierte Schaltungen, mikromechanische Bauelemente in Verbindung mit elektronischen Schaltungen und dergleichen vorgesehen sind. Das eine oder die mehreren Bauteilgebiete 250d, wovon der Einfachheit halber lediglich eines in 2a gezeigt ist, repräsentieren entsprechende Chipbereiche oder Gebiete moderner integrierter Schaltungen. Andererseits umfasst das Substrat 201 Bereiche, in denen Mikrostrukturelemente vorgesehen sind, die nicht „funktionelle" Einheiten werden sollen, sondern die während und nach dem Fertigungsablauf zum Bewerten von Prozessablaufeigenschaften, Materialien und dergleichen eingesetzt werden. Entsprechende Bereiche als Testgebiete 250t bezeichnet und sind lateral benachbart zu den eigentlichen Bauteilgebieten 250 angeordnet, wobei die eigentlichen Bauteilgebiete 250d von den Testgebieten 250t durch beispielsweise Chipgrenzbereiche getrennt sind, d. h. durch jeweilige metallenthaltende Abgrenzungen und dergleichen. Folglich weist das Substrat 201 darin ausgebildet oder darüber ausgebildet eine Bauteilschicht 202 auf, die eine Vielzahl von Schaltungselementen 202d in dem Bauteilgebiet 250d enthält, und die auch ein oder mehrere Teststrukturelemente 202t aufweist, die in dem Testgebiet 250t angeordnet sind. Beispielsweise können die Teststrukturelemente 202t entsprechende Elemente zum Bewerten der Zuverlässigkeit von Gatedielektrika, von Verformungseigenschaften von Halbleitermaterialien und dergleichen aufweisen. In ähnlicher Weise kann die Teststruktur 202t in höheren Ebenen des Bauelements 200 Metallisierungsstrukturelemente aufweisen, um die Zuverlässigkeit abzuschätzen, wobei im Hinblick auf die Elektromigration oder andere belastungsinduzierte den Kontakt beeinträchtigende Mechanismen von jeweiligen Metallisierungssystemen, die in den eigentlichen Bauteilgebieten 250d verwendet sind.
  • Ferner umfasst das Halbleiterbauelement 200 mehrere Metallisierungsschichten mit Metallleitungen und Kontaktdurchführungen, die Metallleitungen unterschiedlich gestapelte Metallisierungsebenen miteinander verbinden, die in einigen anschaulichen Ausführungsformen auf der Grundlage von Kupfermaterial in Verbindung mit dielektrischen Materialien mit kleinem ε hergestellt werden können, was als dielktrisches Material zu verstehen ist, das eine relative Permittivität von 3,0 oder weniger aufweist. Der Einfachheit halber ist eine Metallisierungsschicht 207 in 2a gezeigt, die die letzte Metallisierungsschicht des Bauelements 200 repräsentiert. Somit umfasst die Metallisierungsschicht 207 ein dielektrisches Material 207a, das ggf. ein dielektrisches Material mit kleinem ε aufweisen kann, möglicherweise in Verbindung mit konventionellen Dielektrika, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, und dergleichen. Ferner sind entsprechende Metallgebiete 207d, 207t in dem dielektrischen Material 207a gebildet und repräsentieren in einigen anschaulichen Ausführungsformen kupferbasierte Metallgebiete, die Kupfer, Kupferlegierungen in Verbindung mit geeigneten Barrierenmaterialien (nicht gezeigt) aufweisen können. Es sollte beachtet werden, dass die Metallgebiete 207b in dem Bauteilgebiet 250d, wovon in 2a lediglich eines gezeigt ist, mit einer geeigneten lateralen Größe und Position vorgesehen ist, die geeignet ist, um darauf eine Höckerstruktur zu bilden, wie sie für einen direkten Kontakt mit einem Trägersubstrat und dem Bauteilgebiete 250d nach dem Vereinzeln des Substrats 201 erforderlich ist. In ähnlicher Weise sind die Metallgebiete 207t in dem Testgebiet 250t, wovon der Einfachheit halber lediglich eines gezeigt ist, geeignet dimensioniert und so positioniert, dass eine Drahtverbindung zu entsprechenden noch zu bildenden Verbindungsflächen möglich ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind, mit Ausnahme der Bereitstellung von Passivierungsschichten über der Deckschicht 206.
  • Wie zuvor erläutert ist, während der Herstellung moderner Halbleiterbauelemente, etwa des Bauelements 200, sind eine Vielzahl von Inspektionsschritten und Messschritten erforderlich, um damit die jeweiligen Fertigungsprozesse zu überwachen und zu steuern. Zu diesem Zweck werden Teststrukturen, die in dem Testgebiet 250t oder in einem anderen Bereich, etwa dem Bauteilgebiet 250d, vorgesehen sein können, eingesetzt, um damit die gewünschten Messdaten zu erhalten. Beispielsweise werden typischerweise entsprechende Messverfahren nach der Bildung jeweils einer der Metallisierungsschichten ausgeführt, etwa der Metallisierungsschicht 207, um damit Messdaten im Hinblick auf die Defektrate, die elektrischen Eigenschaften und dergleichen zu erhalten. Beispielsweise werden auf der Grundlage der letzten Metallisierungsschicht 207 entsprechende Messungen ausgeführt, um elektrische Parameter, Eigenschaften des Fertigungsablaufs und dergleichen zu ermitteln. Gemäß anschaulicher hierin offenbarter Ausführungsformen wird zu einem beliebigen Zeitpunkt vor oder bis zum Ausführen entsprechender Messprozesse für die letzte Metallisierungsschicht 207 eine Entscheidung getroffen, ob das Substrat 201 des Bauelements 200 als ein Testsubstrat oder ein Produktsubstrat zu betrachten ist.
  • 2b zeigt schematisch einen Teil des gesamten Fertigungsprozessablaufs 260, in welchem zu einem gegebenen Zeitpunkt vor dem Bilden einer geeigneten Höckerstruktur und einer Drahtverbindungsstruktur eine Entscheidung 261 getroffen wird, ob das betrachtete Substrat, etwa das Substrat 201, als ein Testsubstrat, beispielsweise für die Zuverlässigkeitsbewertung, oder als ein eigentliches Produktsubstrat zu verwenden ist, in welchem die Drahtverbindung mit dem Testgebiet 250t nicht erforderlich ist. Die Entscheidung 261 kann zu einem beliebigen Zeitpunkt getroffen werden, wobei in einer anschaulichen Ausführungsform die Entscheidung 261 nach der Herstellung der letzten Metallisierungsschicht 207 und dem Ausführen jeweiliger Messprozesse zum Gewinnen von Messdaten getroffen wird. Beispielsweise können elektrische Messdaten anzeigen, dass die Bauteilstrukturelemente 202d ein beeinträchtigtes Leistungsverhalten aufweisen, und diesem Falle kann das Substrat 201 als ein Zuverlässigkeitssubstrat oder Testsubstrat betrachtet werden, um damit Information im Hinblick auf Gründe für die reduzierte Leistung zu erhalten, während gleichzeitig nicht wesentlich zu einer niedrigen Produktionsausbeute beigetragen wird, wenn einige oder alle Bauteilgebiete 250d ohnehin nicht als tatsächliche Produkte verwendet wurden. In anderen Fällen kann ein beliebiger Punkt in dem Prozessablauf 260 vor der Herstellung einer Höckerstruktur und einer Drahtverbindungsstruktur als ein geeigneter Zeitpunkt für das Treffen der Entscheidung 261 ausgewählt werden. Somit wird in der in 2b gezeigten Ausführungsform der Prozessablauf 260 in eine erste Verzweigung 260t, entsprechend einem „Ja" in der Entscheidung 261, und in eine zweite Verzweigung 260d, die einem „Nein" in der Entscheidung 261 entspricht, aufgeteilt. Somit wird in der in 2b gezeigten anschaulichen Ausführungsform den unterschiedlichen Prozessabläufen 260d, 260t gefolgt, um damit die Gesamtprozesseffizienz steigern, da beispielsweise eine reduzierte Prozesskomplexität während des Prozesses 260d geschaffen wird, wie dies nachfolgend beschrieben ist, wodurch die Herstellung der eigentlichen Produktsubstrate auf der Grundlage weniger komplexer Fertigungsschritte möglich ist. Andererseits wird eine nur sehr begrenzte Anzahl an Testsubstraten gemäß dem Prozessablauf 260t bearbeitet, wobei ein oder mehrere zusätzliche Prozessschritte angewendet werden, um damit eine gewünschte Drahtverbindungsstruktur in den Testgebieten 250t zu schaffen, wobei dennoch ein hohes Maß an Kompatibilität mit dem Prozessablauf 260d beibehalten wird, d. h. zumindest der abschließende dielektrische Passivierungsschichtstapel wird mit der gleichen Struktur gebildet, wodurch ein hohes Maß an Vergleichbarkeit entsprechender Messdaten geschaffen wird.
  • Mit Bezug zu den 2c bis 2j wird nunmehr das Halbleiterbauelement 200 während diverser Fertigungsphasen in Ausführungsformen beschrieben, die dem Prozessablauf 260t entsprechen, d. h. wenn das Substrat 201 des Halbleiterbauelements 200 als ein Zuverlässigkeits- oder Testsubstrat während der Entscheidung 261 ausgewählt wird.
  • Wie gezeigt, umfasst das Bauelement 200 in dieser Fertigungsphase die Metallisierungsschicht 207 mit einer Deckschicht 206, beispielsweise in Form von Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid, und somit in zuverlässiger Weise die Metallgebiete 207d, 207t zu passivieren. Eine oder mehrere Passivierungsschichten 203a, 203b, die aus einem beliebigen geeigneten Material aufgebaut sind, etwa Siliziumdioxid, Siliziumoxinitrid, und dergleichen sind ebenfalls vorgesehen. In der gezeigten Ausführungsform sind zwei unterschiedliche Passivierungsschichten 203a, 203, beispielsweise in Form von Siliziumdioxid und Siliziumoxinitrid, vorgesehen, während in anderen anschaulichen Ausführungsformen (nicht gezeigt) eine beliebige Anzahl an Schichten verwendet wird, solange ein gewünschter passivierender Effekt erreicht wird. Beispielsweise wird eine einzelne Passivierungsschicht oder mehr als zwei einzelne Passivierungsschichten auf der Grundlage einer geeigneten Materialzusammensetzung und Schichtdicke vorgesehen. Z. B. wird die Art und die Dicke der Passivierungsschichten 203a, 203b unterschiedlich im Vergleich zu konventionellen Lösungen festgelegt, wie sie mit Bezug zu den 1a bis 1d beschrieben sind, da die eine oder die mehreren Passivierungsschichten 203a, 203b nicht der komplexen Prozessabfolge ausgesetzt werden, wie sei in der konventionellen Strategie zum Strukturieren einer Barrierenschicht und einer Aluminiumschicht erforderlich sind. Somit können die eine oder die mehreren Passivierungsschichten 203a, 203b mit weniger einschränkenden Randbedingungen vorgesehen werden, wodurch eine erhöhte Flexibilität bei der Auswahl geeigneter Materialien und die Möglichkeit zur Reduzierung der Gesamtschichtdicke geschaffen wird. Die Passivierungsschichten 203a, 203b können auf der Grundlage gut etablierter Abscheidetechniken hergestellt werden, etwa plasmaunterstützter CVD und dergleichen.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem eine abschließende Passivierungsschicht 203c über den Passivierungsschichten 203a, 203b gebildet ist. Die Schichten 203a, 203b und 203c definieren somit einen abschließenden dielektrischen Schichtstapel in dem Sinne, wie dies zuvor mit Bezug zu dem Bauelement 100 definiert ist, d. h. der abschließende dielektrische Schichtstapel 203 repräsentiert das letzte dielektrische Material, in und über welchem eine Höckerstruktur und/oder eine Drahtverbindungsstruktur gebildet werden, wie dies nachfolgend detaillierter beschrieben ist. In einigen anschaulichen Ausführungsformen wird die abschließende Passivierungsschicht 203c in Form eines Polymermaterials vorgesehen, das in einigen Fällen als ein photoempfindliches Material bereitgestellt wird, etwa photoempfindliches Polyimid, das auf der Grundlage einer geeigneten Lithographietechnik strukturiert werden kann, indem die Schicht 203c gerichtet wird, dass darin ein latentes Bild entsteht, das nachfolgend „entwickelt" wird, um jeweilige Öffnungen 203o zu bilden, die den jeweiligen Metallgebieten 207d, 207t entsprechen. In einigen anschaulichen Ausführungsformen wird, wenn ein Zugriff auf das Metallgebiet 207d nicht erforderlich ist, die abschließende Passivierungsschicht 203c so strukturiert wird, dass diese das Bauteilgebiet 250d vollständig bedeckt. In jedem Falle wird der abschließende dielektrische Schichtstapel 203 in dem Gebiet 250d und dem Gebiet 250t mit der gleichen Konfiguration vorgesehen, ohne dass ausgedehnte Bereiche in dem Gebiete 250t erforderlich sind, in denen die abschließende Passivierungsschicht 203 fehlt, beispielsweise um eine Oberflächentopographie zu schaffen, die für eine Drahtverbindung geeignet ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 200 ein leitendes Beschichtungsmaterial 208, das als eine Art an „Höckerunterseitenmetallisierungsschicht" bezeichnet werden kann, das jedoch nicht in direkten Kontakt mit einem entsprechenden Lothöckermaterial kommt, wie dies nachfolgend detaillierter erläutert ist. Das leitende Beschichtungsmaterial 208 kann zwei oder mehr Teilschichten 208a, 208b aufweisen, die aus unterschiedlichen Materialien aufgebaut sind, um damit die gewünschten Eigenschaften im Hinblick auf die Haftung, die Diffusionsblockierwirkung, die Abscheideeigenschaften und dergleichen zu erhalten. In einer anschaulichen Ausführungsform umfasst das leitende Beschichtungsmaterial 208 die erste Schicht 208a in Form einer Titanschicht mit einer Dicke im Bereich von ungefähr 50 bis 150 nm, beispielsweise mit einer Dicke von ungefähr 80 bis 120 nm. In anderen anschaulichen Ausführungsformen ist die Schicht 208a aus Titan und Wolfram mit einer Dicke entsprechend dem oben genannten Bereich aufgebaut. Somit liefert die Schicht 208a eine ausreichende Haftung im Hinblick auf das darunter liegende Metallgebiet 207d, 207t, das aus Kupfer, Kupferlegierungen oder anderen geeigneten Metallen aufgebaut ist. Die zweite leitende Schicht 208b wird in Form eines Materials vorgesehen, das eine nachfolgende Abscheidung eines weiteren Metalls ermöglicht, um damit die Öffnung 203o zu füllen, wodurch ebenfalls für die gewünschte Kompatibilität mit Drahtverbindungstechniken und auch die Herstellung einer Höckerstruktur gesorgt wird. In einer anschaulichen Ausführungsform wird die Schicht 208b in Form einer Kupferschicht mit einer Dicke im Bereich von ungefähr 100 bis 300 nm vorgesehen. Beispielsweise beträgt in einigen Ausführungsformen die Dicke der Schicht 208b ungefähr 180 nm bis 220 nm.
  • Ferner besitzt in dieser Fertigungsphase das Bauelement 200 eine Abscheidemaske 211, beispielsweise in Form einer Lackmaske, die zumindest die Öffnungen 203 freilässt. Die Maske 211 kann somit die endgültige laterale Abmessung einer entsprechenden Verbindungsfläche, die in dem Testgebiete 250t zu bilden ist, definieren, wobei in der gezeigten Ausführungsform die Maske 211 auch die laterale Abmessung einer Höckerstruktur in dem Bauteilgebiet 250d festlegt, falls dies erforderlich ist.
  • Das in 2e gezeigte Bauelement 200 wird auf der Grundlage der folgenden Prozesse hergestellt. Die freigelegten Bereiche der Passivierungsschichten 203a, 203b (siehe 2d) können auf der Grundlage der Öffnung 203o geätzt werden, wobei auch die Deckschicht 206 geöffnet wird, wodurch zumindest ein Teil des Metallgebiets 207t und in der gezeigten Ausführungsform des Metallgebiets 207d freigelegt wird, wodurch auch entsprechende Kontaktbereiche definiert sind, die der Einfachheit halber ebenfalls als Kontaktbereiche 207t, 207d bezeichnet werden. Danach werden die leitenden Schichten 208, beispielsweise in Form der Schichten 208a, 208b auf der Grundlage geeigneter Abscheidetechniken, etwa Sputter-Abscheidung und dergleichen, gebildet. Z. B. sind Sputter-Abscheideverfahren für Titan, Titan/Wolfram, Kupfer und eine Vielzahl anderer Materialien gut etabliert und können zur Herstellung der leitenden Schichten 208 eingesetzt werden. Als nächstes wird die Abscheidemaske 211 etwa durch Photolithographie unter Anwendung einer geeigneten Lithographiemaske gebildet, um damit die laterale Abmessung und die Lage einer Drahtverbindungsstruktur zu bestimmen, die noch in dem Testgebiet 205t zu bilden ist. Auf der Grundlage der Abscheidemaske 211 wird ein geeignetes Metall in die Öffnungen 230o eingefüllt mittels eines elektrochemischen Abscheideprozesses, in welchem die Schichten 208a, 208b als effiziente Stromverteilungsschichten und auch als eine Materialoberfläche zur Ingangsetzung der elektrochemischen Abscheidung des betrachteten Metalls dienen. In einer anschaulichen Ausführungsform weist das in den Öffnungen 230o abgeschiedene Metall Nickel auf, während in anderen Ausführungsformen andere geeignete Metalle, etwa Wolfram und dergleichen verwendet werden.
  • 2f zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 200 einen Metallstapel 212t zumindest in dem Testgebiete 250t, der Teile der Schichten 208a, 208b und ein Metall 213, etwa Nickel, Wolfram, und dergleichen enthält. In einer anschaulichen Ausführungsform wird das Metall 213 so ausgewählt, dass eine direkte Drahtverbindung auf dessen Oberflächenbereichen möglich ist. Beispielsweise sind gut etablierte Drahtverbindungstechniken für Nickel verfügbar. In der gezeigten Ausführungsform wird ein entsprechender Metallschichtstapel 212d auch in dem Bauteilgebiet 250d vorgesehen, der in dieser Fertigungsphase den gleichen Aufbau wie der Metallschichtstapel 212t im Hinblick auf die Abfolgen der diversen Metallschichten 208a, 208a und 213 aufweist. Das Metall 213 wird mit einer Dicke oder Höhe 213h vorgesehen, die im Wesentlichen durch die Dicke des abschließenden dielektrischen Stapels 203 und eine gewünschte Überschusshöhe festgelegt ist, die auf der Grundlage der Abscheidezeit eines entsprechenden elektrochemischen Abscheideprozesses eingestellt wird. In einigen anschaulichen Ausführungsformen wird die Höhe 213h auf einen Wert im Bereich von ungefähr 1 bis 3 μm abhängig von den Prozess- und Bauteilerfordernissen eingestellt. Beispielsweise wird in einigen Fällen die Höhe 213h auf ungefähr 1,8 μm bis 2,2 μm festgelegt. Nach der elektrochemischen Abscheidung der Metallschicht 213 wird die Abscheidemaske 211 beispielsweise auf der Grundlage gut etablierter Lackätzprozesse entfernt, woran sich ein Ätzprozess zum Entfernen freiliegender Bereiche der Schichten 208b, 208a anschließt, wodurch die Metallschichtstapel 212t als elektrisch isolierte Schichtstapel geschaffen werden. Das Entfernen der freiliegenden Bereiche der Schichten 208a, 208b kann auf Grundlage gut etablierter Ätztechniken bewerkstelligt werden, etwa detaillierter nasschemischer Ätzverfahren oder plasmagestützter Ätzprozesse oder einer Kombination davon. Während des entsprechenden Ätzprozesses wird das Metall 213 als eine effiziente Ätzmaske eingesetzt, wobei ein gewisses Maß an Unterätzung von der Prozessstrategie abhängt. Wenn beispielsweise Titan oder Titan/Wolframmaterial in Verbindung mit Kupfermaterial für die Schichten 208a, 208b eingesetzt wird, können entsprechende konventionelle Ätzrezepte eingesetzt werden, da diese Materialien häufig als Höckerunterseitenmetallisierungsschichten konventionellen Halbleiterbauelementen verwendet werden.
  • Folglich wird in dem Prozessablauf 260t (siehe 2b) der Metallschichtstapel 212t in dem Testgebiete 250t vorgesehen und möglicherweise auch in dem Bauteilgebiet 250d, wenn dies gewünscht wird, wobei die oberste Schicht des Stapels 212t, d. h. in der gezeigten Ausführungsform das Material 213, so gestaltet ist, dass es eine direkte Verbindung eines Drahtes beim Zusammenfügen des Testgebiets 250t ermöglicht. Des weiteren wird der Prozessablauf zur Herstellung des abschließenden dielektrischen Schichtstapels 203 gleichzeitig in dem Bauteilgebiet 250d und dem Testgebiet 250t ausgeführt, wodurch der gleiche Aufbau erhalten wird, was sich in einem hohen Maße an Authentizität ausdrückt, wenn entsprechende experimentelle Daten auf der Grundlage dese Testgebiets 250t erhalten werden, insbesondere im Hinblick auf das Metallisierungssystems des Bauelements 200. Wie nachfolgend detaillierter beschrieben ist, wird der Metallschichtstapel 212d in dem Bauteilgebiet 250d auch als eine Grundkonfiguration zur Herstellung eines Lotmaterials verwendet, so dass im Wesentlichen der gleiche Aufbau der Kontaktstruktur für Testgebiete und Bauteilgebiete erreicht wird, unabhängig davon, ob das Substrat 201 als ein Testsubstrat dient, wie dies in den mit Bezug zu den 2d bis 2f beschriebenen Ausführungsformen der Fall ist, oder ob das Substrat 201 ein eigentliches Produktsubstrat repräsentiert, wie dies nachfolgend erläutert ist. Somit wird eine Drahtverbindungsstruktur und/oder eine Höckerstruktur auf Grundlage einer Prozesssequenz mit geringerer Komplexität im Vergleich zu konventionellen Lösungen auf Grund des Vermeidens komplexer Strukturierungsprozesse zum Strukturieren der Barrieren/Haftschichten und Aluminiumschichten gebildet, wobei auch die Notwendigkeit zum Bereitstellen zusätzlicher Ressourcen in der Fertigungslinie im Vergleich zu konventionellen Strategien verringert wird auf Grund der Möglichkeit, aluminiumbasierte Metalle vollständig zu vermeiden. Folglich kann das Halbleiterbauelement 200, das als ein Halbleiterzwischenprodukt in dem Sinne zu verstehen ist, dass weitere Prozessschritte zum eigentlichen Fertigstellen der Strukturen entsprechend dem Testgebiet 250t und von Bauteilen auf der Grundlage der Bauteilgebiete 250d erforderlich sind, wie dies nachfolgend beschrieben ist, auf der Grundlage geringerer Prozesskomplexität und einer erhöhten Gesamtproduktionsausbeute hergestellt werden.
  • 2g zeigt schematisch das Halbleiterbauelement 200 während eines Prozesses 216 zur Herstellung einer kontinuierlichen Schutzschicht 214 auf einer freigelegten Oberfläche 213s des Metalls 213. Die Schutzschicht 214 ist kontinuierlich in dem Sinne, dass diese die gesamte Oberfläche 213s bedeckt, wobei die Oberfläche 213s im Wesentlichen passiviert wird, beispielsweise im Hinblick auf eine weitere Oxidation, und dergleichen. In einer anschaulichen Ausführungsform umfasst der Prozess 216 einen Oxidationsprozess, der beispielsweise in einer geeigneten sauerstoffenthaltenden Umgebung bei erhöhten Temperaturen, beispielsweise im Bereich von ungefähr 150 bis ungefähr 400 Grad C ausgeführt wird, um damit die Oxidation der Oberfläche 213s in Gang zu setzen. Der Prozess 216 wird so gesteuert, dass eine gewünschte Dicke für die Schicht 214 erreicht wird, beispielsweise im Bereich von 1 bis mehreren Nanometern, um damit die gewünschte passivierende Wirkung zu erreichen. In anderen anschaulichen Ausführungsformen umfasst der Prozess 216 eine plasmaunterstützte Behandlung zum Erzeugen eines entsprechenden Metalloxids auf der Oberfläche 213s, wobei die Plasmabehandlung einen anfänglichen Ätzschritt zum effizienten Entfernen von Oberflächenunregelmäßigkeiten an der Oberfläche 213s vor dem Oxidieren der Oberfläche 213s enthält. Somit kann die Schutzschicht 214 mit einer im Wesentlichen gleichmäßigen Schichtdicke bereitgestellt werden. In anderen anschaulichen Ausführungsformen umfasst der Prozess 216 einen nasschemischen Oxidationsprozess unter Anwendung eines geeigneten nasschemischen Rezepts, wie es im Stand der Technik gut etabliert ist, wenn Metalle für das Material 213 verwendet werden, die auch während der Herstellung der Metallisierungsstruktur und/oder von Schaltungselementen in dem Bauteilgebiet 250d oder in der Teststruktur 250t verwendet werden. In anderen anschaulichen Ausführungsformen umfasst der Prozess 216 einen Abscheideprozess, um die Schicht 214 auf der Grundlage einer geeigneten Materialzusammensetzung zu bilden, beispielsweise im Form eines Metalloxids oder anderer Materialien, um das gewünschte Maß an Passivierung vor und, in einigen anschaulichen Ausführungsformen, während des Drahtverbindungsprozesses in einer späteren Fertigungsphase zu erreichen.
  • 2h zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der beispielsweise das Testgebiet 250t als eine separate Einheit bereitgestellt wird, indem beispielsweise das Substrat 201 zersägt wird. Während der gesamten Prozesssequenz zum Vereinzeln des Testgebiets 250t kann die Schutzschicht 214 effizient eine unerwünschte Wechselwirkung des Metallschichtstapels 212t mit der Umgebung unterdrücken. Des weiteren wird das Halbleiterbauelement 200, d. h. das Testgebiete 250t, einem Drahtverbindungsprozess 220 unterzogen, während welchem ein Verbindungsdraht 221, der daran ausgebildet eine kleine Kugel 222 aufweist, zu dem Schichtstapel 212t auf Grundlage gut etablierter Prozeduren und mittels Bondanlagen ausgerichtet wird. Während des Prozesses 220 wird die Kugel 222 mit der Schutzschicht 214 in Verbindung gebracht, wobei ebenfalls eine Andruckskraft in Verbindung mit dem Erzeugen einer geeigneten Temperatur und dem Zuführen von Ultraschallenergie mit einer spezifizierten Frequenz und Intensität ausgeübt wird.
  • 2i zeigt schematisch den Drahtverbindungsprozess 220 in einer fortgeschrittenen Phase, in der die Kugel 222 beim Kontakt mit der Schicht 214 deformiert wird und die Schicht 214 „aufreißt", wobei die Bruchstückbereiche von unterhalb der deformierten Kugel 222 entfernt werden. Folglich wird auf Grund der erhöhten Temperatur und der zugeführten Ultraschallenergie die verformte Kugel 222 mit der Oberfläche 213s verschweißt, wodurch eine intermetallische Verbindung geschaffen wird, wie sie für zuverlässige Drahtverbindungskontakte erforderlich ist.
  • 2j zeigt schematisch die Teststruktur 250t in einer weiteren Phase gemäß anschaulicher Ausführungsformen, in denen eine Behandlung 223 so ausgeführt wird, dass Reste der Schutzschicht 214 bei Bedarf entfernt werden, was auf Grundlage von plasmaunterstützten Ätzrezepten, nasschemischen Ätzprozessen und dergleichen bewerkstelligt werden kann.,
  • In anderen anschaulichen Ausführungsformen wird die Behandlung 220 vor oder während des Prozesses ausgeführt, in welchem die Kugel 222 mit der Schutzschicht 214 in Kontakt gebracht wird. Somit wird die Schicht 214 durch chemische und physikalische Komponenten der Behandlung 223 angegriffen, wodurch die Schicht deutlich „geschwächt" oder im Wesentlichen vollständig entfernt wird, wobei beim Kontakt mit der Kugel 222 die gewünschte intermetallische Verbindung geschaffen wird. Folglich können durch das Ausführen der Behandlung 223 unmittelbar vor dem Drahtverbindungsprozess 220 gut definierte Oberflächenbedingungen geschaffen werden, unabhängig von der vorhergehenden Prozessgeschichte, wodurch die Effizienz und damit Zuverlässigkeit des Verbindungsprozesses 220 gesteigert werden.
  • Mit Bezug zu den 2k bis 2m werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Bauelement 200 gemäß dem Prozessablauf 260d (siehe 2b) bearbeitet wird, d. h. das Substrat 201 wird als ein Produktsubstrat betrachtet, das nicht notwendigerweise geeignete Verbindungsflächen in dem Testgebiet 250t erfordert.
  • 2k zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der die abschließende Passivierungsschicht 203s so strukturiert ist, dass sie zumindest eine Öffnung 203o in dem Bauteilgebiet 250d aufweist, während die entsprechende Öffnung nicht notwendigerweise in dem Testgebiet 250t vorgesehen ist. In der in 2k gezeigten Ausführungsform ist jedoch auch die entsprechende Öffnung 203o in dem Testgebiet 250t gebildet, wodurch die Verwendung der gleichen Lithographiemaske für Testsubstrate und eigentliche Produktsubstrate möglich ist. In anderen Fällen wird die abschließende Passivierungsschicht 203c so strukturiert, dass diese im Wesentlichen von dem Testgebiet 250t entfernt ist, wenn dies gewünscht ist. Ferner ist das leitende Beschichtungsmaterial 208 ausgebildet, was mit den gleichen Prozesstechniken erreicht werden kann, wie sie zuvor beschrieben sind. Ferner ist in dieser Fertigungsphase eine Abscheidemaske 211d vorgesehen, beispielsweise in Form einer Lackmaske und dergleichen, die in geeigneter Weise die laterale Größe einer Höckerstruktur in dem Bauteilgebiet 250d definiert, während das Testgebiet 250t abgedeckt ist. Nach dem Strukturieren der Abscheidemaske auf Grundlage entsprechender Lithographietechniken wird das Abscheiden des Metallmaterials 213 auf Grundlage geeigneter Abscheidetechniken eingeleitet, wie sie zuvor beschrieben sind. Beispielsweise wird ein geeignetes Metall, etwa Nickel, Wolfram und dergleichen durch Elektroplattieren, stromloses Plattieren und dergleichen abgeschieden. Es sollte beachtet werden, dass im Wesentlichen die gleiche Prozesssequenz eingesetzt werden kann, wie sie zuvor für den Prozessablauf 260t beschrieben ist, wodurch ein hohes Maß an Kompatibilität zwischen Testsubstraten und Produktsubstraten erreicht wird. Danach wird in einigen anschaulichen Ausführungsformen ein weiteres Material auf Grundlage eines elektrochemischen Abscheideprozesses aufgebracht, um damit ein Metall für eine Höckerstruktur vorzusehen, etwa ein Lotmaterial in Form einer Zinn/Bleiverbindung oder einem anderen geeigneten Höcker- oder Lotmaterial ohne Blei. Somit kann das zuvor abgeschiedene Material als ein effizientes Barrierenmaterial für das eigentliche Höckermaterial dienen, wodurch die Ausbildung der Höckerstrukturen und der Drahtverbindungsstrukturen unter Anwendung des abschließenden dielektrischen Schichtstapels 203 und zumindest eines wesentlichen Teils des Metallschichtstapels 212d, 212t sowohl in Testsubstraten als auch den Produktsubstraten möglich ist.
  • 2l zeigt schematisch das Bauelement 200 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Abscheidemaske 211d. Somit ist, wie dies dargestellt ist, eine Höckerstruktur 209 in dem Bauteilgebiet 250d gebildet, die einen Metallstapel 212d aufweist, wie er beispielsweise in 2f gezeigt ist, der ein Höckermaterial 215 enthält, wie dies zuvor erläutert ist. Somit kann in dieser Ausführungsform die laterale Abmessung der Metalle 213 und 215 durch die Abscheidemaske 211d definiert werden. In anderen anschaulichen Ausführungsformen (nicht gezeigt) werden unterschiedliche laterale Abmessungen eingesetzt, beispielsweise durch unterschiedliche Abscheidemasken, wenn z. B. eine größere oder kleinere laterale Abmessung des Höckermaterials 215 gewünscht ist.
  • 2m zeigt schematisch das Bauelement 200 nach einem entsprechenden Ätzprozess, wie er zuvor beschrieben ist, um damit freigelegte Bereiche der leitenden Schichten 208a, 208b zu entfernen. Während eines entsprechenden Ätzprozesses wird auch das Metallgebiete 207t freigelegt, was jedoch nicht negativ die weitere Bearbeitung des Bauelements 200 beeinflusst, da das Testgebiete 250t während der weiteren Bearbeitung nicht verwendet wird. Wenn das Bauelement 200 daher ein eigentliches Produktsubstrat repräsentiert, kann dieses auf der Grundlage von im Wesentlichen den gleichen Prozesstechniken und Materialien hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 200 beschrieben sind, wenn dieses ein Testsubstrat repräsentiert.
  • Mit Bezug zu den 2m bis 2t werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen eine Drahtverbindung, beispielsweise in dem Testgebiet 250t, auf der Grundlage eines Kontaktbereichs ausgeführt wird, der durch freigelegte Bereiche des Metallgebiets 207t bereitgestellt wird (siehe 2d), das aus Kupfer oder einem anderen geeigneten Material aufgebaut ist.
  • 2n zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, die im Wesentlichen der Fertigungsphase entspricht, wie sie zuvor mit Bezug zu 2d gezeigt und beschrieben ist. Nach dem Freilegen entsprechender Oberflächenbereiche 207s der Metallgebiete 207t, 207d beim Ätzen der Schichten 206, 203a, 203d, wie dies zuvor erläutert ist, wird das Bauelement dem Prozess 216 unterzogen um die Schutzschicht 214 auf den freigelegten Oberflächenbereichen 207s zu bilden. Beispielsweise ist die Oberfläche 207s aus Kupfer aufgebaut und somit wird das Material der Schicht 214 so gewählt, dass ein gewünschtes Maß an Oberflächenpassivierung erreicht wird. In einer anschaulichen Ausführungsform umfasst der Prozess 216 einen Oxidationsprozess, um absichtlich ein kontinuierliches Kupferoxid in zuverlässiger und gleichmäßiger Weise mit einer Dicke von ungefähr 1 nm bis mehrere Nanometern zu bilden, wodurch eine weitere Reaktion von Kupfermaterial in den Gebieten 207t, 207d mit anderen Komponenten verhindert wird, die während der weiteren Bearbeitung des Bauelements 200 auftreten. Zu diesem Zweck können gut etablierte nasschemische Oxidationsrezepte eingesetzt werden, um Kupferoxid in gut steuerbarer Weise zu bilden. In anderen Fällen wird eine Behandlung bei erhöhten Temperaturen in einer oxidierenden Umgebung ausgeführt, wobei die resultierende Oxiddicke durch die Zeitdauer der Behandlung für gegebene Prozessparameter zum Einrichten der oxidierenden Umgebung gesteuert werden kann. In anderen anschaulichen Ausführungsformen umfasst der Prozess 216 das Abscheiden eines geeigneten Materials, etwa Kupferoxid, und dergleichen oder anderer dielektrischer Materialien, beispielsweise Siliziumnitrid, Siliziumdioxid, wenn ein Einfluss auf die Gesamteigenschaften des abschließenden Passivierungsschichtstapels 203 akzeptabel ist.
  • 2o zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird zumindest ein Teil des Bauelements 200 einem Drahtverbindungsprozess 220 unterzogen, beispielsweise nach dem Schneiden des Substrats 201, wie dies zuvor erläutert ist. Wie in ähnlicher Weise zuvor beschrieben ist, führt der Drahtverbindungsprozess 220 zum Aufbrechen der Schutzschicht 214, was schließlich zu einem direkten Kontakt der Kugel 222 mit der Oberfläche 207s führt, die in anspruchsvollen Anwendungen aus Kupfer aufgebaut ist, wie dies zuvor erläutert ist. Danach werden bei Bedarf Reste der Schutzschicht 214 entfernt, beispielsweise durch nasschemische Behandlung, Plasmaätzung und dergleichen.
  • 2p zeigt schematisch das Bauelement 200 gemäß weiterer anschaulicher Ausführungsformen, wobei vor dem eigentlichen Drahtverbindungsprozess 220 eine Oberflächenbehandlung, etwa die Behandlung 223 ausgeführt wird, um damit die Schicht 214 in einer sehr gleichmäßigen Art zu verringern oder in anderen anschaulichen Ausführungsformen die Schicht 214 im Wesentlichen vollständig zu entfernen bevor die Oberfläche 207s tatsächlich mit der Kugel 222 des Verbindungsdrahtes 221 in Kontakt gebracht wird. Auch in diesem Falle kann eine zuverlässige intermetallische Verbindung während des Drahtverbindungsprozesses 220 geschaffen werden.
  • Es gilt also: Der hierin offenbarte Gegenstand stellt ein verbessertes Verfahren und ein entsprechendes Halbleiterprodukt in einer Zwischenfertigungsphase bereit, wobei die für eine direkte Drahtverbindung konfigurierte Struktur erhalten wird, möglicherweise in Verbindung mit einer Höckerstruktur auf der Grundlage der gleichen Prozesssequenz, wodurch zumindest die abschließenden dielektrischen Schichtstapel mit dem gleichen Aufbau bereitgestellt werden, wobei auch die Anwendung gut etablierter Metallmaterialien, etwa Kupfer, Nickel und dergleichen möglich ist und zusätzliche Metalle, etwa Aluminium, vermieden werden können, die typischerweise in konventionellen Techniken eingesetzt werden. Somit kann in einigen anschaulichen Ausführungsformen in einer geeigneten Fertigungsphase, beispielsweise nach der abschließenden Bewertung von Substratinspizier- und Testprozeduren eine Entscheidung getroffen werden, ob ein Substrat ein Testsubstrat wird, worin eine Drahtverbindungsstruktur herzustellen ist, ohne dass im Wesentlichen merkliche Prozessmodifizierungen im Hinblick auf die tatsächlichen Produktsubstrate erforderlich sind, wobei dennoch eine im Wesentlichen aluminiumfreie Kontaktstruktur und im Wesentlichen identische Metallisierungssysteme im Produktsubstrat und im Testsubstrat bereitgestellt werden. Zu diesem Zweck wird eine geeignete Schutzschicht auf freiliegenden Oberflächenbereichend des Kontaktmetalls aufgebracht, wodurch das Kontaktmetall während der weiteren Bearbeitung passiviert wird und somit sehr gleichmäßige Bedingungen vor und während des Drahtverbindungsprozesses geschaffen werden. In einer anschaulichen Ausführungsform wird ein Kontaktmetall, etwa Nickel, elektrochemisch, beispielsweise durch Elektroplattieren, über dem Kontaktgebiet der letzten Metallisierungsschicht abgeschieden und nachfolgend wird die freiliegende Oberfläche des elektrochemisch abgeschiedenen Kontaktmetalls passiviert, indem darauf ein Oxid gebildet wird, das dann vor oder während des Drahtverbindungsprozesses „aufgebrochen" wird. Somit können im Wesentlichen aluminiumfreie Drahtverbindungsstrukturen und Höckerstrukturen in modernsten Halbleiterbauelementen geschaffen werden, wobei die Notwendigkeit für entsprechende Ressourcen im Hinblick auf Prozessanlagen in der Metallisierungsbearbeitung, die mit Aluminium in Verbindung stehen, vermieden.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens des hierin offenbarten Gegenstands zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (25)

  1. Verfahren mit: Bilden eines abschließenden dielektrischen Schichtstapels über einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterbauelements gebildet ist, wobei die letzte Metallisierungsschicht ein erstes Metallgebiet, das mit einem Testgebiet verbunden ist, und ein zweites Metallgebiet, das mit einem Bauteilgebiet verbunden ist, aufweist; Strukturieren des abschließenden dielektrischen Schichtstapels, um einen Teil des ersten Metallgebiets freizulegen, wobei der freigelegte Teil einen ersten Kontaktbereich definiert; Bilden einer kontinuierlichen Schutzschicht auf dem ersten Kontaktbereich; und Verbinden eines Anschlussdrahtes mit dem ersten Kontaktbereich.
  2. Verfahren nach Anspruch 1, wobei der Metallstapel im Wesentlichen kein Aluminium aufweist.
  3. Verfahren nach Anspruch 2, wobei Bilden der kontinuierlichen Schutzschicht Bilden einer Schicht aus Oxid eines Metalls umfasst, das in dem ersten Kontaktbereich enthalten ist.
  4. Verfahren nach Anspruch 3, wobei Bilden einer Schicht aus Oxid umfasst: Oxidieren von Material des ersten Kontaktbereichs.
  5. Verfahren nach Anspruch 1, wobei Bilden der Schutzschicht umfasst: Abscheiden eines schützenden Materials auf dem ersten Kontaktbereich.
  6. Verfahren nach Anspruch 1, wobei Strukturieren des abschließenden Schichtstapels ferner umfasst: Freilegen eines Teils des zweiten Metallgebiets, der einen zweiten Kontaktbereich definiert, wobei der zweite Kontaktbereich so dimensioniert ist, dass ein Lothöcker gebildet werden kann.
  7. Verfahren nach Anspruch 1, wobei Verbinden des Anschlussdrahtes mit dem ersten Kontaktbereich umfasst: Aufbrechen der Schutzschicht während des Verbindens des Anschlussdrahtes.
  8. Verfahren nach Anspruch 1, wobei Verbinden des Anschlussdrahtes mit dem ersten Kontaktbereich umfasst: Entfernen von Material der Schutzschicht durch einen plasmaunterstützten Abtragungsprozess und/oder einen nasschemischen Abtragungsprozess.
  9. Verfahren nach Anspruch 1, das ferner umfasst: elektrochemisches Abscheiden eines Kontaktmetalls auf dem freigelegten Teil des ersten Metallgebiets, um den ersten Kontaktbereich zu bilden.
  10. Verfahren nach Anspruch 9, wobei das Kontaktmetall Nickel aufweist.
  11. Verfahren nach Anspruch 9, wobei das Kontaktmetall durch Elektroplattieren abgeschieden wird.
  12. Verfahren nach Anspruch 1, wobei Bilden des abschließenden dielektrischen Schichtstapels umfasst: Bilden eines Passivierungsschichtstapels und Bilden einer abschließenden dielektrischen Schicht auf dem Passivierungsschichtstapel.
  13. Verfahren nach Anspruch 12, wobei die abschließende dielektrische Schicht in Form eines Polymermaterials vorgesehen wird.
  14. Verfahren nach Annspruch 13, wobei Strukturieren des abschließenden dielektrischen Schichtstapels umfasst: Aussetzen des Polymermaterials der Einwirkung einer Strahlung, um ein latentes Bild darin zu bilden und Entfernen von Bereichen des latenten Bilds, die dem ersten und dem zweiten Kontaktbereich entsprechen.
  15. Verfahren mit: Bilden eines abschließenden dielektrischen Schichtstapels über einer letzten Metallisierungsschicht, die über einem Substrat eines Halbleiterbauelements gebildet ist, wobei die letzte Metallisierungsschicht ein Metallgebiet aufweist; Strukturieren des abschließenden dielektrischen Schichtstapels, um einen Teil des Metallgebiets freizulegen; Bilden eines Kontaktmetalls auf dem freigelegten Teil des Metallgebiets, um einen Kontaktbereich zu bilden; Bilden einer kontinuierlichen Schutzschicht auf dem Kontaktbereich; und Verbinden eines Anschlussdrahtes mit dem Kontaktbereich.
  16. Verfahren nach Anspruch 15, wobei das Kontaktmetall im Wesentlichen aluminiumfreies Metall ist.
  17. Verfahren nach Anspruch 15, wobei das Kontaktmetall durch Ausführen eines elektrochemischen Abscheideprozesses gebildet wird.
  18. Verfahren nach Anspruch 17, wobei das Kontaktmetall Nickel aufweist.
  19. Verfahren nach Anspruch 15, das ferner umfasst: Bereitstellen eines Arrays aus Kontaktbereichen in dem abschließenden dielektrischen Schichtstapel, wobei das Array ausgebildet ist, die Herstellung einer Höckerstruktur für ein direktes Verbinden der Höckerstruktur mit einem Trägersubstrat zu ermöglichen.
  20. Halbleiterzwischenprodukt mit: einem Substrat; einem Metallisierungssystem mit einer letzten Metallisierungsschicht, wobei die letzte Metallisierungsschicht über dem Substrat gebildet ist; einem abschließenden dielektrischen Schichtstapel, der über der letzten Metallisierungsschicht gebildet ist; und mehreren ersten im Wesentlichen aluminiumfreien Metallschichtstapeln, die in dem abschließenden dielektrischen Schichtstapel gebildet sind und eine oberste Metallschicht aufweisen, die von einer kontinuierlichen Schutzschicht bedeckt ist, wobei die ersten mehreren Metallschichtstapel mehrere erste Kontaktbereiche definieren, die ausgebildet sind, Verbindungsdrähte während eines Drahtverbindungsprozesses aufzunehmen.
  21. Halbleiterzwischenprodukt nach Anspruch 20, wobei der Metallschichtstapel Nickel aufweist.
  22. Halbleiterzwischenprodukt nach Anspruch 21, wobei die kontinuierliche Schutzschicht ein Oxid aufweist.
  23. Halbleiterzwischenprodukt nach Anspruch 20, das ferner mehrere zweite im Wesentlichen aluminiumfreie Metallschichtstapel umfasst, die mehrere zweite Kontaktbereiche bilden, die zur Ausbildung einer Höckerstruktur ausgebildet sind.
  24. Halbleiterzwischenprodukt nach Anspruch 23, wobei die Höckerstruktur mit einem Chipgebiet verbunden ist, und wobei die mehreren ersten Kontaktbereiche mit einem Testgebiet verbunden sind.
  25. Halbleiterzwischenprodukt nach Anspruch 21, wobei das Nickel eine Dicke im Bereich von ungefähr 1000 bis 3000 nm aufweist.
DE102007063268A 2007-12-31 2007-12-31 Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung Ceased DE102007063268A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007063268A DE102007063268A1 (de) 2007-12-31 2007-12-31 Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
US12/132,166 US20090166861A1 (en) 2007-12-31 2008-06-03 Wire bonding of aluminum-free metallization layers by surface conditioning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007063268A DE102007063268A1 (de) 2007-12-31 2007-12-31 Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung

Publications (1)

Publication Number Publication Date
DE102007063268A1 true DE102007063268A1 (de) 2009-07-09

Family

ID=40719354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007063268A Ceased DE102007063268A1 (de) 2007-12-31 2007-12-31 Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung

Country Status (2)

Country Link
US (1) US20090166861A1 (de)
DE (1) DE102007063268A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057689A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
DE102011005642B4 (de) * 2011-03-16 2012-09-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht
US9117756B2 (en) * 2012-01-30 2015-08-25 Freescale Semiconductor, Inc. Encapsulant with corrosion inhibitor
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9082649B2 (en) * 2013-11-25 2015-07-14 Texas Instruments Incorporated Passivation process to prevent TiW corrosion
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898226A (en) * 1995-12-30 1999-04-27 Samsung Electronics Co., Ltd. Semiconductor chip having a bonding window smaller than a wire ball
US6573113B1 (en) * 2001-09-04 2003-06-03 Lsi Logic Corporation Integrated circuit having dedicated probe pads for use in testing densely patterned bonding pads
US20050121804A1 (en) * 2003-12-08 2005-06-09 Nick Kuo Chip structure with bumps and testing pads
US7276803B2 (en) * 2003-09-29 2007-10-02 Infineon Technologies Ag Semiconductor component and method for fabricating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329722B1 (en) * 1999-07-01 2001-12-11 Texas Instruments Incorporated Bonding pads for integrated circuits having copper interconnect metallization
DE60132855T2 (de) * 2000-07-27 2009-02-26 Texas Instruments Inc., Dallas Kontaktierungsstruktur einer integrierten Leistungsschaltung
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898226A (en) * 1995-12-30 1999-04-27 Samsung Electronics Co., Ltd. Semiconductor chip having a bonding window smaller than a wire ball
US6573113B1 (en) * 2001-09-04 2003-06-03 Lsi Logic Corporation Integrated circuit having dedicated probe pads for use in testing densely patterned bonding pads
US7276803B2 (en) * 2003-09-29 2007-10-02 Infineon Technologies Ag Semiconductor component and method for fabricating
US20050121804A1 (en) * 2003-12-08 2005-06-09 Nick Kuo Chip structure with bumps and testing pads

Also Published As

Publication number Publication date
US20090166861A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE112009001017B4 (de) Mehrschichtige Dickmetallisierungsstruktur für ein mikroelektronische Einrichtung, integrierte Schaltung, die diese beinhaltet, und Verfahren zum Herstellen einer integrierten Schaltung, die diese beeinhaltet
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102006035644A1 (de) Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102006004428B4 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102008045033A1 (de) Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LLC & CO. KG, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LLC & CO. KG, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final