[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102007052050B4 - Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements Download PDF

Info

Publication number
DE102007052050B4
DE102007052050B4 DE102007052050A DE102007052050A DE102007052050B4 DE 102007052050 B4 DE102007052050 B4 DE 102007052050B4 DE 102007052050 A DE102007052050 A DE 102007052050A DE 102007052050 A DE102007052050 A DE 102007052050A DE 102007052050 B4 DE102007052050 B4 DE 102007052050B4
Authority
DE
Germany
Prior art keywords
etch stop
area
layer
region
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007052050A
Other languages
English (en)
Other versions
DE102007052050A1 (de
Inventor
Markus Lenski
Stephan Kruegel
Andreas Gehring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007052050A priority Critical patent/DE102007052050B4/de
Priority to US12/107,293 priority patent/US20090108415A1/en
Publication of DE102007052050A1 publication Critical patent/DE102007052050A1/de
Application granted granted Critical
Publication of DE102007052050B4 publication Critical patent/DE102007052050B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66659Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit:
Bilden eines ersten Seitenwandabstandshalterbereichs für eine Leitung, wobei die Leitung sich teilweise über einem aktiven Gebiet eines Halbleiterbauelements erstreckt;
Bilden einer Zwischenätzstoppschicht auf dem ersten Seitenwandabstandshalterbereich;
Bilden eines zweiten Seitenwandabstandshalterbereichs auf der Zwischenätzstoppschicht;
Bilden einer Kontaktätzstoppschicht über der Zwischenätzstoppschicht über dem aktiven Gebiet;
Bilden eines dielektrischen Zwischenschichtmaterials über der Kontaktätzstoppschicht; und
Ätzen einer Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial unter Anwendung der Kontaktätzstoppschicht und der Zwischenätzstoppschicht als Ätzstopp.

Description

  • Gebiet der Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung das Gebiet der Halbleiterherstellung und betrifft insbesondere die Herstellung einer Verbindungsstruktur mit einem Kontaktpfropfen für das direkte Verbinden einer Gateleitung mit einem Drain/Source-Gebiet eines Transistors.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente, etwa moderne integrierte Schaltungen, enthalten typischerweise eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die für gewöhnlich in einer im Wesentlichen ebenen Konfiguration auf einem geeigneten Substrat hergestellt werden, das darauf ausgebildet eine kristalline Halbleiterschicht aufweist. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Schaltungsanordnung moderner integrierter Schaltungen werden die dielektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht innerhalb der gleichen Ebene verwirklicht, in der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungsschichten” erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen metallenthaltende Leitungen, die die ebeneninterne elektrische Verbindung herstellen, und umfassen ferner mehrere Zwischenebenenverbindungen, die auch als „Kontaktdurchführungen” bezeichnet werden, die mit einem geeigneten Metall gefüllt sind und die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten herstellen.
  • Um die Verbindung der Schaltungselemente zu den Metallisierungsschichten herzustellen, wird eine geeignete vertikale Kontaktstruktur vorgesehen, die ein entsprechendes Kontaktgebiet eines Schaltungselements, etwa eine Gateelektrode und die Drain- und Source-Gebiete von Transistoren, mit einer entsprechenden Metallleitung in der ersten Metallisierungsschicht verbindet. Die Kontaktpfropfen oder Gebiete der Kontaktstruktur werden in einem dielektrischen Zwischenschichtmaterial gebildet, das die Schaltungselemente umgibt und passiviert. In einigen Schaltungskonfigurationen wird eine Verbindung einzelner Bereiche eines Schaltungselements mit anderen einzelnen Bereichen des gleichen oder anderer Schaltungselemente, etwa von einer Verbindung von einer Gateelektrode oder eine Polysiliziumleitung zu einem aktiven Halbleitergebiet, etwa einem Drain/Source-Gebiet, mittels der Kontaktstruktur hergestellt, anstatt dass eine spezielle Metallverbindung in der ersten oder einer höheren Metallisierungsebene gebildet wird. Ein Beispiel in dieser Hinsicht ist das Verdrahtungsschema gewisser Speicherbauelemente, etwa SRAM-(statische Speicher mit wahlfreiem Zugriff)Bereiche, die häufig aus mehreren Transistoren aufgebaut sind und als schnelle Zwischenspeicherzellenarrays dienen, die auch als Cache-Speicher bezeichnet werden. Im Hinblick auf die räumliche Effizienz derartiger Speicherarrays werden die Verbindungen teilweise innerhalb der Kontaktstruktur hergestellt, beispielsweise durch Vorsehen rechteckiger Kontaktbereiche anstelle von quadratischen Kontaktbereichen, wie sie typischerweise für Kontaktpfropfen verwendet werden, die eine Verbindung zu individuellen Kontaktbereichen herstellen. Die rechteckigen Kontaktbereiche können die Gateelektrode oder Polysiliziumleitungen mit einem benachbarten Drain/Source-Gebiet verbinden.
  • Während der Herstellung entsprechender Kontaktgebiete, die direkt einzelne Kontaktgebiete von Schaltungselementen verbinden, treten jedoch eine Reihe von Problemen auf, insbesondere bei sehr modernen Halbleiterbauelementen mit kritischen Strukturgrößen von 100 nm oder weniger. Mit Bezug zu den 1a und 1b wird nunmehr ein typischer konventioneller Prozessablauf zur Herstellung entsprechender Kontaktgebiete zum direkten Verbinden von Polysiliziumleitungen oder Gateelektroden mit entsprechenden aktiven Halbleitergebieten, d. h. Drain/Source-Gebieten, nachfolgend detaillierter beschrieben, um die darin auftretenden Probleme näher zu erläutern.
  • 1a zeigt schematisch ein Halbleiterbauelement 100, das einen Schaltungsbereich repräsentiert, in welchem ein rechteckiges Kontaktgebiet zu bilden ist, um damit eine Verbindung zu benachbarten Schaltungsgebieten herzustellen. Das Halbleiterbauelement 100 weist ein Substrat 101 auf, das ein beliebiges geeignetes Substrat ist, etwa ein Siliziumvollsubstrat und dergleichen. Das Substrat 101 besitzt darauf ausgebildet eine im Wesentlichen kristalline Halbleiterschicht 102, auf und in welcher entsprechende Schaltungselemente gebildet sind, wovon eines als Element 120 bezeichnet ist. Eine Grabenisolation 103 ist in der Halbleiterschicht 102 ausgebildet und definiert ein aktives Halbleitergebiet 150, das als ein dotiertes Halbleitergebiet zu verstehen ist, in welchem zumindest ein Teil in im We sentlichen der gleichen Weise wie ein Drain-Gebiet oder ein Source-Gebiet eines Feldeffekttransistors des Bauelements 100 gestaltet ist. Folglich kann das aktive Gebiet 150 Implantationsbereiche 107, 107e aufweisen, die der Einfachheit halber als Drain/Source-Gebiete 107 mit entsprechenden Erweiterungsgebieten 107e bezeichnet werden. Des weiteren umfasst das Bauelement 100 eine Polysiliziumleitung 104, die über dem aktiven Gebiet 150 ausgebildet und davon durch eine isolierende Schicht 105 getrennt ist, wobei die Polysiliziumleitung 104 im Wesentlichen entsprechend den Entwurfskritierien gebildet ist, wie sie auch für die Herstellung von Gateelektrodenstrukturen in dem Bauelement 100 angewendet werden. An Seitenwänden der Polysiliziumleitung 104 sind entsprechende Seitenwandabstandshalter 106 ausgebildet, die typischerweise aus Siliziumnitrid aufgebaut sind. Entsprechende Metallsilizidgebiete 108 können an der Oberseite der Polysiliziumleitung 104 und in den Drain/Source-Gebieten 107 vorgesehen sein, und eine Kontaktätzstoppschicht 109, die typischerweise aus Siliziumnitrid aufgebaut ist, ist auf dem aktiven Gebiet 150 und der Polysiliziumleitung 104 mit dem Seitenwandabstandshaltern 106 gebildet. Schließlich ist ein dielektrisches Zwischenschichtmaterial 110 über dem Schaltungselement 120, das durch die Polysiliziumleitung 104 und das aktive Gebiet 150 repräsentiert ist, ausgebildet, das Schaltungselement 120 einzuschließen und zu passivieren. In vielen Fällen ist das dielektrische Zwischenschichtmaterial aus Siliziumdioxid aufgebaut.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, umfasst die folgenden Prozesse. Die Isolationsschicht 105 und die Polysiliziumleitung 104 können auf der Grundlage gut etablierter Oxidations-, Abscheide-, Photolithographie- und Ätzverfahren hergestellt werden, wobei laterale Abmessungen der Polysiliziumleitung 104 entsprechend den Bauteilerfordernissen eingestellt werden, und wobei in modernen Bauelementen die laterale Abmessung ungefähr 100 nm oder weniger beträgt. Danach werden die Seitenwandabstandshalter 106 durch gut etablierte Abscheide- und anisotrope Ätzverfahren hergestellt, wobei vor und nach der Herstellung des Seitenwandabstandshalters 106, der aus mehreren Abstandselementen aufgebaut sein kann, geeignete Implantationsprozesse ausgeführt werden, um das Source/Drain-Gebiet 107 mit dem Erweiterungsgebiet 107e zu bilden. In geeigneten Phasen des Fertigungsprozesses wird das Bauelement ausgeheizt, um damit die Dotierstoffe in den Gebieten 107, 107e zu aktivieren und auch durch Implantation hervorgerufene Kristallschäden zu rekristallisieren. Anschließend werden die Metallsilizidgebiete 108 beispielsweise durch Abscheiden eines geeigneten hochschmelzenden Metalls und Ingangsetzen eines Silizidierungsprozesses auf der Grundlage einer geeigneten Wärmebehandlung gebildet. Nach dem Entfernen von überschüssigem Material wird die Kontaktätzstoppschicht 109 auf Grundlage gut etablierter plasmaunterstützter CVD-(chemische Dampfabscheide-)Verfahren hergestellt, woran sich das Abscheiden des dielektrischen Zwischenschichtmaterials 110 anschließt, das typischerweise aus Siliziumdioxid aufgebaut ist. Nach Einebnungsprozessen, etwa CMP und dergleichen zur Erzeugung einer im Wesentlichen ebenen Oberfläche des dielektrischen Zwischenschichtmaterials 110 wird ein geeigneter Photolithographieprozess ausgeführt auf der Grundlage einer geeigneten Photolithographiemaske, um eine Lackmaske (nicht gezeigt) zu bilden, die entsprechende Öffnungen aufweist, die den jeweiligen rechteckigen Kontaktöffnungen entsprechen, die über der Polysiliziumleitung 104 und dem Drain/Source-Gebiet 107 zu bilden sind, um damit eine direkte elektrische Verbindung dazwischen zu erzeugen. Auf der Grundlage einer entsprechenden Lackmaske wird dann ein anisotroper Ätzprozess ausgeführt, der in und auf der Kontaktätzstoppschicht 109 anhält, wodurch eine hohe Ätzselektivität für das entsprechende Ätzrezept zwischen der Ätzstoppschicht 109 und dem dielektrischen Zwischenschichtmaterial 110 erforderlich ist, wenn durch das Siliziumdioxidmaterial der Schicht 110 geätzt wird. Nachfolgend wird ein weiterer Ätzschritt ausgeführt, um die Kontaktätzschicht 109 zu öffnen, so dass ein Kontakt zur Polysiliziumleitung 104 entsteht, d. h. zu dem entsprechenden Metallsilizidgebiet 108, das darauf ausgebildet ist, und auch zu dem Drain/Source-Gebiet 107, d. h. zu dem entsprechenden darin gebildeten Metallsilizidgebiet 108.
  • Der Strukturierungsprozess für die Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial 110 ist aus diversen Gründen eine der kritischen Prozessphasen.
  • Erstens werden die Kontaktöffnungen mit minimaler lateraler Größe auf Grund der reduzierten Strukturgrößen der Schaltungselemente 120 und deren Kontaktbereich vorgesehen, wodurch anspruchsvolle Lithographietechniken erforderlich sind. Zweitens, wenn Kontakte zu den Drain- und Source-Gebieten von Transistoren gebildet werden, d. h. zu der Ebene des aktiven Gebiets 150 und auch zu den jeweiligen Gateelektroden, d. h. zu dem Höhenniveau der Polysiliziumleitung 104, ist die zu ätzende Dicke für diese unterschiedlichen Höhenniveaus entsprechend der Höhe der Polysiliziumleitung 104 unterschiedlich, wodurch eine hohe Ätzselektivität zwischen dem Material der Ätzstoppschicht 109 und dem Material der Schicht 110 zur Vermeidung einer unerwünschten Siliziderosion erforderlich ist. Drittens, Kontaktöffnungen mit größerer Abmessung zumindest in einer lateralen Richtung, d. h. im Falle des in 1a gezeigten Bauelements 100 die Abmessung senkrecht zur Zeichenebene der 1a, können unterschiedliche Ätzraten im Vergleich zu „regulären” Kontaktöffnungen aufweisen, die in anderen Kontaktbereichen der Transistoren gebildet werden, wodurch zu einem sehr ungleichmäßigen Ätzverlauf des anisotropen Ätzprozesses beigetragen wird. Dies bedeutet, dass die Ätzfront mit höherer Geschwindigkeit in der Kontaktöffnung für den rechteckigen Kontakt im Vergleich zu den quadratischen Öffnungen mit geringeren lateralen Abmessungen, die eine Verbindung zu individuellen Kontaktbereichen herstellen, voranschreitet. Aus diesem Grunde sind unter Umständen die Stoppeigenschaften der Ätzstoppschicht 109 nicht ausreichend. Daher können die Nitridabstandshalter 106 während des entsprechenden Ätzprozesses freigelegt und in ihrer Abmessung reduziert werden, da die Stoppschicht 109 in der rechteckigen Öffnung auf Grund der erhöhten Ätzrate im Wesentlichen aufgebraucht wird. Während weiterer dem Ätzen nachgeordneter Prozesse und Reinigungsschritte vor dem Einfüllen eines leitenden Materials kann weiteres Material des Silizids verbraucht werden, während in dem Bereich der Abstandshalter 106, die vollständig entfernt wurden, auch eine Erosion des freigelegten Siliziums des Gebiets 107e auftreten kann, das ein sehr flaches Dotierstoffprofil besitzt. Folglich kann während dieses Ätzprozesses die Ätzfront in das Gebiet 107e eindringen, wodurch möglicherweise ein Kurzschluss zu dem verbleibenden aktiven Gebiet 150 erzeugt wird oder zumindest ein hohes Risiko zur Erzeugung größerer Leckströme der resultierenden elektrischen Verbindung hervorgerufen wird, insbesondere, wenn das Gebiet 107e auf der Grundlage von Rezepten gebildet wird, die zu sehr flachen Drain- und Source-Erweiterungsgebieten in Transistoren (nicht gezeigt) führen, die über dem aktiven Gebiet 150 oder anderen aktiven Gebieten gebildet sind.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach dem Abschluss der zuvor beschriebenen Prozesssequenz und nach dem Einfüllen eines geeigneten Metalls. Somit umfasst das Halbleiterbauelement 100 ein Kontaktgebiet 112, das mit einem leitenden Material, etwa Wolfram, gefüllt ist, wobei optional Seitenwandbereiche 112s und Unterseitenbereiche 112b ein leitendes Barrierenmaterial, etwa Titan und dergleichen aufweisen. Da das Kontaktgebiet 112 mit den jeweiligen Metallsilizidgebieten 108 der Polysiliziumleitung 104 und des Gebiets 107 verbunden ist, wird eine direkte elektrische Verbindung zwischen diesen beiden Bauteilbereichen erzeugt. Wie ferner zuvor erläutert ist, kann der Ätzprozess zur Herstellung einer entsprechenden Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial 110 und der Kontaktätzstoppschicht 109 eine Vertiefung 113 in dem Gebiet 107e hervorrufen, die sich in das aktive Gebiet 150 bis unter das flache Gebiet 107e erstreckt, das als Wannengebiet bezeichnet werden kann, wodurch möglicherweise ein Kurzschluss oder zumindest ein Strompfad für größere Leckströme erzeugt wird.
  • Folglich kann die konventionelle Technik zu erhöhten Leckströmen oder sogar zu Kurzschlüssen zwischen Bereichen 113 des aktiven Gebiets 150, die invers in Bezug auf die Gebiete 107, 107e dotiert sind, führen, wodurch das Leistungsverhalten des Bauelements 100 negativ beeinflusst wird.
  • Die Patentanmeldung US 2003/0186508 A1 offenbart ein Verfahren zum Bilden von Feldeffekttransistoren, wobei ein erstes Seitenwandabstandshalterelement 121, darüber eine Ätzstoppschicht 122 und darauf ein zweites Seitenwandabstandshalterelement 123 gebildet werden. Nach dem Implantieren von tiefen Source- und Draingebieten wird die Schicht 122 und das Abstandselement 123 wieder entfernt, so dass anschließend die Kontaktätzstoppschicht 140 auf dem ersten Seitenwandabstandshalterelement 121 gebildet werden kann. Auf der Schicht 140 wird eine Zwischendielektrikumsschicht 145 gebildet. In der Zwischendielektrikumsschicht kann ein Kontaktöffnung unter Verwendung der Schicht 140 als Ätzstopp gebildet werden.
  • Die Patentanmeldung WO 2006/014471 A1 offenbart Feldeffekttransistoren mit einem mehrlagigen Ätzstoppschichtstapel, der über einem aktiven Gebiet mit einer darauf gebildeten Gateelektrodenstruktur mit Abstandshalterelementen abgeschieden wird.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Verfahren zur Herstellung von Kontaktstrukturen und betrifft entsprechende Halbleiterbauelemente, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine Technik, die die Herstellung zuverlässiger Kontaktstrukturen ermöglicht, die eine direkte Verbindung zwischen einem leitenden Leitungselement und stark dotierten Bereichen eines aktiven Halbleitergebiets enthalten, wobei eine erhöhte Zuverlässigkeit im Hinblick auf Kurzschlüsse und Leckströme erreicht werden kann. Zu diesem Zweck wird die Ätzselektivität einer Seitenwandabstandshalterstruktur während des Strukturierens entsprechender Kontaktöffnungen erhöht, indem ein zusätzliches Ätzstoppmaterial in einer selbstjustierten Weise vorgesehen wird. Dieses zusätzliche Ätzstoppmaterial kann mit hoher Kompatibilität zu konventionellen Prozessstrategien vorgesehen werden, wobei dennoch eine hohe Ätzresistivität für eine Ätzchemie erreicht wird, die zur Herstellung der Kontaktöffnungen angewendet wird, für die eine moderat ausgeprägte Nachätzzeit erforderlich sein kann, um damit zu sehr unterschiedlichen Höhenniveaus in einem dielektrischen Zwischenschichtmaterial zu ätzen. Da das zusätzliche Ätzstoppmaterial in einer selbstjustierten Weise vorgesehen wird, wird das Ausmaß an zusätzlicher Prozesskomplexität, das beispielsweise mit zusätzlichen Photolithographieschritten und dergleichen verknüpft sein kann, auf einem geringen Niveau gehalten, während dennoch teilweise ein negativer Einfluss des zusätzlichen Ätzstoppmaterials im Hinblick auf andere Bauteilbereiche, etwa Transistoren, vermieden wird, die ebenfalls in und über einem interessierenden aktiven Halbleitergebiet gebildet werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines ersten Seitenwandabstandshalterbereichs für eine Leitung, wobei die Leitung sich teilweise über ein aktives Gebiet eines Halbleiterbauelements erstreckt. Das Verfahren umfasst ferner das Bilden einer Zwischenätzstoppschicht auf dem ersten Seitenwandabstandshalterbereich und Bilden eines zweiten Seitenwandabstandshalterbereichs auf der Zwischenätzstoppschicht. Das Verfahren umfasst ferner das Bilden einer Kontaktätzstoppschicht über der Zwischenätzstoppschicht über dem aktiven Gebiet und Bilden eines dielektrischen Zwischenschichtmaterials über der Kontaktätzstoppschicht. Schließlich umfasst das Verfahren das Ätzen einer Kontaktöffnung in das dielektrische Zwischenschichtmaterial unter Anwendung der Kontaktätzstoppschicht und der Zwischenätzstoppschicht als einen Ätzstopp.
  • Es wird ein weiteres anschauliches Verfahren zur Herstellung eines Kontakts in einem dielektrischen Zwischenschichtmaterial eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bilden einer ersten Ätzstoppbeschichtung, um ein aktives Gebiet und eine Leitung abzudecken, die teilweise über dem aktiven Gebiet gebildet ist. Des weiteren wird eine zweite Ätzstoppbeschichtung auf der ersten Ätzstoppbeschichtung hergesellt, wobei die erste und die zweite Ätzstoppbeschichtungen sich in ihrer Materialzusammensetzung unterscheiden. Ferner umfasst das Verfahren das Bilden eines Seitenwandabstandshalters für die Leitung durch Abscheiden einer Abstandsschicht und Strukturieren der Abstandsschicht mittels eines anisotropen Ätzprozesses unter Anwendung der zweiten Ätzstoppbeschichtung als einen Ätzstopp. Weiterhin umfasst das Verfahren das Bilden eines dielektrischen Schichtstapels über dem aktiven Gebiet, wobei der dielektrische Schichtstapel eine Kontaktätzstoppschicht und ein dielektrisches Zwischenschichtmaterial aufweist. Des weiteren wird eine Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial unter Anwendung der Kontaktätzstoppschicht und der ersten Ätzstoppbeschichtung als Ätzstopp gebildet und die Kontaktöffnung wird schließlich mit einem leitenden Material gefüllt.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein aktives Halbleitergebiet und eine Leitung, die sich zumindest teilweise über einem Teil des aktiven Halbleitergebiets erstreckt. Das Halbleiterbauelement umfasst ferner einen Seitenwandabstandshalter der Leitung, wobei der Seitenwandabstandshalter mindestens lokal einen ersten Bereich und einen zweiten Bereich, der aus Silizium und Stickstoff aufgebaut ist, aufweist, wobei das Silizium-zu-Stickstoff-Verhältnis in dem ersten Bereich größer ist als in dem zweiten Bereich. Das Halbleiterbauelement umfasst ferner einen dielektrischen Zwischenschichtstapel, der auf der Leitung in dem aktiven Halbleitergebiet gebildet ist. Schließlich umfasst das Halbleiterbauelement ein Kontaktgebiet, das in deinem Bereich des dielektrischen Zwischenschichtstapels gebildet ist und mit einem leitenden Material gefüllt ist, um die Leitung und das aktive Halbleitergebiet elektrisch zu verbinden.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während diverser Phasen zur Herstellung eines Kontaktgebiets zeigen, um eine Polysiliziumleitung und ein stark dotiertes Gebiet eines aktiven Halbleitergebiets direkt zu verbinden gemäß konventioneller Verfahren, wodurch möglicherweise erhöhte Leckströme oder Kurzschlüsse hervorgerufen werden;
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines rechteckigen Kontakts zwischen einer Leitung und einem stark dotierten Bereich eines aktiven Gebiets auf Grundlage eines Zwischenstoppätzmaterials, das innerhalb einer Seitenwandabstandshalterstruktur gemäß anschaulicher Ausführungsformen vorgesehen ist, zeigen;
  • 2h bis 2j schematisch Querschnittsansichten während diverser Fertigungsphasen zur Herstellung einer Seitenwandabstandshalterstruktur für Leitungen und Gateelektrodenstrukturen zeigen, wobei eine erhöhte Ätzselektivität auf der Grundalge eines Zwischenätzstoppmaterials gemäß noch weiterer anschaulicher Ausführungsformen erreicht wird; und
  • 3a bis 3c schematisch Querschnittsansichten eines Halbeleiterbauelements während diverser Fertigungsphasen zur Herstellung eines rechteckigen Kontaktgebiets auf der Grundalge einer Seitenwandabstandshalterstruktur mit einer erhöhten Ätzselektivität zeigen, wobei ein selbstjustiertes zusätzliches Ätzstoppmaterial gemäß noch weiterer anschaulicher Ausführungsformen vorgesehen wird.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine Technik zur Herstellung von Kontaktgebieten, d. h. von metallgefüllten Gebieten in einem dielektrischen Zwischenschichtmaterial zur elektrischen Verbindung entsprechender Kontaktgebiete von Schaltungselementen, etwa von Feldeffekttransistoren, Polysiliziumleitungen, aktiven Gebieten, und dergleichen, in einer „direkten Weise”, d. h. ohne eine elektrische Verbindung über die erste Metallisierungsschicht, wobei eine erhöhte Zuverlässigkeit während der Herstellung entsprechender Kontaktöffnungen erreicht wird, indem ein zusätzliches Ätzstoppmaterial vorgesehen wird, das in Form eines Zwischenätzstoppmaterials bereitgestellt wird oder das in Form einer Ätzstoppbeschichtung vorgesehen ist, wobei eine selbstjustierte Prozesssequenz ein hohes Maß an Kompatibilität mit konventionellen Fertigungstechniken ermöglicht, wobei dennoch ein Einfluss auf andere Bauteilbereiche gering gehalten wird. D. h., das zusätzliche Ätzstoppmaterial zur Verbesserung der Gesamtätzselektivität während des kritischen Kontaktstrukturierungsprozesses kann in selbstjustierender Weise ausgebildet werden, ohne dass im Wesentlichen andere Schaltungselemente, etwa Transistoren und dergleichen beeinflusst werden, die „reguläre” Kontakte während der Herstellung von rechteckigen Kontakten in speziellen Bauteilbereichen erhalten. Folglich wird ein unerwünschter Siliziumabtrag in kritischen Bauteilbereichen, etwa in dotierten Bereichen eines aktiven Halbleitergebiets mit einer sehr flachen vertikalen Dotierstoffverteilung im Wesentlichen vermieden oder zuminderst deutlich reduziert, wodurch die Wahrscheinlichkeit verringert wird, höhere Leckströme hervorzurufen, was sich direkt in einer erhöhten Produktionsausbeute für kritische Halbleiterbauelemente, beispielsweise statische RAM-Bereiche aufweisen, wie dies zuvor erläutert ist, ausdrückt. Das zusätzliche Ätzstoppmaterial wird in einigen anschaulichen Ausführungsformen in Form eines siliziumbasierten und stickstoffbasierten Materials mit einem hohen Grad an Kompatibilität zu standardmäßigen Siliziumnitridabstandshaltern und Kontaktätzstoppschichten vorgesehen, jedoch mit einem modifizierten Verhältnis von Silizium-zu-Stickstoff, um damit das Ätzverhalten des zusätzlichen Ätzstoppmaterials während eines anisotropen Ätzprozesses zur Herstellung einer Kontaktöffnung in einem dielektrischen Zwischenschichtmaterial, etwa einem siliziumdioxidbasierten Material, bis sehr unterschiedlichen Höhenniveau zu bilden, etwa zur oberen Fläche einer Leitung, etwa einer Gateelektrodenstruktur und Oberflächenbereichen der aktiven Gebiete, die eine Konfiguration entsprechend zu Drain- und Source-Gebieten von Transistorelementen aufweisen, deutlich zu modifizieren.
  • Mit Bezug zu den 2a bis 2j und den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201 aufweist, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf eine Halbleiterschicht 202 zu bilden. Beispielsweise repräsentiert die Halbleiterschicht 202 einen oberen Bereich eines im Wesentlichen kristallinen Halbleitermaterials des Substrats 201, wodurch eine „Vollsubstratkonfiguration” bereitgestellt wird, d. h. eine Halbleiterkonfiguration, in der ausgedehnte Bereiche der Halbleiterschicht 202 elektrisch mit dem Substratmaterial 201 verbunden sind, wobei zu beachten ist, dass die Vollsubstratkonfiguration nicht notwendigerweise sich über das gesamte Substrat 201 erstreckt, sondern auf gewisse Bauteilbereiche eingeschränkt sein kann, in denen eine Vollsubstratkonfiguration als vorteilhaft im Hinblick auf das elektrische Verhalten spezieller Schaltungselemente, etwa Transistoren, und dergleichen erachtet wird. In anderen anschaulichen Ausführungsformen repräsentieren das Substrat 201 und die Halbleiterschicht 202 eine SOI-artige Konfiguration, d. h. in diesem Falle ist eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 202 vorgesehen, wodurch eine im Wesentlichen vollständige dielektrische Trennung eines entsprechenden aktiven Halbleitergebiets möglich, das in der Halbleiterschicht 202 ausgebildet ist. Ferner umfasst in der gezeigten Fertigungsphase in 2a das Halbleiterbauelement 200 ein aktives Gebiet 250 in der Halbleiterschicht 202, wobei das aktive Gebiet 250 als ein Halbleitergebiet zu verstehen ist, und über welchem ein oder mehrere Schaltungselemente, etwa Transistoren, Leitungen und dergleichen gebildet werden, wobei die Leitfähigkeit innerhalb des aktiven Gebiets 250 auf der Grundlage geeigne ter vertikaler und lateraler Dotierstoffprofile entsprechend den Bauteilerfordernissen strukturiert ist. Das aktive Gebiet 250 kann durch geeignet gestaltete Isolationsstrukturen, etwa eine flache Grabenisolation 203 definiert sein, die aus einem beliebigen geeigneten dielektrischen Material aufgebaut ist, wie dies zuvor erläutert ist. In der gezeigten Ausführungsform ist ein Schaltungselement 220 über zumindest einem Teil des aktiven Gebiets 240 vorgesehen, wobei das Schaltungselement 220 eine Leitung repräsentiert, deren Aufbau ähnlich zum Aufbau einer Gateelektrodenstruktur eines oder mehrerer Transistorelemente ist, die ebenfalls in und über dem aktiven Gebiet 250 gebildet sein können. Der Einfachheit halber sind derartige Transistorelemente in 2a nicht gezeigt. Die Leitung 220 kann aus polykristallinem Silizium in einer mehr oder weniger dotierten Weise abhängig von den zuvor ausgeführten Prozessen aufgebaut sein. Des weiteren ist eine Isolationsschicht 205 vorgesehen, die eine ähnliche Konfiguration im Vergleich zu Gateisolationsschichten in anderen Bauteilbereichen aufweisen kann und die die Leitung 204 von dem Material des aktiven Gebiets 250 trennt. In einer anschaulichen Ausführungsform repräsentiert das aktive Gebiet 250 ein aktives Gebiet zur Herstellung von Transistorelementen in Kombination mit der Leitung 204 und kann ein Teil eines Speicherbereichs in Form eines statischen RAM-Gebiets sein.
  • Wie in 2a gezeigt ist, kann in dieser Fertigungsphase das Halbleiterbauelement 200 ferner eine Ätzstoppbeschichtung 230 aufweisen, die gemäß einer anschaulichen Ausführungsform aus Siliziumdioxid aufgebaut ist, wodurch ein hohes Maß an Kompatibilität mit konventionellen Schemata zur Abstandshalterherstellung erreicht wird. Ferner ist eine erste Abstandshalterschicht 211, die in einer anschaulichen Ausführungsform im Wesentlichen aus Siliziumnitrid aufgebaut ist, mit einer ersten Dicke 211d vorgesehen, die so festgelegt ist, dass diese kleiner ist als eine Dicke, wie sie für die Herstellung eines Abstandshalterelements erforderlich ist, um als eine effizierte Maske während der weiteren Bearbeitung des Halbleiterbauelements 200 zu dienen, beispielsweise im Hinblick auf das Ausführen eines Ionenimplantationsprozesses, eines Silizidierungsprozesses, und dergleichen. D. h., ein flaches dotiertes Gebiet 207e, das eine vertikale Erstreckung entsprechend den flachen pn-Übergängen aufweist, wie sie für Transistorelemente erforderlich sind, die in dem aktiven Gebiet 250 zu bilden sind, kann auf der Grundlage von zuvor vorgesehenen Abstandshaltern (nicht gezeigt) und dergleichen bei Bedarf gebildet worden sein, während eine zusätzliche laterale und vertikale Dotierstoffprofilierung in dem aktiven Gebiet 250 auf Grundlage eines zusätzlichen Abstandshalterelements ausgeführt wurde. Anders als in konventi onellen Vorgehensweisen wird jedoch die Abstandshalterschicht 211 mit einer reduzierten Dicke 211w so vorgesehen, dass der Einbau eines zusätzlichen Ätzstoppmaterials nach dem Strukturieren der ersten Abstandshalterschicht 211 möglich ist. Wie zuvor erläutert ist, ist in einigen anschaulichen Ausführungsformen die Abstandshalterschicht 211 aus Siliziumnitrid aufgebaut, wobei ein Silizium-zu-Stickstoff-Verhältnis aufweist, das durch stöchiometrische entsprechend der Formel Si3Ni4 oder weniger definiert ist, abhängig von dem Anteil an Wasserstoff, der eingebaut ist und dergleichen.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bereitstellen des Substrats 301 und der Halbleiterschicht 202 werden geeignete Fertigungsprozesse ausgeführt, wie sie zuvor auch mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind. Somit wird nach dem Herstellen der Gateelektrodenstrukturen, wodurch auch die Polysiliziumleitung 204 und die Isolationsschicht 205 gebildet wird, ein geeigneter Implantationsprozess ausgeführt, beispielsweise auf der Grundlage von Versatzabstandshaltern, um damit das flache Dotierstoffprofil 207e zu erzeugen. Als nächstes wird die Ätzstoppbeschichtung 230 durch Oxidation und/oder Abscheidung auf der Grundlage gut etablierter Techniken gebildet. Anschließend wird eine geeignete Dicke 211w für die Abstandschicht 211 ausgewählt, die dann auf der Grundlage gut etablierter plasmaunterstützter CVD-Verfahren abgeschieden wird, wobei Prozessparameter, etwa Gasdurchflussraten von Vorstufenmaterialien, die Temperatur, der Druck, der Ionenbeschuss und dergleichen geeignet gesteuert werden, um das gewünschte Silizium-zu-Stickstoff-Verhältnis entsprechend der zuvor genannten stöchiometrischen Formel zu erhalten, wobei der Stickstoffanteil auch kleiner sein kann als dies durch Si3Ni4 gemäß gut etablierter Rezepte spezifiziert ist. Somit kann der Prozentsatz an Siliziumatomen kleiner sein als der Anteil an Stickstoffatomen in der ersten Abstandsschicht 211.
  • 2b zeigt schematisch das Halbleiterbauelement 200 während eines anisotropen Ätzprozesses 217, der auf der Grundlage eines selektiven Ätzchemie ausgeführt wird, um Material der Abstandshalterschicht 211 in der richtungsgebundenen Weise zu entfernen, wobei die Ätzstoppbeschichtung 230 als ein Ätzstoppschicht verwendet wird. Der anisotrope Ätzprozess 217 kann auf der Grundlage von Prozessparametern gemäß gut etablierter Rezepte ausgeführt werden, wobei eine Ätzzeit so eingestellt ist, dass ein gewisses Maß an „Nachätzen” erreicht wird, in welchem das Material der Abstandshalterschicht 211 zuverlässig von horizontalen Bauteilbereichen und auch von der Ätzstoppbeschichtung 230 ent sprechend einem oberen Seitenwandbereich der Polysiliziumleitung 204, wie dies durch 204s angegeben ist, entfernt wird. Folglich wird nach dem anisotropen Ätzprozess 217 ein erster Abstandshalterbereich 211a erzeugt, der im Hinblick auf die Polysiliziumleitung 204 auf Grund der Nachätzzeit abgesenkt ist, wodurch die freigelegten Seitenwandbereiche 204r erzeugt werden. Des weiteren ist die Breite des erste Abstandshalterbereichs 211a im Wesentlichen durch die anfängliche Breite 211w und die entsprechenden Bedingungen während des Prozesses 217 festgelegt. In einer anschaulichen Ausführungsform wird der erste Abstandshalterbereich 211a nicht als eine Implantationsmaske für die weitere Profilierung der Dotierstoffverteilung innerhalb des aktiven Gebiets 250 verwendet, sondern wird in Kombination mit einem zweiten Abstandshalterbereich, der in einer späteren Fertigungsphase vorzusehen ist, verwendet, um als eine geeignete Maske während der weiteren Bearbeitung zu dienen, etwa während der Bildung eines tiefen stark dotierten Gebiets, während der Erzeugung von Metallsilizidbereichen und dergleichen, wie dies nachfolgend beschrieben ist. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird der erste Abstandshalterbereich 211a so gebildet, dass dieser als eine effektive Implantationsmaske eingesetzt werden kann, wenn ein sehr komplexes laterales Dotierstoffprofil in entsprechenden Transistorelementen (nicht gezeigt) erforderlich ist. Somit kann in diesem Falle nach der Herstellung des ersten Abstandshalterbereichs 211a ein entsprechender Implantationsprozess ausgeführt werden.
  • 2c zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 in einem weiter fortgeschrittenen Fertigungsstadium. Wie gezeigt, ist eine zweite Abstandshalterschicht 214 über dem aktiven Gebiet und dem Schaltungselement 220 gebildet, wobei in einer anschaulichen Ausführungsform die zweite Abstandshalterschicht 214 aus im Wesentlichen der gleichen Materialzusammensetzung wie die erste Abstandshalterschicht 211 aufgebaut ist. D. h., in diesem Falle ist die zweite Abstandshalterschicht 214 aus Siliziumnitridmaterial mit einem geeigneten Silizium-zu-Stickstoff-Verhältnis entsprechend zu konventionellen Strategien aufgebaut, was vorteilhaft sein kann im Hinblick auf Bauteil- und Prozesserfordernisse während der Ausbildung von Transistorelementen auf der Grundlage gut etablierter Rezepte. Auch in diesem Falle kann das Silizium-zu-Stickstoff-Verhältnis so eingestellt werden, dass in der zweiten Abstandshalterschicht 214 der Prozentsatz an Siliziumatomen geringer ist als der Prozentsatz an Stickstoffatomen. Des weiteren umfasst das Halbleiterbauelement 200 ein Zwischenätzstoppmaterial, das in Form einer Zwischenätzstoppschicht 213 vorgesehen sein kann, die eine höhere Ätzselektivität im Vergleich zu dem ersten Abstandshalterbereich 211a und der zweiten Abstandshalterschicht 214 im Hinblick auf einen anisotropen Ätzprozess aufweist, der in einer späteren Fertigungsphase zur Bildung einer Kontaktöffnung in einem dielektrischen Zwischenschichtmaterial auszuführen ist. In einer anschaulichen Ausführungsform ist die Zwischenätzstoppschicht 213 aus Silizium und Stickstoff aufgebaut, wobei das Material der Schicht 213 in Form eines siliziumangereicherten Siliziumnitridmaterials vorgesehen wird, d. h. der Anteil an Siliziumatomen in der Schicht 213 ist höher im Vergleich zu der Schicht 214 und dem Abstandshalterbereich 211a, wobei der Anteil an Silizium größer sein kann als der Anteil an Stickstoff. D. h., in diesem Falle kann die Materialzusammensetzung der Zwischenätzstoppschicht 213 durch die Formel SixNiy dargestellt werden, wobei x > y ist. Folglich zeigt die Zwischenätzstoppschicht 213 ein deutlich anderes Ätzverhalten im Vergleich zu der Schicht 214 und den ersten Abstandshalterbereich 211a, selbst wenn diese Komponente ebenfalls aus Siliziumstickstoff aufgebaut sind, auf Grund des höheren Anteils an Silizium, der in der Zwischenätzstoppschicht 213 eingebaut ist.
  • In anderen anschaulichen Ausführungsformen ist die Zwischenätzsstoppschicht 213 aus anderen Materialien aufgebaut, etwa Siliziumkarbid, stickstoffenthaltendem Siliziumkarbid, und dergleichen, solange ein unterschiedliches Ätzverhalten während des nachfolgenden Kontaktätzprozesses im Vergleich zu den Komponenten 214 und 211a erreicht wird.
  • Das in 2c gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden.
  • Die Zwischenätzstoppschicht 213 wird auf Grundlage von geeigneten Abscheideverfahren hergestellt, etwa plasmaunterstützter CVD, und dergleichen, wobei entsprechende Prozessparameter und Vorstufenmaterialien so ausgewählt sind, dass die gewünschte Materialzusammensetzung und die Ätzstoppeigenschaften erhalten werden. Wenn beispielsweise die Zwischenätzstoppschicht 213 im Wesentlichen aus Siliziumstickstoff aufgebaut ist, können die Gasdurchflussraten entsprechender Vorstufenmaterialien, der Abscheidedruck, der Ionenbeschuss und dergleichen so eingestellt werden, dass der gewünschte Anteil an Silizium in der Schicht 213 erhalten wird. Wenn andere Materialien verwendet werden, können entsprechende Vorstufenmaterialien in Kombination mit geeigneten Prozessparametern bestimmt und für die Herstellung der Schicht 213 angewendet werden. Ferner kann eine Dicke 213w der Schicht 213 in Kombination mit der Dicke 214w der Abstandshalterschicht 214 so festgelegt werden, dass eine gewünschte abschließende Abstandshalterbreite in einem nachfolgenden Prozessstadium erhalten wird, wobei auch die Breite des ersten Abstandshalterbereichs 211a berücksichtigt werden kann, um damit die gewünschte maskierende Wirkung der schließlich erhaltenen Seitenwandabstandshalterstruktur zu erreichen. Nach dem Abscheiden der Zwischenätzstoppschicht 213 kann somit die zweite Abstandshalterschicht 214 abgeschieden werden, beispielsweise durch Auswählen gut etablierter Prozessparameter zum Abscheiden eines Siliziumnitridmaterials, wie dies zuvor erläutert ist. In einer anschaulichen Ausführungsform wird das Abscheiden der Zwischenätzstoppschicht 213 und der zweiten Abstandshalterschicht 214 in-situ ausgeführt, d. h., es wird die gleiche Abscheidekammer oder zumindest die gleiche Abscheideanlage verwendet, um damit zwischenzeitlich Transportaktivitäten für das Substrat 201 zu vermeiden, was daher zu einem sehr effizienten Gesamtprozessablauf führt. In einer anschaulichen Ausführungsform werden die Schichten 213 und 214 in einem gemeinsamen Abscheideprozess hergestellt, indem die Abscheideparameter nach dem Erreichen der gewünschten Dicke 213w in einer anfänglichen Phase des gesamten Abscheideprozesses geändert werden. Somit können während der verbleibenden Abscheidezeit geeignete Prozessparameter für die Schicht 214 angewendet werden.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der vor dem Abscheiden der zweiten Abstandshalterschicht 214 eine Behandlung 215 so ausgeführt wird, dass ein Oberflächenbereich des ersten Abstandshalterbereichs 211a modifiziert wird. Beispielsweise beinhaltet in einer anschaulichen Ausführungsform die Behandlung 215 eine Plasmaatmosphäre mit einer wenig ausgeprägten Richtungsabhängigkeit entsprechend ionisierter Teilchen, wodurch freiliegende Oberflächenbereiche des Halbleiterbauelements 200 modifiziert werden. Beispielsweise kann Silizium in freiliegende Oberflächenbereiche beispielsweise in den ersten Abstandshalterbereich 211a eingebaut werden, wodurch ein erhöhter Prozentsatz an Silizium zur Bereitstellung eines Zwischenätzstoppmaterials in Form einer Oberflächenschicht der Bereiche 211a erhalten wird. Der Einfachheit halber ist ein entsprechender Oberflächenbereich als 213a bezeichnet, der ein Zwischenätzstoppmaterial repräsentiert, das lokal in den ersten Bereichen 211a vorgesehen ist. Es sollte beachtet werden, dass ein entsprechender Siliziumanteil in der Ätzstoppbeschichtung 230 weniger kritisch ist, da dieses Material dennoch für die gewünschte Ätzselektivität in Bezug auf die zweite Abstandshalterschicht 214 sorgt, während in anderen Fällen freiliegende Bereich der Beschichtung 230 entfernt werden und durch eine weitere Ätzstoppbeschichtung (nicht gezeigt), beispielsweise auf Grundlage einer Oxidation, etwa einer nasschemischen Oxidation, einer plasmainduzierten Oxidation, und dergleichen ersetzt werden können. Danach wird die zweite Abstandshalterschicht 214 abgeschieden, wie dies mit Bezug zu 2c beschrieben ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, unterliegt das Bauelement 200 einem weiteren anisotropen Ätzprozess 217a, um Material der zweiten Abstandshalterschicht 214 aufzutragen, wodurch ein zweiter Abstandshalterbereich 214a erzeugt wird. Der anisotrope selektive Ätzprozess 217a kann auf der Grundlage der Ätzstoppbeschichtung 230 oder auf der Grundlage einer neu bereitgestellten Ätzstoppbeschichtung gesteuert werden, wie dies beispielsweise mit Bezug zu 2d erläutert ist. Somit wird nach dem Ende des anisotropen Ätzprozesses 217a ein Abstandshalterelement 216 mit dem ersten Bereich 211a und dem zweiten Bereich 214a und dem Zwischenätzstoppmaterial 213a erhalten. Ferner ist die Dicke 216w des Abstandshalters 216 durch die Breite 213w und 214w in Kombination mit der anfänglichen Bereite 211w der ersten Abstandshalterschicht 211 definiert. Somit wird ein hohes Maß an Prozesssteuerung im Hinblick auf die endgültige Breite 216w des Abstandshalterst 216 erreicht, da nach dem Bilden des ersten Abstandshalterbereichs 211a weitere Einstellungen auf der Grundlage des Vorsehens entsprechender Schichtdicken 213w und 214w ausgeführt werden können. Beispielsweise kann die Breite 213w zu ungefähr 5 bis 15 nm gewählt werden, während die Dicke 214w auf einige 10 nm abhängig von der gewünschten Gesamtbreite 216w festgelegt werden kann. Wie ferner gezeigt ist, ist das Zwischenätzstoppmaterial 213a in dem Abstandshalter 216 eingebettet, wodurch ein hohes Maß an Prozess- und Materialkompatibilität zu konventionellen Strategien geschaffen wird, da der erste und der zweite Abstandshalterbereich 211a, 214a auf der Grundlage gut etablierter Materialzusammensetzungen vorgesehen werden können. Danach wird der Abstandshalter 216 als eine Maske für die weitere Bearbeitung verwendet, d. h., das Dotierstoffprofil in dem aktiven Gebiet 211 wird auf der Grundlage des Abstandshalters 216 gebildet, wodurch ein stark dotiertes tiefes Gebiet 207 gebildet wird, das einem tiefen Drain- und Source-Gebiet in Transistorelementen entsprechen kann, die in dem aktiven Gebiet 250 gleichzeitig mit der Herstellung des Schaltungselements 220 gebildet werden. Das Abstandshalterelement 216 kann als eine effiziente Silizidierungsmaske verwendet werden, um damit ein Metallsilizidgebiet in dem stark dotierten Gebiet 207 und der Polysiliziumleitung 204 nach dem Freilegen der entsprechenden Oberflächenbereiche zu erzeugen.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein dielektrischer Zwischenschichtstapel 240, der eine Kontaktätzstoppschicht 209 und ein dielektrisches Zwischenschichtmaterial aufweist, gebildet ist. Die Kontaktätzstoppschicht 209 kann aus einem Material mit einer moderat hohen Ätzselektivität in Bezug auf das dielektrische Zwischenschichtmaterial 210 aufgebaut sein, wobei Siliziumnitrid gemäß gut etablierter Rezepte verwendet werden kann, während das dielektrische Zwischenschichtmaterial 210 aus Siliziumdioxid aufgebaut sein kann, wie dies zuvor erläutert ist. Des weiteren ist eine Lackmaske 218 über dem Schichtstapel 240 ausgebildet und enthält eine Öffnung 218a, die einer Kontaktöffnung entspricht, die in dem Schichtstapel 240 zu bilden ist. In einigen anschaulichen Ausführungsformen repräsentiert die Öffnung 218a eine Kontaktöffnung zur Verbindung der Polysiliziumleitung 204 mit dem stark dotierten Gebiet 207, d. h. zur Verbindung entsprechender Metallsilizidgebiete 208, die auf dem stark dotierten Gebiet 207 und der Polysiliziumleitung 204 ausgebildet sind. Beispielsweise kann in RAM-Bereichen die Öffnung 218a in Form einer rechteckigen Öffnung vorgesehen sein, d. h. anders als „reguläre” quadratische Kontaktöffnungen, die individuell eine Verbindung zu entsprechenden Bauteilbereichen, etwa Drain-Bereichen und Source-Bereichen, Gatebereichen und dergleichen von Transistorelementen herstellen, die ebenfalls in und über dem aktiven Gebiet 250 ausgebildet sein können.
  • Das in 2f gezeigte Halbleiterbauelement 200 kann auf der Grundlage gut etablierter Verfahren hergestellt werden, wobei die Konfiguration des Abstandshalters 216, d. h. des ersten und des zweiten Abstandshalterbereichs 211a, 214a und des Zwischenätzstoppmaterials 213a für ein hohes Maß an Prozesskompatibilität zu gut etablierten Techniken sorgt. Als nächstes wird ein anisotroper Ätzprozess auf der Grundlage der Lackmaske 218 unter Anwendung einer selektiven Ätzchemie zum Abtragen von Material des dielektrischen Zwichenschichtmaterials 218 ausgeführt, wobei die moderat hohe Ätzselektivität der Schicht 209 ausgenutzt wird. Wie zuvor erläutert ist, kann auf Grund der sehr unterschiedlichen Höhenniveaus 210l und 210h des dielektrischen Zwischenschichtmaterials 210 die moderate Ätzselektivität der Schicht 209 zu einer deutlichen Materialerosion und sogar zu einem vollständigen Entfernen der Schicht 209 führen, wodurch auch der Abstandshalter 216 freigelegt wird. Im Gegensatz zu dem konventionellen Bauelement, wie es in den 1a und 1b gezeigt ist, sorgt das Zwischenätzstoppmaterial 213a für eine deutlich ausgeprägtere Ätzstoppfähigkeit im Hinblick auf die betrachtete Ätzchemie, wodurch im Wesentlichen ein Freilegen des Siliziummaterials des flachen dotierten Gebiets 207e vermieden wird. Beispielsweise können konventionelle Siliziumnitridmaterialien für die Schicht 209 und dem Abstandshalterbereich 211a, 214a verwendet werden, während eine andere Materialzusammensetzung, etwa ein deutlich größerer Anteil an Silizium in einem siliziumnitridbasierten Material, für die gewünschten Ätzstoppeigenschaften sorgt.
  • Nach dem Herstellen einer entsprechenden Kontaktöffnung auf der Grundlage Maske 218 wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes leitendes Material, etwa Wolfram und dergleichen, eingefüllt wird.
  • 2g zeigt schematisch das Halbleiterbauelement 200 nach dem Ende der zuvor beschriebenen Prozesssequenz. Somit weist das Bauelement 200 einen Kontakt 219 auf, der in dem Schichtstapel 240 so gebildet ist, dass er Verbindung zu der Polysiliziumleitung 204 herstellt, d. h. zu dem entsprechenden Metallsilizidgebiet 208, das darin ausgebildet ist, und auch eine Verbindung zu dem stark dotierten Gebiet 207 herstellt, d. h. zu dem jeweiligen Metallsilizidgebiet 208. Wie gezeigt kann, abhängig von dem vorhergehenden Prozess, der zweite Abstandshalterbereich 214a lokal während des nachfolgenden Strukturierungsprozesses abgetragen worden sein, wodurch das Zwischenätzstoppmaterial 213 freigelegt wird. Folglich kann das flache dotierte Gebiet 207e geschützt werden, wodurch die Gefahr des Erzeugens erhöhter Leckströme durch Kurzschließen der jeweiligen pn-Übergänge verringert wird.
  • Mit Bezug zu den 2h bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, in denen das Einschließen des ersten Abstandshalterbereichs 211a durch Vorsehen einer zusätzlichen Ätzstoppbeschichtung verbessert wird.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, die der in 2b gezeigten Fertigungsphase entspricht. D. h., der Abstandshalterbereich 211a kann gemäß einer Prozesssequenz gebildet werden, wie dies zuvor mit Bezug zu 2b beschrieben ist, wobei zusätzliche freiliegende Bereiche der Ätzstoppbeschichtung 230 durch einen Ätzprozess 231 vor dem Bilden des Zwischenätzstoppmaterials 213a entfernt werden. Zu diesem Zweck kann der Ätzprozess 231 einen geeigneten Prozess zum selektiven Ätzen von Material der Schicht 230 im Hinblick auf die Polysiliziumleitung 204 und Material des flachen dotierten Gebiets 207 enthalten. Beispielsweise kann ein nasschemischer Ätzprozess auf der Grundlage von Flusssäure (HF) eingesetzt werden, wenn die Ätzstoppbeschichtung 230 aus Siliziumdioxid aufgebaut ist. Nach dem Ätzprozess 231 wird das Zwischenätzstoppmaterial gebildet, beispielsweise auf der Grundlage von Prozessverfahren, wie sie zuvor beschrieben sind.
  • 2i zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, ist die Zwischenätzstoppschicht 213 so gebildet, dass diese freiliegende Bereiche der Polysiliziumleitung 204, des aktiven Gebiets 250 und des ersten Abstandshalterbereichs 211a bedeckt. D. h., die Zwischenätzstoppschicht 213 schließt im Wesentlichen vollständig den ersten Bereich 211a ein, selbst an den freiliegenden Seitenwandbereich 204s, wodurch eine Prozesszuverlässigkeit in späteren Fertigungsphasen erreicht wird, wenn eine Kontaktöffnung zu bilden ist. Ferner ist eine zweite Ätzstoppbeschichtung 232 über der Zwischenätzstoppschicht 213 ausgebildet und ist aus einem beliebigen geeigneten Material aufgebaut, das eine hohe Ätzselektivität in Bezug auf die zweite Abstandshalterschicht 214 aufweist, um damit eine zuverlässige Strukturierung der Abstandshalterschicht 214 zu ermöglichen. Beispielsweise ist die zweite Ätzstoppbeschicht 232 im Wesentlichen aus dem gleichen Material wie die erste Ätzstoppbeschichtung 230 aufgebaut. Beispielsweise ist die Beschichtung 232 aus Siliziumdioxid gebildet. Die Abstandshalterschicht 214 kann auf der Grundlage von Prinzipien hergestellt werden, wie sie zuvor beschrieben sind.
  • 2j zeigt schematisch das Halbleiterbauelement 200 nach einem anisotropen Ätzprozess zum Strukturieren der Schicht 214, um den zweiten Bereich 214a zu schaffen, der nunmehr von dem ersten Bereich 211a durch die Zwischenätzstoppschicht 213 und die zweite Ätzstoppbeschichtung 232 getrennt ist. Nach dem anisotropen Ätzprozess wird eine geeignete Ätzsequenz ausgeführt, um auch freiliegende Bereiche der zweiten Ätzstoppbeschichtung 232 und der Zwischenätzstoppschicht 213 zu entfernen, wodurch das Bauelement 200 für einen nachfolgenden Silizidierungsprozess vorbereitet wird. Das Entfernen freiliegender Bereiche der Schichten 232, 213 kann auf der Grundlage gut etablierter Rezepte bewerkstelligt werden, etwa unter Anwendung von Flusssäure für die Schicht 232, wenn diese aus Siliziumdioxid aufgebaut ist, und heißer Phosphorsäure für die Schicht 213, wenn diese aus Silizium angereichertem Siliziumnitrid aufgebaut ist. Wenn andere Materialzusammensetzungen für die Schichten 232, 213 verwendet werden, können entsprechende Ätzchemien in geeigneter Weise ausgewählt werden. Beispielsweise kann selbst eine im Wesentlichen nicht-selektive Ätzchemie zum Entfernen sowohl des freiliegenden Bereichs der Schicht 232 als auch der Schicht 213 verwendet werden, wobei die entsprechende Ätzchemie eine moderat hohe Ätzselektivität in Bezug auf Siliziummaterial der Elektrodenleitung 204 und des flachen dotierten Gebiets 207 besitzt. Ein entsprechender Materialabtrag des zweiten Bereichs 214a kann geeignet berücksichtigt werden, wenn die Breite des Abstandshalters 216 definiert wird, wie dies zuvor mit Bezug zu 2e erläutert ist.
  • Danach kann die weitere Bearbeitung in der zuvor beschriebenen Weise fortgesetzt werden. Folglich wird während des kritischen Kontaktätzprozesses das Zwischenätzstoppmaterial 213a in engem Kontakt mit der Seitenwand 204s der Polysiliziumleitung 204 vorgesehen, wodurch das siliziumdioxidbasierte Material der Ätzstoppbeschichtung 230 ebenfalls umschlossen wird. Folglich kann ein möglicher Materialabtrag der Ätzstoppbeschichtung 230 effizient durch das Material 213a unterdrückt werden, wodurch die schützende Wirkung des Materials 213a im Hinblick auf ein mögliches Freilegen des flachen dotierten Gebiets 207e, das unter der Abstandshalterstruktur 216 angeordnet ist, noch weiter verbessert wird. Somit kann die Gesamtprozessrobustheit weiter gesteigert werden, wodurch in positiver Weise zu einer erhöhten Produktionsausbeute beigetragen wird.
  • Mit Bezug zu den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die Ätzselektivität einer Abstandshalterstruktur verbessert werden kann, indem ein Ätzstoppmaterial vor dem Strukturieren eines ersten Bereichs der Abstandshalterstruktur vorgesehen wird.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem Substrat 301, auf dem ausgebildet eine Halbleiterschicht 302 vorgesehen ist, in der ein aktives Gebiet 350 durch eine Isolationsstruktur 303 definiert ist. Des weiteren ist ein Schaltungselement 320, beispielsweise in Form einer Polysiliziumleitung 304 vorgesehen, das von dem aktiven Gebiet 350 durch eine Isolationsschicht 305 getrennt sein kann. Im Hinblick auf die bislang beschriebenen Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Halbleiterbauelementen 100 und 200 angegeben sind. Daher wird eine weitere Erläuterung dieser Komponenten weggelassen.
  • Des weiteren umfasst das Halbleiterbauelement 300 eine Ätzstoppschicht 313, die aus einem geeigneten Material aufgebaut ist, das für eine hohe Ätzselektivität während eines kritischen Kontaktätzschritts sorgt. In einer anschaulichen Ausführungsform wird die Ätzstoppschicht 313 in Form eines siliziumangereicherten Siliziumnitridmaterials vorgesehen, wie dies zuvor mit Bezug zu der Zwischenätzstoppschicht 213 erläutert ist. Des weiteren umfasst das Halbleiterbauelement 300 eine Ätzstoppbeschichtung 330, beispielsweise aus Siliziumdioxid, wie dies zuvor mit Bezug zu der Ätzstoppbeschichtung 230 erläutert ist. Ferner ist ein Seitenwandabstandshalter 316 benachbart zu der Polysiliziumleitung 304 gemäß den Bauteilerfordernissen ausgebildet. D. h., der Seitenwandabstandshalter 316 besitzt eine Breite, die für die weitere Bearbeitung des Bauelements 300 geeignet ist, beispielsweise im Hinblick auf weitere Ionenimplantationsprozesse, eine Silizidierungssequenz, und dergleichen.
  • Das gezeigte Halbleiterbauelement 300 kann auf der Grundlage ähnlicher Prozesse hergestellt werden, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 200 beschrieben sind. Somit wird die Polysiliziumleitung 304 auf der Grundlage entsprechender Prozessverfahren hergestellt, wobei anders als in den zuvor beschriebenen Ausführungsformen vor dem Bilden einer Abstandshalterschicht die Ätzstoppschicht 313 auf Grundlage von Prozessparametern gebildet wird, die so vorgegeben werden, dass die gewünschte Materialzusammensetzung erhalten wird. Danach wird die Ätzstoppbeschichtung 330 auf Grundlage einer geeigneten Abscheidetechnik gebildet, woran sich das Abscheiden einer Abstandshalterschicht und ein nachfolgender anisotroper Ätzprozess anschließen, der unter Anwendung gut etablierter Techniken ausgeführt werden kann. Es sollte beachtet werden, dass gut etablierte konventionelle Prozessverfahren eingesetzt werden können, wobei jedoch während des Strukturierens des Seitenwandabstandshalters 316 eine entsprechende Schichtdicke der Ätzstoppschicht 3213 berücksichtigt werden kann, um damit die gewünschte Gesamtbreite des Abstandshalters 316 zu erreichen.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. D. h., nach dem Strukturieren der Abstandshalterelemente 316 kann eine weitere Implantation ausgeführt worden sein, um damit stark dotierte tiefe Gebiete 307 zu bilden, woran sich das Vorbereiten des Bauelements 300 für einen nachfolgenden Silizidierungsprozess anschließt. D. h., freiliegende Bereiche der Schichten 330 und 313 können entfernt werden, was ebenfalls vor dem Implantationsprozess erfolgen kann, abhängig von der Prozessstrategie. Zu diesem Zweck wird eine geeignete Ätzsequenz eingesetzt, beispielsweise plasmaunterstützte Prozesse, nasschemische Ätzprozesse und dergleichen können dafür eingesetzt werden. Anschließend wird eine Silizidierungssequenz ausgeführt, um entsprechende Metallsilizidgebiete 308 in dem stark dotierten Gebiet 307 und der Polysiliziumleitung 304 herzustellen.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Herstellungsphase. Wie gezeigt, umfasst das Bauelement 300 eine Kontaktätzstoppschicht 309, an die sich ein dielektrisches Zwischenschichtmaterial 310 und eine Lackmaske 318 anschließen. Ferner unterliegt das Bauelement 300 einem Ätzprozess 360 zur Herstellung einer Kontaktöffnung 310a in den dielektrischen Materialien der Schichten 310 und 309. Wie zuvor erläutert ist, kann während des Ätzprozesses 360 die Kontaktätzstoppschicht 309 unter Umständen nicht die erforderliche Ätzselektivität bereitstellen, wodurch auch der Abstandshalter 316 den Einfluss der Ätzchemie geätzt werden kann, wobei jedoch auf Grund der erhöhten Ätzresistivität der Ätzstoppschicht 313a ein Freiliegen des flachen dotierten Gebiets 307e im Wesentlichen verhindert wird, wodurch die zuvor beschriebenen Vorteile erreicht werden.
  • Es gilt also: Der hierin offenbarte Gegenstand stellt verbesserte Verfahren für die Herstellung von Kontaktöffnungen und jeweiligen Kontaktstrukturen bereit, um einen Kontaktbereich für Schaltungselemente direkt mit einem stark dotierten Bereich eines aktiven Halbleitergebiets mit einer deutlich geringeren Wahrscheinlichkeit des Freilegens eines flachen dotierten Bereichs des aktiven Gebiets während des Kontaktätzschritts zu verbinden. Zu diesem Zweck wird die Ätzselektivität einer Abstandshalterstruktur erhöht, indem in geeignete Weise ein Material mit erhöhter Ätzselektivität darin in selbstjustierter Weise angeordnet wird, wodurch ein hohes Maß an Prozesskompatibilität mit gut etablierten CMOS-Prozessstrategien sichergesellt wird. In einigen anschaulichen Ausführungsformen wird das Material mit den verbesserten Ätzstoppeigenschaften auf der Grundlage eines Siliziumnitridmaterials vorgesehen, wobei jedoch der Anteil an Silizium deutlich erhöht wird, wodurch für das gewünschte größere Ätzstoppvermögen gesorgt wird. Des weiteren können gut etablierte Abscheideverfahren eingesetzt werden, wobei in einigen Fällen das Abscheiden des zusätzlichen Ätzstoppmaterials und das Abscheiden einer Abstandshalterschicht in einem gemeinsamen Abscheideprozess ausgeführt werden können. In einigen anschaulichen Aspekten wird das selbstjustierte Bereitstellen des zusätzlichen Ätzstoppmaterials auf der Grundlage einer Oberflächenbehandlung erreicht, etwa einer Plasmabehandlung, eines Implantationsprozesses beispielsweise unter Anwendung einer geneigten implantationssequenz, und dergleichen. In einigen Aspekten wird ein im Wesentlichen vollständiges Umschließen eines Bereichs der Abstandshalterstruktur erreicht, indem das zusätzliche Ätzstoppmaterial direkt auf freiliegenden Oberflächenbereichen der Polysiliziumleitung vorgesehen wird. Somit kann die Wahrscheinlichkeit des Erzeugens von Leckströmen, beispielsweise in anspruchsvollen RAM-Bereichen von Halbleiterbauelementen, verringert werden, wodurch auch die Produktionsausbeute und die Produktzuverlässigkeit erhöht werden.

Claims (23)

  1. Verfahren mit: Bilden eines ersten Seitenwandabstandshalterbereichs für eine Leitung, wobei die Leitung sich teilweise über einem aktiven Gebiet eines Halbleiterbauelements erstreckt; Bilden einer Zwischenätzstoppschicht auf dem ersten Seitenwandabstandshalterbereich; Bilden eines zweiten Seitenwandabstandshalterbereichs auf der Zwischenätzstoppschicht; Bilden einer Kontaktätzstoppschicht über der Zwischenätzstoppschicht über dem aktiven Gebiet; Bilden eines dielektrischen Zwischenschichtmaterials über der Kontaktätzstoppschicht; und Ätzen einer Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial unter Anwendung der Kontaktätzstoppschicht und der Zwischenätzstoppschicht als Ätzstopp.
  2. Verfahren nach Anspruch 1, wobei die Kontaktöffnung so gebildet wird, dass diese die Leitung mit einem Bereich des aktiven Gebiets verbindet.
  3. Verfahren nach Anspruch 1, wobei die Zwischenätzstoppschicht und der erste und der zweite Seitenwandabstandshalterbereich auf der Grundlage von Silizium und Stickstoff gebildet werden.
  4. Verfahren nach Anspruch 3, wobei die Zwischenätzstoppschicht einen höheren Anteil an Silizium im Vergleich zu dem ersten und dem zweiten Seitenwandabstandshalterbereich aufweist.
  5. Verfahren nach Anspruch 1, wobei Bilden des ersten Seitenwandabstandshalterbereichs umfasst: Abscheiden einer Ätzstoppbeschichtung, Abscheiden einer Abstandshalterschicht, anisotropes Ätzen der Abstandshalterschicht, um die Ätzstoppbeschichtung auf der Leitung und an einem oberen Seitenwandbereich davon freizulegen.
  6. Verfahren nach Anspruch 5, wobei die Zwischenätzstoppschicht durch Abscheiden nach dem Freilegen der Ätzstoppbeschichtung gebildet wird.
  7. Verfahren nach Anspruch 5, wobei die Zwischenätzstoppschicht durch Oberflächenbehandlung des ersten Seitenwandabstandhalterbereichs nach dem Freilegen der Ätzstoppbeschichtung gebildet wird.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Erzeugen einer Dotierstoffverteilung in dem aktiven Gebiet durch Verwenden der Leitung als eine Implantationsmaske während eines ersten Implantationsprozesses und eines zweiten Implantationsprozesses, wobei der erste Implantationsprozess ausgeführt wird, bevor der erste Seitenwandabstandshalterbereich gebildet wird, und wobei der zweite Implantationsprozess nach dem Bilden des zweiten Seitenwandabstandhalterbereichs ausgeführt wird.
  9. Verfahren nach Anspruch 8, wobei der erste und der zweite Seitenwandabstandshalterbereich ohne Ausführen eines dazwischenliegenden Implantationsprozesses in dem aktiven Gebiet gebildet werden.
  10. Verfahren nach Anspruch 1, wobei Bilden des zweiten Seitenwandabstandshalterbereichs umfasst: Abscheiden einer zweiten Abstandshalterschicht auf der Zwischenätzstoppschicht und anisotropes Ätzes der Abstandshalterschicht und eines freigelegten Bereichs der Zwischenätzstoppschicht.
  11. Verfahren nach Anspruch 10, wobei die Zwischenätzstoppschicht und die zweite Abstandshalterschicht in-situ gebildet werden.
  12. Verfahren nach Anspruch 10, das ferner umfasst: Füllen der Kontaktöffnung mit einem metallenthaltendem Material, um einen Kontakt zu bilden, der die Leitung mit einem stark dotierten Bereich des aktiven Gebiets verbindet.
  13. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer zweiten Ätzstoppbeschichtung auf der Zwischenätzstoppschicht und Bilden des zweiten Seitenwandabstandhalterbereichs unter Anwendung der zweiten Ätzstoppbeschichtung als Ätzstopp.
  14. Verfahren zur Herstellung eines Kontakts in einem dielektrischen Zwischenschichtmaterial eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer ersten Ätzstoppbeschichtung, um ein aktives Gebiet und eine Leitung, die teilweise über dem aktiven Gebiet gebildet ist, abzudecken; Bilden einer zweiten Ätzstoppbeschichtung auf der ersten Ätzstoppbeschichtung, wobei sich die erste und die zweite Ätzstoppbeschichtung in der Materialzusammensetzung unterscheiden; Bilden eines Seitenwandabstandshalters für die Leitung durch Abscheiden einer Abstandshalterschicht und Strukturieren der Abstandshalterschicht durch einen anisotropen Ätzprozess unter Anwendung der zweiten Ätzstoppbeschichtung als Ätzstopp; Bilden eines dielektrischen Schichtstapels über dem aktiven Gebiet, wobei der dielektrische Schichtstapel eine Kontaktätzstoppschicht und ein dielektrisches Zwischenschichtmaterial aufweist; Bilden einer Kontaktöffnung in dem dielektrischen Zwischenschichtmaterial unter Anwendung der Kontaktätzstoppschicht und der ersten Ätzstoppbeschichtung als Ätzstopp; und Füllen der Kontaktöffnung mit einem leitenden Material.
  15. Verfahren nach Anspruch 14, das ferner umfasst: Bilden einer Ätzstoppschicht über dem aktiven Halbleitergebiet, wobei die Ätzstoppschicht einen Bereich abdeckt, der einem Bereich des Halbleitergebiets entspricht, der von dem leitenden Material bedeckt ist.
  16. Verfahren nach Anspruch 14, wobei die erste Ätzstoppbeschichtung aus Silizium und Stickstoff aufgebaut ist.
  17. Verfahren nach Anspruch 16, wobei der Seitenwandabstandshalter aus Silizium und Stickstoff aufgebaut ist und wobei ein Silizium-zu-Stickstoff-Verhältnis in dem Seitenwandabstandshalter kleiner ist als in der ersten Ätzstoppbeschichtung.
  18. Verfahren nach Anspruch 14, wobei der Kontakt so gebildet wird, dass dieser die Leitung und einen stark dotierten Bereich des aktiven Gebiets elektrisch verbindet.
  19. Verfahren nach Anspruch 14, das ferner umfasst: Bilden eines stark dotierten Gebiets in dem aktiven Gebiet und Bilden eines Metallsilizidgebiets in dem stark dotierten Gebiet auf der Grundlage des Seitenwandabstandshalters.
  20. Halbleiterbauelement mit: einem aktiven Halbleitergebiet; einer Leitung, die sich zumindest teilweise über einem Bereich des aktiven Halbleitergebiets erstreckt; einem Seitenwandabstandshalter der Leitung, wobei der Seitenwandabstandshalter mindestens lokal einen ersten Bereich und einen zweiten Bereich, die aus Silizium und Stickstoff aufgebaut sind, aufweist, wobei ein Silizium-zu-Stickstoff-Verhältnis in dem ersten Bereich größer ist als in dem zweiten Bereich; einem dielektrischen Zwischenschichtstapel, der auf der Leitung und dem aktiven Halbleitergebiet gebildet ist; und einem Kontaktgebiet, das in einem Bereich des dielektrischen Zwischenschichtstapels gebildet ist und mit einem leitenden Material gefüllt ist, um die Leitung elektrisch mit dem aktiven Halbleitergebiet zu verbinden.
  21. Halbleiterbauelement nach Anspruch 20, wobei der erste Bereich als eine Zwischenschicht vorgesehen ist und wobei der zweite Bereich als ein erster Abstandshalterbereich und ein zweiter Abstandshalterbereich, die von der Zwischenschicht getrennt werden, vorgesehen ist.
  22. Halbleiterbauelement nach Anspruch 20, das ferner eine Ätzstoppbeschichtung aufweist, die zwischen dem ersten und dem zweiten Bereich angeordnet ist, wobei die Ätzstoppbeschichtung aus einem Material mit einer hohen Ätzselektivität in Bezug auf den ersten und den zweiten Bereich aufgebaut ist.
  23. Halbleiterbauelement nach Anspruch 22, wobei die Ätzstoppbeschichtung und ein Bereich des dielektrischen Zwischenschichtstapels aus Siliziumdioxid aufgebaut sind.
DE102007052050A 2007-10-31 2007-10-31 Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements Expired - Fee Related DE102007052050B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007052050A DE102007052050B4 (de) 2007-10-31 2007-10-31 Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
US12/107,293 US20090108415A1 (en) 2007-10-31 2008-04-22 Increasing etch selectivity during the patterning of a contact structure of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007052050A DE102007052050B4 (de) 2007-10-31 2007-10-31 Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102007052050A1 DE102007052050A1 (de) 2009-05-14
DE102007052050B4 true DE102007052050B4 (de) 2010-04-08

Family

ID=40530418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007052050A Expired - Fee Related DE102007052050B4 (de) 2007-10-31 2007-10-31 Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements

Country Status (2)

Country Link
US (1) US20090108415A1 (de)
DE (1) DE102007052050B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
DE102009021490B4 (de) * 2009-05-15 2013-04-04 Globalfoundries Dresden Module One Llc & Co. Kg Mehrschrittabscheidung eines Abstandshaltermaterials zur Reduzierung der Ausbildung von Hohlräumen in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
CN102376560A (zh) * 2010-08-12 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8513143B2 (en) * 2011-08-18 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of manufacturing
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9806254B2 (en) 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
CN106910741B (zh) * 2015-12-22 2019-10-01 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
KR20180088187A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 저항 구조체를 갖는 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186508A1 (en) * 2002-03-26 2003-10-02 Kim Do-Hyung Methods of forming source/drain regions using multilayer side wall spacers and structures so formed
WO2006014471A1 (en) * 2004-07-06 2006-02-09 Applied Materials, Inc. Silicon nitride film with stress control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466961A (en) * 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH1187504A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 半導体装置の製造方法及び配線の形成方法
US6420777B2 (en) * 1998-02-26 2002-07-16 International Business Machines Corporation Dual layer etch stop barrier
US6159839A (en) * 1999-02-11 2000-12-12 Vanguard International Semiconductor Corporation Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
TW589690B (en) * 2001-03-07 2004-06-01 United Microelectronics Corp On-line monitoring silicon nitride loss method
KR100481864B1 (ko) * 2002-10-29 2005-04-11 삼성전자주식회사 반도체 소자의 형성방법
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
DE10360000B4 (de) * 2003-12-19 2009-12-10 Advanced Micro Devices, Inc., Sunnyvale Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung
US7301185B2 (en) * 2004-11-29 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
KR100757333B1 (ko) * 2006-10-12 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
JP2008192686A (ja) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186508A1 (en) * 2002-03-26 2003-10-02 Kim Do-Hyung Methods of forming source/drain regions using multilayer side wall spacers and structures so formed
WO2006014471A1 (en) * 2004-07-06 2006-02-09 Applied Materials, Inc. Silicon nitride film with stress control

Also Published As

Publication number Publication date
US20090108415A1 (en) 2009-04-30
DE102007052050A1 (de) 2009-05-14

Similar Documents

Publication Publication Date Title
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009055368A1 (de) Siliziumbasiertes Halbleiterbauelement mit E-Sicherungen, die durch eine eingebettete Halbleiterlegierung hergestellt sind
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102006004412B3 (de) Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE102008011928B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials
DE102009043329B4 (de) Verspannungstechnologie in einer Kontaktebene von Halbleiterbauelementen mittels verspannter leitender Schichten und einem Isolierabstandshalter bei einem Halbleiterbauelement
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee